JP3398388B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP3398388B2 JP3398388B2 JP10560191A JP10560191A JP3398388B2 JP 3398388 B2 JP3398388 B2 JP 3398388B2 JP 10560191 A JP10560191 A JP 10560191A JP 10560191 A JP10560191 A JP 10560191A JP 3398388 B2 JP3398388 B2 JP 3398388B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- shift register
- reset
- oxide film
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、信号検出部にフロー
ティングデフュージョンが使用される固体撮像素子に関
する。 【０００２】 【従来の技術】図３は、ＩＴ（インターライントランス
ファー）方式のＣＣＤ固体撮像素子の構成を示すもので
ある。 【０００３】同図において、ＳＥはフォトダイオードか
らなるセンサー、２は垂直シフトレジスタである。垂直
シフトレジスタ２は、垂直方向のセンサー列の各々に対
応して１個配されている。 【０００４】各センサーＳＥに蓄積された信号電荷は垂
直ブランキング期間に垂直シフトレジスタ２に読み出さ
れる。そして、各水平ブランキング期間に１ライン分ず
つ垂直方向に転送されて水平シフトレジスタ３に供給さ
れる。そして、各センサーＳＥからの電荷は水平シフト
レジスタ３より水平走査の速度に合わせて信号検出部４
に順次転送され、信号検出部４より撮像信号が取り出さ
れる。 【０００５】図４は、信号検出部４の要部の構造を示す
ものである。同図においては、所望の半導体基板にＮ型
不純物を導入して形成されたＮ型埋没層にフローティン
グデフュージョン（ＦＤ）、リセットドレイン（ＲＤ）
が配され、Ｎ型埋没層上に酸化膜を介在してリセットゲ
ート（ＲＧ）、水平出力ゲート（ＨＯＧ）及び水平シフ
トレジスタが配される。 【０００６】また、１１はリセットゲートを構成するゲ
ート電極であり、このゲート電極１１にリセットゲート
パルスφRGが供給される。１２は水平出力ゲートを構成
するゲート電極であり、この電極１２には水平出力ゲー
ト電圧ＶHOG が供給される。１３は水平シフトレジスタ
３を構成するゲート電極（転送電極）であり、このゲー
ト電極１３には水平転送パルスφH1が供給される。 【０００７】信号検出動作は、以下のように行なわれ
る。まず、ゲート電極１１にリセットゲートパルスφRG
が供給されてＲＧが開かれ、ＦＤがリセットドレイン電
位ＶRDにリセットされる。 【０００８】次に、ゲート電極１３に水平転送パルスφ
H1が供給されて、水平シフトレジスタ３よりＦＤに信号
電荷が注入される。このとき、信号電荷量によってＦＤ
の電位が低下するが、この電位変化がＭＯＳアンプ（図
示せず）で増幅されて取り出される。 【０００９】ここで、ＭＯＳアンプのゲートでの検出信
号ΔＶout は、信号電荷量をＱsig、ＦＤに関する全容
量をＣFDとすると、数１に示すようになる。 【００１０】 【数１】ΔＶout ＝Ｑsig ／ＣFD 【発明が解決しようとする課題】ところで、超小型ＣＣ
Ｄ固体撮像素子やＨＤＶＳ用ＣＣＤ固体撮像素子では、
垂直、水平のシフトレジスタ２，３の取り扱い電荷量を
増やすため、これらシフトレジスタ２，３のゲート酸化
膜ＦGOを薄くする傾向にある。 【００１１】この場合、ＨＯＧやＲＧにも、そのゲート
酸化膜が共通に使用される。そのため、ＨＯＧ、ＲＧの
ゲート酸化膜ＦGOの膜厚は、水平シフトレジスタ３のゲ
ート酸化膜ＦGOの膜厚ｄと等しく、例えば７００オング
ストローム（７０ｎｍ）とされる。 【００１２】しかし、ＨＯＧやＲＧのゲート酸化膜ＦGO
を薄くすると、ＦＤとゲート電極１１，１２間の容量Ｃ
１，Ｃ２が増加するため、検出信号ΔＶout が小さくな
り（数１参照）、ＦＤの変換効率が低下する欠点があっ
た。 【００１３】そこで、この発明では、フローティングデ
フュージョン（ＦＤ）の変換効率を上げるようにするも
のである。 【００１４】 【課題を解決するための手段】上記課題は、フローティ
ングデフュージョン、リセットドレイン、リセットゲー
ト、水平出力ゲート及び、水平シフトレジスタを有する
固体撮像素子であって、Ｎ型不純物を導入して形成され
たＮ型埋没層と、このＮ型埋没層に形成され、かつ、当
該Ｎ型埋没層よりもＮ型不純物濃度が高いＮ型高濃度半
導体層から成るフローティングデフュージョン及びリセ
ットドレインと、Ｎ型埋没層上にゲート酸化膜を介在し
て形成されたリセットゲート、水平出力ゲート及び水平
シフトレジスタとを備え、リセットゲートおよび水平出
力ゲートの一方または双方のゲート酸化膜の全部の膜厚
は、水平シフトレジスタのゲート酸化膜の膜厚よりも厚
くなされていることを特徴とする固体撮像素子によって
解決される。 【００１５】 【作用】本発明に係る固体撮像素子によれば、図１に示
すようにＮ型不純物を導入して形成されたＮ型埋没層
と、このＮ型埋没層に形成され、かつ、当該Ｎ型埋没層
よりもＮ型不純物濃度が高いＮ型高濃度半導体層
（Ｎ + ）から成るフローティングデフュージョン（Ｆ
Ｄ）及び、リセットドレイン（ＲＤ）と、このＮ型埋没
層上にゲート酸化膜（ＦGO）を介在して形成されたリセ
ットゲート（ＲＧ）、水平出力ゲート（ＨＯＧ）及び水
平シフトレジスタとを備え、リセットゲートおよび水平
出力ゲートの一方または双方のゲート酸化膜の全部の膜
厚は、水平シフトレジスタのゲート酸化膜の膜厚よりも
厚くなされる。従って、フローティングデフュージョン
とリセットゲート電極間の容量またはフローティングデ
フュージョンと水平出力ゲートの容量は小さくなる。こ
れにより、フローティングデフュージョンに関する全容
量ＣＦＤの関係式数１において、全容量ＣFDは小さくな
り、検出信号ΔＶoutは大きくなるので、フローティン
グデフュージョンの変換効率を上げることができる。 【００１６】 【実施例】以下、図１を参照しながら、この発明の一実
施例について説明する。図１において、図４と対応する
部分には同一符号を付し、その詳細説明は省略する。 【００１７】本例においては、リセットゲート（ＲＧ）
および水平出力ゲート（ＨＯＧ）のゲート酸化膜ＦGOの
膜厚ｄ′が、水平シフトレジスタ３のゲート酸化膜ＦGO
の膜厚ｄよりも厚く、例えば１５００オングストローム
（１５０ｎｍ）とされる。この場合、ゲート電極１１，
１２の電位を合わせるために、予めイオン注入が行なわ
れる。 【００１８】本例は以上のように構成され、その他は図
４の例と同様に構成される。 【００１９】本例においては、ＲＧやＨＯＧのゲート酸
化膜ＦGOの膜厚ｄ′が、水平シフトレジスタ３のゲート
酸化膜ＦGOの膜厚ｄよりも厚くされるので、ＦＤとゲー
ト電極１１，１２間の容量Ｃ１，Ｃ２が減少する。その
ため、図４に示す従来例に比べて検出信号Δout が大き
くなり、ＦＤの変換効率を上げることができる。したが
って、ＣＣＤ固体撮像素子の感度が上がる利益がある。 【００２０】次に、図２は、この発明の他の実施例を示
すものである。図２において、図１と対応する部分に
は、同一符号を付し、その詳細発明は省略する。 【００２１】本例においては、ゲート電極１１，１２が
第１層目のポリＳｉで形成される。そして、第１層目と
第２層目のポリＳｉを絶縁分離するための第１層目のポ
リＳｉの酸化により、ゲート電極１１，１２の端部にゲ
ート酸化膜ＦGOのバーズビークＢＢ（Bird's Beak ）が
形成される。 【００２２】本例は以上のように構成され、その他は図
４の例と同様に構成される。 【００２３】本例においては、ゲート電極１１，１２に
バーズビークが形成され、ＲＧやＨＯＧのゲート酸化膜
ＦGOのバーズビークＢＢに対応する部分の膜厚が水平シ
フトレジスタ３のゲート酸化膜ＦGOの膜厚ｄより厚くさ
れるので、ＦＤとゲート電極１１，１２間の容量Ｃ１，
Ｃ２が減少し、図１の例と同様の作用効果を得ることが
できる。 【００２４】なお、上述実施例においては、ＲＧおよび
ＨＯＧの双方のゲート酸化膜ＦGOの膜厚の一部または全
部を水平シフトレジスタ３のゲート酸化膜ＦGOの膜厚よ
り厚くしたものであるが、どちらか一方のみを厚く形成
しても、容量Ｃ１，Ｃ２のどちらかは小さくなり、数１
におけるＣFDを小さくできるため、程度は低くなるが、
ＦＤの変換効率を上げることができる。 【００２５】また、上述実施例においては、この発明を
ＩＴ方式のＣＣＤ固体撮像素子に適用したものである
が、ＦＴ（フレームトランスファー）方式や、ＦＩＴ
（フレームインタートランスファー）方式等、その他の
方式のＣＣＤ固体撮像素子にも同様に適用することがで
きる。 【００２６】 【発明の効果】以上説明したように、本発明の固体撮像
素子によれば、Ｎ型不純物を導入して形成されたＮ型埋
没層と、このＮ型埋没層に形成され、かつ、当該Ｎ型埋
没層よりもＮ型不純物濃度が高いＮ型高濃度半導体層か
ら成るフローティングデフュージョン及び、リセットド
レインと、Ｎ型埋没層上に酸化膜を介在して形成された
リセットゲート、水平出力ゲート及び水平シフトレジス
タとを備え、リセットゲートおよび水平出力ゲートの一
方または双方のゲート酸化膜の全部の膜厚が水平シフト
レジスタのゲート酸化膜の膜厚よりも厚くするようにな
されたものである。この構成によって、フローティング
デフュージョンとリセットゲート電極間の容量またはフ
ローティングデフュージョンと水平出力ゲート電極間の
容量を減少させ、フローティングデフュージョンの変換
効率を上げることができ、固体撮像素子の感度を上げる
ことができる。
ティングデフュージョンが使用される固体撮像素子に関
する。 【０００２】 【従来の技術】図３は、ＩＴ（インターライントランス
ファー）方式のＣＣＤ固体撮像素子の構成を示すもので
ある。 【０００３】同図において、ＳＥはフォトダイオードか
らなるセンサー、２は垂直シフトレジスタである。垂直
シフトレジスタ２は、垂直方向のセンサー列の各々に対
応して１個配されている。 【０００４】各センサーＳＥに蓄積された信号電荷は垂
直ブランキング期間に垂直シフトレジスタ２に読み出さ
れる。そして、各水平ブランキング期間に１ライン分ず
つ垂直方向に転送されて水平シフトレジスタ３に供給さ
れる。そして、各センサーＳＥからの電荷は水平シフト
レジスタ３より水平走査の速度に合わせて信号検出部４
に順次転送され、信号検出部４より撮像信号が取り出さ
れる。 【０００５】図４は、信号検出部４の要部の構造を示す
ものである。同図においては、所望の半導体基板にＮ型
不純物を導入して形成されたＮ型埋没層にフローティン
グデフュージョン（ＦＤ）、リセットドレイン（ＲＤ）
が配され、Ｎ型埋没層上に酸化膜を介在してリセットゲ
ート（ＲＧ）、水平出力ゲート（ＨＯＧ）及び水平シフ
トレジスタが配される。 【０００６】また、１１はリセットゲートを構成するゲ
ート電極であり、このゲート電極１１にリセットゲート
パルスφRGが供給される。１２は水平出力ゲートを構成
するゲート電極であり、この電極１２には水平出力ゲー
ト電圧ＶHOG が供給される。１３は水平シフトレジスタ
３を構成するゲート電極（転送電極）であり、このゲー
ト電極１３には水平転送パルスφH1が供給される。 【０００７】信号検出動作は、以下のように行なわれ
る。まず、ゲート電極１１にリセットゲートパルスφRG
が供給されてＲＧが開かれ、ＦＤがリセットドレイン電
位ＶRDにリセットされる。 【０００８】次に、ゲート電極１３に水平転送パルスφ
H1が供給されて、水平シフトレジスタ３よりＦＤに信号
電荷が注入される。このとき、信号電荷量によってＦＤ
の電位が低下するが、この電位変化がＭＯＳアンプ（図
示せず）で増幅されて取り出される。 【０００９】ここで、ＭＯＳアンプのゲートでの検出信
号ΔＶout は、信号電荷量をＱsig、ＦＤに関する全容
量をＣFDとすると、数１に示すようになる。 【００１０】 【数１】ΔＶout ＝Ｑsig ／ＣFD 【発明が解決しようとする課題】ところで、超小型ＣＣ
Ｄ固体撮像素子やＨＤＶＳ用ＣＣＤ固体撮像素子では、
垂直、水平のシフトレジスタ２，３の取り扱い電荷量を
増やすため、これらシフトレジスタ２，３のゲート酸化
膜ＦGOを薄くする傾向にある。 【００１１】この場合、ＨＯＧやＲＧにも、そのゲート
酸化膜が共通に使用される。そのため、ＨＯＧ、ＲＧの
ゲート酸化膜ＦGOの膜厚は、水平シフトレジスタ３のゲ
ート酸化膜ＦGOの膜厚ｄと等しく、例えば７００オング
ストローム（７０ｎｍ）とされる。 【００１２】しかし、ＨＯＧやＲＧのゲート酸化膜ＦGO
を薄くすると、ＦＤとゲート電極１１，１２間の容量Ｃ
１，Ｃ２が増加するため、検出信号ΔＶout が小さくな
り（数１参照）、ＦＤの変換効率が低下する欠点があっ
た。 【００１３】そこで、この発明では、フローティングデ
フュージョン（ＦＤ）の変換効率を上げるようにするも
のである。 【００１４】 【課題を解決するための手段】上記課題は、フローティ
ングデフュージョン、リセットドレイン、リセットゲー
ト、水平出力ゲート及び、水平シフトレジスタを有する
固体撮像素子であって、Ｎ型不純物を導入して形成され
たＮ型埋没層と、このＮ型埋没層に形成され、かつ、当
該Ｎ型埋没層よりもＮ型不純物濃度が高いＮ型高濃度半
導体層から成るフローティングデフュージョン及びリセ
ットドレインと、Ｎ型埋没層上にゲート酸化膜を介在し
て形成されたリセットゲート、水平出力ゲート及び水平
シフトレジスタとを備え、リセットゲートおよび水平出
力ゲートの一方または双方のゲート酸化膜の全部の膜厚
は、水平シフトレジスタのゲート酸化膜の膜厚よりも厚
くなされていることを特徴とする固体撮像素子によって
解決される。 【００１５】 【作用】本発明に係る固体撮像素子によれば、図１に示
すようにＮ型不純物を導入して形成されたＮ型埋没層
と、このＮ型埋没層に形成され、かつ、当該Ｎ型埋没層
よりもＮ型不純物濃度が高いＮ型高濃度半導体層
（Ｎ + ）から成るフローティングデフュージョン（Ｆ
Ｄ）及び、リセットドレイン（ＲＤ）と、このＮ型埋没
層上にゲート酸化膜（ＦGO）を介在して形成されたリセ
ットゲート（ＲＧ）、水平出力ゲート（ＨＯＧ）及び水
平シフトレジスタとを備え、リセットゲートおよび水平
出力ゲートの一方または双方のゲート酸化膜の全部の膜
厚は、水平シフトレジスタのゲート酸化膜の膜厚よりも
厚くなされる。従って、フローティングデフュージョン
とリセットゲート電極間の容量またはフローティングデ
フュージョンと水平出力ゲートの容量は小さくなる。こ
れにより、フローティングデフュージョンに関する全容
量ＣＦＤの関係式数１において、全容量ＣFDは小さくな
り、検出信号ΔＶoutは大きくなるので、フローティン
グデフュージョンの変換効率を上げることができる。 【００１６】 【実施例】以下、図１を参照しながら、この発明の一実
施例について説明する。図１において、図４と対応する
部分には同一符号を付し、その詳細説明は省略する。 【００１７】本例においては、リセットゲート（ＲＧ）
および水平出力ゲート（ＨＯＧ）のゲート酸化膜ＦGOの
膜厚ｄ′が、水平シフトレジスタ３のゲート酸化膜ＦGO
の膜厚ｄよりも厚く、例えば１５００オングストローム
（１５０ｎｍ）とされる。この場合、ゲート電極１１，
１２の電位を合わせるために、予めイオン注入が行なわ
れる。 【００１８】本例は以上のように構成され、その他は図
４の例と同様に構成される。 【００１９】本例においては、ＲＧやＨＯＧのゲート酸
化膜ＦGOの膜厚ｄ′が、水平シフトレジスタ３のゲート
酸化膜ＦGOの膜厚ｄよりも厚くされるので、ＦＤとゲー
ト電極１１，１２間の容量Ｃ１，Ｃ２が減少する。その
ため、図４に示す従来例に比べて検出信号Δout が大き
くなり、ＦＤの変換効率を上げることができる。したが
って、ＣＣＤ固体撮像素子の感度が上がる利益がある。 【００２０】次に、図２は、この発明の他の実施例を示
すものである。図２において、図１と対応する部分に
は、同一符号を付し、その詳細発明は省略する。 【００２１】本例においては、ゲート電極１１，１２が
第１層目のポリＳｉで形成される。そして、第１層目と
第２層目のポリＳｉを絶縁分離するための第１層目のポ
リＳｉの酸化により、ゲート電極１１，１２の端部にゲ
ート酸化膜ＦGOのバーズビークＢＢ（Bird's Beak ）が
形成される。 【００２２】本例は以上のように構成され、その他は図
４の例と同様に構成される。 【００２３】本例においては、ゲート電極１１，１２に
バーズビークが形成され、ＲＧやＨＯＧのゲート酸化膜
ＦGOのバーズビークＢＢに対応する部分の膜厚が水平シ
フトレジスタ３のゲート酸化膜ＦGOの膜厚ｄより厚くさ
れるので、ＦＤとゲート電極１１，１２間の容量Ｃ１，
Ｃ２が減少し、図１の例と同様の作用効果を得ることが
できる。 【００２４】なお、上述実施例においては、ＲＧおよび
ＨＯＧの双方のゲート酸化膜ＦGOの膜厚の一部または全
部を水平シフトレジスタ３のゲート酸化膜ＦGOの膜厚よ
り厚くしたものであるが、どちらか一方のみを厚く形成
しても、容量Ｃ１，Ｃ２のどちらかは小さくなり、数１
におけるＣFDを小さくできるため、程度は低くなるが、
ＦＤの変換効率を上げることができる。 【００２５】また、上述実施例においては、この発明を
ＩＴ方式のＣＣＤ固体撮像素子に適用したものである
が、ＦＴ（フレームトランスファー）方式や、ＦＩＴ
（フレームインタートランスファー）方式等、その他の
方式のＣＣＤ固体撮像素子にも同様に適用することがで
きる。 【００２６】 【発明の効果】以上説明したように、本発明の固体撮像
素子によれば、Ｎ型不純物を導入して形成されたＮ型埋
没層と、このＮ型埋没層に形成され、かつ、当該Ｎ型埋
没層よりもＮ型不純物濃度が高いＮ型高濃度半導体層か
ら成るフローティングデフュージョン及び、リセットド
レインと、Ｎ型埋没層上に酸化膜を介在して形成された
リセットゲート、水平出力ゲート及び水平シフトレジス
タとを備え、リセットゲートおよび水平出力ゲートの一
方または双方のゲート酸化膜の全部の膜厚が水平シフト
レジスタのゲート酸化膜の膜厚よりも厚くするようにな
されたものである。この構成によって、フローティング
デフュージョンとリセットゲート電極間の容量またはフ
ローティングデフュージョンと水平出力ゲート電極間の
容量を減少させ、フローティングデフュージョンの変換
効率を上げることができ、固体撮像素子の感度を上げる
ことができる。
【図面の簡単な説明】
【図１】実施例の構成を示す図である。
【図２】他の実施例の構成を示す図である。
【図３】ＩＴ（インターライントランスファー）方式Ｃ
ＣＤ固体撮像素子の構成を示す図である。 【図４】信号検出部の要部の構造を示す図である。 【符号の説明】 ２ 垂直シフトレジスタ ３ 水平シフトレジスタ ４ 信号検出部 １１〜１３ ゲート電極 ＳＥ センサー ＨＯＧ 水平出力ゲート ＦＤ フローティングデフュージョン ＲＧ リセットゲート ＲＤ リセットドレイン ＢＢ バーズビーク
ＣＤ固体撮像素子の構成を示す図である。 【図４】信号検出部の要部の構造を示す図である。 【符号の説明】 ２ 垂直シフトレジスタ ３ 水平シフトレジスタ ４ 信号検出部 １１〜１３ ゲート電極 ＳＥ センサー ＨＯＧ 水平出力ゲート ＦＤ フローティングデフュージョン ＲＧ リセットゲート ＲＤ リセットドレイン ＢＢ バーズビーク
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 フローティングデフュージョン、リセッ
トドレイン、リセットゲート、水平出力ゲート及び、水
平シフトレジスタを有する固体撮像素子であって、Ｎ 型不純物を導入して形成されたＮ型埋没層と、 前記Ｎ型埋没層に形成され、かつ、当該Ｎ型埋没層より
もＮ型不純物濃度が高いＮ型高濃度半導体層から成るフ
ローティングデフュージョン及びリセットドレインと、 前記Ｎ型埋没層上にゲート酸化膜を介在して形成された
リセットゲート、水平出力ゲート及び水平シフトレジス
タとを備え、 前記リセットゲートおよび前記水平出力ゲートの一方ま
たは双方のゲート酸化膜の全部の膜厚は、前記水平シフ
トレジスタのゲート酸化膜の膜厚よりも厚くなされてい
ることを特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10560191A JP3398388B2 (ja) | 1991-05-10 | 1991-05-10 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10560191A JP3398388B2 (ja) | 1991-05-10 | 1991-05-10 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04335575A JPH04335575A (ja) | 1992-11-24 |
| JP3398388B2 true JP3398388B2 (ja) | 2003-04-21 |
Family
ID=14412022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10560191A Expired - Fee Related JP3398388B2 (ja) | 1991-05-10 | 1991-05-10 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3398388B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000307099A (ja) * | 1999-04-20 | 2000-11-02 | Nec Corp | 電荷転送装置およびその製造方法 |
| KR100373342B1 (ko) * | 2000-12-30 | 2003-02-25 | 주식회사 하이닉스반도체 | 전하 역류를 억제할 수 있는 이미지 센서 |
| JP2009071182A (ja) * | 2007-09-14 | 2009-04-02 | Sony Corp | 固体撮像装置及びその製造方法、並びにカメラ |
-
1991
- 1991-05-10 JP JP10560191A patent/JP3398388B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04335575A (ja) | 1992-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3892112B2 (ja) | パンチスルーリセットとクロストーク抑制を持つ能動画素センサー | |
| US6215521B1 (en) | Solid state image sensor having an unnecessary electric charge exhausting section formed adjacent to a horizontal electric charge transfer section, and a method for manufacturing the same | |
| JP3398388B2 (ja) | 固体撮像素子 | |
| JPS6141468B2 (ja) | ||
| JPH04281681A (ja) | Ｘ‐ｙアドレス型固体撮像装置 | |
| US7054041B2 (en) | Image sensor method and apparatus having addressable pixels and non-destructive readout | |
| JP3718103B2 (ja) | 固体撮像装置とその駆動方法、およびこれを用いたカメラ | |
| JP3189327B2 (ja) | 電荷検出装置 | |
| JP3042042B2 (ja) | 固体撮像装置 | |
| JP2741703B2 (ja) | 光電変換装置 | |
| JP3214428B2 (ja) | カラーリニアイメージセンサおよびその駆動方法 | |
| JP2833825B2 (ja) | 固体撮像素子 | |
| JPH0425714B2 (ja) | ||
| JP2919697B2 (ja) | 固体撮像素子の製造方法 | |
| JPH05243546A (ja) | 固体撮像装置 | |
| JPH09121045A (ja) | 固体撮像装置 | |
| JP2825075B2 (ja) | 固体撮像素子とその駆動方法 | |
| JP3016815B2 (ja) | 固体撮像装置 | |
| JP3153920B2 (ja) | 電荷転送レジスタ | |
| JP2674524B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP3367852B2 (ja) | 固体撮像装置 | |
| JPH08293592A (ja) | 固体撮像装置 | |
| JPH06310700A (ja) | 固体撮像装置 | |
| JP2993112B2 (ja) | 電荷転送装置 | |
| JPS60254888A (ja) | 固体撮像装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |