JP2009071182A - 固体撮像装置及びその製造方法、並びにカメラ - Google Patents
固体撮像装置及びその製造方法、並びにカメラ Download PDFInfo
- Publication number
- JP2009071182A JP2009071182A JP2007239936A JP2007239936A JP2009071182A JP 2009071182 A JP2009071182 A JP 2009071182A JP 2007239936 A JP2007239936 A JP 2007239936A JP 2007239936 A JP2007239936 A JP 2007239936A JP 2009071182 A JP2009071182 A JP 2009071182A
- Authority
- JP
- Japan
- Prior art keywords
- state imaging
- imaging device
- solid
- gate electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】電荷検出部での電荷から電圧への変換効率を高くした固体撮像装置及びその製造方法を提供する。
【解決手段】信号電荷を蓄積する電荷検出部と、電荷検出部に蓄積された信号電荷を電圧として出力するMOSトランジスタ22とを有し、電荷検出部がMOSトランジスタ22のゲート電極107に接続された構成を備え、MOSトランジスタのゲート絶縁膜106の膜厚が、ゲート電極107の中央部に比べてソース及びドレインとの隣接部、もしくはドレインとの隣接部を厚く(t1<t2)して構成される。
【選択図】図1
【解決手段】信号電荷を蓄積する電荷検出部と、電荷検出部に蓄積された信号電荷を電圧として出力するMOSトランジスタ22とを有し、電荷検出部がMOSトランジスタ22のゲート電極107に接続された構成を備え、MOSトランジスタのゲート絶縁膜106の膜厚が、ゲート電極107の中央部に比べてソース及びドレインとの隣接部、もしくはドレインとの隣接部を厚く(t1<t2)して構成される。
【選択図】図1
Description
本発明は、CCDイメージセンサ、あるいはCMOSイメージセンサ等の固体撮像装置及びその製造方法、並びにこれらの固体撮像装置を備えたカメラに関する。
固体撮像装置は、CCD(Charge Coupled Device)イメージセンサに代表される電荷転送型固体撮像装置と、CMOS(Complementary Metal Oxide Semiconductor)などのMOS型イメージセンサに代表される増幅型固体撮像装置とに大別される。
図16に、CCDイメージセンサ(以下、CCD固体撮像装置という)の概略構成を示す。CCD固体撮像装置1は、規則的に2次元配列された複数の光電変換部(受光部)2と、各光電変換部列毎に配置されたCCD構造の垂直電荷転送部3と、各垂直電荷転送部3に接続されたCCD構造の水平電荷転送部4と、水平電荷転送部の後段に接続された出力部5とを有して構成される。このCCD固体撮像装置1では、光電変換部2への光入射により光電変換された信号電荷が、電荷読出し部6を介して垂直電荷転送部3へ読み出され、垂直電荷転送部3を垂直方向に転送され、さらに水平電荷転送部4を介して出力部5から外部へと電圧信号として出力される。
図17に、水平電荷転送部4及び出力部5の模式的構成を示す。半導体基板11に形成した電荷転送領域12上にゲート絶縁膜13を介して複数の水平転送電極14が形成された水平電荷転送部4が形成される。水平転送電極14には、例えば2相の駆動パルスφH1、φH2が印加される。水平転送部4の終段に、水平出力ゲート電極HOGを有する水平出力部15を介して電荷検出部、いわゆるフローティングディフージョン領域(FD)16が形成される。さらにリセットゲート電極17を介してリセットドレイン領域18が形成される。出力部5は、駆動MOSトランジスタ(以下、駆動トランジスタという)19と定電流MOSトランジスタ(以下、定電流トランジスタという)20からなるソースフォロア回路にて形成され、その駆動トランジスタ19のゲートにフローティングディフージョン領域(FD)16が接続される。
図18に示すように、従来の出力部5を構成する、いわゆる出力アンプ21は、3段のソースフォロア回路により構成されている。すなわち、出力アンプ21は、駆動トランジスタ22及び定電流トランジスタ23による初段のソースフォロア回路と、駆動トランジスタ24及び定電流トランジスタ25による2段目のソースフォロア回路と、駆動トランジスタ26及び定電流トランジスタ27による3段目のソースフォロア回路とから構成される。各駆動トランジスタ22、24、26のドレインが電源Vddに接続され、各定電流トランジスタ23、25、27のソースが抵抗Rを介してグランド(GND)に接続される。
この出力アンプ21では、水平電荷転送部4を転送された信号電荷が、電荷検出部であるフローティングディフージョン領域(FD)に蓄積される。このフローティングディフージョン領域(FD)は初段駆動トランジスタ22のゲート電極に電気的に接続されており、フローティングディフージョン(FD)の電位により初段駆動トランジスタ22のチャネル抵抗を変化させ、次段の駆動トランジスタ24のゲート電極への印加電圧値を変動させる。
ここで、フローティングディフージョン領域(FD)の電位は、この部分に電気的に接続されている初段駆動トランジスタ22のゲート容量により変動する。フローティングディフージョン領域(FD)の容量C〔F〕、フローティングディフージョン領域(FD)に転送されてきた電荷量をQ〔C〕とすると、初段駆動トランジスタ22のゲート電圧に印加される電圧V〔V〕は、V=Q/Cにより計算される。
従って、出力電圧Vを大きくするためには、フローティングディフージョン領域(FD)の容量Cを小さくする必要がある。しかし、この容量Cは、図18に示すフローティングディフージョン領域(FD)の拡散層容量Csub、フローティングディフージョン領域(FD)と周辺のリセットゲート電極17、水平出力ゲート電極HOGとの容量Cr,Co、や配線との容量、初段駆動トランジスタ22のゲート容量、すなわちソース・ゲート間容量Cs及びドレイン・ゲート間容量Cdの合計により構成される。従来、このゲート容量Cs,Cdを小さくするために、ゲート電極の電極長、電極幅の縮小を行うことにより、容量低減を図ってきた。
図19に、通常の出力アンプの初段トランジスタ(MOSトランジスタ)の構造の一例を示す。このMOSトランジスタ31は、半導体基板32にp型半導体ウェル領域33が形成され、p型半導体ウェル領域33にn型のソース領域34及びドレイン領域35が形成され、ゲート絶縁膜36を介してポリシリコン膜によるゲート電極37が形成されて成る。50は、例えばシリコン酸化膜のよる保護絶縁膜を示す。なお、素子分離領域38は、p+領域39とフィールド酸化膜40によるトレンチ構造で形成されているが、その他、LOCOS酸化法、イオン注入法、イオン注入とフィールド酸化膜のCVD法などで形成することもできる。
図20に、特許文献1に開示されている従来の出力アンプの初段トランジスタ(MOSトランジスタ)の構造の他の例を示す。このMOSトランジスタ41は、半導体基板32にp型半導体ウェル領域33が形成され、p型半導体ウェル領域33にn型のソース領域34及びドレイン領域35が形成され、ゲート絶縁膜36を介してポリシリコン膜によるゲート電極37が形成される。ドレイン領域35は、ゲート電極37の端部から所要の距離だけ離れて形成される。すなわち、ゲート電極37とドレイン領域35がオフセットした構造を有して構成される。
図20の例では、ゲート電極37とドレイン領域がオフセット構造を有しているので、ゲート・ドレイン間の容量が低減され、フローティングディフージョン領域(FD)の容量Cを低減し、電荷−電圧変換効率を向上することが可能である。なお、素子分離領域38は、p+領域39とフィールド酸化膜40によるトレンチ構造で形成されている。その他の構成は、図18と同様であるので、対応する部分に同一符号を付して説明を省略する。
特許文献2、3などにも、CCD固体撮像装置における出力アンプの初段駆動トランジスタの例が示されている。特許文献2では、CCD固体撮像装置における出力アンプの初段駆動トランジスタとして、ソース領域より幅が細いドレイン領域を形成し、初段の駆動トランジスタの入力容量を低減した構成が開示されている。特許文献3では、CCD固体撮像装置における出力アンプの駆動トランジスタとして、ゲート電極がフィールド酸化膜端では幅を小さくして、ゲート面積を小さくし、ひいてはゲート容量を低減したソースフォロワ回路の駆動トランジスタが開示されている。
上述した従来の固体撮像装置では、図19に示す初段トランジスタのゲート容量が大きく、以下の問題が存在する。
フローティングディフージョン領域(FD)は、初段駆動トランジスタのゲート電極に電気的に接続され、フローティングディフージョン領域(FD)に蓄積される電荷量に応じた電位変動を出力アンプを介して外部へ出力する。ここで、前述したように、フローティングディフージョン領域(FD)の容量は、電気的に接続されている初段駆動トランジスタのゲート容量により変動し、容量が高い場合には出力電圧が低下する。
初段駆動トランジスタの相互コンダクタンス(gm)を向上させ、出力回路としての電圧利得を向上させるためにMOSトランジスタのゲート電極長を縮小し、同時にゲート容量を低減することが試みられてきた。しかし、この場合には、短チャネル効果の発生により、必要以上にゲート電極長を縮小することができない。
また、MOSトランジスタのチャネル幅を縮小し、ゲート電極幅を小さくすることで、ゲート容量を低減することも考えられるが、この方法では、MOSトランジスタの相互コンダクタンスを小さくすることになり、出力回路の電圧利得が低下することになる。
従って、MOSトランジスタのゲート長、ゲート幅を縮小することにより、ゲート容量を低減することには限界があった。
フローティングディフージョン領域(FD)は、初段駆動トランジスタのゲート電極に電気的に接続され、フローティングディフージョン領域(FD)に蓄積される電荷量に応じた電位変動を出力アンプを介して外部へ出力する。ここで、前述したように、フローティングディフージョン領域(FD)の容量は、電気的に接続されている初段駆動トランジスタのゲート容量により変動し、容量が高い場合には出力電圧が低下する。
初段駆動トランジスタの相互コンダクタンス(gm)を向上させ、出力回路としての電圧利得を向上させるためにMOSトランジスタのゲート電極長を縮小し、同時にゲート容量を低減することが試みられてきた。しかし、この場合には、短チャネル効果の発生により、必要以上にゲート電極長を縮小することができない。
また、MOSトランジスタのチャネル幅を縮小し、ゲート電極幅を小さくすることで、ゲート容量を低減することも考えられるが、この方法では、MOSトランジスタの相互コンダクタンスを小さくすることになり、出力回路の電圧利得が低下することになる。
従って、MOSトランジスタのゲート長、ゲート幅を縮小することにより、ゲート容量を低減することには限界があった。
また、特許文献1には、前述したように、初段駆動トランジスタのドレイン領域をゲート電極からオフセットさせ、ゲートとドレイン間の容量を低減することも開示されている。しかし、この方法では、ゲート電極に電圧を印加したときに、ドレイン領域の端部の空乏化が起こり難く、駆動トランジスタの相互コンダクタンス(gm)が低下するため、出力回路としての電圧利得を低下させるという問題があった。
上述の問題はCCD固体撮像装置について説明したが、MOS型固体撮像装置における画素内の電荷検出部であるフローティングディフージョン領域とこれに接続された増幅トランジスタの構成においても、同じようなことが起こり得る。
本発明は、上述の点に鑑み、電荷検出部に接続されるトランジスタの相互コンダクタンスを低下させることなく、ゲート容量を低減させ、電荷検出部での電荷から電圧への変換効率を高くした固体撮像装置及びその製造方法、並びにカメラを提供するものである。
本発明に係る固体撮像装置は、信号電荷を蓄積する電荷検出部と、電荷検出部に蓄積された信号電荷を電圧として出力するMOSトランジスタを有し、電荷検出部がMOSトランジスタのゲート電極に接続された構成を備える。MOSトランジスタは、そのゲート絶縁膜の膜厚を、ゲート電極の中央部に比べてソース及びドレインとの隣接部、もしくはドレインとの隣接部を厚くして構成することを特徴とする。
本発明の固体撮像装置では、信号電荷を蓄積する電荷検出部に接続されたMOSトランジスタにおいて、そのゲート絶縁膜の膜厚が、ゲート電極の中央部に比べてソース及びドレインとの隣接部、もしくはドレインとの隣接部を厚くして構成されるので、MOSトランジスタのゲート容量が低減する。これに伴い電荷検出部における容量が低減する。
本発明に係る固体撮像装置は、信号電荷を蓄積する電荷検出部と、電荷検出部に蓄積された信号電荷を電圧として出力する、複数段のトランジスタで構成されたトランジスタ群からなる出力アンプを有し、電荷検出部が前記出力アンプの初段トランジスタのゲート電極に接続された構成を備える。初段トランジスタは、そのゲート絶縁膜の膜厚を、ゲート電極の中央部分に比べてソース及びドレインとの隣接部、もしくはドレインとの隣接部を厚くして構成することを特徴とする。
本発明に係る固体撮像装置では、信号電荷を蓄積する電荷検出部に接続された出力アンプの初段トランジスタにおいて、そのゲート絶縁膜の膜厚が、ゲート電極の中央部に比べてソース及びドレインとの隣接部、もしくはドレインとの隣接部を厚くして構成されるので、初段トランジスタのゲート容量が低減する。これに伴い電荷検出部における容量が低減する。
本発明に係る固体撮像装置の製造方法は、電荷検出部に蓄積された信号電荷を電圧として出力するMOSトランジスタを形成する工程と、MOSトランジスタのゲート電極の端部に酸化膜が食い込むように酸化し、ソース領域及びドレイン領域、あるいはドレイン領域との隣接部のゲート絶縁膜を厚膜化する工程を有することを特徴とする。
本発明の固体撮像装置の製造方法では、電荷検出部に接続されるMOSトランジスタの製造に際して、MOSトランジスタを形成した後、ゲート電極の端部に酸化膜が食い込むように酸化してソース領域及びドレイン領域、もしくはドレイン領域との隣接部のゲート絶縁膜を厚膜化している。これにより、相互コンダクタンスを低減させることなく、ゲート容量が低減したMOSトランジスタが形成される。これに伴い電荷検出部における容量が低減した固体撮像装置が製造される。
本発明に係る固体撮像装置の製造方法は、電荷検出部に蓄積された信号電荷を電圧として出力する出力アンプを構成するトランジスタ群を形成する工程と、出力アンプの初段トランジスタのゲート電極の端部に酸化膜が食い込むように酸化し、ソース領域及びドレイン領域、あるいはドレイン領域との隣接部のゲート絶縁膜を厚膜化する工程を有することを特徴とする。
本発明の固体撮像装置の製造方法では、電荷検出部に接続される出力アンプの初段トランジスタの製造に際して、初段トランジスタを形成した後、ゲート電極の端部に酸化膜が食い込むように酸化してソース領域及びドレイン領域、もしくはドレイン領域との隣接部のゲート絶縁膜を厚膜化している。これにより、相互コンダクタンスを低減させることなく、ゲート容量が低減した初段トランジスタが形成される。これに伴い電荷検出部における容量が低減した固体撮像装置が製造される。
本発明に係るカメラは、 固体撮像装置と、固体撮像装置の光電変換部に入射光を導く光学系と、固体撮像装置を駆動するための駆動回路と、固体撮像装置の出力信号を処理する信号処理回路を備えたカメラであって、固体撮像装置は、信号電荷を蓄積する電荷検出部と、電荷検出部に蓄積された信号電荷を電圧として出力するMOSトランジスタを有し、電荷検出部が前記MOSトランジスタのゲート電極に接続された構成を備え、MOSトランジスタのゲート絶縁膜の膜厚が、ゲート電極の中央部に比べてソース及びドレインとの隣接部を厚くして構成されることを特徴とする。
本発明に係るカメラは、固体撮像装置と、固体撮像装置の光電変換部に入射光を導く光学系と、固体撮像装置の出力信号を処理する信号処理回路を備えたカメラであって、固体撮像装置は、信号電荷を蓄積する電荷検出部と、電荷検出部に蓄積された信号電荷を電圧として出力するMOSトランジスタを有し、電荷検出部が前記MOSトランジスタのゲート電極に接続された構成を備え、MOSトランジスタのゲート絶縁膜の膜厚が、ゲート電極の中央部に比べてソース及びドレインとの隣接部を厚くして構成されることを特徴とする。
本発明のカメラでは、固体撮像装置における信号電荷を蓄積する電荷検出部に接続されたMOSトランジスタにおいて、そのゲート絶縁膜の膜厚が、ゲート電極の中央部に比べてソース及びドレインとの隣接部、もしくはドレインとの隣接部を厚くして構成されるので、MOSトランジスタのゲート容量が低減する。これに伴い電荷検出部における容量が低減する。
本発明に係る固体撮像装置によれば、電荷検出部に接続されたトランジスタのゲート絶縁膜の端部を厚膜化し、このトランジスタのゲート容量を低減することにより、トランジスタの相互コンダクタンスを低下させることなく、電荷検出部の容量を低減し、電荷から電圧への変換効率を向上することができる。
本発明に係る固体撮像装置によれば、CCD固体撮像装置において、電荷検出部に接続された初段トランジスタのゲート容量を低減することにより、電荷検出部の容量を低減し、電荷から電圧への変換効率を向上することができる。
本発明に係る固体撮像装置の製造方法によれば、電荷検出部に接続されるトランジスタを形成した後に、いわゆる選択酸化してゲート絶縁膜の端部を厚膜化してゲート容量を低減することにより、トランジスタの相互コンダクタンスを低下させることなく、ゲート容量を低減させることができる。これにより、電荷検出部での電荷から電圧への変換効率を高くした固体撮像装置を製造することができる。
本発明に係る固体撮像装置、特にCCD固体撮像装置の製造方法によれば、電荷検出部の信号電荷を電圧として出力する出力アンプのトランジスタ群を形成した後、初段トランジスタに対していわゆる選択酸化してゲート絶縁膜の端部を厚膜化してゲート容量を低減することにより、初段トランジスタの相互コンダクタンスを低下させることなく、ゲート容量を低減させることができる。これにより、電荷検出部での電荷から電圧への変換効率を高くしたCCD固体撮像装置を製造することができる。
本発明に係るカメラによれば、固体撮像装置における電荷検出部に接続されたトランジスタのゲート絶縁膜の端部を厚膜化し、このトランジスタのゲート容量を低減することにより、トランジスタの相互コンダクタンスを低下させることなく、電荷検出部の容量を低減し、電荷から電圧への変換効率を向上することができる。
以下、図面を参照して本発明の実施の形態を説明する。
本発明に係る固体撮像装置として、CCD固体撮像装置に適用した実施の形態について説明する。第1実施の形態係るCCD固体撮像装置は、前述の図16で説明したと同様に、規則的に2次元配列された複数の光電変換部(受光部)、例えばフォトダイオードと、各光電変換部列毎に配置されたCCD構造の垂直電荷転送部と、各垂直電荷転送部に接続されたCCD構造の水平電荷転送部と、水平電荷転送部の後段に接続された出力部とを有して構成される。水平電荷転送部の後段では、水平出力部(HOG)を介して電荷検出部となる所謂フローティングディフージョン領域(FD)が形成され、このフローティングディフージョン領域(FD)にリセットゲート電極を有するリセットゲート部を介してリセットドレイン領域が接続される。フローティングディフージョン領域(FD)は、前述の図17、図18で説明したと同様に、出力部を構成する出力アンプの初段駆動トランジスタのゲートに接続される。
出力アンプは、複数のMOSトランジスタにより形成されたトランジスタ群を備える。すなわち、本実施の形態の出力アンプは、複数段のソースフォロア回路、例えば図18で説明したと同様に、3段のソースフォロア回路で構成される。この例では、駆動トランジスタと定電流トランジスタによる初段ソースフォロア回路、駆動トランジスタと定電流トランジスタによる2段目ソースフォロア回路、駆動トランジスタと定電流トランジスタによる3段目ソースフォロア回路で構成される。フローティングディフージョン領域(FD)は、初段駆動トランジスタのゲート電極に接続される。
本実施の形態においては、特に、フローティングディフージョン領域(FD)が接続される初段駆動トランジスタの構成に特徴を有する。図1に、本発明に係るCCD固体撮像装置の第1実施の形態における、初段駆動トランジスタを示す。第1実施の形態に係る初段の駆動トランジスタ(MOSトランジスタ)101は、第1導電型、例えばn型の半導体基板102に、第2導電型の例えばp型半導体ウェル領域103を形成し、p型半導体ウェル領域103に第1導電型であるn型のソース領域104及びドレイン領域105を形成すると共に、ゲート絶縁膜106を介してゲート電極107を形成して構成される。ゲート絶縁膜106としては、本例ではシリコン酸化膜で形成される。
そして、本実施の形態においては、ゲート電極107の端部下のゲート絶縁膜106の膜厚t2をゲート電極107の中央部の膜厚t1より厚く形成される。すなわち、本実施の形態では、ゲート電極107の下部のゲート絶縁膜106が、ゲート電極107とソース領域104との隣接部、ゲート電極107とドレイン領域105との隣接部の膜厚t2を、ゲート電極107の中央部の膜厚t1に比べて厚く(t1<t2)なるように構成される。このゲート電極107の端部でのゲート絶縁膜106の厚膜化は、後述の製造方法で示すように、酸化防止膜、例えばシリコン窒化膜111をソース領域、ドレイン領域及びゲート電極を除く全面に形成し、熱酸化処理(いわゆる選択酸化処理)して、シリコン酸化膜をゲート電極107の端部に食い込むように形成して行う。
表面全面には、層間絶縁膜112が形成される。また、素子分離領域113は、半導体基板表面に溝を形成し、溝内壁に第2導電型であるp+ 領域114を形成すると共に、溝内にフィールド酸化膜(SiO2膜)115を埋め込んで形成される。
初段駆動トランジスタ101を備えた第1実施の形態に係るCCD固体撮像装置によれば、出力アンプの初段駆動トランジスタ101のゲート絶縁膜106が、ゲート電極107とソース領域104及びドレイン領域105との隣接部において、厚膜化されている。この構成により、相互コンダクタンス(gm)を低減せずに、ゲート電極107とソース領域104間、ゲート電極107とドレイン領域間の容量を低減することができる。これによって、初段駆動トランジスタのゲート電極107と電気的に接続されている電荷検出部であるフローティングディフージョン領域(FD)の容量を低減することができ、フローティングディフージョン領域(FD)における電荷から電圧への変換効率を向上した、高出力のCCD固体撮像装置が得られる。ゲート容量を同じにした場合、図18のドレイン領域をゲート電極からオフセットしたトランジスタと比べて、本実施の形態の方が相互コンダクタンス(gm)が高くなり、出力アンプの利得を高くすることができる。初段駆動トランジスタ101では、短チャネル効果も発生しない。
次に、図2〜図6を用いて、上述の第1実施の形態に係るCCD固体撮像装置の製造方法を説明する。同図において、領域201は初段駆動トランジスタの形成領域(以下、トランジスタ領域という)、領域202は有効画素領域の形成領域(以下、画素領域という)を示す。
先ず、図2Aに示すように、共通の第1導電型である例えばn型の半導体基板102を用意する。トランジスタ領域201では、初段駆動トランジスタのチャネル領域、ソース領域及びドレイン領域を規定するための素子分離領域113を形成する。本例では、素子分離領域113として、半導体基板102の表面に溝を形成し、溝内壁にp+ 領域114を形成し、溝内にフィールド酸化膜(SiO2膜)115を埋め込んだトレンチ型素子分離領域113により形成する。次いで、半導体基板102の表面側に、駆動MOSトランジスタのチャネル領域となる第2導電型である例えばp型の半導体ウェル領域103を形成する。本例では、素子分離領域として、半導体基板に溝を形成し、フィールド酸化膜を埋め込むトレンチ型素子分離領域113を示しているが、その他、LOCOS法、イオン注入法によるp+ 領域のみによる素子分離領域などにより形成することも可能である。
一方、画素領域202では、p型半導体ウェル領域103の表面側に、光信号を電気信号に変換するための光電変換部121、電荷を転送するための垂直電荷転送部の埋め込みチャネル領域122、電荷読出し部123、及びチャネルストップ領域124を形成する。光電変換部121は、n型半導体領域で形成され、図示しないがn型半導体領域の表面にp+ アキュミュレーション層を形成する。電荷読出し部123は、光電変換部121から垂直電荷転送部の埋め込みチャネル領域122へ信号電荷を読み出すための領域であり、p型半導体領域で形成される。チャネルストップ領域124は、光電変換部121と埋め込みチャネル領域122とを分離するための領域であり、電荷読出し部123とは反対側に光電変換部121に隣接してp型半導体領域で形成される。
ここで、MOSトランジスタのチャネル領域となるp型半導体ウェル領域103は、画素領域202と同時に形成することが可能である。あるいは、p型半導体ウェル領域103は、トランジスタ領域201、画素領域202に対して別々に形成してもよい。
次に、図2Bに示すように、基板上の全面にゲート絶縁膜106を形成する。このゲート絶縁膜106は、例えば熱酸化によるシリコン酸化膜で形成する。そして、トランジスタ領域201において、ゲート絶縁膜106上に初段駆動トランジスタのゲート電極107を形成する。また、画素領域202において、ゲート絶縁膜106上に垂直電荷転送部の転送電極126を形成する。転送電極126は、埋め込みチャネル領域122、電荷読出し部123及びチャネルストップ領域124に跨がって形成する。ゲート電極107及び転送電極126は、例えばポリシリコン膜で形成することができる。ゲート絶縁膜106は、初段トランジスタ部と垂直電荷転送部で同一に形成してもよく、あるいは夫々最適な膜厚で別々に形成してもよい。
次に、図3Cに示すように、トランジスタ領域201において、ゲート電極107と自己整合で初段駆動トランジスタのn型のソース領域104及びドレイン領域105を選択的に形成する。ソース領域104及びドレイン領域105は、リン(P)あるいは砒素(As)をイオン注入して形成することができる。このようにして、初段駆動トランジスタ101が形成される。なお、図示しないが、この初段駆動トランジスタと共に、同時に他の領域において、それぞれ素子分離されて初段定電流トランジスタ、2段目、3段目の駆動MOSトランジスタ、定電流MOSトランジスタ等が形成される。すなわち、出力アンプを構成する複数段のトランジスタからなるトランジスタ群が形成される。
次に、図3Dに示すように、ゲート電極107上及び転送電極126上にシリコン酸化膜127を形成する。このシリコン酸化膜127は、熱酸化法、あるいは化学気相成長(CVD)法により成膜する。
次に、図4Eに示すように、基板上の全面に酸化防止膜、例えばシリコン窒化膜111を形成する。このシリコン窒化膜111は、有効画素領域において、光電変換部121における集光効率を向上させるための反射防止膜として機能する。
次に、図4Fに示すように、初段駆動トランジスタの少なくとも、ソース領域104及びドレイン領域105とゲート電極107との境界部分上のシリコン窒化膜111を選択的に除去する。本例では、初段駆動トランジスタのゲート電極107上からソース領域104及びドレイン領域105上にかかる領域のシリコン窒化膜111を、レジストマスクを介して選択エッチングにより除去する。
次に、図5Gに示すように、熱酸化処理してポリシリコン膜によるゲート電極107を酸化し、ゲート電極107の端部のシリコン酸化膜によるゲート絶縁膜を厚膜化する。すなわち、この熱酸化処理で、ゲート電極107下に酸化膜が食い込むように酸化し、ソース領域104及びドレイン領域105との隣接部のゲート絶縁膜を厚膜化する。この酸化処理は、いわゆる選択酸化処理である。画素領域202は、シリコン窒化膜111で覆われているので、酸化されない。
次に、図5Hに示すように、画素領域202には、その転送電極126に対応するシリコン窒化膜111に水素供給孔128を形成する。プロセスの最後に行われる水素あるいは窒素雰囲気中のアニール時に、この水素供給孔128から水素の供給がなされ、シリコンとシリコン酸化膜との界面のダングリングボンドを終端させ、暗電流の発生を抑制する。
次に、図6Iに示すように、基板全面上に層間絶縁膜112を形成する。この層間絶縁膜112は、例えばシリコン酸化膜で形成することができる。
次に、図6Jに示すように、画素領域202には、光電変換部121上に開口部129aを有する遮光膜129を形成する。この遮光膜129は、例えばタングステン膜等による金属膜で形成することができる。
その後、図示しないが、装置全面に平坦化を兼ねた保護絶縁膜、カラーフィルタ、オンチップマイクロレンズ等を順に形成して、目的の第1実施の形態に係るCCD固体撮像装置を完成する。
なお、図4Fの工程において、シリコン窒化膜111をマスクにシリコン酸化膜127及びゲート電極107下以外のゲート絶縁膜106を全て除去してから、図5Gの工程の熱酸化処理を行うこともできる。また、図4Fの工程で、シリコン窒化膜111をマスクにシリコン酸化膜127をエッチングしてシリコン酸化膜127の膜厚を薄くした後、図5Gの熱酸化処理を行うこともできる。熱酸化処理時、シリコン酸化膜127の膜厚が薄いほど、ゲート電極107下への酸素の到達率が上がる。従って、シリコン酸化膜127の膜厚を調整する(全部除去を含めて)ことにより、ゲート電極107の端部の持ち上がり量をコントロールすることがきる。膜厚t2をコントロールできることは、ゲート容量の低減を容易にする。勿論、ゲート電極107の端部下のゲート絶縁膜106の厚膜化は、チャネル(反転層)が形成される程度の厚膜化である。
上述の第1実施の形態に係るCCD固体撮像装置の製造方法によれば、出力アンプのトランジスタ群を形成した後に、選択酸化を利用して、ゲート電極107のソース領域及びドレイン領域側端部下のゲート絶縁膜106を選択的に厚膜化することにより、出力特性が向上したCCD固体撮像装置を得ることができる。すなわち、出力アンプの初段駆動トランジスタのゲート容量を低減し、フローティングディフージョン領域(FD)の容量を低減して、フローティングディフージョン領域(FD)における電荷から電圧への変換効率を高くしたCCD固体撮像装置を製造することができる。
図7に、本発明に係るCCD固体撮像装置の第2実施の形態における、初段駆動トランジスタを示す。第2実施の形態に係る初段駆動トランジスタ221は、第1導電型、例えばn型の半導体基板222に、第2導電型の例えばp型半導体ウェル領域223を形成し、p型半導体ウェル領域223に第1導電型であるn型のソース領域224及びドレイン領域225を形成すると共に、ゲート絶縁膜226を介してゲート電極227を形成して構成される。ゲート絶縁膜226としては、本例ではシリコン酸化膜で形成される。
そして、本実施の形態においては、特に、ゲート電極227の一方の端部下のゲート絶縁膜226の膜厚t2をゲート電極227の中央部の膜厚t1より厚く形成される。すなわち、本実施の形態では、ゲート電極227の下部のゲート絶縁膜226が、ゲート電極227とドレイン領域225との隣接部の膜厚t2を、ゲート電極227の中央部の膜厚t1に比べて厚く(t1<t2)なるように構成される。このドレイン領域225側のゲート電極227の端部でのゲート絶縁膜226の厚膜化は、後述の製造方法で示すように、酸化防止膜、例えばシリコン窒化膜231をゲート電極227の中間からドレイン領域を除く全面に形成し、熱酸化処理(いわゆる選択酸化処理)して、シリコン酸化膜をゲート電極227のドレイン領域225との隣接部に食い込むように形成して行う。
表面全面には、層間絶縁膜232が形成される。また、素子分離領域233は、半導体基板表面に溝を形成し、溝内壁に第2導電型であるp+ 領域234を形成すると共に、溝内にフィールド酸化膜(SiO2膜)235を埋め込んで形成される。
第2実施の形態に係るCCD固体撮像装置のその他の構成は、前述した第1実施の形態で説明した構成と同様であるので、重複説明を省略する。
初段駆動トランジスタ221を備えた第2実施の形態に係るCCD固体撮像装置によれば、出力アンプの初段駆動トランジスタ221のゲート絶縁膜226が、ゲート電極227とドレイン領域225との隣接部において、厚膜化されている。この構成により、ゲート電極227とドレイン領域間の容量を低減することができる。このとき、ソース領域224側のゲート絶縁膜226は厚膜化しないので、初段駆動トランジスタ221の相互コンダクタンス(gm)を高く維持したまま、ゲート容量の低減を図ることができる。従って、出力アンプの利得を高くした状態で、初段駆動トランジスタのゲート電極227と電気的に接続されている電荷検出部であるフローティングディフージョン領域(FD)の容量を低減することができ、トータルの出力特性、すなわちフローティングディフージョン領域(FD)における電荷から電圧への変換効率を向上し、高出力のCCD固体撮像装置が得られる。ゲート容量を同じにした場合、図20のドレイン領域をゲート電極からオフセットしたトランジスタと比べて、本実施の形態の方が相互コンダクタンス(gm)が高くなり、出力アンプの利得を高くすることができる。この場合も短チャネル効果は発生しない。
次に、図8〜図12を用いて、上述の第2実施の形態に係るCCD固体撮像装置の製造方法を説明する。同図において、領域301は初段駆動トランジスタの形成領域(以下、トランジスタ領域という)、領域302は有効画素領域の形成領域(以下、画素領域という)を示す。
図8Aから図10Eまでの工程は、前述の図2Aから図4Eのシリコン窒化膜を基板全面上に被着するまでの工程と同じである。
すなわち、図8Aに示すように、共通の第1導電型である例えばn型の半導体基板222を用意する。トランジスタ領域301では、初段駆動トランジスタのチャネル領域、ソース領域及びドレイン領域を規定するための素子分離領域233を形成する。本例では、素子分離領域233として、半導体基板222の表面に溝を形成し、溝内壁にp+ 領域234を形成し、溝内にフィールド酸化膜(SiO2膜)235を埋め込んだトレンチ型素子分離領域により形成する。次いで、半導体基板222の表面側に、駆動トランジスタのチャネル領域となる第2導電型である例えばp型の半導体ウェル領域223を形成する。本例では、素子分離領域として、半導体基板に溝を形成し、フィールド酸化膜を埋め込むトレンチ型素子分離領域を示しているが、その他、LOCOS法、イオン注入法によるp+ 領域のみによる素子分離領域などにより形成することも可能である。
一方、画素領域302では、p型半導体ウェル領域223の表面側に、光信号を電気信号に変換するための光電変換部241、電荷を転送するための垂直電荷転送部の埋め込みチャネル領域242、電荷読出し部243、及びチャネルストップ領域244を形成する。光電変換部241は、n型半導体領域で形成され、図示しないがn型半導体領域の表面にp+ アキュミュレーション層を形成する。電荷読出し部243は、光電変換部241から垂直電荷転送部の埋め込みチャネル領域242へ信号電荷を読み出すための領域であり、p型半導体領域で形成される。チャネルストップ領域244は、光電変換部241と埋め込みチャネル領域242とを分離するための領域であり、電荷読出し部243とは反対側に光電変換部241に隣接してp型半導体領域で形成される。
ここで、MOSトランジスタのチャネル領域となるp型半導体ウェル領域223は、画素領域302と同時に形成することが可能である。あるいは、p型半導体ウェル領域223は、トランジスタ領域301、画素領域302に対して別々に形成してもよい。
次に、図8Bに示すように、基板上の全面にゲート絶縁膜226を形成する。このゲート絶縁膜226は、例えば熱酸化によるシリコン酸化膜で形成する。そして、トランジスタ領域301において、ゲート絶縁膜226上に初段駆動トランジスタのゲート電極227を形成する。また、画素領域302において、ゲート絶縁膜226上に垂直電荷転送部の転送電極246を形成する。転送電極246は、埋め込みチャネル領域242、電荷読出し部243及びチャネルストップ領域244に跨がって形成する。ゲート電極227及び転送電極246は、例えばポリシリコン膜で形成することができる。ゲート絶縁膜226は、初段トランジスタ部と垂直電荷転送部で同一に形成してもよく、あるいは夫々最適な膜厚で別々に形成してもよい。
次に、図9Cに示すように、トランジスタ領域301において、ゲート電極227と自己整合で初段駆動トランジスタのn型のソース領域224及びドレイン領域225を選択的に形成する。ソース領域224及びドレイン領域225は、リン(P)あるいは砒素(As)をイオン注入して形成することができる。このようにして、初段駆動トランジスタ221が形成される。なお、図示しないが、この初段駆動トランジスタと共に、同時に他の領域において、それぞれ素子分離されて初段定電流トランジスタ、2段目、3段目の駆動MOSトランジスタ、定電流MOSトランジスタ等が形成される。すなわち、出力アンプを構成する複数段のトランジスタからなるトランジスタ群が形成される。
次に、図9Dに示すように、ゲート電極227上及び転送電極246上にシリコン酸化膜247を形成する。このシリコン酸化膜247は、熱酸化法、あるいは化学気相成長(CVD)法により成膜する。
次に、図10Eに示すように、基板上の全面に酸化防止膜、例えばシリコン窒化膜231を形成する。このシリコン窒化膜231は、有効画素領域において、光電変換部241における集光効率を向上させるための反射防止膜として機能する。
次に、図10Fに示すように、少なくともドレイン領域225とゲート電極227との境界部分上のシリコン窒化膜231を選択的に除去する。本例では、初段駆動トランジスタのドレイン領域225の上部からゲート電極227上部にかかる領域のシリコン窒化膜231を、レジストマスクを介して選択エッチングにより除去する。
次に、図11Gに示すように、熱酸化処理してポリシリコン膜によるゲート電極227を酸化し、ゲート電極227のドレイン領域225側端部下のシリコン酸化膜によるゲート絶縁膜を厚膜化する。すなわち、この熱酸化処理で、ゲート電極227下に酸化膜が食い込むように酸化し、ドレイン領域225との隣接部のゲート絶縁膜226を厚膜化する。この酸化処理は、いわゆる選択酸化処理である。このとき、初段駆動トランジスタのソース領域224側、及び画素領域302は、シリコン窒化膜231で覆われているので、酸化されない。
次に、図11Hに示すように、画素領域302には、その転送電極246に対応するシリコン窒化膜231に水素供給孔248を形成する。プロセスの最後に行われる水素あるいは窒素雰囲気中のアニール時に、この水素供給孔248から水素の供給がなされ、シリコンとシリコン酸化膜との界面のダングリングボンドを終端させ、暗電流の発生を抑制する。
次に、図12Iに示すように、基板全面上に層間絶縁膜232を形成する。この層間絶縁膜232は、例えばシリコン酸化膜で形成することができる。
次に、図12Jに示すように、画素領域302には、光電変換部241上に開口部249aを有する遮光膜249を形成する。この遮光膜249は、例えばタングステン膜等による金属膜で形成することができる。
その後、図示しないが、全面に平坦化を兼ねた保護絶縁膜、カラーフィルタ、オンチップマイクロレンズ等を順に形成して、目的の第2実施の形態に係るCCD固体撮像装置を完成する。
なお、図10Fの工程において、シリコン窒化膜231をマスクにシリコン酸化膜247及びゲート電極227下以外のゲート絶縁膜226を全て除去してから、図11Gの工程の熱酸化処理を行うこともできる。また、図10Fの工程で、シリコン窒化膜231をマスクにシリコン酸化膜247をエッチングしてシリコン酸化膜247の膜厚を薄くした後、図11Gの熱酸化処理を行うこともできる。前述したように、熱酸化処理時、シリコン酸化膜247の膜厚が薄いほど、ゲート電極227下への酸素の到達率が上がる。従って、シリコン酸化膜247の膜厚を調整する(全部除去を含めて)ことにより、ゲート電極227の端部の持ち上がり量をコントロールすることがきる。膜厚t2をコントロールできることは、ゲート容量の低減を容易にする。勿論、ゲート電極227の端部下のゲート絶縁膜226の厚膜化は、チャネル(反転層)が形成される程度の厚膜化である。
上述の第2実施の形態に係るCCD固体撮像装置の製造方法によれば、出力アンプのトランジスタ群を形成した後に、選択酸化を利用して、ゲート電極227のドレイン領域側端部下のゲート絶縁膜226を選択的に厚膜化することにより、出力特性が向上したCCD固体撮像装置を得ることができる。すなわち、初段駆動トランジスタの相互コンダクタンスが高く維持されたまま、ゲート容量を低減し、フローティングディフージョン領域(FD)の容量を低減して、フローティングディフージョン領域(FD)における電荷から電圧への変換効率を高くしたCCD固体撮像装置を製造することができる。
なお、第1、第2実施の形態において、出力アンプを構成するトランジスタ群の各MOSトランジスタのソース領域及びドレイン領域をLDD構造として構成する場合にも、本発明のゲート電極の端部下のゲート絶縁膜を厚膜化する技術を適用することができる。
本発明は、MOS型固体撮像装置にも適用することができる。図13に、MOS型固体撮像装置の単位画素の等価回路を示す。MOS型固体撮像装置の単位画素は、光電変換部となる例えばフォトダイオード441と、複数の画素トランジスタとから構成される。画素トランジスタは、この例では転送トランジスタ442、リセットトランジスタ443、増幅トランジスタ444、選択トランジスタ445の4つのトランジスタを有する。これらトランジスタ442〜445としては、例えばnチャネルMOSトランジスタが用いられる。MOS型固体撮像装置では、撮像領域にこれら単位画素が規則的に2次元配列されて構成される。
転送トランジスタ442は、フォトダイオード441のカソードとフローティングディフージョン(FD)部446との間に接続され、フォトダイオード541で光電変換され、ここに蓄積された信号電荷(ここでは電子)を、ゲートに転送パルスφTRGが与えられることによってフローティングディフージョン(FD)部446に転送する。
リセットトランジスタ443は、電源Vddにドレインが、フローティングディフージョン(FD)部446にソースがそれぞれ接続され、フォトダイオード441からフローティングディフージョン(FD)446への信号電荷に転送に先立って、ゲートにリセットパルスφRSTが与えられえることによってフローティングディフージョン(FD)部446の電位をリセットする。
選択トランジスタ445は、例えば電源Vddにドレインが、増幅トランジスタ444のドレインにソースがそれぞれ接続される。ゲートに選択パルスφSELが与えられることによってオン状態となり、増幅トランジスタ444に対して電源Vddを供給することによって画素の選択をなす。なお、この選択トランジスタ445については、増幅トランジスタ444のソースと垂直信号線451との間に接続した構成を採ることも可能である。
増幅トランジスタ444は、フローティングディフージョン(FD)部446にゲートが、選択トランジスタ445のソースにドレインが、垂直信号線451にソースがそれぞれ接続されたソースフォロア構成となっている。増幅トランジスタ444では、リセットトランジスタ443によってリセットした後のフローティングディフージョン(FD)部446の電位をリセットレベルとして垂直信号線451に出力し、さらに転送トランジスタ442によって信号電荷を転送した後のフローティングディフージョン(FD)部446の電位を信号レベルとして垂直信号線451に出力する。452は定電流源を示す。
すなわち、フローティングディフージョン(FD)部446に転送された信号電荷は、増幅トランジスタ444により電圧として出力される。
なお、上述では、単位画素を4トランジスタ構造としたが、その他、選択トランジスタを省略した3トランジスタ構造とすることもできる。
本発明に係る固体撮像装置の第3実施の形態は、このMOS型固体撮像装置の各単位画素における、フローティングディフージョン(FD)に接続された増幅トランジスタ444を、前述の図1のゲート電極のソース領域及びドレイン領域との隣接部におけるゲート絶縁膜を厚膜化したトランジスタ構造、あるいは図7のゲート電極のドレイン領域との隣接部におけるゲート絶縁膜を厚膜化したトランジスタ構造として構成される。
第3実施の形態によれば、前述と同様に、増幅トランジスタのゲート容量が低減し、これに伴いフローティングディフージョン(FD)の容量が低減することにより、フローティングディフージョン(FD)における電荷から電圧への変換効率を向上することができる。
このようなゲート容量の低減を図った増幅トランジスタは、前述したと同様の製造方法によって容易に製造することができる。
図14は、上述のCCD固体撮像装置が用いられるカメラの概略構成図である。カメラ40は、光学系41と、上記したCCD固体撮像装置42と、CCD駆動回路43と、信号処理回路44とを有して成る。かかる本発明のカメラは、光学系41と、CCD固体撮像装置42と、CCD駆動回路43及び信号処理回路44がモジュール化したカメラモジュールの形態を含む。光学系41は、被写体からの像光(入射光)をCCD固体撮像装置42の撮像面上に結像させる。これにより、CCD固体撮像装置42の光電変換部(受光部)において、入射光は入射光量に応じて信号電荷に変換され、光電変換部において一定期間信号電荷が蓄積される。CCD駆動回路43は、CCD固体撮像装置41で受光された信号電荷を垂直電荷転送部へ読み出した後、垂直電荷転送部内を転送して水平電荷転送部へ転送し、さらに水平電荷転送部内を転送させるための駆動を行う。信号処理回路44は、CCD固体撮像装置42の出力信号に対して種々の信号処理を施して映像信号として出力する。
図15は上述のMOS型固体撮像装置を用いたカメラの概略構成である。カメラ50は、光学系51と、上記したMOS型固体撮像装置52と、信号処理回路53とを有して成る。かかる本発明のカメラは、光学系51と、MOS型固体撮像装置52及び信号処理回路53がモジュール化したカメラモジュールの形態を含む。光学系51は、被写体からの像光(入射光)をMOS型固体撮像装置52の撮像面上に結像させる。これにより、MOS型固体撮像装置52の光電変換部(受光部)において、入射光は入射光量に応じて信号電荷に変換され、光電変換部において一定期間信号電荷が蓄積される。MOS型固体撮像装置52は、画素部と周辺回路部とを有する。周辺回路部としては、垂直駆動回路と、カラム信号処理回路と、水平駆動回路と、各垂直駆動回路、カラム信号処理回路及び水平駆動回路を駆動させるための制御回路などを有する。信号処理回路54は、MOS型固体撮像装置52の出力信号に対して種々の信号処理を施して映像信号として出力する。
これら本実施の形態のカメラによれば、電荷検出部での電荷から電圧への変換効率をより高くしたカメラを実現できる。
1・・CCD固体撮像装置、2・・光電変換部、3・・垂直電荷転送部、4・・水平電荷転送部、5・・出力部、6・・電荷読出し部、16・・フローティングディフージョン(FD)領域、21・・出力アンプ、22・・初段駆動MOSトランジスタ、23・・初段定電流MOSトランジスタ、40、50・・カメラ、41,51・・光学系、42・・CCD固体撮像装置、43・・CCD駆動回路、44,53・・信号処理回路、52・・MOS型固体撮像装置、101、221・・初段駆動トランジスタ、102、222・・半導体基板、103、223・・p型半導体ウェル領域、104、224・・ソース領域、105、225・・ドレイン領域、106、226・・ゲート絶縁膜、107、227・・ゲート電極、111、231・・・酸化防止膜、112、242・・層間絶縁膜、113、233・・素子分離領域、114、234・・p+領域、115、235・・フィールド酸化膜、121、241・・光電変換部、122、242・・埋め込み転送領域、123、243・・電荷読出し部、124、244・・チャネルストップ領域、126、246・・転送電極、127、247・・シリコン酸化膜、128、248・・水素供給孔、129、249・・遮光膜、129a、249a・・開口、201、301・・トランジスタ領域、202、302・・画素領域
Claims (14)
- 信号電荷を蓄積する電荷検出部と、
前記電荷検出部に蓄積された信号電荷を電圧として出力するMOSトランジスタを有し、
前記電荷検出部が前記MOSトランジスタのゲート電極に接続された構成を備え、
前記MOSトランジスタのゲート絶縁膜の膜厚が、前記ゲート電極の中央部に比べてソース及びドレインとの隣接部を厚くして成る
ことを特徴とする固体撮像装置。 - 信号電荷を蓄積する電荷検出部と、
前記電荷検出部に蓄積された信号電荷を電圧として出力するMOSトランジスタを有し、
前記電荷検出部が前記MOSトランジスタのゲート電極に接続された構成を備え、
前記MOSトランジスタのゲート絶縁膜の膜厚が、前記ゲート電極の中央部に比べてドレインとの隣接部を厚くして成る
ことを特徴とする固体撮像装置。 - 信号電荷を蓄積する電荷検出部と、
前記電荷検出部に蓄積された信号電荷を電圧として出力する、複数段のトランジスタで構成されたトランジスタ群からなる出力アンプを有し、
前記電荷検出部が前記出力アンプの初段トランジスタのゲート電極に接続された構成を備え、
前記初段トランジスタのゲート絶縁膜の膜厚が、前記ゲート電極の中央部に比べてソース及びドレインとの隣接部を厚くして成る
ことを特徴とする固体撮像装置。 - 信号電荷を蓄積する電荷検出部と、
前記電荷検出部に蓄積された信号電荷を電圧として出力する、複数段のトランジスタで構成されたトランジスタ群からなる出力アンプを有し、
前記電荷検出部が前記出力アンプの初段トランジスタのゲート電極に接続された構成を備え、
前記初段トランジスタのゲート絶縁膜の膜厚が、前記ゲート電極の中央部に比べてドレインとの隣接部を厚くして成る
ことを特徴とする固体撮像装置。 - 電荷検出部に蓄積された信号電荷を電圧として出力するMOSトランジスタを形成する工程と、
前記MOSトランジスタのゲート電極の端部に酸化膜が食い込むように酸化し、ソース領域及びドレイン領域、あるいはドレイン領域との隣接部のゲート絶縁膜を厚膜化する工程を有する
ことを特徴とする固体撮像装置の製造方法。 - 前記MOSトランジスタを形成した後に、全面に酸化防止膜を形成する工程と、
少なくとも、前記ソース領域及びドレイン領域とゲート電極の境界部分上の前記酸化防止膜、あるいはドレイン領域とゲート電極との境界部分上の前記酸化防止膜を選択的に除去する工程と、
次いで、前記ゲート絶縁膜を厚膜化する工程を有する
ことを特徴とする請求項5記載の固体撮像装置の製造方法。 - 前記酸化防止膜がシリコン窒化膜である
ことを特徴とする請求項6記載の固体撮像装置の製造方法。 - 前記酸化防止膜として用いるシリコン窒化膜を、光電変換領域の表面に反射防止膜として残す
ことを特徴とする請求項7記載の固体撮像装置の製造方法。 - 電荷検出部に蓄積された信号電荷を電圧として出力する出力アンプを構成するトランジスタ群を形成する工程と、
前記出力アンプの初段トランジスタのゲート電極の端部に酸化膜が食い込むように酸化し、ソース領域及びドレイン領域、あるいはドレイン領域との隣接部のゲート絶縁膜を厚膜化する工程を有する
ことを特徴とする固体撮像装置の製造方法。 - 前記MOSトランジスタを形成した後に、全面に酸化防止膜を形成する工程と、
少なくとも、前記ソース領域及びドレイン領域とゲート電極との境界部分上の前記酸化防止膜、あるいは前記ドレイン領域と前記ゲート電極との境界部分上の前記酸化防止膜を選択的に除去する工程と、
次いで、前記ゲート絶縁膜を厚膜化する工程を有する
ことを特徴とする請求項9記載の固体撮像装置の製造方法。 - 前記酸化防止膜がシリコン窒化膜である
ことを特徴とする請求項10記載の固体撮像装置の製造方法。 - 前記酸化防止膜であるシリコン窒化膜を、光電変換領域の表面に反射防止膜として残す
ことを特徴とする請求項10記載の固体撮像装置の製造方法。 - 固体撮像装置と、
前記固体撮像装置の光電変換部に入射光を導く光学系と、
前記固体撮像装置を駆動するための駆動回路と、
前記固体撮像装置の出力信号を処理する信号処理回路を備えたカメラであって、
前記固体撮像装置は、
信号電荷を蓄積する電荷検出部と、
前記電荷検出部に蓄積された信号電荷を電圧として出力するMOSトランジスタを有し、
前記電荷検出部が前記MOSトランジスタのゲート電極に接続された構成を備え、
前記MOSトランジスタのゲート絶縁膜の膜厚が、前記ゲート電極の中央部に比べてソース及びドレインとの隣接部を厚くして構成される
ことを特徴とするカメラ。 - 固体撮像装置と、
前記固体撮像装置の光電変換部に入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路を備えたカメラであって、
前記固体撮像装置は、
信号電荷を蓄積する電荷検出部と、
前記電荷検出部に蓄積された信号電荷を電圧として出力するMOSトランジスタを有し、
前記電荷検出部が前記MOSトランジスタのゲート電極に接続された構成を備え、
前記MOSトランジスタのゲート絶縁膜の膜厚が、前記ゲート電極の中央部に比べてソース及びドレインとの隣接部を厚くして構成される
ことを特徴とするカメラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007239936A JP2009071182A (ja) | 2007-09-14 | 2007-09-14 | 固体撮像装置及びその製造方法、並びにカメラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007239936A JP2009071182A (ja) | 2007-09-14 | 2007-09-14 | 固体撮像装置及びその製造方法、並びにカメラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009071182A true JP2009071182A (ja) | 2009-04-02 |
Family
ID=40607099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007239936A Pending JP2009071182A (ja) | 2007-09-14 | 2007-09-14 | 固体撮像装置及びその製造方法、並びにカメラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009071182A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013084763A (ja) * | 2011-10-11 | 2013-05-09 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
US9374511B2 (en) | 2011-10-04 | 2016-06-21 | Sony Corporation | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus |
CN113204256A (zh) * | 2021-04-30 | 2021-08-03 | 国家石油天然气管网集团有限公司华南分公司 | 一种界面智能检查仪的光电转换电路及温度控制方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04335575A (ja) * | 1991-05-10 | 1992-11-24 | Sony Corp | 固体撮像素子 |
JP2006228962A (ja) * | 2005-02-17 | 2006-08-31 | Sharp Corp | 固体撮像装置および電子情報機器 |
-
2007
- 2007-09-14 JP JP2007239936A patent/JP2009071182A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04335575A (ja) * | 1991-05-10 | 1992-11-24 | Sony Corp | 固体撮像素子 |
JP2006228962A (ja) * | 2005-02-17 | 2006-08-31 | Sharp Corp | 固体撮像装置および電子情報機器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9374511B2 (en) | 2011-10-04 | 2016-06-21 | Sony Corporation | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus |
JP2013084763A (ja) * | 2011-10-11 | 2013-05-09 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、および電子機器 |
CN113204256A (zh) * | 2021-04-30 | 2021-08-03 | 国家石油天然气管网集团有限公司华南分公司 | 一种界面智能检查仪的光电转换电路及温度控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10367025B2 (en) | Solid-state imaging device and method of manufacturing the device | |
US10211246B2 (en) | Solid-state imaging device and electronic apparatus | |
US7271430B2 (en) | Image sensors for reducing dark current and methods of fabricating the same | |
JP4739324B2 (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
US7214974B2 (en) | Image sensors for reducing dark current and methods of manufacturing the same | |
US7410823B2 (en) | Image sensors for reducing dark current and methods of manufacturing the same | |
JP2008060356A (ja) | 光電変換装置及び撮像システム | |
WO2014002362A1 (ja) | 固体撮像装置及びその製造方法 | |
JP2011253963A (ja) | 固体撮像素子の製造方法、固体撮像素子、撮像装置 | |
JP2010182976A (ja) | 半導体装置の製造方法 | |
TW201310628A (zh) | 固態成像裝置,製造固態成像裝置之方法,及電子裝置 | |
JP2006287117A (ja) | 半導体装置およびその製造方法 | |
JP2007305925A (ja) | 固体撮像装置 | |
JP4994747B2 (ja) | 光電変換装置及び撮像システム | |
JP2009071182A (ja) | 固体撮像装置及びその製造方法、並びにカメラ | |
JP5495524B2 (ja) | 光電変換装置 | |
JP5274118B2 (ja) | 固体撮像装置 | |
JP2017220603A (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
JP4857773B2 (ja) | 固体撮像素子及びその製造方法 | |
JP4876235B2 (ja) | 固体撮像素子及びその製造方法 | |
US7671419B2 (en) | Transistor having coupling-preventing electrode layer, fabricating method thereof, and image sensor having the same | |
JP2011205037A (ja) | 固体撮像装置及びその製造方法 | |
JP2012146989A (ja) | 光電変換装置及び撮像システム | |
KR100899546B1 (ko) | 고체촬상소자 및 그 제조 방법 | |
JP4863517B2 (ja) | 光電変換装置及びカメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120920 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130507 |