TW201310628A - 固態成像裝置，製造固態成像裝置之方法，及電子裝置 - Google Patents

固態成像裝置，製造固態成像裝置之方法，及電子裝置 Download PDF

Info

Publication number
TW201310628A
TW201310628A TW101125932A TW101125932A TW201310628A TW 201310628 A TW201310628 A TW 201310628A TW 101125932 A TW101125932 A TW 101125932A TW 101125932 A TW101125932 A TW 101125932A TW 201310628 A TW201310628 A TW 201310628A
Authority
TW
Taiwan
Prior art keywords
concentration impurity
gate electrode
region
state imaging
solid
Prior art date
Application number
TW101125932A
Other languages
English (en)
Inventor
Tetsuya Oishi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201310628A publication Critical patent/TW201310628A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭示一種固態成像裝置，其包含：若干光電轉換區段，其產生對應於一所接收光量之信號電荷；及複數個像素電晶體，其讀取該等光電轉換區段中所產生之該信號電荷，且包含：若干放大電晶體，其各自由形成於一基板上之一放大閘極電極形成；一高濃度雜質區域，其形成於該放大閘極電極之一汲極側上之一基板區域中；及一低濃度雜質區域，其經形成以具有低於該高濃度雜質區域之彼雜質濃度之一雜質濃度且形成於該放大閘極電極之一源極側上之一基板區域上。

Description

固態成像裝置，製造固態成像裝置之方法，及電子裝置
本發明係關於一種CMOS固態成像裝置及其一種製造方法。另外，本發明亦係關於一種使用該固態成像裝置之電子裝置。
固態成像裝置大概分類成CCD(電荷耦合器件)固態成像裝置及CMOS(互補金屬氧化物半導體)固態成像裝置。當比較CCD固態成像裝置與CMOS固態成像裝置時，在CCD固態成像裝置中，由於轉移信號電荷需要一高驅動電壓，因此與CMOS固態成像裝置相比較，需要一電源電壓之一增加。如上文所闡述，就電力消耗及諸如此類而言，CMOS固態成像裝置比CCD固態成像裝置有利。
因此，最近，隨著固態成像裝置安裝於行動裝置(諸如，配備有攝影機之行動電話或PDA(個人數位助理))上，已開始廣泛使用比CCD固態成像裝置有利之CMOS固態成像裝置。
CMOS固態成像裝置包含：一光接收區段，其由回應於所接收光而產生信號電荷之一光電二極體形成；一浮動擴散區段，自其讀取該光接收區段中所產生之該信號電荷；及複數個MOS電晶體。複數個MOS電晶體之實例包含轉移電晶體、重設電晶體、放大器電晶體及選擇電晶體，且此等MOS電晶體連接至形成於上部層上之一多層佈線層之一期望之佈線層。在CMOS固態成像裝置中，由浮動擴散區 段透過每一像素之轉移電晶體讀取光接收區段中所產生及累積之信號電荷。然後，由放大電晶體放大使用浮動擴散區段讀取之信號電荷，且由選擇電晶體將該信號電荷選擇性地輸出至形成於多層佈線層上之一垂直信號線。
在此CMOS固態成像裝置中，構成一像素之MOS電晶體採用一LDD結構以便改良由閘極長度之一減小導致之短通道效應(JP-A-2010-56516)。圖23展示一現有固態成像裝置中之像素電晶體之一剖面之一例示性組態。圖23展示一重設電晶體Tr1、一放大電晶體Tr2及一選擇電晶體Tr3。
如在圖23中所展示，在現有固態成像裝置中，像素電晶體Tr1至Tr3中之每一者包含：一閘極電極101，其形成於一基板100之表面上，其中一閘極絕緣膜103插置於閘極電極101與基板100之表面之間；及源極區域及汲極區域，其形成於基板區域中，其中閘極電極101插置於源極區域與汲極區域之間。側壁102由閘極電極101之側上之一絕緣膜形成。此外，源極區域及汲極區域包含自閘極電極101側依次形成之低濃度雜質區域104及高濃度雜質區域105。
在形成閘極電極101之後，藉由以一低濃度離子植入其一導電類型與構成基板100之雜質區域之彼導電類型相反之雜質來形成低濃度雜質區域104。另一方面，在形成側壁102之後，藉由以高於低濃度雜質區域104之彼濃度之一濃度離子植入其一導電類型與構成基板100之雜質區域之彼導電類型相反之雜質來形成高濃度雜質區域105。
一般而言，在具有LDD結構之MOS電晶體中，源極區域 經形成以與汲極區域對稱，其中閘極電極101插置於源極區域與汲極區域之間。亦即，源極區域及汲極區域兩者皆包含自閘極電極101側依次形成之低濃度雜質區域104及高濃度雜質區域105。
順帶而言，最近，在CMOS固態成像裝置中，像素之數目正增加以便獲得一高品質影像，且其大小正降低以解決對成本之一減小之需求。此外，儘管減小像素之大小，但存在對保證一規則飽和電荷數量(Qs)之需求，且因此難以減小光電二極體之面積。因此，已存在對減小作用區域之大小之需求之一增加，放大電晶體、重設電晶體、選擇電晶體及諸如此類形成於該作用區域中。在此情形中，放大電晶體之面積之減小致使1/f雜訊之一增加及RTS(隨機電報信號)之一增加，藉此致使隨機雜訊之一增加及成像特性之劣化。
鑒於以上情形，期望提供能夠達成隨機雜訊之一減小之一固態成像裝置。亦期望藉由提供該固態成像裝置而提供能夠改良影像品質之一電子裝置。
本發明之一實施例係針對一種固態成像裝置，其包含：若干光電轉換區段，其產生對應於一所接收光量之信號電荷；及複數個像素電晶體，其讀取該等光電轉換區段中所產生之該等信號電荷。在像素電晶體當中，放大電晶體包含：一放大閘極電極，其形成於一基板上；及若干雜質區域，其形成於該放大閘極電極之一汲極側及一源極側上之 基板區域中。形成於放大閘極電極之汲極側上之雜質區域包含一高濃度雜質區域。此外，形成於放大閘極電極之源極側上之雜質區域包含一低濃度雜質區域，該低濃度雜質區域經形成以具有低於形成於汲極側上之高濃度雜質區域之彼雜質濃度之一雜質濃度。
在根據本發明之實施例之固態成像裝置中，低濃度雜質區域並非形成於放大電晶體之汲極側上，且因此可能增加有效閘極長度。此外，由於放大電晶體之源極側形成為低濃度雜質區域，因此可能抑制放大閘極電極之源極側上之基板表面上之潛在波動。
本發明之另一實施例係針對一種製造固態成像裝置之方法，其包含在一基板上形成構成複數個像素電晶體之閘極電極。該方法亦包含形成覆蓋放大閘極電極之汲極側上之基板區域之一抗蝕劑遮罩，該等放大閘極電晶體構成複數個像素電晶體當中之放大電晶體，以使得至少放大閘極電極之源極側上之基板區域係敞開的。該方法進一步包含藉由透過該抗蝕劑遮罩離子植入其一導電類型與基板之彼導電類型相反之雜質來形成低濃度雜質區域。該方法進一步包含藉由移除該抗蝕劑遮罩在閘極電極之側上形成側壁。此外，該方法包含藉由將其一導電類型與基板之彼導電類型相反之雜質離子植入至構成複數個像素電晶體之閘極電極之源極側及汲極側上之基板區域中來形成高濃度雜質區域，該等高濃度雜質區域係具有高於低濃度雜質區域之彼濃度之一濃度之雜質區域。
在製造根據本發明之實施例之固態成像裝置之方法中，僅由高濃度雜質區域形成每一放大電晶體之汲極側。此外，在形成側壁之前，低濃度雜質區域形成於放大電晶體之源極側上。因此，由於低濃度雜質區域並非形成於側壁(該側壁係汲極側)下方，因此可能增加有效閘極長度。此外，由於低濃度雜質區域形成於側壁(該側壁係源極側)下方，因此可能抑制放大閘極電極之源極側上之基板表面上之潛在波動。
本發明之又一實施例係針對一種電子裝置，其包含：一光學透鏡；上文所提及之固態成像裝置，由光學透鏡集中之光入射至該固態成像裝置中；及一信號處理電路，其處理自該固態成像裝置輸出之一輸出信號。
根據本發明之實施例，可能獲得能夠在不改變放大電晶體之閘極電極之面積之情形下達成1/f雜訊及RTS之一減小之一固態成像裝置。此外，可能使用該固態成像裝置來獲得能夠改良影像品質之一電子裝置。
在下文中，將參考隨附圖式闡述一固態成像裝置之一實例、其一製造方法及具有根據本發明之實施例之固態成像裝置之一電子裝置。將依以下項之次序闡述本發明之實施例。注意，本發明並非限於下文中待闡述之實例。
1.第一實施例：固態成像裝置
1-1總體組態
1-2主剖面之組態
1-3製造方法
2.第二實施例：固態成像裝置
3.第三實施例：固態成像裝置
4.第四實施例：固態成像裝置
5.第五實施例：電子裝置
<1.第一實施例：固態成像裝置> [1-1總體組態]
圖1係圖解說明根據本發明之一第一實施例之一總體CMOS固態成像裝置之一示意性組態圖。
本實施例之固態成像器件1包含：一像素區域3，其由排列於由矽製成之一基板11上之複數個像素2形成；一垂直驅動電路4；行信號處理電路5；一水平驅動電路6；一輸出電路7；一控制電路8及諸如此類。
每一像素2包含由一光電二極體及複數個像素電晶體形成之一光電轉換區段，且複數個像素2依一個二維陣列規則地配置於基板11上。構成像素2之像素電晶體可係四個MOS電晶體，包含一轉移電晶體、一重設電晶體、一選擇電晶體及一放大器電晶體或不包含選擇電晶體之三個電晶體。
像素區域3包含依一個二維陣列之形式規則地配置之複數個像素2。像素區域3包含：一有效像素區域，其中放大由於實際接收光而透過光電轉換產生之信號電荷，且由行信號處理電路5自該有效像素區域讀取經放大信號電荷； 及一參考黑色像素區域(未展示)，其用於輸出作為一黑色位準之參考之光學黑色。參考黑色像素區域通常形成於有效像素區域之外周邊上。
控制電路8產生一時脈信號、一控制信號及諸如此類，該等信號基於一垂直同步信號、一水平同步信號及一主時脈而用作垂直驅動電路4、行信號處理電路5及水平驅動電路6及諸如此類之操作之參考。然後，將在控制電路8中產生之時脈信號、控制信號及諸如此類輸入至垂直驅動電路4、行信號處理電路5、水平驅動電路6及諸如此類中。
垂直驅動電路4包含(舉例而言)一移位暫存器且沿垂直方向順序地逐列選擇性地掃描像素區域3中之各別像素2。透過垂直信號線9將基於信號電荷(回應於各別像素2之光電二極體中所接收光量而產生該等信號電荷)之像素信號供應至行信號處理電路5。
舉例而言，行信號處理電路5經安置以用於像素2之每一行且使用來自參考黑色像素區域(雖然未展示但形成於有效像素區域之周邊上)之一信號逐像素行地對自一單個列中之像素2輸出之信號執行信號處理(諸如雜訊移除及信號放大)。在每一行信號處理電路5之輸出端子與一水平信號線10之間提供一水平選擇切換器(未展示)。
水平驅動電路6包含(舉例而言)一移位暫存器且藉由順序地輸出水平掃描脈衝而順序地選擇各別行信號處理電路5，以使得各別行信號處理電路5將像素信號輸出至水平信號線10。
輸出電路7對經由水平信號線10自各別行信號處理電路5順序地供應之信號執行信號處理，且輸出該等信號。
[1-2主部分之組態]
圖2係構成根據本實施例之固態成像裝置之一像素之一等效電路圖。根據本實施例之固態成像裝置1之單位像素2包含：一光電二極體PD，其作為一光電轉換器件；一轉移電晶體Trt；一重設電晶體Trr；一放大電晶體Tra；及一選擇電晶體Trs。作為像素電晶體，在本實施例中，使用n通道MOS電晶體。
轉移電晶體Trt之源極連接至光電二極體PD之陰極側，且其汲極連接至一浮動擴散區段FD。此外，供應一轉移脈衝ΦTRG之一轉移導線連接至轉移電晶體Trt之源極與汲極之間的一轉移閘極電極20。藉由將轉移脈衝ΦTRG施加至轉移電晶體Trt之轉移閘極電極20而將由光電二極體PD光電轉換且累積於此中之信號電荷(在本實施例中，電子)轉移至浮動擴散區段FD。
重設電晶體Trr之汲極連接至一電源電壓VDD，且其源極連接至浮動擴散區段FD。此外，供應一重設脈衝ΦRST之一重設導線連接至重設電晶體Trr之源極與汲極之間的一重設閘極電極21。在將信號電荷自光電二極體PD轉移至浮動擴散區段FD之前，將重設脈衝ΦRST施加至重設電晶體Trr之重設閘極電極21。藉此，由電源電壓VDD將浮動擴散區段FD之電位重設為一VDD位準。
放大電晶體Tra之汲極連接至電源電壓VDD，且其源極 連接至選擇電晶體Trs之汲極。然後，放大電晶體Tra之源極與汲極之間的一放大閘極電極22連接至浮動擴散區段FD。放大電晶體Tra構成一源極隨耦器電路，其中電源電壓VDD用作一負載，且根據浮動擴散區段FD之電位之改變輸出像素信號。
選擇電晶體Trs之汲極連接至放大電晶體Tra之源極，且其源極連接至垂直信號線9。此外，供應一選擇脈衝ΦSEL之一選擇導線連接至選擇電晶體Trs之源極與汲極之間的一選擇閘極電極23。藉由將選擇脈衝ΦSEL提供至每一像素之選擇閘極電極23而將由放大電晶體Tra放大之像素信號輸出至垂直信號線9。
在具有上文所提及之組態之固態成像裝置1中，由浮動擴散區段FD及轉移電晶體Trt讀取藉由將轉移脈衝ΦTRG供應至轉移閘極電極20而累積於光電二極體PD中之信號電荷。在讀取信號電荷時，替換浮動擴散區段FD之電位且將電位之改變轉移至放大閘極電極22。然後，供應至放大閘極電極22之電位由放大電晶體Tra放大且作為像素信號由選擇電晶體Trs選擇性地輸出至垂直信號線9。
此外，藉由將重設脈衝ΦRST供應至重設閘極電極21，由浮動擴散區段FD讀取之信號電荷由重設電晶體Trr重設以便處於等效於電源電壓VDD之附近中之電位之一電位。然後，此後透過圖1中所展示之行信號處理電路5、水平信號線10及輸出電路7將輸出至垂直信號線9之像素信號輸出。
圖3係根據本實施例之一單位像素之一平面佈局圖。在圖3中，未展示轉移電晶體Trt。如在圖3中所展示，在每一像素2中，光電二極體PD形成於其中心部分上。然後，重設電晶體Trr、放大電晶體Tra及選擇電晶體Trs依此次序連續地配置於其中形成光電二極體PD之區域之一個側上。此外，由STI(淺溝槽隔離)形成之一器件隔離區段24電隔離光電二極體PD與作用區域39，各別像素電晶體之源極區域及汲極區域以及諸如此類形成於作用區域39中。
圖4展示沿圖3之線A-A截取之一剖面組態。如圖4中所展示，各別像素電晶體Trr、Tra及Trs包含：源極區域25、32、36及汲極區域27、38、33，該等區域形成於半導體基板41上；及閘極電極21、22及23，該等閘極電極中之每一者形成於該等像素電晶體之源極與汲極之間。在本實施例中，在半導體基板41中，其中形成各別像素電晶體Trr、Tra及Trs之器件形成區域形成為(舉例而言)p型半導體區域。另外，構成各別像素電晶體Trr、Tra及Trs之源極區域25、32、36及汲極區域27、38、33形成為n型雜質區域，n型雜質區域之一導電類型與器件形成區域之彼導電類型相反。
重設電晶體Trr包含：重設閘極電極21，其形成於半導體基板41上方；以及源極區域25及汲極區域27，其形成於重設閘極電極21插置於其間的基板區域上。
重設閘極電極21由(舉例而言)多晶矽製成且形成於半導體基板41之表面上，其中閘極絕緣膜37由一個氧化矽膜形 成且插置於重設閘極電極21與半導體基板41之表面之間。此外，在重設閘極電極21之側上，由絕緣膜(諸如一個氧化矽膜或一個氮化矽膜)形成側壁40。
重設電晶體Trr之源極區域25及汲極區域27形成為n型高濃度雜質區域26及28，n型高濃度雜質區域26及28之一導電類型與形成為半導體基板41之p型半導體區域之器件形成區域之彼導電類型相反。高濃度雜質區域26及28形成為其雜質濃度高於用於構成稍後待闡述之一LDD(輕度摻雜汲極)結構之低濃度雜質區域之彼雜質濃度之雜質區域。
在以下說明中，將具有等於高濃度雜質區域26及28之彼雜質濃度之雜質濃度之區域稱為「高濃度雜質區域」，且將經形成以具有低於高濃度雜質區域之彼雜質濃度之雜質濃度之n型雜質區域稱為「低濃度雜質區域」。
放大電晶體Tra包含：放大閘極電極22，其形成於半導體基板41上方；以及源極區域32及汲極區域38，其形成於放大閘極電極22插置於其間之基板區域上。
放大閘極電極22由(舉例而言)多晶矽形成且形成於半導體基板41之表面上，其中閘極絕緣膜37由氧化矽膜形成且插置於放大閘極電極22與半導體基板41之表面之間。此外，在放大閘極電極22之側上，由絕緣膜(諸如一個氧化矽膜及一個氮化矽膜)形成側壁40。
此外，放大電晶體Tra之源極區域32包含自放大閘極電極22側依次形成之低濃度雜質區域29及高濃度雜質區域30。
另一方面，放大電晶體Tra之汲極區域38包含與重設電晶體Trr之汲極區域27一樣之高濃度雜質區域28。亦即，放大電晶體Tra之汲極區域38亦用作重設電晶體之汲極區域27。
選擇電晶體Trs包含：選擇閘極電極23，其形成於半導體基板41上方；以及源極區域36及汲極區域33，其形成於選擇閘極電極23插置於其間之基板區域上。
由(舉例而言)多晶矽製成選擇閘極電極23，且其形成於半導體基板41之表面上，其中由一個氧化矽膜形成閘極絕緣膜37且將其插置於選擇閘極電極23與半導體基板41之表面之間。此外，在選擇閘極電極23之側上，由絕緣膜(諸如一個氧化矽膜及一個氮化矽膜)形成側壁40。
選擇電晶體Trs之源極區域36包含自選擇閘極電極23側依次形成之低濃度雜質區域34及高濃度雜質區域35。此外，選擇電晶體Trs之汲極區域33包含自選擇閘極電極23側依次形成之低濃度雜質區域31及高濃度雜質區域30，且高濃度雜質區域30亦用作構成放大電晶體Tra之源極區域32之高濃度雜質區域30。
如上文所闡述，在本實施例中，重設電晶體Trr之源極區域25及汲極區域27以及放大電晶體Tra之汲極區域38形成於僅包含高濃度雜質區域之一單個汲極結構中。另一方面，放大電晶體Tra之源極區域32、選擇電晶體Trs之源極區域36及汲極區域33形成於其中其由高濃度雜質區域及形成於高濃度雜質區域與閘極電極之間的低濃度雜質區域形 成之LDD結構中。
[1-3製造方法]
接下來，將闡述一種製造根據本實施例之固態成像裝置之方法。圖5A至圖5D係圖解說明製造其中形成根據本實施例之固態成像裝置1之像素電晶體之一區域之一方法之製程圖。
首先，如在圖5A中所展示，在半導體基板41之表面上形成由一個氧化矽膜製成之閘極絕緣膜37，在閘極絕緣膜37上形成一多晶矽材料層且圖案化該多晶矽材料層。藉此，在半導體基板41之表面上之所期望區域中形成重設閘極電極21、放大閘極電極22及選擇閘極電極23，其中閘極絕緣膜37插置於該等電極與半導體基板41之表面之間。
接下來，如在圖5B中所展示，在半導體基板41之表面側上形成一抗蝕劑遮罩42以使得在其上形成一開口部分42a，開口部分42a敞開放大閘極電極22之源極側(選擇閘極電極23之汲極側)及選擇閘極電極23之源極側。圖6展示在抗蝕劑遮罩42形成於半導體基板41上之一情形中之一平面組態之一圖式。如圖6中所展示，將放大閘極電極22之源極側上之抗蝕劑遮罩42之開口部分42a之端部分定位於放大閘極電極22上方。此外，將選擇閘極電極23之源極側上之抗蝕劑遮罩42之開口部分42a之端部分定位於經形成以圍繞像素電晶體之作用區域39之器件隔離區段24上方。
接下來，藉由使用抗蝕劑遮罩42作為一遮罩，以一低濃度離子植入n型雜質。藉此，在放大閘極電極22之源極側 以及選擇閘極電極23之源極及汲極側上形成低濃度雜質區域29、31及34。此處，藉由在放大閘極電極22之源極側以及選擇閘極電極23之汲極側及源極側之端部分處使用各別電極作為遮罩進行自對準來形成低濃度雜質區域29、31及34。此外，由於雜質之擴散，低濃度雜質區域29、31及34中之每一者經形成以在每一閘極電極下方稍微溢出。
接下來，移除抗蝕劑遮罩42，如圖5C中所展示，在各別閘極電極之側上形成由絕緣膜形成之側壁40。由(舉例而言)氧化矽膜、氮化矽膜或其他此等層壓膜形成側壁40。
接下來，在形成其中具有形成於其中之各別像素電晶體之區域係敞開之抗蝕劑遮罩之後，如圖5D中所展示，以高於透過先前製程而形成之低濃度雜質區域29、31及34之彼濃度之一濃度離子植入n型雜質。藉此，形成高濃度雜質區域26、28、30及35。藉由使用側壁40作為各別閘極電極之源極側及汲極側上之遮罩進行自對準來形成高濃度雜質區域26、28、30及35。此外，由於雜質之擴散，高濃度雜質區域26、28、30及35中之每一者經形成以在每一側壁40下方稍微溢出。
此後，藉由透過離子植入形成光電二極體PD及諸如此類，形成根據本實施例之固態成像裝置1。此外，儘管在圖式中未展示，但亦透過與其他像素電晶體之彼製程相同之製程來形成轉移電晶體Trt。
如上文所闡述，在形成LDD結構之源極區域及汲極區域中，低濃度雜質區域形成於側壁下方且高濃度雜質區域形 成於與閘極電極分離且將低濃度雜質區域插置於其間之區域中。此外，形成單個汲極結構之源極區域及汲極區域僅由在形成側壁之後藉由離子植入形成之高濃度雜質區域形成。
順帶而言，在固態成像裝置1中，可藉由增加閘極長度及增加閘極寬度來減小與由放大電晶體Tra產生之頻率成比例之1/f雜訊。
在本實施例中，在放大電晶體Tra中，汲極區域38具有其中區域僅包含高濃度雜質區域28之單個汲極結構，且源極區域32具有其中區域包含低濃度雜質區域29及高濃度雜質區域30之LDD結構。因此，與其中源極區域及汲極區域兩者皆具有LDD結構之現有放大電晶體之閘極長度L(圖23)相比，當將放大閘極電極之面積設為相同時，將根據本實施例之放大電晶體Tra之一有效閘極長度Leff(圖4)設為較大。藉此，在不改變放大閘極電極22之大小之情形下，可能改良雜訊特性。
圖7展示當分別改變放大電晶體Tra之源極區域及汲極區域之組態時所獲得之1/f雜訊之一比較實驗結果。圖7中之A表示在其中放大電晶體之源極區域及汲極區域兩者皆具有LDD結構之現有結構之一情形中所獲得之固態成像裝置之1/f雜訊之檢驗結果。此外，圖7中之B表示在其中汲極側具有單個汲極結構且源極側具有LDD結構之本實施例之結構之情形中所獲得之固態成像裝置1之1/f雜訊之檢驗結果。此外，圖7中之C表示在放大電晶體之源極區域及汲極 區域兩者皆具有單個汲極結構之情形中所獲得之固態成像裝置之1/f雜訊之檢驗結果。
當將現有放大電晶體之1/f雜訊設為1時，在本實施例之放大電晶體Tra(圖7中之B)中，1/f雜訊可減小至0.8。另一方面，為進一步增加閘極長度使其超過根據本實施例之固態成像裝置之彼閘極長度，在其中源極區域及汲極區域兩者皆具有單個汲極結構之情形(圖7中之C)中，1/f雜訊劣化為大於或等於現有放大電晶體之彼1/f雜訊之兩倍。可推斷，由放大電晶體產生之雜訊尤其受閘極與源極之間的電位波動影響。在圖7中之C中，可推斷，由於在作為放大電晶體之源極側之側壁下方之界面之陷阱或位準所致的電位波動致使雜訊之一增加。因此，情況似乎將係，放大電晶體Trs之源極側上之低濃度雜質區域係必要的。
如上文所闡述，在本實施例中，放大電晶體之源極側經組態以具有LDD結構，且因此抑制由源極之附近中之電位波動致使之隨機雜訊。此外，藉由將放大電晶體之汲極側形成於單個汲極結構中，可能增加有效閘極長度，且因此可能減小1/f雜訊及RTS(隨機電報信號)。
同時，在僅放大電晶體Tra之汲極區域38具有單個汲極結構時，小型化用於形成低濃度雜質區域29之抗蝕劑遮罩之圖案。相比而言，在本實施例中，藉由在單個汲極結構中形成安置於放大閘極電極22之汲極側上之重設電晶體Trr，安置於放大閘極電極22之源極側上之選擇電晶體Trs經組態以具有LDD結構。因此，在形成低濃度雜質區域29 時所使用之抗蝕劑遮罩42可覆蓋放大閘極電極22之汲極側且可經圖案化以使得其源極側係敞開的。因此，與其中低濃度雜質區域僅形成於放大閘極電極22之源極側上之情形相比，形成抗蝕劑遮罩之圖案變得容易且對其執行處理變得容易。
此外，在根據本實施例之固態成像裝置1中，放大電晶體Tra之源極區域32包含低濃度雜質區域29及高濃度雜質區域30，但未必可形成高濃度雜質區域30。
在下文中，作為本實施例之一經修改實例，僅由低濃度雜質區域形成放大電晶體Tra之源極區域及選擇電晶體Trs之汲極區域。
圖8係根據一經修改實例之一固態成像裝置之一剖面組態圖。圖8係對應於沿圖3中所展示之平面組態之線A-A截取之剖面組態之一圖式。在圖8中，由相同參考編號及符號表示對應於圖4之彼等部分之部分，且將省略重複說明。
本文中所闡述之經修改實例係其中像素區域之大小之一減小致使放大閘極電極22與選擇閘極電極23之間的空間之一降低之一組態之一實例。在固態成像裝置中，可將放大電晶體Tra之源極側連接至選擇電晶體Trs之汲極側及並非形成於放大閘極電極22與選擇閘極電極23之間的電極。因此，在由像素區域之大小之一減小致使之像素電晶體之面積之一減小之情形中，降低放大閘極電極22與選擇閘極電極23之間的空間，且增加放大電晶體之閘極長度，藉此可 能改良雜訊特性。
然而，如圖8中所展示，藉由降低放大閘極電極22與選擇閘極電極23之間的空間，形成於每一閘極電極上之側壁40可填滿閘極電極之間的空間。在此一情形中，在形成側壁40之後藉由離子植入形成之高濃度雜質區域並非形成於放大閘極電極22之源極側及選擇閘極電極23之汲極側上。
因此，在根據該經修改實例之固態成像裝置中，如圖8中所展示，僅由在形成側壁40之前形成之低濃度雜質區域60形成放大電晶體Tra之源極區域58及選擇電晶體Trs之汲極區域59。
在此一經修改實例中，藉由形成放大電晶體Tra之源極側作為低濃度雜質區域60，可能減小由放大電晶體Tra之源極側之電位波動致使之雜訊。此外，可能減小由有效閘極長度之一增加致使之1/f雜訊，該增加由僅由高濃度雜質區域28形成之放大電晶體Tra之汲極側之形成導致。
<2.第二實施例：固態成像裝置>
接下來，將闡述根據本發明之一第二實施例之一固態成像裝置。根據本實施例之固態成像裝置之總體組態與圖1之彼總體組態相同，且因此將省略對其之重複說明。此外，根據本實施例之固態成像裝置與根據第一實施例之固態成像裝置1之不同之處在於未形成選擇電晶體Trs。因此，在構成像素2之一等效電路中，每一放大電晶體Tra之源極連接至垂直信號線9。
圖9展示根據本實施例之固態成像裝置之一單位像素之 一平面佈局圖，且圖10展示沿圖9之線B-B截取之一剖面組態。在圖9及圖10中，未展示轉移電晶體。在圖9及圖10中，由相同參考編號及符號表示對應於圖3及圖4之彼等部分之部分，且將省略對其之重複說明。
在本實施例中，如圖3中所展示，重設電晶體Trr及放大電晶體Tra依此次序連續地安置於光電二極體PD之一個側上。
在本實施例中，放大電晶體Tra之源極區域32包含自放大閘極電極22側依次形成之低濃度雜質區域29及高濃度雜質區域30。此外，放大電晶體Tra之汲極區域38包含亦用作重設電晶體Trr之汲極區域27之高濃度雜質區域28。
此外，僅由高濃度雜質區域26與高濃度雜質區域28分別形成重設電晶體Trr之源極區域25與汲極區域27。亦即，在本實施例中，僅放大電晶體Tra之源極區域32具有LDD結構，且放大電晶體Tra之汲極區域38以及重設電晶體Trr之源極區域25及汲極區域27具有單個汲極結構。
圖11係圖解說明製造根據本實施例之固態成像裝置之方法之一製造製程圖。在本實施例中，在各別像素電晶體之閘極電極形成於半導體基板41上之後，具有用於敞開放大閘極電極22之源極側之一開口部分43a之一抗蝕劑遮罩43形成於包含各別閘極電極之半導體基板41上。
圖12展示在其中抗蝕劑遮罩43形成於半導體基板41上之一情形中之一平面組態之一圖式。如圖12中所展示，放大閘極電極22之源極側上之抗蝕劑遮罩43之開口部分43a之 端部分定位於放大閘極電極22上方。此外，開口部分43a之另一端部分定位於經形成以圍繞像素電晶體之作用區域39之器件隔離區段24上方。
然後，藉由使用抗蝕劑遮罩43作為一遮罩，以一低濃度離子植入n型雜質，藉此低濃度雜質區域29形成於放大閘極電極22之源極側上。此時，藉由使用放大閘極電極22作為遮罩進行自對準，低濃度雜質區域29形成於放大閘極電極22側上。
此後，類似於圖5C及圖5D，藉由形成側壁40及高濃度雜質區域26、28及30形成各別像素電晶體。
在本實施例中，在放大電晶體Tra中，源極區域32具有其中區域包含低濃度雜質區域29及高濃度雜質區域30之LDD結構，且汲極區域38具有其中區域僅包含高濃度雜質區域28之單個汲極結構。因此，在不改變放大閘極電極22之大小之情形下，減小1/f雜訊。否則，可能獲得與第一實施例之彼效應相同之效應。
順帶而言，當小型化開口部分43a時，難以處理在形成低濃度雜質區域29時所使用之抗蝕劑遮罩43。因此，較佳的係，增加抗蝕劑遮罩43之開口面積。圖13展示用於加寬根據本實施例之固態成像裝置中之抗蝕劑遮罩之開口部分之開口面積之一佈局之一實例。
如圖13中所展示，沿水平方向彼此毗鄰之兩個像素2經組態以使得各別像素電晶體經配置以彼此對稱。以此一方式，在兩個毗鄰像素中，放大電晶體Tra之源極區域32彼 此毗鄰。因此，如圖13中所展示，在形成低濃度雜質區域29時所使用之抗蝕劑遮罩44之開口部分44a可形成於兩個像素上方。依據此結果，與圖12中所展示之在針對每一像素形成低濃度雜質區域29之一情形中之抗蝕劑遮罩43之開口部分43a相比，形成抗蝕劑之圖案變得容易且對其執行處理變得容易。
<3.第三實施例：固態成像裝置>
接下來，將闡述根據本發明之一第三實施例之一固態成像裝置。根據本實施例之固態成像裝置之總體組態與圖1之彼總體組態相同，且因此將省略對其之重複說明。此外，根據本實施例之固態成像裝置與根據第一實施例之固態成像裝置之不同之處在於針對每一像素形成兩個放大電晶體。因此，在構成像素之一等效電路中，兩個放大電晶體連接至浮動擴散區段FD，每一放大電晶體之源極連接至選擇電晶體之汲極，且每一放大電晶體之汲極連接至重設電晶體之汲極。
圖14展示根據本實施例之固態成像裝置之一單位像素2之一平面佈局圖，且圖15展示沿圖14之線C-C截取之一剖面組態。在圖14及圖15中，未展示轉移電晶體。在圖14及圖15中，由相同參考編號及符號表示對應於圖3及圖4之彼等部分之部分且將省略對其之重複說明。
如圖14中所展示，在本實施例中，重設電晶體Trr、一第一放大電晶體Tra-1、選擇電晶體Trs及一第二放大電晶體Tra-2依此次序連續地配置於光電二極體PD之一個側 上。
第一放大電晶體Tra-1包含：一第一放大閘極電極22a，其形成於半導體基板41上方，其中閘極絕緣膜37插置於第一放大閘極電極22a與半導體基板41之間；以及一源極區域47及一汲極區域38，其形成於第一放大閘極電極22a插置於其間之區域上。第一放大電晶體Tra-1之源極區域47包含自第一放大閘極電極22a側依次形成之一低濃度雜質區域45及一高濃度雜質區域46。此外，汲極區域38包含亦用作重設電晶體Trr之汲極區域27之高濃度雜質區域28。
第二放大電晶體Tra-2包含：一第二放大閘極電極22b，其形成於半導體基板41上方，其中閘極絕緣膜37插置於第二放大閘極電極22b與半導體基板41之間；以及一源極區域32及一汲極區域48，其形成於第二放大閘極電極22b插置於其間之區域中。第二放大電晶體Tra-2之源極區域32包含自第二放大閘極電極22b側依次形成之低濃度雜質區域29及高濃度雜質區域30。此外，汲極區域48僅包含高濃度雜質區域57。
然後，亦將構成第二放大電晶體Tra-2之源極區域32之高濃度雜質區域30用作構成選擇電晶體Trs之汲極區域33之高濃度雜質區域30。此外，由STI所形成之器件隔離區段24電隔離選擇電晶體Trs之源極區域36與第一放大電晶體Tra-1之源極區域47。
在本實施例中，第一放大電晶體Tra-1之源極區域47及第二放大電晶體Tra-2之源極區域32以及選擇電晶體Trs之 源極區域36及汲極區域33具有LDD結構。此外，第一放大電晶體Tra-1之汲極區域38及第二放大電晶體Tra-b之汲極區域48以及重設電晶體Trr之源極區域25及汲極區域27具有單個汲極結構。
圖16係圖解說明製造根據本實施例之固態成像裝置之方法之一製造製程圖。在本實施例中，該製程(執行該製程直至形成各別像素電晶體之閘極電極為止)與圖5A之彼製程相同，且因此將省略對其之說明。在形成各別閘極電極之後，如圖16中所展示，具有一期望之開口部分49a之一抗蝕劑遮罩49形成於包含該等各別閘極電極之半導體基板41上。在本實施例中，開口部分49a經形成以使得第一放大電晶體Tra-1及第二放大電晶體Tra-2之源極側上之區域以及選擇電晶體Trs之源極側及汲極側上之區域係敞開的。
圖17展示在抗蝕劑遮罩49形成於半導體基板41上之一情形中之一平面組態之一圖式。如圖17中所展示，第一放大閘極電極22a之源極側上之抗蝕劑遮罩49之開口部分49a之端部分定位於第一放大閘極電極22a上方。同樣地，第二放大閘極電極22b之源極側上之抗蝕劑遮罩49之開口部分49a之端部分定位於第二放大閘極電極22b上方。此外，開口部分49a之另一端部分定位於經形成以圍繞像素電晶體之作用區域39之器件隔離區段24上方。
然後，藉由使用抗蝕劑遮罩49作為一遮罩，以一低濃度離子植入n型雜質。藉此，低濃度雜質區域45形成於第一 放大閘極電極22a之源極側上，低濃度雜質區域29形成於第二放大閘極電極22b之源極側上，且低濃度雜質區域34及31形成於選擇閘極電極23之源極側及汲極側上。此時，藉由使用每一閘極電極作為一遮罩進行自對準來形成每一低濃度雜質區域。
此後，類似於圖5C及圖5D，形成側壁40及高濃度雜質區域26、28、46、35、30及57，藉此形成各別像素電晶體。
在本實施例中，針對每一像素平行地配置兩個放大電晶體。因此，在不極大降低放大閘極電極之閘極面積之情形下，可能改良跨導gm。此外，當平行地配置兩個放大電晶體時，兩個放大電晶體之源極側可經安置以彼此接近。藉此，用於形成低濃度雜質區域之抗蝕劑遮罩之開口部分可經形成以係大的，且因此對其執行處理變得容易。
否則，本實施例具有與第一實施例相同之優勢。
<4.第四實施例：固態成像裝置>
接下來，將闡述根據本發明之一第四實施例之一固態成像裝置。根據本實施例之固態成像裝置之總體組態與圖1之彼總體組態相同，且因此將省略對其之重複說明。此外，根據本實施例之固態成像裝置與根據第三實施例之固態成像裝置之不同之處在於未形成選擇電晶體。因此，在構成像素之一等效電路中，兩個放大電晶體連接至浮動擴散區段FD，每一放大電晶體之源極連接至垂直信號線9，且每一放大電晶體之汲極連接至重設電晶體之汲極。
圖18展示根據本實施例之固態成像裝置之一單位像素2之一平面佈局圖，且圖19展示沿圖18之線D-D截取之一剖面組態。在圖18及圖19中，未展示轉移電晶體。在圖18及圖19中，由相同參考編號及符號表示對應於圖3及圖4之彼等部分之部分，且將省略對其之重複說明。
如在圖18中所展示，在本實施例之像素2中，重設電晶體Trr、第一放大電晶體Tra-1及第二放大電晶體Tra-2依此次序連續地配置於光電二極體PD之一個側上。
在本實施例中，第一放大電晶體Tra-1包含：第一放大閘極電極22a，其形成於半導體基板41上方，其中閘極絕緣膜37插置於第一放大閘極電極22a與半導體基板41之間；以及源極區域53及汲極區域38，其形成於第一放大閘極電極22a插置於其間之區域上。第一放大電晶體Tra-1之源極區域53包含自第一放大閘極電極22a側依次形成之低濃度雜質區域50及高濃度雜質區域51。此外，汲極區域38包含亦用作重設電晶體Trr之汲極區域27之高濃度雜質區域28。
第二放大電晶體Tra-2包含：第二放大閘極電極22b，其形成於半導體基板41上方，其中閘極絕緣膜37插置於第二第一放大閘極電極22b與半導體基板41之間；以及源極區域54及汲極區域55，其形成於第二放大閘極電極22b插置於其間之區域中。第二放大電晶體Tra-2之源極區域54包含自第二放大閘極電極22b側依次形成之低濃度雜質區域52及高濃度雜質區域51。另外，汲極區域55僅包含一高濃度 雜質區域61。
然後，構成第二放大電晶體Tra-2之源極區域54之高濃度雜質區域51亦用作構成第一放大電晶體Tra-1之源極區域53之高濃度雜質區域51。
在本實施例中，第一放大電晶體Tra-1之源極區域53及第二放大電晶體Tra-2之源極區域54具有LDD結構。另一方面，第一放大電晶體Tra-1之汲極區域38及第二放大電晶體Tra-2之汲極區域55以及重設電晶體Trr之源極區域25及汲極區域27具有單個汲極結構。
圖20係圖解說明製造根據本實施例之固態成像裝置之方法之一製造製程圖。在本實施例中，製程(執行該製程直至形成各別像素電晶體之閘極電極為止)與圖5A之彼製程相同，且因此將省略對其之重複說明。在形成各別閘極電極之後，如圖20中所展示，具有一期望之開口部分56a之一抗蝕劑遮罩56形成於包含該等各別閘極電極之半導體基板41上。在本實施例中，開口部分56a經形成以使得第一放大電晶體Tra-1之源極區域53及第二放大電晶體Tra-2之源極區域54係敞開的。
圖21展示在其中抗蝕劑遮罩56形成於半導體基板41上之一情形中之一平面組態之一圖式。如圖21中所展示，第一放大閘極電極22a之源極側上之抗蝕劑遮罩56之開口部分56a之端部分定位於第一放大閘極電極22a上方。同樣地，第二放大閘極電極22b之源極側上之抗蝕劑遮罩56之開口部分56a之端部分定位於第二放大閘極電極22b上方。此 外，開口部分56a之另一端部分經形成以定位於經形成以圍繞像素電晶體之作用區域39之器件隔離區段24上方。
然後，藉由使用抗蝕劑遮罩56作為一遮罩，以一低濃度離子植入n型雜質。藉此，低濃度雜質區域50及52形成於第一放大閘極電極22a之源極側及第二放大閘極電極22b之源極側上。此時，藉由使用各別放大閘極電極作為遮罩進行自對準，低濃度雜質區域50及52形成於第一放大閘極電極22a及第二放大閘極電極22b上。
此後，類似於圖5C及圖5D，形成側壁40及高濃度雜質區域26、28、51及61，藉此形成各別像素電晶體。
在本實施例中，針對每一像素平行地配置兩個放大電晶體。因此，在不極大降低放大閘極電極之閘極面積之情形下，可能改良跨導gm。此外，當平行地配置兩個放大電晶體時，該兩個放大電晶體之源極側可經安置以彼此接近。藉此，用於形成低濃度雜質區域之抗蝕劑遮罩之開口部分可經形成以係大的，且因此對其執行處理變得容易。
否則，本實施例具有與第一實施例相同之優勢。
雖然上文所提及之第一實施例至第四實施例闡述(作為像素電晶體之一實例)n通道型MOS電晶體，但可使用p通道型MOS電晶體。在使用p通道型MOS電晶體之情形中，在本發明之實施例中，較佳的係，採用其中顛倒p型雜質區域與n型雜質區域之導電類型之一組態。
本發明之應用不限於感測入射可見光量之分佈及擷取其一影像之一固態成像裝置。然而，本發明適用於擷取紅外 線、X射線、粒子或諸如此類之入射量之分佈之一影像之一固態成像裝置。此外，在一較廣泛含義上，本發明適用於感測另一物理量(諸如，一壓力或一電容)之分佈且擷取其一影像之一般固態成像裝置(物理量分佈感測裝置)，諸如指紋偵測感測器。
此外，本發明之應用不限於藉由逐列順序地掃描像素區段中之各別單位像素而自每一單位像素讀出一像素信號之一固態成像裝置。本發明亦適用於逐像素選擇任意像素且自選定像素逐像素讀出信號之一X-Y位址類型固態成像裝置。
另外，可以一個晶片之形式或以具有一成像功能之一模組(其中共同封裝像素區段及信號處理區段或光學系統)之形式製作固態成像裝置。
此外，本發明之應用不限於一固態成像裝置，且本發明亦適用於一成像裝置。本文中所闡述之成像裝置包含一相機系統(諸如，一數位靜態相機及一數位視訊攝影機)及具有一成像功能之一電子裝置(諸如一行動電話)。另外，成像裝置亦可包含併入至一電子裝置中之模組，亦即，一相機模組。
<5.第五實施例：電子裝置>
接下來，將闡述根據本發明之一第五實施例之一電子裝置。圖22係根據本發明之第五實施例之一電子裝置200之一示意性組態圖。
根據本實施例之電子裝置200具有固態成像裝置1、一光 學透鏡210、一快門器件211、一驅動電路212及一信號處理電路213。根據本實施例之電子裝置200係使用上文所提及之根據第一實施例之固態成像裝置1之一電子裝置(相機)。
光學透鏡210在固態成像裝置1之一成像區上形成來自一物件之光(入射光)之一影像。藉此，在某一週期期間，信號電荷累積於固態成像裝置1中。
快門器件211控制固態成像裝置1之一光輻照週期及一光遮蔽週期。
驅動電路212供應控制固態成像裝置1之一轉移操作及快門器件211之一快門操作之一驅動信號。回應於自驅動電路212供應之驅動信號(計時信號)而執行固態成像裝置1之一信號轉移。信號處理電路213實施各種類型之信號處理。經受信號處理之一視訊信號儲存於一儲存媒體(諸如一記憶體)中或輸出至一監視器。
在根據本實施例之電子裝置200中，減小固態成像裝置1之OB像素區域中之雜訊，且因此增強影像品質。
可應用固態成像裝置1之電子裝置200不限於一相機，且亦適用於一成像裝置，諸如用於由一行動電話或諸如此類表示之行動設備之一相機模組。此外，在本實施例中，作為構成電子裝置200之一固態成像裝置，應用根據第一實施例之固態成像裝置1。否則，可應用根據第二實施例至第四實施例之固態成像裝置。
雖然迄今已闡述根據本發明之實施例之固態成像裝置、 製造固態成像裝置之方法及電子裝置，但可在不背離隨附申請專利範圍之範疇之情形下進行各種組合。
本發明可實施為以下組態。
(1)一種固態成像裝置，其包含：若干光電轉換區段，其產生對應於一所接收光量之信號電荷；及複數個像素電晶體，其讀取該等光電轉換區段中所產生之該信號電荷，且包含：若干放大電晶體，其各自由形成於一基板上之一放大閘極電極形成；一高濃度雜質區域，其形成於該放大閘極電極之一汲極側上之一基板區域中；及一低濃度雜質區域，其經形成以具有低於該高濃度雜質區域之彼雜質濃度之一雜質濃度且形成於該放大閘極電極之一源極側上之一基板區域上。
(2)根據(1)之固態成像裝置，其中經形成以具有高於該低濃度雜質區域之彼雜質濃度之一雜質濃度之該高濃度雜質區域形成於與在繼該放大閘極電極之該源極側上之該低濃度雜質區域之後的基板區域中之該放大閘極電極分離之一基板區域中。
(3)根據(1)或(2)之固態成像裝置，其中在該等像素電晶體當中，每一重設電晶體包含：一重設閘極電極，其形成於該基板上；及若干高濃度雜質區域，其形成於該重設閘極電極之一源極側及一汲極側上之基板區域中。
(4)根據(1)至(3)中任一者之固態成像裝置，其中在該等像素電晶體當中，每一選擇電晶體包含：一選擇閘極電 極，其形成於該基板上；若干高濃度雜質區域，其形成於該選擇閘極電極之一源極側及一汲極側上之基板區域中；及若干低濃度雜質區域，其形成於該選擇閘極電極與該等各別高濃度雜質區域之間的基板區域中，該等各別高濃度雜質區域經形成以具有低於該等高濃度雜質區域之彼雜質濃度之一雜質濃度且形成於該選擇閘極電極之該源極側及該汲極側上。
(5)根據(1)至(4)中任一者之固態成像裝置，其中每一放大電晶體之該源極側上之該高濃度雜質區域亦用作該選擇電晶體之該汲極側上之該高濃度雜質區域。
(6)根據(1)至(4)中任一者之固態成像裝置，其中為每一像素提供兩個放大電晶體，且該兩個放大電晶體中之一個放大電晶體之該源極側上之該高濃度雜質區域亦用作該選擇電晶體之該汲極側上之該高濃度雜質區域，且另一放大電晶體之該汲極側上之該高濃度雜質區域亦用作該重設電晶體之該汲極側上之該高濃度雜質區域。
(7)根據(1)至(4)中任一者之固態成像裝置，其中為每一像素提供兩個放大電晶體，且該兩個放大電晶體中之一個放大電晶體之該源極側上之該高濃度雜質區域亦用作另一放大電晶體之該源極側上之該高濃度雜質區域，且另一放大電晶體之該汲極側上之該高濃度雜質區域亦用作該重設電晶體之該汲極側上之該高濃度雜質區域。
(8)一種製造一固態成像裝置之方法，該固態成像裝置包含：複數個像素，其由產生對應於一入射光量之信號電 荷之光電轉換區段形成；及複數個像素電晶體，其讀取該等光電轉換區段中所產生之該信號電荷，該方法包含：在一基板上形成構成該複數個像素電晶體之閘極電極；形成覆蓋放大閘極電極之汲極側上之基板區域之一抗蝕劑遮罩，該等放大閘極電極構成該複數個像素電晶體當中之放大電晶體，以使得至少該等放大閘極電極之源極側上之基板區域係敞開的；藉由透過該抗蝕劑遮罩離子植入其一導電類型與該基板之彼導電類型相反之雜質來形成低濃度雜質區域；藉由移除該抗蝕劑遮罩而在該等閘極電極之側上形成側壁；及藉由將其一導電類型與該基板之彼導電類型相反之雜質離子植入至構成該複數個像素電晶體之該等閘極電極之該等源極側及該等汲極側上之該等基板區域中來形成高濃度雜質區域，該等高濃度雜質區域係具有高於該等低濃度雜質區域之彼濃度之一濃度之雜質區域。
(9)根據(8)之製造固態成像裝置之方法，其中該抗蝕劑遮罩經形成以覆蓋每一重設電晶體之該源極側及該汲極側。
(10)根據(8)或(9)之製造固態成像裝置之方法，其中形成該抗蝕劑遮罩經以使得每一選擇電晶體之該源極側及該汲極側係敞開的。
(11)一種電子裝置，其包含：一光學透鏡； 一固態成像裝置，其包含：若干光電轉換區段，其產生對應於一所接收光量之信號電荷；及複數個像素電晶體，其讀取該等光電轉換區段中所產生之該信號電荷，且包含：若干放大電晶體，其各自由形成於一基板上之一放大閘極電極形成；一高濃度雜質區域，其形成於該放大閘極電極之一汲極側上之一基板區域中；及一低濃度雜質區域，其經形成以具有低於該高濃度雜質區域之彼雜質濃度之一雜質濃度且形成於該放大閘極電極之一源極側上之一基板區域上；及一信號處理電路，其處理自該固態成像裝置輸出之一輸出信號。
本發明含有與在2011年8月24日在日本專利局提出申請之日本優先權專利申請案JP 2011-182429中所揭示之彼標的物相關之標的物，該優先權專利申請案之全部內容據此以引用方式併入。
熟習此項技術者應理解，可取決於設計要求及其他因素而做出各種修改、組合、子組合及變更，只要其在隨附申請專利範圍或其等效物之範疇內即可。
1‧‧‧固態成像裝置
2‧‧‧像素/單位像素
3‧‧‧像素區域
4‧‧‧垂直驅動電路
5‧‧‧行信號處理電路
6‧‧‧水平驅動電路
7‧‧‧輸出電路
8‧‧‧控制電路
9‧‧‧垂直信號線
10‧‧‧水平信號線
11‧‧‧基板
20‧‧‧轉移閘極電極
21‧‧‧重設閘極電極/閘極電極
22‧‧‧放大閘極電極/閘極電極
22a‧‧‧第一放大閘極電極
22b‧‧‧第二放大閘極電極/第二第一放大閘極電極
23‧‧‧選擇閘極電極/閘極電極
24‧‧‧器件隔離區段
25‧‧‧源極區域
26‧‧‧n型高濃度雜質區域/高濃度雜質區域
27‧‧‧汲極區域
28‧‧‧n型高濃度雜質區域/高濃度雜質區域
29‧‧‧低濃度雜質區域
30‧‧‧高濃度雜質區域
31‧‧‧低濃度雜質區域
32‧‧‧源極區域
33‧‧‧汲極區域
34‧‧‧低濃度雜質區域
35‧‧‧高濃度雜質區域
36‧‧‧源極區域
37‧‧‧閘極絕緣膜
38‧‧‧汲極區域
39‧‧‧作用區域
40‧‧‧側壁
41‧‧‧半導體基板
42‧‧‧抗蝕劑遮罩
42a‧‧‧開口部分
43‧‧‧抗蝕劑遮罩
43a‧‧‧開口部分
44‧‧‧抗蝕劑遮罩
44a‧‧‧開口部分
45‧‧‧低濃度雜質區域
46‧‧‧高濃度雜質區域
47‧‧‧源極區域
48‧‧‧汲極區域
49‧‧‧抗蝕劑遮罩
49a‧‧‧開口部分
50‧‧‧低濃度雜質區域
51‧‧‧高濃度雜質區域
52‧‧‧低濃度雜質區域
53‧‧‧源極區域
54‧‧‧源極區域
55‧‧‧汲極區域
56‧‧‧抗蝕劑遮罩
56a‧‧‧開口部分
57‧‧‧高濃度雜質區域
58‧‧‧源極區域
59‧‧‧汲極區域
60‧‧‧低濃度雜質區域
61‧‧‧高濃度雜質區域
100‧‧‧基板
101‧‧‧閘極電極
102‧‧‧側壁
103‧‧‧閘極絕緣膜
104‧‧‧低濃度雜質區域
105‧‧‧高濃度雜質區域
200‧‧‧電子裝置
210‧‧‧光學透鏡
211‧‧‧快門器件
212‧‧‧驅動電路
213‧‧‧信號處理電路
A-A‧‧‧線
B-B‧‧‧線
C-C‧‧‧線
D-D‧‧‧線
FD‧‧‧浮動擴散區段
L‧‧‧長度
Leff‧‧‧有效閘極長度
PD‧‧‧光電二極體
Tr1‧‧‧重設電晶體/像素電晶體
Tr2‧‧‧放大電晶體/像素電晶體
Tr3‧‧‧選擇電晶體/像素電晶體
Tra‧‧‧放大電晶體/像素電晶體
Tra-1‧‧‧第一放大電晶體
Tra-2‧‧‧第二放大電晶體
Trr‧‧‧重設電晶體/像素電晶體
Trs‧‧‧選擇電晶體/像素電晶體
Trt‧‧‧轉移電晶體
VDD‧‧‧電源電壓
ΦRST‧‧‧重設脈衝
ΦTRG‧‧‧轉移脈衝
圖1係圖解說明根據本發明之一第一實施例之一總體CMOS固態成像裝置之一示意性組態圖；圖2係構成根據本發明之第一實施例之固態成像裝置之一像素之一等效電路圖；圖3係根據本發明之第一實施例之固態成像裝置之一單 位像素之一平面佈局圖；圖4係圖解說明沿圖3之線A-A截取之一剖面組態之一圖式；圖5A至圖5D係圖解說明製造根據本發明之第一實施例之固態成像裝置之一方法之製程圖；圖6係在第一實施例中於一半導體基板上形成用於形成一低濃度雜質區域之一抗蝕劑遮罩之一情形中之一平面組態之一圖式；圖7係圖解說明當分別改變一放大電晶體之源極區域及汲極區域之組態時所獲得之1/f雜訊之一比較實驗結果之一圖式；圖8係根據一經修改實例之一固態成像裝置之一剖面組態圖；圖9係根據本發明之一第二實施例之固態成像裝置之一單位像素之一平面佈局圖；圖10係圖解說明沿圖9之線B-B截取之一剖面組態之一圖式；圖11係圖解說明製造根據本發明之第一實施例之固態成像裝置之方法之一圖式；圖12係在第二實施例中於一半導體基板上形成用於形成一低濃度雜質區域之一抗蝕劑遮罩之一情形中之一平面組態之一圖式；圖13係圖解說明用於加寬根據本發明之第二實施例之固態成像裝置中之一抗蝕劑遮罩之一開口部分之一開口區之 一佈局之一實例之一圖式；圖14係根據本發明之一第三實施例之一固態成像裝置之一單位像素之一平面佈局圖；圖15係圖解說明沿圖14之線C-C截取之一剖面組態之一圖式；圖16係圖解說明用於加寬根據本發明之第三實施例之固態成像裝置中之一抗蝕劑遮罩之一開口部分之一開口面積之一佈局之一實例之一圖式；圖17係在第三實施例中於一半導體基板上形成用於形成一低濃度雜質區域之抗蝕劑遮罩之一情形中之一平面組態之一圖式；圖18係根據本發明之一第四實施例之一固態成像裝置之一單位像素之一平面佈局圖；圖19係圖解說明沿圖18之線D-D截取之一剖面組態之一圖式；圖20係圖解說明用於加寬根據本發明之第四實施例之固態成像裝置中之一抗蝕劑遮罩之一開口部分之一開口面積之一佈局之一實例之一圖式；圖21係在第四實施例中於一半導體基板上形成用於形成一低濃度雜質區域之抗蝕劑遮罩之一情形中之一平面組態之一圖式；圖22係根據本發明之一第五實施例之一電子裝置之一示意性組態圖；及圖23係圖解說明一現有固態成像裝置之一像素電晶體之 一剖面組態之一圖式。
2‧‧‧像素/單位像素
21‧‧‧重設閘極電極/閘極電極
22‧‧‧放大閘極電極/閘極電極
23‧‧‧選擇閘極電極/閘極電極
24‧‧‧器件隔離區段
39‧‧‧作用區域
A-A‧‧‧線
PD‧‧‧光電二極體
Tra‧‧‧放大電晶體/像素電晶體
Trr‧‧‧重設電晶體/像素電晶體
Trs‧‧‧選擇電晶體/像素電晶體

Claims (11)

  1. 一種固態成像裝置，其包括：若干光電轉換區段，其產生對應於一所接收光量之信號電荷；及複數個像素電晶體，其讀取該等光電轉換區段中所產生之該信號電荷，且包含：若干放大電晶體，其各自由形成於一基板上之一放大閘極電極形成；一高濃度雜質區域，其形成於該放大閘極電極之一汲極側上之一基板區域中；及一低濃度雜質區域，其經形成以具有低於該高濃度雜質區域之彼雜質濃度之一雜質濃度且形成於該放大閘極電極之一源極側上之一基板區域上。
  2. 如請求項1之固態成像裝置，其中經形成以具有高於該低濃度雜質區域之彼雜質濃度之一雜質濃度之該高濃度雜質區域形成於與該放大閘極電極之該源極側上之該低濃度雜質區域接續的基板區域中與該放大閘極電極分離之一基板區域中。
  3. 如請求項2之固態成像裝置，其中在該等像素電晶體當中，每一重設電晶體包含：一重設閘極電極，其形成於該基板上；及若干高濃度雜質區域，其形成於該重設閘極電極之一源極側及一汲極側上之基板區域中。
  4. 如請求項3之固態成像裝置，其中在該等像素電晶體當中，每一選擇電晶體包含：一選擇閘極電極，其形成於該基板上；若干高濃度雜質區域，其形成於該選擇閘極電極之一源極側及一汲極側上之基板區域中；及若干低 濃度雜質區域，其形成於該選擇閘極電極與該等各別高濃度雜質區域之間的基板區域中，該等各別高濃度雜質區域經形成以具有低於該等高濃度雜質區域之彼雜質濃度之一雜質濃度且形成於該選擇閘極電極之該源極側及該汲極側上。
  5. 如請求項4之固態成像裝置，其中每一放大電晶體之該源極側上之該高濃度雜質區域亦用作該選擇電晶體之該汲極側上之該高濃度雜質區域。
  6. 如請求項5之固態成像裝置，其中為每一像素提供兩個放大電晶體，且該兩個放大電晶體中之一個放大電晶體之該源極側上之該高濃度雜質區域亦用作該選擇電晶體之該汲極側上之該高濃度雜質區域，且另一放大電晶體之該汲極側上之該高濃度雜質區域亦用作該重設電晶體之該汲極側上之該高濃度雜質區域。
  7. 如請求項4之固態成像裝置，其中為每一像素提供兩個放大電晶體，且該兩個放大電晶體中之一個放大電晶體之該源極側上之該高濃度雜質區域亦用作另一放大電晶體之該源極側上之該高濃度雜質區域，且另一放大電晶體之該汲極側上之該高濃度雜質區域亦用作該重設電晶體之該汲極側上之該高濃度雜質區域。
  8. 一種製造一固態成像裝置之方法，該固態成像裝置包含：複數個像素，其由產生對應於一入射光量之信號電荷之光電轉換區段形成；及複數個像素電晶體，其讀取該等光電轉換區段中所產生之該信號電荷，該方法包 括：在一基板上形成構成該複數個像素電晶體之閘極電極；形成覆蓋放大閘極電極之汲極側上之基板區域之一抗蝕劑遮罩，該等放大閘極電極構成該複數個像素電晶體當中之放大電晶體，以使得至少該等放大閘極電極之源極側上之基板區域係敞開的；藉由透過該抗蝕劑遮罩離子植入其一導電類型與該基板之彼導電類型相反之雜質來形成低濃度雜質區域；藉由移除該抗蝕劑遮罩而在該等閘極電極之側上形成側壁；及藉由將其一導電類型與該基板之彼導電類型相反之雜質離子植入至構成該複數個像素電晶體之該等閘極電極之該等源極側及該等汲極側上之該等基板區域中來形成高濃度雜質區域，該等高濃度雜質區域係具有高於該等低濃度雜質區域之彼濃度之一濃度之雜質區域。
  9. 如請求項8之製造固態成像裝置之方法，其中形成該抗蝕劑遮罩以覆蓋每一重設電晶體之該源極側及該汲極側。
  10. 如請求項9之製造固態成像裝置之方法，其中形成該抗蝕劑遮罩以使得每一選擇電晶體之該源極側及該汲極側係敞開的。
  11. 一種電子裝置，其包括：一光學透鏡； 一固態成像裝置，其包含：若干光電轉換區段，其產生對應於一所接收光量之信號電荷；及複數個像素電晶體，其讀取該等光電轉換區段中所產生之該信號電荷，且包含：若干放大電晶體，其各自由形成於一基板上之一放大閘極電極形成；一高濃度雜質區域，其形成於該放大閘極電極之一汲極側上之一基板區域中；及一低濃度雜質區域，其經形成以具有低於該高濃度雜質區域之彼雜質濃度之一雜質濃度且形成於該放大閘極電極之一源極側上之一基板區域上；及一信號處理電路，其處理自該固態成像裝置輸出之一輸出信號。
TW101125932A 2011-08-24 2012-07-18 固態成像裝置，製造固態成像裝置之方法，及電子裝置 TW201310628A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011182429A JP2013045878A (ja) 2011-08-24 2011-08-24 固体撮像装置、固体撮像装置の製造方法、電子機器

Publications (1)

Publication Number Publication Date
TW201310628A true TW201310628A (zh) 2013-03-01

Family

ID=47743217

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101125932A TW201310628A (zh) 2011-08-24 2012-07-18 固態成像裝置，製造固態成像裝置之方法，及電子裝置

Country Status (5)

Country Link
US (1) US20130050552A1 (zh)
JP (1) JP2013045878A (zh)
KR (1) KR20130023075A (zh)
CN (1) CN102956658A (zh)
TW (1) TW201310628A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10212376B2 (en) 2014-06-16 2019-02-19 Sony Corporation Solid-state imaging device and electronic apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101769969B1 (ko) * 2010-06-14 2017-08-21 삼성전자주식회사 광 블랙 영역 및 활성 화소 영역 사이의 차광 패턴을 갖는 이미지 센서
JP6230395B2 (ja) * 2013-12-06 2017-11-15 キヤノン株式会社 撮像装置およびその駆動方法
CN106537898B (zh) * 2014-07-25 2020-07-28 株式会社半导体能源研究所 成像装置
WO2018066143A1 (ja) * 2016-10-07 2018-04-12 国立大学法人東北大学 光センサ及びその信号読み出し方法並びに固体撮像装置及びその信号読み出し方法
JP6991704B2 (ja) * 2016-10-26 2022-01-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその制御方法、並びに電子機器
WO2018190166A1 (en) 2017-04-11 2018-10-18 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
TWI826491B (zh) 2018-07-30 2023-12-21 日商索尼半導體解決方案公司 固體攝像裝置及電子機器
US20230029874A1 (en) * 2021-07-28 2023-02-02 Magvision Semiconductor (Beijing) Inc. Image sensor pixel with deep trench isolation structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100436067B1 (ko) * 2001-11-16 2004-06-12 주식회사 하이닉스반도체 이미지센서 및 그 제조 방법
JP2006165290A (ja) * 2004-12-08 2006-06-22 Sony Corp 固体撮像装置
JP5347283B2 (ja) * 2008-03-05 2013-11-20 ソニー株式会社 固体撮像装置およびその製造方法
JP5493382B2 (ja) * 2008-08-01 2014-05-14 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5267497B2 (ja) * 2010-04-05 2013-08-21 ソニー株式会社 固体撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10212376B2 (en) 2014-06-16 2019-02-19 Sony Corporation Solid-state imaging device and electronic apparatus
US10491848B2 (en) 2014-06-16 2019-11-26 Sony Corporation Solid-state imaging device and electronic apparatus
US11012651B2 (en) 2014-06-16 2021-05-18 Sony Corporation Solid-state imaging device and electronic apparatus

Also Published As

Publication number Publication date
US20130050552A1 (en) 2013-02-28
CN102956658A (zh) 2013-03-06
KR20130023075A (ko) 2013-03-07
JP2013045878A (ja) 2013-03-04

Similar Documents

Publication Publication Date Title
US20210335875A1 (en) Solid-state imaging element, manufacturing method, and electronic device
JP5426114B2 (ja) 半導体装置及びその製造方法
JP5564909B2 (ja) 固体撮像装置とその製造方法、及び電子機器
CN108183103B (zh) 光传感器的信号读出方法和摄像装置的信号读出方法
JP5365144B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP4350768B2 (ja) 光電変換装置及び撮像装置
JP5493430B2 (ja) 固体撮像装置とその製造方法、及び電子機器
US8426287B2 (en) Method of manufacturing semiconductor device, solid-state imaging device, and solid-state imaging apparatus
TW201310628A (zh) 固態成像裝置，製造固態成像裝置之方法，及電子裝置
JP5114829B2 (ja) 半導体装置およびその製造方法
JP5451098B2 (ja) 半導体装置の製造方法
WO2014002361A1 (ja) 固体撮像装置及びその製造方法
JP5723094B2 (ja) 固体撮像装置およびカメラ
JP2008166607A (ja) 固体撮像装置とその製造方法、並びに半導体装置とその製造方法
US8754458B2 (en) Semiconductor device, manufacturing method thereof, solid-state imaging device, manufacturing method thereof, and electronic unit
JP2010206172A (ja) 撮像装置およびカメラ
JP2008205022A (ja) 固体撮像装置
JP4940607B2 (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP2008091788A (ja) 固体撮像装置及びその製造方法
JP4826127B2 (ja) 固体撮像装置及びその製造方法
JP2006287117A (ja) 半導体装置およびその製造方法
JP2007134639A (ja) 光電変換装置及びそれを用いた撮像素子
JP2008091840A (ja) 固体撮像装置及び電子機器
JP2008108916A (ja) 固体撮像装置及び電子機器
JP2007123680A (ja) 固体撮像装置