JP2008108916A - 固体撮像装置及び電子機器 - Google Patents
固体撮像装置及び電子機器 Download PDFInfo
- Publication number
- JP2008108916A JP2008108916A JP2006290382A JP2006290382A JP2008108916A JP 2008108916 A JP2008108916 A JP 2008108916A JP 2006290382 A JP2006290382 A JP 2006290382A JP 2006290382 A JP2006290382 A JP 2006290382A JP 2008108916 A JP2008108916 A JP 2008108916A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- solid
- state imaging
- imaging device
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】画素2のトランジスタの不純物の濃度を、周辺回路部3のトランジスタの不純物濃度よりも、低くする。
【選択図】図1
Description
撮像領域では、各画素ごとに、光電変換部(フォトダイオード;PD)からの電荷を電圧信号に変換する浮遊拡散層(フローティングディフュージョン;FD)と、フォトダイオードからの電荷を浮遊拡散層へ転送する転送トランジスタと、浮遊拡散層の電荷をリセットするリセットトランジスタと、浮遊拡散層の電位を信号レベルとして出力する増幅トランジスタとが設けられる。
従来の固体撮像装置101は、共通の半導体基板上に、フォトダイオードと数個のトランジスタで構成する画素101aが2次元マトリクス状(行列状)に多数配列された撮像領域102と、撮像領域102のトランジスタを制御して各画素101aの出力信号を検出処理する周辺回路部とからなる。この例では、周辺回路部は、垂直駆動回路103と、カラム信号処理回路104と、水平駆動回路105と、水平信号線106と、出力回路107と、制御回路108とを有している。
この固体撮像装置101において、撮像領域102は、2次元マトリクス状に配置された複数の画素101aに対して、画素行ごとに行制御線が図の横方向(左右方向)に配線され、画素列ごとに垂直信号線109が、図の縦方向(上下方向)に配線されている。撮像領域では、外部からの光をフォトダイオードに集光させ光電変換を起こし、光量に応じた信号電荷を発生させる。各画素に設けられた転送トランジスタの読み出しゲートに制御パルスが入ると、信号電荷はフォトダイオードから浮遊拡散層に転送される。電荷が転送されると、浮遊拡散層の電位が変動する。浮遊拡散層は、増幅トランジスタのゲートに接続され、浮遊拡散層の電位の変動にもとづく電流が垂直信号線を介して周辺回路に伝達される。
なお、出力回路107では、カラム信号処理回路104の各々から水平信号線106を通して順に供給される信号に対して種々の信号処理が施される。この出力回路107での具体的な信号処理としては、例えば、バッファリングが挙げられるが、バッファリングの前処理として、黒レベル調整、列ごとのばらつきの補正、信号増幅、色関係処理なども挙げられる。また、制御回路108は、固体撮像装置101の動作モードなどを指令するデータを外部から受け取り、また従来の固体撮像装置101の情報を含むデータを外部に出力するとともに、垂直同期信号、水平同期信号、マスタークロック等に基づいて、垂直駆動回路103、カラム信号処理回路104及び水平駆動回路105などの動作の基準となるクロック信号や制御信号などを生成し、垂直駆動回路103、カラム信号処理回路104及び水平駆動回路105などに対して与える。
この回路構成においては、フォトダイオードのカソード(n型領域)が、転送トランジスタTr1を介して増幅トランジスタTr3のゲートに接続される。この増幅トランジスタTr3のゲートと電気的に繋がったノードを浮遊拡散層と呼ぶ。転送トランジスタTr1はフォトダイオードと浮遊拡散層との間に接続され、ゲートに転送線111を介して転送パルスφTRGが与えられることによりオン状態となり、フォトダイオードで光電変換された信号電荷を浮遊拡散層に転送する。
増幅トランジスタTr3は、ゲートが浮遊拡散層に接続され、ドレインが画素電源Vdd2に接続され、ソースが垂直信号線113に接続される。増幅トランジスタTr3は、リセットトランジスタTr2によってリセットした後の浮遊拡散層の電位をリセットレベルとして垂直信号線に出力し、さらに転送トランジスタTr1によって信号電荷を転送した後の浮遊拡散層の電位を信号レベルとして垂直信号線113に出力する。
なお、画素の駆動に伴い画素電源Vdd1が高レベルと低レベルとに切り換えられる影響を受け、増幅トランジスタTr3のドレインは変動する。
この回路構成においては、光電変換素子、例えばフォトダイオードに加えて4つのトランジスタTr1〜Tr4が設けられる。ここで、トランジスタTr1〜Tr4は、例えばNチャネルのMOSトランジスタとして構成される。
フォトダイオードは、受光した光をその光量に応じた電荷量の光電荷(ここでは、電子)に光電変換する。フォトダイオードのカソード(n型領域)は、転送トランジスタTr1を介して増幅トランジスタTr3のゲートと接続されている。この増幅トランジスタTr3のゲートと電気的に繋がったノードが浮遊拡散層となる。
また、この構成において、転送トランジスタTr1は、フォトダイオードのカソードと浮遊拡散層との間に接続され、ゲートに転送線114を介して転送パルスφTRGが与えられることによってオン状態となり、フォトダイオードで光電変換された光電荷を浮遊拡散層に転送する。
増幅トランジスタTr3は、ゲートが浮遊拡散層に、ドレインが画素電源Vddにそれぞれ接続され、リセットトランジスタTr2によってリセットした後の浮遊拡散層の電位をリセットレベルとして出力し、さらに転送トランジスタTr1によって信号電荷を転送した後の浮遊拡散層の電位を信号レベルとして出力する。
選択トランジスタTr4は、例えば、ドレインが増幅トランジスタTr3のソースに、ソースが垂直信号線118にそれぞれ接続され、ゲートに選択線116を介して選択パルスφSELが与えられることによってオン状態となり、画素101aを選択状態として増幅トランジスタTr3から出力される信号を垂直信号線118に中継する。
例えば、周辺回路部のトランジスタ(周辺トランジスタ;周辺Tr)で重要とされる特性は、高速動作と低消費電力である。一方、撮像領域のトランジスタ(画素トランジスタ;画素Tr)、特に転送トランジスタで重要とされる特性は、低ノイズ性と均質性(各トランジスタ間の個体差の少なさ)である。なお、画素トランジスタとしては、転送トランジスタのほか、前述した、増幅トランジスタ(AMPトランジスタ)、選択トランジスタ(SELトランジスタ)、リセットトランジスタ(RSTトランジスタ)などが相当する。
例えば、トランジスタの形成には、ウェル形成,チャネルインプラ,ゲート酸化膜及びゲートの形成,サイドウォールの形成,LDD(Lightly Doped Drain)構造の形成,ソース及びドレインの注入形成,シリサイド化などの工程が挙げられる。そして、周辺トランジスタと画素トランジスタの形成において、これらの工程を共通化することにより、工程数の低減、コスト低減、及びリードタイム短縮が図られる。
第1に、撮像領域におけるウェル領域の形成においては、飽和電荷量の多いフォトダイオードを形成するために高エネルギーのインプランテーションを用い、周辺回路部のトランジスタのウェル領域の形成におけるインプランテーションと区別する手法が挙げられる。また、第2に、高速性が要求される周辺回路部のトランジスタには、各種抵抗(ゲート電極の抵抗,トランジスタのソース及びドレインのシート抵抗,コンタクト抵抗)を下げる為に金属シリサイド(TiSi2,CoSi2,NiSi,PtSiなど)を用いる一方、画像データにおける白点発生を抑制するため、余剰電子の原因となる高融点金属がフォトダイオードに入ることを防ぐために、画素トランジスタにはシリサイド化を控えるという手法が挙げられる。シリサイド化の作り分けは、SiNなどによる高融点金属ブロック膜を撮像領域に形成する手法を例示することができる。
従来は、これらの作り分けを考慮した上で、残りの工程(チャネルインプランテーション,ゲート酸化膜の形成,ゲート電極形成,エクステンションインプランテーションなど)を共通化することが好ましいと考えられていた。
また、素子の仕様(材料や寸法など)は、時代ごとの製造技術の水準(所謂プロセス世代)によって制限を受ける場合が多い。よって、光学サイズの縮小にあたっても、周辺トランジスタを形成するための条件を変更することは、難しい。すなわち、光学サイズの縮小化を、周辺トランジスタと画素トランジスタの形成工程を共通化したまま、かつ周辺トランジスタの形成条件は変更せずに、行う必要がある。
このような状況下では、画素トランジスタに本来要求される特性を持たせることが困難であるが、特に浮遊拡散層に関しては深刻な問題が発生する。すなわち、トランジスタのソース,ドレインには、拡散層形成のために不純物(イオン)が多量に注入されるため、Pウェルとの間に電界が強く形成されてしまい、浮遊拡散層の容量が増大して変換効率が低下させてしまう。
このようにして生じる白傷は、フォトダイオード内の欠陥に起因する一般的白傷に比べて、温度や蓄積時間に対する依存性が異なり、発生の有無や程度が画素ごとに異なるため、適切に補正処理を図ることが難しい。
なお、TRG端の電界強度のシミュレーションを行ったところ、従来のプロセス条件に変更を加えずに、画素のサイズを面積比で35%縮小すると、TRG端の電界強度が15%上昇することが確認できた。この電解強度の上昇に応じて、白傷の発生も増加すると考えられる。
なお、本実施形態においては、基板にはn型半導体基板を用い、周辺トランジスタのCMOSトランジスタにはNMOSトランジスタを用いる場合を例として、説明を行う。
図1A〜図1Cは、本実施形態に係る固体撮像装置における、画素の概略断面図と、周辺回路部のトランジスタの第1の概略断面図及び第2の概略断面図である。
本実施形態に係る固体撮像装置1は、図1Aに示すような、撮像領域内の多数の画素2と、図1B及び図1Cに示すような、この画素からの出力信号を検出処理する周辺回路部3とを有する。
フォトダイオード5は、埋め込み型フォトダイオードとされており、表面に高濃度のp型不純物薄層(図示せず)が設けられることにより、暗電流の低減が図られている。
また、フォトダイオード5とリセットトランジスタ7を挟む外側には、素子分離手段8が形成されている。素子分離手段8の具体例としては、STI(Shallow Trench Isolation)やLOCOS(Local Oxidation of Silicon)などが挙げられる。
そして、チャネル領域23aとSDインプラ領域26aとの間には、エクステンションインプラ領域25aが設けられている。また、SDインプラ領域26bとチャネル領域23bとの間には、エクステンションインプラ領域25bが設けられている。また、チャネル領域23bとSDインプラ領域26bとの間には、エクステンションインプラ領域25cが形成されている。更に、この半導体基板4の表面上にはゲート酸化膜9が形成されており、このゲート酸化膜9を介して、チャネル領域23a上にゲート電極24aが、チャネル領域23b上にゲート電極24bが、それぞれ形成されて、転送トランジスタ6及びリセットトランジスタ7が構成されている。
本実施形態に係る固体撮像装置1においては、図1Aに示すような画素2のトランジスタ、少なくとも転送トランジスタ6のエクステンションインプラ領域25aは、図1B及び図1Cに示すような、周辺回路部3のエクステンションインプラ領域35や、画素内の他のトランジスタ(例えば増幅トランジスタ;図示せず)のインプラ領域よりも低い不純物濃度とされている。
したがって、本実施形態に係る固体撮像装置1によれば、浮遊拡散層(FD)に相当する、SDインプラ領域26aの転送トランジスタ6側に位置するエクステンションインプラ領域25aの不純物濃度が低く選定されていることから、電界強度の低減を図ることができ、余剰電子が浮遊拡散層に流入することによる画像データの暗時白傷を抑制することができる。
具体的には、まず、ホットウオールLPCVDにより、150nm程度のポリシリコン膜を成膜する。その後、NMOSの領域だけ開口部を持つレジスト(図示せず)を形成した後で開口からリン(P)を注入し、アニールで活性化を行う。
具体的には、まず、図11A及び図11Bに画素及び周辺回路部の工程図を示すように、サイドウォール膜の1層目の膜となるシリコン酸化膜(SiO2)10を成膜する。
続いて、図12A及び図12Bに画素及び周辺回路部の工程図を示すように、サイドウォール膜の2層目の膜となるシリコン窒化膜(SiN)11を減圧CVD法で成膜する。
続いて、図13A及び図13Bに画素及び周辺回路部の工程図を示すように、画素では2層目のSiN膜11を残す一方で、周辺回路部ではリアクティブエッチング法によってサイドウールスペーサーを形成する。画素に緻密性の高い高融点金属ブロック膜であるSiN膜11を残すことによって、シリサイド化によるリーク電流の発生を抑制することができ、画素要素が嫌うからである。同様の理由により、周辺回路部でもアナログ回路の一部には、画素部と同様に非シリサイドトランジスタを形成することが好ましい場合があるが、この場合のサイドウォール形状は、画素トランジスタと同様になる(図13C)。なお、画素に残るSiN膜11は、フォトダイオード上の多層膜の一部となり分光感度に影響を与える為、膜厚の最適化を考慮することが好ましい。この場合は、ブロック能力を保持しつつ、非シリサイド領域に注入するソースドレインインプラの浅い注入を阻害しない厚さを選択する必要がある。
続いて、図14Aと図14B及び図14Cに画素と周辺回路部の工程図を示すように、サイドウォール膜の3層目の膜となるシリコン酸化膜(SiO2)を成膜する。
続いて、図15Aと図15B及び図15Cに画素と周辺回路部の工程図を示すように、再びリアクティブエッチング法によりエッチバックを行い、最終的にサイドウォール形状を得る。
本実施形態では、まず、図16Aと図16B及び図16Cに画素と周辺回路部の工程図を示すように、シリサイドトランジスタにSDインプラ領域36を形成する。その後、図17Aと図17B及び図17Cに画素と周辺回路部の工程図を示すように、画素トランジスタと周辺回路部の非シリサイドトランジスタに対し、同時にSDインプラ領域26a,26bを形成する。
その後、フォトレジスト50を除去することにより、図1A〜図1Cに示したような画素2及び周辺回路部3を有する、サイドウォール下部のエクステンションインプラ領域25aの不純物が選択的に低減された固体撮像装置1を得る。
本発明の実施例について説明する。
従来、周辺回路部3のトランジスタにおける不純物拡散層のために、表面濃度は1×1020/cm3以上となるように不純物注入を行なうのが一般的とされてきたが、本実施例に係る固体撮像装置1では、エクステンションインプラ領域25aの不純物濃度を、更に1〜2桁下の(つまり10分の1〜100分の1という低い)不純物量とする。
また、前述したように、周辺回路部のトランジスタをサリサイドプロセスを経て形成する場合には、コンタクトホール形成後の不純物注入が困難であるが、サリサイドプロセスを経ない場合には、コンタクトホール形成後に不純物注入、活性化を行うことにより、コンタクト抵抗の増大を抑制できるとも考えられる。
これらの結果から、変換効率はメタル配線層の容量が付加されることなどによっても変動するものの、一般的な画素形状であれば十分改善効果は望めると考えられる。
このエクステンションインプラ領域25aの不純物濃度の低減は,ゲート電極24下の非反転領域とエクステンション領域25aとの間に生じうる電界を低減し、リーク電流の発生を抑制する。したがって、白傷などの発生も抑制される。
これは、PDからFDへの読み出し動作が電位差を利用した電荷転送であり、かつ、読み出し後はPDが空乏化する条件であるため、拡散層とゲートの重なりがなくともPDからFDに電位勾配が発生することによると考えられる。
この比較評価では、センサーに光を入射させない状態で画像を取り、出力が飽和時の出力の1%以上となっている画素を白点と定義して評価を行った。また、電源電圧は3.3Vであり、図21には、従来技術での白点の数を1として相対値で結果を示す。
図21に示すように、従来技術に対して、Dose量を1/2に低減したサンプルで白点が60%減少しており、更にエクステンションインプラ領域25aを選択的に除いた場合には、一桁下まで白点の数を低減することができた。
また、本実施形態明に係る固体撮像装置によって電子機器を構成することにより、電子機器に置いて、優れた(例えばより正確な)画像データを取り扱うことが可能となる。
Claims (8)
- 多数の画素が2次元マトリクス状に配列された撮像領域と、前記画素からの出力信号を検出処理する周辺回路部を有する固体撮像装置であって、
前記画素のトランジスタにおける不純物の濃度が、前記周辺回路部のトランジスタにおける不純物の濃度に比して低い
ことを特徴とする固体撮像装置。 - 前記画素に、フォトダイオードを有する光電変換部と、前記フォトダイオードからの電荷を電圧信号に変換する浮遊拡散層と、前記浮遊拡散層へ前記フォトダイオードから電荷を転送する転送トランジスタと、前記浮遊拡散層の電荷をリセットするリセットトランジスタと、前記浮遊拡散層の電位を信号レベルとして出力する増幅トランジスタとが設けられ、
前記転送トランジスタにおける不純物の濃度が、前記増幅トランジスタにおける不純物の濃度に比して低い
ことを特徴とする請求項1に記載の固体撮像装置。 - 前記転送トランジスタのゲート電極が、側面に、絶縁膜によるサイドウォールを備え、
前記転送トランジスタにおける、前記サイドウォールの下部における不純物濃度が、前記増幅トランジスタにおける、ゲート電極下における不純物濃度に比して低い
ことを特徴とする請求項2に記載の固体撮像装置。 - 前記リセットトランジスタにおける不純物濃度が、前記転送トランジスタにおける不純物濃度と等しい
ことを特徴とする請求項2に記載の固体撮像装置。 - 前記リセットトランジスタにおける不純物濃度が、前記増幅トランジスタにおける不純物濃度と等しい
ことを特徴とする請求項2に記載の固体撮像装置。 - 前記浮遊拡散層と、前記転送トランジスタとの間に、オフセットを有する
ことを特徴とする請求項2に記載の固体撮像装置。 - 固体撮像装置を備える電子機器であって、
前記固体撮像装置が、
多数の画素が2次元マトリクス状に配列された撮像領域と、前記画素からの出力信号を検出処理する周辺回路部を有する固体撮像装置であって、
前記画素のトランジスタにおける不純物の濃度が、前記周辺回路部のトランジスタにおける不純物の濃度に比して低い固体撮像装置である
ことを特徴とする電子機器。 - 前記固体撮像装置が、
前記画素に、フォトダイオードを有する光電変換部と、前記フォトダイオードからの電荷を電圧信号に変換する浮遊拡散層と、前記浮遊拡散層へ前記フォトダイオードから電荷を転送する転送トランジスタと、前記浮遊拡散層の電荷をリセットするリセットトランジスタと、前記浮遊拡散層の電位を信号レベルとして出力する増幅トランジスタとが設けられ、
前記転送トランジスタにおける不純物の濃度が、前記増幅トランジスタにおける不純物の濃度に比して低い固体撮像装置である
ことを特徴とする請求項7に記載の電子機器。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006290382A JP2008108916A (ja) | 2006-10-25 | 2006-10-25 | 固体撮像装置及び電子機器 |
US11/862,369 US7795655B2 (en) | 2006-10-04 | 2007-09-27 | Solid-state imaging device and electronic device |
TW096136474A TWI424557B (zh) | 2006-10-04 | 2007-09-28 | 固態影像裝置及電子裝置 |
KR1020070099712A KR101429280B1 (ko) | 2006-10-04 | 2007-10-04 | 고체 촬상 장치 및 전자 기기 |
CN200710306666XA CN101197388B (zh) | 2006-10-04 | 2007-10-08 | 固态成像装置及其制造方法以及电子装置 |
US12/854,627 US8211733B2 (en) | 2006-10-04 | 2010-08-11 | Solid-state imaging device and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006290382A JP2008108916A (ja) | 2006-10-25 | 2006-10-25 | 固体撮像装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008108916A true JP2008108916A (ja) | 2008-05-08 |
Family
ID=39442019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006290382A Pending JP2008108916A (ja) | 2006-10-04 | 2006-10-25 | 固体撮像装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008108916A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011043432A1 (ja) * | 2009-10-09 | 2011-04-14 | 国立大学法人静岡大学 | 半導体素子及び固体撮像装置 |
JP2011124451A (ja) * | 2009-12-11 | 2011-06-23 | Canon Inc | 固体撮像装置およびカメラ |
JP2017220673A (ja) * | 2017-07-24 | 2017-12-14 | ルネサスエレクトロニクス株式会社 | 撮像装置の製造方法および撮像装置 |
WO2023181657A1 (ja) * | 2022-03-25 | 2023-09-28 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
-
2006
- 2006-10-25 JP JP2006290382A patent/JP2008108916A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011043432A1 (ja) * | 2009-10-09 | 2011-04-14 | 国立大学法人静岡大学 | 半導体素子及び固体撮像装置 |
JPWO2011043432A1 (ja) * | 2009-10-09 | 2013-03-04 | 国立大学法人静岡大学 | 半導体素子及び固体撮像装置 |
US8558293B2 (en) | 2009-10-09 | 2013-10-15 | National University Corporation Shizuoka University | Semiconductor element and solid-state imaging device |
JP5648923B2 (ja) * | 2009-10-09 | 2015-01-07 | 国立大学法人静岡大学 | 半導体素子及び固体撮像装置 |
JP2011124451A (ja) * | 2009-12-11 | 2011-06-23 | Canon Inc | 固体撮像装置およびカメラ |
JP2017220673A (ja) * | 2017-07-24 | 2017-12-14 | ルネサスエレクトロニクス株式会社 | 撮像装置の製造方法および撮像装置 |
WO2023181657A1 (ja) * | 2022-03-25 | 2023-09-28 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI424557B (zh) | 固態影像裝置及電子裝置 | |
KR100661331B1 (ko) | 고체 촬상 장치의 제조 방법 | |
US8426287B2 (en) | Method of manufacturing semiconductor device, solid-state imaging device, and solid-state imaging apparatus | |
JP5426114B2 (ja) | 半導体装置及びその製造方法 | |
JP5564874B2 (ja) | 固体撮像装置、及び電子機器 | |
JP5365144B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
JP4793402B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
KR101752494B1 (ko) | 고체 촬상 소자 및 고체 촬상 소자의 제조 방법 | |
JP4490407B2 (ja) | Cmosイメージセンサとその製造方法 | |
JP6123866B2 (ja) | 固体撮像装置、及び電子機器 | |
JP4940607B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
TW201310628A (zh) | 固態成像裝置,製造固態成像裝置之方法,及電子裝置 | |
JP2011155168A (ja) | 半導体素子及びその製造方法、並びに固体撮像装置 | |
JP2008091840A (ja) | 固体撮像装置及び電子機器 | |
JP2008108916A (ja) | 固体撮像装置及び電子機器 | |
JP2016092203A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
KR100720504B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
JP2010098192A (ja) | 光電変換装置、撮像システム、及び光電変換装置の製造方法 | |
JP4115446B2 (ja) | Cmosイメージセンサの製造方法 | |
JP2014127514A (ja) | 固体撮像素子、固体撮像素子の製造方法および電子機器 | |
JP2006261414A (ja) | 固体撮像装置およびその製造方法 | |
JP2006041237A (ja) | 固体撮像装置の製造方法 | |
KR20110005037A (ko) | 이미지 센서 및 그의 제조 방법 | |
KR20100079386A (ko) | 이미지센서의 단위픽셀 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090730 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091110 |