JP2008091840A - 固体撮像装置及び電子機器 - Google Patents
固体撮像装置及び電子機器 Download PDFInfo
- Publication number
- JP2008091840A JP2008091840A JP2006274213A JP2006274213A JP2008091840A JP 2008091840 A JP2008091840 A JP 2008091840A JP 2006274213 A JP2006274213 A JP 2006274213A JP 2006274213 A JP2006274213 A JP 2006274213A JP 2008091840 A JP2008091840 A JP 2008091840A
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- independent
- state imaging
- imaging device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 84
- 239000007787 solid Substances 0.000 title abstract description 4
- 239000011159 matrix material Substances 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 abstract description 6
- 230000006872 improvement Effects 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 description 65
- 238000009792 diffusion process Methods 0.000 description 29
- 238000012546 transfer Methods 0.000 description 28
- 239000000758 substrate Substances 0.000 description 21
- 238000006243 chemical reaction Methods 0.000 description 19
- 238000012545 processing Methods 0.000 description 14
- 230000003321 amplification Effects 0.000 description 12
- 238000003199 nucleic acid amplification method Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- 230000001629 suppression Effects 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】開口率の低下を抑制しながらも、所望の特性改善が可能な固体撮像装置を提供する。
【解決手段】固体撮像装置１を、複数の画素１ａのうち、少なくとも一部において、フォトダイオード５及びトランジスタと分離された独立第１導電型領域９が設けられ、独立第１導電型領域９が、隣り合う画素間で連続して、かつ、各画素内では不均一に設けられた構成とする。
【選択図】図１
【解決手段】固体撮像装置１を、複数の画素１ａのうち、少なくとも一部において、フォトダイオード５及びトランジスタと分離された独立第１導電型領域９が設けられ、独立第１導電型領域９が、隣り合う画素間で連続して、かつ、各画素内では不均一に設けられた構成とする。
【選択図】図１
Description
本発明は、固体撮像装置、及びこの固体撮像装置を有する電子機器に関する。
２次元マトリクス状に配列された複数の画素のそれぞれに、フォトダイオードを含む光電変換部が設けられた、固体撮像装置が知られている。
中でも、光電変換部で得られた電子を信号として検出するＭＯＳ(Metal-Oxide-Semiconductor)トランジスタを含む増幅回路部を有し、ＣＭＯＳ(Complementary MOS)プロセスで製造される、所謂ＣＭＯＳ型の固体撮像装置は、駆動が低電圧かつ低消費電力でなされることや、周辺回路を含めたワン・チップ化が可能であることなど、多くの長所を有するため、携帯型機器をはじめとする電子機器での搭載が進められている。
中でも、光電変換部で得られた電子を信号として検出するＭＯＳ(Metal-Oxide-Semiconductor)トランジスタを含む増幅回路部を有し、ＣＭＯＳ(Complementary MOS)プロセスで製造される、所謂ＣＭＯＳ型の固体撮像装置は、駆動が低電圧かつ低消費電力でなされることや、周辺回路を含めたワン・チップ化が可能であることなど、多くの長所を有するため、携帯型機器をはじめとする電子機器での搭載が進められている。
図４は、この従来の固体撮像装置の構成を示すブロック図である。
この従来の固体撮像装置１０１は、画素１０１ａが、２次元マトリクス状（行列状）に複数配置されてなる画素アレイ１０２と、垂直駆動回路１０３と、カラム信号処理回路１０４と、水平駆動回路１０５と、水平信号線１０６と、出力回路１０７と、制御回路１０８とを有している。
この固体撮像装置１０１において、画素アレイ１０２は、２次元マトリクス状に配置された複数の画素１０１ａに対して、画素行ごとに行制御線が図の横方向（左右方向）に配線され、画素列ごとに垂直信号線１０９が、図の縦方向（上下方向）に配線されている。
この従来の固体撮像装置１０１は、画素１０１ａが、２次元マトリクス状（行列状）に複数配置されてなる画素アレイ１０２と、垂直駆動回路１０３と、カラム信号処理回路１０４と、水平駆動回路１０５と、水平信号線１０６と、出力回路１０７と、制御回路１０８とを有している。
この固体撮像装置１０１において、画素アレイ１０２は、２次元マトリクス状に配置された複数の画素１０１ａに対して、画素行ごとに行制御線が図の横方向（左右方向）に配線され、画素列ごとに垂直信号線１０９が、図の縦方向（上下方向）に配線されている。
この構成による固体撮像装置１０１では、シフトレジスタなどによって構成される垂直駆動回路１０３によって、画素アレイ１０２の各画素１０１ａが行単位で順次選択走査される。これにより、その選択行の各画素に対して、前述した行制御線を通して必要な制御パルスが供給される。
選択行の各画素から出力された信号は、垂直信号線１０９を通してカラム信号処理回路１０４に供給される。カラム信号処理回路１０４は、１行分の画素１０１ａから出力される信号を画素列ごとに受ける。そして、その信号に対し、画素１０１ａ固有の固定パターンノイズを除去するＣＤＳ(Correlated Double Sampling)や信号増幅等の処理がなされる。
処理がなされた信号は、カラム信号処理回路１０４の各々からの画素信号として、出力される。具体的には、例えばシフトレジスタなどによって構成される水平駆動回路１０５により、カラム信号処理回路１０４の各々が順番に選択されることによって、水平走査パルスφＨ１〜φＨｎとして、順次出力される。
選択行の各画素から出力された信号は、垂直信号線１０９を通してカラム信号処理回路１０４に供給される。カラム信号処理回路１０４は、１行分の画素１０１ａから出力される信号を画素列ごとに受ける。そして、その信号に対し、画素１０１ａ固有の固定パターンノイズを除去するＣＤＳ(Correlated Double Sampling)や信号増幅等の処理がなされる。
処理がなされた信号は、カラム信号処理回路１０４の各々からの画素信号として、出力される。具体的には、例えばシフトレジスタなどによって構成される水平駆動回路１０５により、カラム信号処理回路１０４の各々が順番に選択されることによって、水平走査パルスφＨ１〜φＨｎとして、順次出力される。
なお、出力回路１０７では、カラム信号処理回路１０４の各々から水平信号線１０６を通して順に供給される信号に対して種々の信号処理が施される。この出力回路１０７での具体的な信号処理としては、例えば、バッファリングが挙げられるが、バッファリングの前処理として、黒レベル調整、列ごとのばらつきの補正、信号増幅、色関係処理なども挙げられる。
また、制御回路１０８は、固体撮像装置１０１の動作モードなどを指令するデータを外部から受け取り、また従来の固体撮像装置１０１の情報を含むデータを外部に出力するとともに、垂直同期信号、水平同期信号、マスタークロック等に基づいて、垂直駆動回路１０３、カラム信号処理回路１０４及び水平駆動回路１０５などの動作の基準となるクロック信号や制御信号などを生成し、垂直駆動回路１０３、カラム信号処理回路１０４及び水平駆動回路１０５などに対して与える。
また、制御回路１０８は、固体撮像装置１０１の動作モードなどを指令するデータを外部から受け取り、また従来の固体撮像装置１０１の情報を含むデータを外部に出力するとともに、垂直同期信号、水平同期信号、マスタークロック等に基づいて、垂直駆動回路１０３、カラム信号処理回路１０４及び水平駆動回路１０５などの動作の基準となるクロック信号や制御信号などを生成し、垂直駆動回路１０３、カラム信号処理回路１０４及び水平駆動回路１０５などに対して与える。
ここで、画素１ａに用いられ得る回路構成としては、例えば図５に示す所謂３トランジスタ型の回路構成が挙げられる。
この回路構成においては、フォトダイオード（ＰＤ）のカソード（ｎ領域）が、転送トランジスタＴｒ１を介して増幅トランジスタＴｒ３のゲートに接続される。この増幅トランジスタＴｒ３のゲートと電気的に繋がったノードをフローティング・ディフージョン（ＦＤ）と呼ぶ。転送トランジスタＴｒ１はフォトダイオード（ＰＤ）とフローティング・ディフュージョン（ＦＤ）との間に接続され、ゲートに転送線１１１を介して転送パルスφＴＲＧが与えられることによりオン状態となり、フォトダイオード（ＰＤ）で光電変換された信号電荷をフローティング・ディフージョン（ＦＤ）に転送する。
この回路構成においては、フォトダイオード（ＰＤ）のカソード（ｎ領域）が、転送トランジスタＴｒ１を介して増幅トランジスタＴｒ３のゲートに接続される。この増幅トランジスタＴｒ３のゲートと電気的に繋がったノードをフローティング・ディフージョン（ＦＤ）と呼ぶ。転送トランジスタＴｒ１はフォトダイオード（ＰＤ）とフローティング・ディフュージョン（ＦＤ）との間に接続され、ゲートに転送線１１１を介して転送パルスφＴＲＧが与えられることによりオン状態となり、フォトダイオード（ＰＤ）で光電変換された信号電荷をフローティング・ディフージョン（ＦＤ）に転送する。
リセットトランジスタＴｒ２は、ドレインが画素電源Ｖｄｄ１に接続され、ソースがフローティング・ディフージョン（ＦＤ）に接続される。リセットトランジスタＴｒ２は、ゲートにリセット線１１２を介してリセットパルスφＲＳＴが与えられることによってオン状態となり、フォトダイオード（ＰＤ）からフローティング・ディフージョン（ＦＤ）への信号電荷の転送に先立って、フローティング・ディフージョン（ＦＤ）の電荷を画素電源Ｖｄｄ１に捨てることによりフローティング・ディフージョン（ＦＤ）をリセットする。
増幅トランジスタＴｒ３は、ゲートがフローティング・ディフージョン（ＦＤ）に接続され、ドレインが画素電源Ｖｄｄ２に接続され、ソースが垂直信号線１１３に接続される。増幅トランジスタＴｒ３は、リセットトランジスタＴｒ２によってリセットした後のフローティング・ディフージョン（ＦＤ）の電位をリセットレベルとして垂直信号線に出力し、さらに転送トランジスタＴｒ１によって信号電荷を転送した後のフローティング・ディフージョン（ＦＤ）の電位を信号レベルとして垂直信号線１１３に出力する。
なお、画素の駆動に伴い画素電源Ｖｄｄ１が高レベルと低レベルとに切り換えられる影響を受け、増幅トランジスタＴｒ３のドレインは変動する。
なお、画素の駆動に伴い画素電源Ｖｄｄ１が高レベルと低レベルとに切り換えられる影響を受け、増幅トランジスタＴｒ３のドレインは変動する。
一方、画素１０１ａに用いられ得る他の回路構成としては、例えば図６に示す所謂４トランジスタ型の回路構成が挙げられる。
この回路構成においては、光電変換素子、例えばフォトダイオード（ＰＤ）に加えて４つのトランジスタＴｒ１〜Ｔｒ４が設けられる。ここで、トランジスタＴｒ１〜Ｔｒ４は、例えばＮチャネルのＭＯＳトランジスタとして構成される。
フォトダイオード（ＰＤ）は、受光した光をその光量に応じた電荷量の光電荷（ここでは、電子）に光電変換する。フォトダイオード（ＰＤ）のカソード（Ｎ型領域）は、転送トランジスタＴｒ１を介して増幅トランジスタＴｒ３のゲートと接続されている。この増幅トランジスタＴｒ３のゲートと電気的に繋がったノードがフローティングディフュージョン（ＦＤ）となる。
横方向の配線、即ち転送線１１４、リセット線１１５および選択線１１６は、同一行の画素について共通となっており、垂直駆動回路によって制御される。但し、画素１ａのｐウェル電位を固定するためのｐウェル配線１１７は、グランド電位に固定されている。
この回路構成においては、光電変換素子、例えばフォトダイオード（ＰＤ）に加えて４つのトランジスタＴｒ１〜Ｔｒ４が設けられる。ここで、トランジスタＴｒ１〜Ｔｒ４は、例えばＮチャネルのＭＯＳトランジスタとして構成される。
フォトダイオード（ＰＤ）は、受光した光をその光量に応じた電荷量の光電荷（ここでは、電子）に光電変換する。フォトダイオード（ＰＤ）のカソード（Ｎ型領域）は、転送トランジスタＴｒ１を介して増幅トランジスタＴｒ３のゲートと接続されている。この増幅トランジスタＴｒ３のゲートと電気的に繋がったノードがフローティングディフュージョン（ＦＤ）となる。
横方向の配線、即ち転送線１１４、リセット線１１５および選択線１１６は、同一行の画素について共通となっており、垂直駆動回路によって制御される。但し、画素１ａのｐウェル電位を固定するためのｐウェル配線１１７は、グランド電位に固定されている。
また、この構成において、転送トランジスタＴｒ１は、フォトダイオード（ＰＤ）のカソードとフローティング・ディフュージョン（ＦＤ）との間に接続され、ゲートに転送線１１４を介して転送パルスφＴＲＧが与えられることによってオン状態となり、フォトダイオード（ＰＤ）で光電変換された光電荷をフローティング・ディフュージョン（ＦＤ）に転送する。
リセットトランジスタＴｒ２は、ドレインが画素電源Ｖｄｄに、ソースがフローティング・ディフュージョン（ＦＤ）にそれぞれ接続され、ゲートにリセット線１１５を介してリセットパルスφＲＳＴが与えられることによってオン状態となり、フォトダイオード（ＰＤ）からフローティング・ディフュージョン（ＦＤ）への信号電荷の転送に先立って、フローティング・ディフュージョン（ＦＤ）の電荷を画素電源Ｖｄｄに捨てることによってこのフローティングディフュージョン（ＦＤ）をリセットする。
増幅トランジスタＴｒ３は、ゲートがフローティング・ディフュージョン（ＦＤ）に、ドレインが画素電源Ｖｄｄにそれぞれ接続され、リセットトランジスタＴｒ２によってリセットした後のフローティング・ディフュージョン（ＦＤ）の電位をリセットレベルとして出力し、さらに転送トランジスタＴｒ１によって信号電荷を転送した後のフローティング・ディフュージョン（ＦＤ）の電位を信号レベルとして出力する。
選択トランジスタＴｒ４は、例えば、ドレインが増幅トランジスタＴｒ３のソースに、ソースが垂直信号線１１８にそれぞれ接続され、ゲートに選択線１１６を介して選択パルスφＳＥＬが与えられることによってオン状態となり、画素１０１ａを選択状態として増幅トランジスタＴｒ３から出力される信号を垂直信号線１１８に中継する。
リセットトランジスタＴｒ２は、ドレインが画素電源Ｖｄｄに、ソースがフローティング・ディフュージョン（ＦＤ）にそれぞれ接続され、ゲートにリセット線１１５を介してリセットパルスφＲＳＴが与えられることによってオン状態となり、フォトダイオード（ＰＤ）からフローティング・ディフュージョン（ＦＤ）への信号電荷の転送に先立って、フローティング・ディフュージョン（ＦＤ）の電荷を画素電源Ｖｄｄに捨てることによってこのフローティングディフュージョン（ＦＤ）をリセットする。
増幅トランジスタＴｒ３は、ゲートがフローティング・ディフュージョン（ＦＤ）に、ドレインが画素電源Ｖｄｄにそれぞれ接続され、リセットトランジスタＴｒ２によってリセットした後のフローティング・ディフュージョン（ＦＤ）の電位をリセットレベルとして出力し、さらに転送トランジスタＴｒ１によって信号電荷を転送した後のフローティング・ディフュージョン（ＦＤ）の電位を信号レベルとして出力する。
選択トランジスタＴｒ４は、例えば、ドレインが増幅トランジスタＴｒ３のソースに、ソースが垂直信号線１１８にそれぞれ接続され、ゲートに選択線１１６を介して選択パルスφＳＥＬが与えられることによってオン状態となり、画素１０１ａを選択状態として増幅トランジスタＴｒ３から出力される信号を垂直信号線１１８に中継する。
図７Ａ及び図７Ｂは、従来の固体撮像装置１０１の画素１０１ａの構成を示す、概略上面図と、この概略上面図のＡ−Ａ線上における断面図である。なお、ここでは、増幅回路部が、前述した４トランジスタ型の回路構成に対応した構成を有する。
図７Ａに示すように、従来の画素１０１ａは、電荷蓄積領域を含むフォトダイオードを有する光電変換部（図中ｘ１）と、フォトダイオードによって得られた電荷を読み出すトランジスタ（図中Ｔｒ１〜Ｔｒ４）を有する増幅回路部（図中ｘ２）とからなる。光電変換部では、入射光による光電変換を行い、発生した電荷が蓄積される。増幅回路部では、電荷蓄積領域に溜まった電子が、前述した画素の選択に応じて変換増幅される（例えば特許文献１参照）。
図７Ａに示すように、従来の画素１０１ａは、電荷蓄積領域を含むフォトダイオードを有する光電変換部（図中ｘ１）と、フォトダイオードによって得られた電荷を読み出すトランジスタ（図中Ｔｒ１〜Ｔｒ４）を有する増幅回路部（図中ｘ２）とからなる。光電変換部では、入射光による光電変換を行い、発生した電荷が蓄積される。増幅回路部では、電荷蓄積領域に溜まった電子が、前述した画素の選択に応じて変換増幅される（例えば特許文献１参照）。
光電変換部は、図７Ｂに示すように、不純物濃度の低い第１導電型（Ｐ型）または任意の濃度の第２導電型（Ｎ型）の半導体基板（例えばシリコン基板）１２２の一主面側（本例では上面側）に、高濃度のＰ型不純物領域１２３及びＮ型不純物領域１２４によるフォトダイオード（光電変換素子）１２５が設けられた構成を有する。フォトダイオード１２５は、光電変換部の要部となる埋め込み型フォトダイオードであり、表面の高濃度Ｐ型不純物領域１２３によって暗電流の低減が図られている。
一方、増幅回路部には、前述したフォトダイオード１２５をソースとする転送トランジスタＴｒ１の、ゲート１２６を挟んで対向する位置に、この転送トランジスタのドレインとなる高濃度のＮ型不純物領域１２７が設けられている。この転送トランジスタの外側には、フォトダイオード１２５とＮ型不純物領域１２７に接して、この主面側に露出しかつＰ型不純物領域１２３及びＮ型不純物領域１２７よりも深い位置まで、素子分離手段１２８ａ及び１２８ｂが形成されている。これら素子分離手段１２８ａ及び１２８ｂは、ＳＴＩ（Shallow Trench Isolation）やＬＯＣＯＳ（Local Oxidation of Silicon）などが挙げられる。
一方、増幅回路部には、前述したフォトダイオード１２５をソースとする転送トランジスタＴｒ１の、ゲート１２６を挟んで対向する位置に、この転送トランジスタのドレインとなる高濃度のＮ型不純物領域１２７が設けられている。この転送トランジスタの外側には、フォトダイオード１２５とＮ型不純物領域１２７に接して、この主面側に露出しかつＰ型不純物領域１２３及びＮ型不純物領域１２７よりも深い位置まで、素子分離手段１２８ａ及び１２８ｂが形成されている。これら素子分離手段１２８ａ及び１２８ｂは、ＳＴＩ（Shallow Trench Isolation）やＬＯＣＯＳ（Local Oxidation of Silicon）などが挙げられる。
ところで、ＣＭＯＳ型固体撮像装置で改善が望まれる特性の１つに、全画素同時に行われる、フォトダイオードの電子シャッタ動作特性が挙げられる。従来の画素構成による固体撮像装置においては、全画素同時のフォトダイオードのシャッタ動作は、転送トランジスタ（Ｔｒ１）及びリセットトランジスタ（Ｔｒ２）がＯＮ状態とされて、フォトダイオード及びフローティングディフュージョンの電圧が電源電圧Ｖｄｄに振られることによって行われる。この従来構成による限り、フローティングディフュージョンとフォトダイオードは必ず同時にリセットされることから、フローティングディフュージョンとフォトダイオードとを個別に電圧変動（選定）させることは、不可能である。
しかし、この電子シャッタ動作特性の改善を図るために、基板１２２の電位を変動させることは、好ましいとは言い難い。これは、ＣＭＯＳ型固体撮像装置の半導体基板１２２が、周辺の他の回路や素子などと共通の基板として設けられており、半導体基板１２２の電位が変化すると、周辺の回路や素子に対して悪影響が生じるおそれが強いためである。
また、この電子シャッタ動作特性の改善を図るために、個別の電圧変動を可能とする配線を別途設けた構成も、フォトダイオードの開口率低下を招いてしまうため、好ましくない。これは、別途設けた配線が、増幅回路部の面積拡大を要するためである。
ＣＭＯＳ型固体撮像装置に対して改善が期待される特性は幾つかあるが、この例に代表されるように、ＣＭＯＳ型固体撮像装置は、特性の改善を図る上で、制約が厳しい。
特開２００６−１２０８０４号公報
しかし、この電子シャッタ動作特性の改善を図るために、基板１２２の電位を変動させることは、好ましいとは言い難い。これは、ＣＭＯＳ型固体撮像装置の半導体基板１２２が、周辺の他の回路や素子などと共通の基板として設けられており、半導体基板１２２の電位が変化すると、周辺の回路や素子に対して悪影響が生じるおそれが強いためである。
また、この電子シャッタ動作特性の改善を図るために、個別の電圧変動を可能とする配線を別途設けた構成も、フォトダイオードの開口率低下を招いてしまうため、好ましくない。これは、別途設けた配線が、増幅回路部の面積拡大を要するためである。
ＣＭＯＳ型固体撮像装置に対して改善が期待される特性は幾つかあるが、この例に代表されるように、ＣＭＯＳ型固体撮像装置は、特性の改善を図る上で、制約が厳しい。
本発明はこのような問題に鑑みてなされたものであって、その目的は、基板電位の変動に依存することなく、かつ開口率の低下を抑制しながら、特性改善を図ることが可能な固体撮像装置と、この固体撮像装置を有する電子機器を提供することにある。
本発明に係る固体撮像装置は、第１導電型の電荷蓄積領域を含むフォトダイオードと、このフォトダイオードによって得られた電荷を読み出すトランジスタと、を有する画素が、複数、２次元マトリクス状に配列されて撮像領域を構成する固体撮像装置であって、上記複数の画素の少なくとも一部において、上記フォトダイオード及び上記トランジスタと分離された、独立第１導電型領域が設けられ、上記独立第１導電型領域が、隣り合う画素間で連続して、かつ、各画素内では不均一に設けられていることを特徴とする。
この固体撮像装置においては、独立第１導電型領域に、独自の電位を付与することが可能となる。
この固体撮像装置においては、独立第１導電型領域に、独自の電位を付与することが可能となる。
本発明に係る電子機器は、固体撮像装置を備えた電子機器であって、上記固体撮像装置は、第１導電型の電荷蓄積領域を含むフォトダイオードと、このフォトダイオードによって得られた電荷を読み出すトランジスタと、を有する画素が、複数、２次元マトリクス状に配列されて撮像領域を構成する固体撮像装置であって、上記複数の画素の少なくとも一部において、上記フォトダイオード及び上記トランジスタと分離された、独立第１導電型領域が設けられ、上記独立第１導電型領域が、隣り合う画素間で連続して、かつ、各画素内では不均一に設けられていることを特徴とする。
この電子機器においては、この電子機器の要部となる固体撮像装置において、独立第１導電型領域に、独自の電位を付与することが可能となる。
この電子機器においては、この電子機器の要部となる固体撮像装置において、独立第１導電型領域に、独自の電位を付与することが可能となる。
本発明に係る固体撮像装置によれば、独立第１導電型領域が、隣り合う画素間で連続して、かつ、各画素内では不均一に設けられていることから、基板電位の変動に依存することなく、かつ開口率の低下を抑制しながらも、独立第１導電型領域に付与される電位の選定による、所望の特性改善が可能となる。
本発明に係る電子機器によれば、この電子機器の要部となる固体撮像装置において、独立第１導電型領域が、隣り合う画素間で連続して、かつ、各画素内では不均一に設けられていることから、基板電位の変動に依存することなく、かつ開口率の低下を抑制しながらも、独立第１導電型領域に付与される電位の選定による、所望の特性改善が可能となる。
以下、図面を参照して本発明の実施の形態を説明する。
本実施形態では、本発明に係る固体撮像装置の一例として、カメラや携帯電話などの電子機器の要部となるＣＭＯＳ型の固体撮像装置について説明する。なお、本実施形態で説明するＣＭＯＳ型固体撮像装置の全体構成は、図４に示した固体撮像装置１０１と同様である。
本実施形態では、本発明に係る固体撮像装置の一例として、カメラや携帯電話などの電子機器の要部となるＣＭＯＳ型の固体撮像装置について説明する。なお、本実施形態で説明するＣＭＯＳ型固体撮像装置の全体構成は、図４に示した固体撮像装置１０１と同様である。
図１Ａ〜図１Ｃは、それぞれ、本実施形態に係る電子機器の要部となる、本実施形態に係る固体撮像装置の、画素の一例の構成を示す概略上面図と、本実施形態に係る固体撮像装置の、第１及び第２の構成例における概略断面図である。
本実施形態に係る固体撮像装置１は、図１Ａに示すように、その画素１ａが、電荷蓄積領域を含むフォトダイオード（光電変換素子）を有する光電変換部（図中ｘ１´）と、フォトダイオードによって得られた電荷を読み出すトランジスタ（図中Ｔｒ１〜Ｔｒ４）を有する増幅回路部（図中ｘ２´）とからなる。
本実施形態に係る固体撮像装置１は、図１Ａに示すように、その画素１ａが、電荷蓄積領域を含むフォトダイオード（光電変換素子）を有する光電変換部（図中ｘ１´）と、フォトダイオードによって得られた電荷を読み出すトランジスタ（図中Ｔｒ１〜Ｔｒ４）を有する増幅回路部（図中ｘ２´）とからなる。
光電変換部は、任意の不純物濃度の第１導電型（Ｎ型）または低濃度の第２導電型（Ｐ型）の半導体基板である例えばシリコン基板２の一主面側（本例では上面側）に、高濃度のＰ型不純物領域３及びＮ型不純物領域４によるフォトダイオード５が設けられた構成を有する。フォトダイオード５は、光電変換部の要部となる埋め込み型フォトダイオードであり、入射光による光電変換を行う。発生した電荷は、電荷蓄積領域４に蓄積される。また、表面の高濃度Ｐ型不純物領域３によって暗電流の低減が図られている。
一方、増幅回路部には、前述したフォトダイオード５をソースとする転送トランジスタＴｒ１の、ゲート６を挟んで対向する位置に、この転送トランジスタのドレインとなる高濃度のＮ型不純物領域７が設けられている。増幅回路部では、電荷蓄積領域に溜まった電子が、前述した画素の選択に応じて変換増幅される。
また、転送トランジスタＴｒ１の外側には、フォトダイオード５とＮ型不純物領域７に接して、この主面側に露出しかつＰ型不純物領域３及びＮ型不純物領域７よりも深い位置まで、素子分離手段８ａ及び８ｂが形成されている。これら素子分離手段８ａ及び８ｂの具体例としては、ＳＴＩ（Shallow Trench Isolation）やＬＯＣＯＳ（Local Oxidation of Silicon）などが挙げられる。
また、転送トランジスタＴｒ１の外側には、フォトダイオード５とＮ型不純物領域７に接して、この主面側に露出しかつＰ型不純物領域３及びＮ型不純物領域７よりも深い位置まで、素子分離手段８ａ及び８ｂが形成されている。これら素子分離手段８ａ及び８ｂの具体例としては、ＳＴＩ（Shallow Trench Isolation）やＬＯＣＯＳ（Local Oxidation of Silicon）などが挙げられる。
更に、本実施形態に係る固体撮像装置は、フォトダイオード及びトランジスタと分離された、独立第１導電型領域（本実施形態では独立Ｎ型領域）９が設けられている。
以下、この独立Ｎ型領域９の配置形状について、第１構成例及び第２構成例を挙げて、説明する。
以下、この独立Ｎ型領域９の配置形状について、第１構成例及び第２構成例を挙げて、説明する。
図１Ｂに、本実施形態に係る固体撮像装置の第１の構成例として、独立Ｎ型領域９の配置形状に関する、画素１ａの概略断面図を示す。
この第１の構成例において、この独立Ｎ型領域９は、複数の画素１ａがマトリクス状に配列される２次元平面とは直交する深さ方向に関して、フォトダイオード５の位置とは異なる位置を含む領域として設けられている。より具体的には、この第１の構成例における独立Ｎ型領域９は、フォトダイオード５よりも深い位置に設けられている。
また、この第１の構成例において、独立Ｎ型領域９は、フォトダイオード５を構成するＮ型不純物領域４及びトランジスタを構成するＮ型不純物領域７のいずれからも、半導体基板２のＰ型領域を介して分離された構成を有している。
この第１の構成例において、この独立Ｎ型領域９は、複数の画素１ａがマトリクス状に配列される２次元平面とは直交する深さ方向に関して、フォトダイオード５の位置とは異なる位置を含む領域として設けられている。より具体的には、この第１の構成例における独立Ｎ型領域９は、フォトダイオード５よりも深い位置に設けられている。
また、この第１の構成例において、独立Ｎ型領域９は、フォトダイオード５を構成するＮ型不純物領域４及びトランジスタを構成するＮ型不純物領域７のいずれからも、半導体基板２のＰ型領域を介して分離された構成を有している。
図１Ｃに、本実施形態に係る固体撮像装置の第２の構成例に関する、画素１ａの概略断面図を示す。
この第２の構成例において、この独立Ｎ型領域９は、複数の画素１ａがマトリクス状に配列される２次元平面とは直交する深さ方向に関して、フォトダイオード５と共通の位置を含む領域として設けられている。より具体的には、この第２の構成例における独立Ｎ型領域９は、フォトダイオード５の脇に設けられている。
また、この第２の構成例において、独立Ｎ型領域９は、フォトダイオードを構成するＮ型不純物領域４及びトランジスタを構成するＮ型不純物領域７のいずれからも、半導体基板２のＰ型領域を介して分離された構成を有している。
この第２の構成例において、この独立Ｎ型領域９は、複数の画素１ａがマトリクス状に配列される２次元平面とは直交する深さ方向に関して、フォトダイオード５と共通の位置を含む領域として設けられている。より具体的には、この第２の構成例における独立Ｎ型領域９は、フォトダイオード５の脇に設けられている。
また、この第２の構成例において、独立Ｎ型領域９は、フォトダイオードを構成するＮ型不純物領域４及びトランジスタを構成するＮ型不純物領域７のいずれからも、半導体基板２のＰ型領域を介して分離された構成を有している。
これら第１構成例及び第２構成例で例示されるように、本実施形態に係る固体撮像装置においては、独立Ｎ型領域９が、各画素１ａ内で（全面に渡って）均一に設けられることはない。すなわち、独立Ｎ型領域９は、各画素１ａ内で、不均一に、例えば全面に渡ることなく一部の幅を占めて設けられている。
このような独立Ｎ型領域９を有する構成によれば、トランジスタのドレインとなるＮ型不純物領域７や、フォトダイオード５を構成するＮ型不純物領域とは別に、独自の電位を設定することが可能となる。したがって、本実施形態に係る固体撮像装置においては、基板電位に依存することなく、独立Ｎ型領域９に付与される電位に応じて、所望の特性改善を図ることが可能となる。
このような独立Ｎ型領域９を有する構成によれば、トランジスタのドレインとなるＮ型不純物領域７や、フォトダイオード５を構成するＮ型不純物領域とは別に、独自の電位を設定することが可能となる。したがって、本実施形態に係る固体撮像装置においては、基板電位に依存することなく、独立Ｎ型領域９に付与される電位に応じて、所望の特性改善を図ることが可能となる。
改善が図られる特性の具体例としては、電子シャッタの動作特性を挙げることができる。
すなわち、独立Ｎ型領域９が設けられた本実施形態に係る固体撮像装置においては、その作製にあたり、予め、フォトダイオード５と独立Ｎ型領域９との間のポテンシャル障壁（バリア）が、後述するＶｄｄの印加によって一定の程度まで低くなるように、独立Ｎ型領域９の不純物濃度と、Ｎ型不純物領域７の不純物濃度とが選定されている。
独立Ｎ型領域９の電位は、通常時には（例えば素子分離手段８ａ及び８ｂがＰ型不純物領域によって構成される場合にはこのＰ型不純物領域と同様の）０Ｖに設定しておく。そして、フォトダイオード５の電子をシャッタ動作で掃きだしたい時のみ、Ｖｄｄを印加してフォトダイオード５の電子をポテンシャルの障壁の低い独立Ｎ型領域９へと流すことにより、フローティングディフュージョンの電位とは無関係にシャッタ動作を実現することが可能となる。
なお、後述する第２構成例におけるように、独立Ｎ型領域９の位置や不純物濃度の選定などによって、オーバーフローパスの構築やブルーミングの抑制など、他の特性について改善を図ることも考えられる。
すなわち、独立Ｎ型領域９が設けられた本実施形態に係る固体撮像装置においては、その作製にあたり、予め、フォトダイオード５と独立Ｎ型領域９との間のポテンシャル障壁（バリア）が、後述するＶｄｄの印加によって一定の程度まで低くなるように、独立Ｎ型領域９の不純物濃度と、Ｎ型不純物領域７の不純物濃度とが選定されている。
独立Ｎ型領域９の電位は、通常時には（例えば素子分離手段８ａ及び８ｂがＰ型不純物領域によって構成される場合にはこのＰ型不純物領域と同様の）０Ｖに設定しておく。そして、フォトダイオード５の電子をシャッタ動作で掃きだしたい時のみ、Ｖｄｄを印加してフォトダイオード５の電子をポテンシャルの障壁の低い独立Ｎ型領域９へと流すことにより、フローティングディフュージョンの電位とは無関係にシャッタ動作を実現することが可能となる。
なお、後述する第２構成例におけるように、独立Ｎ型領域９の位置や不純物濃度の選定などによって、オーバーフローパスの構築やブルーミングの抑制など、他の特性について改善を図ることも考えられる。
また、前述の第２構成例で説明した画素構成による場合に、特に改善が図られる特性として、フォトダイオード５内に過剰に蓄積された電子を流出させるオーバーフローパスの構築を挙げることができる。
すなわち、フォトダイオード５と独立Ｎ型領域９とのポテンシャル障壁を、独立Ｎ型領域９の電位を一定値に維持して低くしておくことによって、フォトダイオード５に過剰に電子が蓄積された際に、独立Ｎ型領域９をオーバーフローパスとすることができる。
このようなオーバーフローパスの構築によって、フォトダイオードで過剰に生じた電子を、３次元的オーバーフローパスとなった独立Ｎ型領域９へと優先的に（安定して）移動させることができることから、従来のＣＭＯＳ型固体撮像装置において問題となっていた、フォトダイオードで過剰に生成した電子が縦方向（深さ）にも横方向（画素が配列される水平面内方向）にもランダム（不規則；予測困難）に移動して画質の低下をもたらすという問題を回避することもできる。
更に、オーバーフローパスの構築によって、Ｎ型不純物領域７を介してフローティングディフュージョンに電子を流入させる構成に依存する必要がなくなることから、フローティングディフュージョンのリセット動作が不要になる。
すなわち、フォトダイオード５と独立Ｎ型領域９とのポテンシャル障壁を、独立Ｎ型領域９の電位を一定値に維持して低くしておくことによって、フォトダイオード５に過剰に電子が蓄積された際に、独立Ｎ型領域９をオーバーフローパスとすることができる。
このようなオーバーフローパスの構築によって、フォトダイオードで過剰に生じた電子を、３次元的オーバーフローパスとなった独立Ｎ型領域９へと優先的に（安定して）移動させることができることから、従来のＣＭＯＳ型固体撮像装置において問題となっていた、フォトダイオードで過剰に生成した電子が縦方向（深さ）にも横方向（画素が配列される水平面内方向）にもランダム（不規則；予測困難）に移動して画質の低下をもたらすという問題を回避することもできる。
更に、オーバーフローパスの構築によって、Ｎ型不純物領域７を介してフローティングディフュージョンに電子を流入させる構成に依存する必要がなくなることから、フローティングディフュージョンのリセット動作が不要になる。
また、従来、比較的高価なＮ型基板（あるいはＮ型エピタキシャル成長層）を必要としていた縦型オーバーフロードレインを、前述した本実施形態に係る固体撮像装置の構成によれば、イオンインプランテーションを１回追加するのみで、簡潔かつ低コストで実現できる。
また、特に第２の構成例で説明した画素構成による場合に、特に改善が図られる他の特性としては、ブルーミングの抑制を挙げることができる。すなわち、独立Ｎ型領域９の不純物濃度及び電位を選定して、この独立Ｎ型領域９にポテンシャルの窪みを形成することにより、ブルーミングの原因となる、外部（他の画素）からのフォトダイオード５内へ流入しかけた電子を、独立Ｎ型領域９で吸収させることができる。
また、特に第２の構成例で説明した画素構成による場合に、特に改善が図られる他の特性としては、ブルーミングの抑制を挙げることができる。すなわち、独立Ｎ型領域９の不純物濃度及び電位を選定して、この独立Ｎ型領域９にポテンシャルの窪みを形成することにより、ブルーミングの原因となる、外部（他の画素）からのフォトダイオード５内へ流入しかけた電子を、独立Ｎ型領域９で吸収させることができる。
この他にも、第２の構成例で説明した画素構成によれば、第１の構成例で説明した画素構成による場合よりも、更に多くの利点が生じると考えられる。
まず、比較的浅い位置に独立Ｎ型領域９を形成できることから、形成を行うことが容易になると考えられる。
また、従来の固体撮像装置において、光電変換部のＮ型不純物領域４の深さ（４〜５μｍ）と増幅回路部のＮ型不純物領域７の深さ（１μｍ）との格差から生じてしまっていたデッドスペースを、シャッタ動作、オーバーフローパス、ブルーミング抑制などに活用できることも利点である。
更に、ＣＭＯＳ型固体撮像装置においては、構造上、高い電圧をかけることが好ましくないため、不純物濃度の高いＮ型不純物領域７とフォトダイオード５との間の比較的大きなポテンシャル障壁との差を利用して低電圧駆動が可能となる位置に、独立Ｎ型領域９を設けることが好ましいとも考えられる。
まず、比較的浅い位置に独立Ｎ型領域９を形成できることから、形成を行うことが容易になると考えられる。
また、従来の固体撮像装置において、光電変換部のＮ型不純物領域４の深さ（４〜５μｍ）と増幅回路部のＮ型不純物領域７の深さ（１μｍ）との格差から生じてしまっていたデッドスペースを、シャッタ動作、オーバーフローパス、ブルーミング抑制などに活用できることも利点である。
更に、ＣＭＯＳ型固体撮像装置においては、構造上、高い電圧をかけることが好ましくないため、不純物濃度の高いＮ型不純物領域７とフォトダイオード５との間の比較的大きなポテンシャル障壁との差を利用して低電圧駆動が可能となる位置に、独立Ｎ型領域９を設けることが好ましいとも考えられる。
なお、これら第１構成例や第２構成例による場合をはじめ、本実施形態に係る固体撮像装置においては、独立Ｎ型領域９の不純物濃度を、Ｎ型不純物領域７との関係と、改善を図りたい特性とに基づいて、選定することが必要と考えられる。例えば、Ｎ型不純物領域７の不純物濃度が１×１０１６／ｃｍ３オーダーである場合、独立Ｎ型領域９の不純物濃度は、電子シャッタの場合には１×１０１５／ｃｍ３オーダー、ブルーミング抑制の場合にはポテンシャルのバランスから１×１０１２／ｃｍ３〜１×１０１３／ｃｍ３オーダー、オーバーフローパスの場合には１×１０１２／ｃｍ３〜１×１０１３／ｃｍ３オーダーと考えられる。なお、これらの数値（範囲）以外でも、不純物濃度は適宜選定可能であり、例えば、トランジスタのＮ型不純物領域７の不純物濃度以下、フォトダイオード５のＮ型不純物領域４の不純物濃度以上であれば、特に好適と考えられる。
このように、不純物濃度を適宜選定することにより、１つの独立Ｎ型領域９によって、上述した、電子シャッタ動作、オーバーフローパス、ブルーミング抑制などの特性のうち、２つ以上の改善を図ることも可能と考えられる。
このように、不純物濃度を適宜選定することにより、１つの独立Ｎ型領域９によって、上述した、電子シャッタ動作、オーバーフローパス、ブルーミング抑制などの特性のうち、２つ以上の改善を図ることも可能と考えられる。
ところで、本実施形態に係る固体撮像装置１において、独立Ｎ型領域９は、この独立Ｎ型領域９に電位を供給する電極に、２次元マトリクス状に配列された複数の画素１ａ（画素アレイ）よりも外側で、連結（接続）されることが好ましい。このように、電極に対して画素アレイよりも外側で連結されることにより、電極配置のために一部の画素を犠牲にすることを回避できるためである。
この、独立Ｎ型領域９と電極との連結、及び電極の配置について、図２Ａ及び図２Ｂを参照して説明する。なお、図２Ａ及び図２Ｂにおいては、各画素１ａの断面について、図１Ｂや図１Ｃに例示したフォトダイオード５などを省略し、独立Ｎ型領域９のみを模式図示している。
この、独立Ｎ型領域９と電極との連結、及び電極の配置について、図２Ａ及び図２Ｂを参照して説明する。なお、図２Ａ及び図２Ｂにおいては、各画素１ａの断面について、図１Ｂや図１Ｃに例示したフォトダイオード５などを省略し、独立Ｎ型領域９のみを模式図示している。
本実施形態に係る固体撮像装置１において、独立Ｎ型領域９は、図２Ａに示すように、画素１ａがマトリクス状に配列される２次元平面内の、第１の方向（例えば画素アレイ内の垂直方向）について隣り合う画素間では連続し、第２の方向（例えば画素アレイ内の水平方向）について隣り合う画素間では非連続となる領域として設けられている。すなわち、独立Ｎ型領域９は、各画素を第１の方向についてのみパイプライン状に連通した状態で（すだれ状に）形成されている。
すだれ状に形成されたパイプライン状の独立Ｎ型領域９は、図２Ｂに示すように、画素アレイが終了する画素端１ｂで、画素アレイの外側で、画素アレイと略同じ高さまで一続きに形成されたＮ型不純物領域を通じ、例えばアルミニウム（Ａｌ）による電極（上部配線層）１０と連結される。
この構成によれば、第２の方向に延在する複数の画素を区別しながら、第１の方向に延在する複数の画素に対しては同時に、所定の動作を行うことが可能となる。なお、各画素における具体的な動作は、前述した第１構成例及び第２構成例での動作と同様であるので、説明を省略する。
この構成によれば、第２の方向に延在する複数の画素を区別しながら、第１の方向に延在する複数の画素に対しては同時に、所定の動作を行うことが可能となる。なお、各画素における具体的な動作は、前述した第１構成例及び第２構成例での動作と同様であるので、説明を省略する。
続いて、前述した第２の構成例による場合を例として、本実施形態に係る固体撮像装置の製造方法の一例について、図３Ａ〜図３Ｂを参照して説明する。
本実施形態における固体撮像装置の製造方法においては、まず、Ｎ型の半導体基板２を用意し、この基板２に対して画素内及び画素間の素子分離すべき位置に素子分離手段８ａ及び８ｂを形成する。これらの素子分離手段の深さは、例えば０．３μｍ〜０．５ｍとすることができる。
続いて、この基板の上面から、所定の深さ位置にイオン注入により、ホウ素（Ｂ）や二フッ化ホウ素（ＢＦ２）などの不純物を供給することによって、Ｐ型のウェル領域を形成する。
続いて、この基板の上面から、所定の深さ位置にイオン注入により、ホウ素（Ｂ）や二フッ化ホウ素（ＢＦ２）などの不純物を供給することによって、Ｐ型のウェル領域を形成する。
その後、図３Ａに示すように、最終的に得る独立Ｎ型領域の水平位置に対応して開口が設けられたレジスト１１ａを形成し、このレジスト１１ａの開口を通じて、イオン注入により、ヒ素（Ａｓ）やリン（Ｐ）などの不純物を供給することによって、所定の深さ位置に独立Ｎ型領域９を形成する。この独立Ｎ型領域は、後で形成する転送トランジスタのドレインよりも深い位置に、例えば０．２μｍ以上離して形成することが好ましい。
その後、図３Ｂに示すように、最終的に転送トランジスタを構成するゲート６を、ＣＶＤによって形成する。このゲート６は、例えば厚さ０．２μｍの多結晶シリコンによって構成することができる。
続いて、フォトダイオードに対応する位置に開口が設けられたレジスト１１ｂを形成し、このレジスト１１ｂの開口を通じて、フォトダイオードを構成するＮ型領域４と高濃度のＰ型領域３とを、イオン注入により形成する。このフォトダイオードは、後で形成する転送トランジスタのドレインより深く形成することが好ましい。
続いて、フォトダイオードに対応する位置に開口が設けられたレジスト１１ｂを形成し、このレジスト１１ｂの開口を通じて、フォトダイオードを構成するＮ型領域４と高濃度のＰ型領域３とを、イオン注入により形成する。このフォトダイオードは、後で形成する転送トランジスタのドレインより深く形成することが好ましい。
その後、図３Ｃに示すように、Ｎ型領域４をソースとする転送トランジスタのドレインとなる高濃度のＮ型領域７に対応する開口が設けられたレジスト１１ｃを形成し、このレジスト１１ｃの開口を通じて、高濃度のＮ型領域７を形成する。
なお、独立Ｎ型領域の形成、及び画素トランジスタ（転送トランジスタ）のドレインの形成においては、レジスト１１ａ及び１１ｃの開口を、画素セル単位に対して３０〜４０％程度とすることが好ましい。一方、フォトダイオードの形成におけるレジストの開口１１ｂは、画素セル単位に対して６０％〜７０％程度とすることが好ましい。
このようにして、固体撮像装置１を得る。
以上の実施の形態及び実施例で説明したように、本発明に係る固体撮像装置及び電子機器によれば、固体撮像装置において、独立第１導電型領域が、隣り合う画素間で連続して、かつ、各画素内では不均一に設けられていることから、基板電位への依存や開口率の低下を抑制しながらも、独立第１導電型領域に付与される電位の選定による、所望の特性改善が可能となる。
すなわち、本実施形態に係る固体撮像装置によれば、増幅回路部を構成するＮ型不純物領域７や光電変換部を構成するＮ型不純物領域４とは別の、独立Ｎ型領域９を有することから、この独立Ｎ型領域９に、独立した電位を設定することができる。この独立Ｎ型領域の電位設定を、Ｎ型不純物領域７やＮ型不純物領域４における不純物濃度の選定と併せて行うことにより、電子シャッタ、オーバーフローパス、ブルーミング抑制など、所望の特性改善を図ることが可能となる。
このような不純物濃度の選定は、独立Ｎ型領域と、画素トランジスタのＮ型ドレインやＮ型フォトダイオードとの分離を考慮して行うことが好ましい。すなわち、Ｐ型領域の不純物濃度は、そもそも画素トランジスタやフォトダイオード（あるいは周辺トランジスタ）の電気特性を考慮して選定する必要があるため、独立Ｎ型領域との関係のみならず、これら全てのＮ型領域との関係を考慮することが好ましい。
考慮すべき点の具体例としては、以下の点が挙げられる。まず、均一濃度のＰ型領域の中に独立Ｎ型領域を設けるにあたり、独立Ｎ型領域と画素トランジスタのドレインとの間のポテンシャル障壁に対して、及び独立Ｎ型領域とフォトダイオードとの間のポテンシャル障壁が略等しい場合、フォトダイオードからオーバーフローした電子が、画素トランジスタのドレインに移動するか、独立Ｎ型領域に移動するか微妙な（ランダムな）箇所が残ってしまう。よって、より有用な構成としては、独立Ｎ型領域とフォトダイオードのＮ型不純物領域の位置を近づける（独立Ｎ型領域とフォトダイオードとの間の障壁を低くする）構成や、画素トランジスタと独立Ｎ型領域の位置を遠ざける構成、及びフォトダイオードと独立Ｎ型領域との間のみに、極低濃度のＮ型不純物を導入（イオンインプランテーション）する構成などが考えられる。
考慮すべき点の具体例としては、以下の点が挙げられる。まず、均一濃度のＰ型領域の中に独立Ｎ型領域を設けるにあたり、独立Ｎ型領域と画素トランジスタのドレインとの間のポテンシャル障壁に対して、及び独立Ｎ型領域とフォトダイオードとの間のポテンシャル障壁が略等しい場合、フォトダイオードからオーバーフローした電子が、画素トランジスタのドレインに移動するか、独立Ｎ型領域に移動するか微妙な（ランダムな）箇所が残ってしまう。よって、より有用な構成としては、独立Ｎ型領域とフォトダイオードのＮ型不純物領域の位置を近づける（独立Ｎ型領域とフォトダイオードとの間の障壁を低くする）構成や、画素トランジスタと独立Ｎ型領域の位置を遠ざける構成、及びフォトダイオードと独立Ｎ型領域との間のみに、極低濃度のＮ型不純物を導入（イオンインプランテーション）する構成などが考えられる。
また、特に本実施形態に係る固体撮像装置によれば、フローティングディフュージョンへの転送が済めば、すぐにフォトダイオードで次の蓄積を開始することができるため、動作の速度や効率の向上が図られると考えられる。
そして、本実施形態に係る固体撮像装置によれば、このような動作の改善を、バルク中で図ることができるため、開口率の低下を抑制することができる。従来の提案によれば、フォトダイオードに別途リセットトランジスタを設けることにより、フォトダイオードがオーバーフローする前に一定電位でフォトダイオードにリセットをかけて電子を吐き出させ、それを積算することでダイナミックレンジを広げている。しかしながら、この従来構成では、画素内に別途トランジスタを構成する面積が必要となり、開口率の点では不利になる。
本実施形態に係る構成によれば、このように、特性改善のために別途配線を設ける必要を回避できることから、特性改善に伴う増幅回路部の面積拡大（つまりフォトダイオードの開口率低下）を回避することもできる。したがって、フォトダイオードのリセット動作を、フローティングディフュージョンとは別に行うことができる構成を、開口率を犠牲にすることなく設けることが可能となる。
そして、本実施形態に係る固体撮像装置によれば、このような動作の改善を、バルク中で図ることができるため、開口率の低下を抑制することができる。従来の提案によれば、フォトダイオードに別途リセットトランジスタを設けることにより、フォトダイオードがオーバーフローする前に一定電位でフォトダイオードにリセットをかけて電子を吐き出させ、それを積算することでダイナミックレンジを広げている。しかしながら、この従来構成では、画素内に別途トランジスタを構成する面積が必要となり、開口率の点では不利になる。
本実施形態に係る構成によれば、このように、特性改善のために別途配線を設ける必要を回避できることから、特性改善に伴う増幅回路部の面積拡大（つまりフォトダイオードの開口率低下）を回避することもできる。したがって、フォトダイオードのリセット動作を、フローティングディフュージョンとは別に行うことができる構成を、開口率を犠牲にすることなく設けることが可能となる。
また、本実施形態に係る固体撮像装置によれば、所謂ＣＣＤ（Charge Coupled Device）の長所として知られている、フォトダイオードの単独リセットやオーバーフロードレイン、ブルーミングの抑制という動作や構造を、ＣＭＯＳイメージセンサにおいて実現することが可能になると考えられる。
ＣＣＤにおいては、一般的な横型オーバーフロードレイン（Lateral Overflow Drain）を設ける場合、画素表面付近にオーバーフロー用の面積を確保することが必要になるため、開口率の低下を招くことが知られている。この横型オーバーフロードレインを改良しながらブルーミング対策を試みる提案もなされているが、やはり横型オーバーフロードレインであるため、開口率の低下が避けられない。また、ＣＣＤで採用される縦型オーバーフロードレインでは、基板電位を大きく変動させる必要があるため、消費電力が大きく、更に同一チップ内にロジック回路が混載されるＣＭＯＳイメージセンサでは、回路への影響が懸念されるため現実的とは言い難い。
本実施形態に係る固体撮像装置によれば、ＣＭＯＳイメージセンサ型の固体撮像装置において、ブルーミングを一定以下に抑制することが可能になることに加え、前述した諸問題（開口率の低下、消費電力の増大、回路への影響）を回避することも可能になると考えられる。
ＣＣＤにおいては、一般的な横型オーバーフロードレイン（Lateral Overflow Drain）を設ける場合、画素表面付近にオーバーフロー用の面積を確保することが必要になるため、開口率の低下を招くことが知られている。この横型オーバーフロードレインを改良しながらブルーミング対策を試みる提案もなされているが、やはり横型オーバーフロードレインであるため、開口率の低下が避けられない。また、ＣＣＤで採用される縦型オーバーフロードレインでは、基板電位を大きく変動させる必要があるため、消費電力が大きく、更に同一チップ内にロジック回路が混載されるＣＭＯＳイメージセンサでは、回路への影響が懸念されるため現実的とは言い難い。
本実施形態に係る固体撮像装置によれば、ＣＭＯＳイメージセンサ型の固体撮像装置において、ブルーミングを一定以下に抑制することが可能になることに加え、前述した諸問題（開口率の低下、消費電力の増大、回路への影響）を回避することも可能になると考えられる。
なお、以上の実施の形態の説明で挙げた使用材料及びその量、処理時間及び寸法などの数値的条件は好適例に過ぎず、説明に用いた各図における寸法形状及び配置関係も概略的なものである。すなわち、本発明は、この実施の形態に限られるものではない。
例えば、前述の実施の形態では、第１導電型がＮ型、第２導電型がＰ型となる場合を例として説明を行ったが、両者を逆導電型とすることも可能である。
また、前述の実施の形態では、独立第１導電型領域が各画素内で不均一に設けられる例として、全面に渡ることなく一部の幅のみを占めて（第２の方向について非連続に）、設けられる例を挙げたが、各画素内で不均一であれば、画素の全面に渡っていても良い。この例としては、独立第１導電型領域が、前述した第１の構成例において独立第１導電型領域が設けられた（フォトダイオード直下の）位置のみを特に厚くされ、かつ、２次元平面内の第１の方向のみならず第２の方向についても隣り合う画素間で連続となることによって、画素アレイ中のより広い範囲をカバーする構成が挙げられる。このような構成によれば、例えば前述の第２の方向に延在する複数の画素をも区別することなく、全画素同時に所定の動作を行うことが可能となる。
また、例えば、独立Ｎ型領域は、各画素に１つとは限られない。例えば、フォトダイオードとは異なる深さ位置と、フォトダイオードの脇とに、それぞれ１つずつ、合わせて２つの独立Ｎ型領域を設けた構成を挙げることができる。この構成による場合、前述した電子シャッタ、オーバーフローパス、ブルーミング抑制などの特性改善を分担させることもできるし、従来埋め込まれていなかった配線を一方の独立Ｎ型領域に置き換えることによって、フォトダイオードの開口率向上を図ることもできる。
また、例えば、前述の実施の形態では、増幅回路部が、図６に示した４トランジスタ型の画素回路構成を有する場合を例として説明を行ったが、画素回路構成として、図５に示した３トランジスタ型など、他の複数トランジスタ構成によることもできる。
また、例えば、本発明に係る固体撮像装置は、ワンチップとして形成された素子状のものでもよいし、複数のチップから構成されるもの、更にはモジュールとして構成されたものでもよいなど、本発明は、種々の変形及び変更をなされうる。
また、例えば、本発明に係る固体撮像装置は、ワンチップとして形成された素子状のものでもよいし、複数のチップから構成されるもの、更にはモジュールとして構成されたものでもよいなど、本発明は、種々の変形及び変更をなされうる。
１・・・固体撮像装置、１ａ・・・画素、１ｂ・・・画素端、２・・・半導体基板、３・・・Ｐ型不純物領域、４・・・Ｎ型不純物領域、５・・・フォトダイオード（光電変換素子）、６・・・ゲート、７・・・Ｎ型不純物領域、８ａ，８ｂ・・・素子分離手段、９・・・独立第１導電型領域（独立Ｎ型不純物領域）、１０・・・電極、１０１・・・従来の固体撮像装置、１０１ａ・・・画素、１０２・・・画素アレイ、１０３・・・垂直駆動回路、１０４・・・カラム処理信号回路、１０５・・・水平駆動回路、１０６・・・水平信号線、１０７・・・出力回路、１０８・・・制御回路、１０９・・・垂直信号線、１１１・・・転送線、１１２・・・リセット線、１１３・・・垂直信号線、１１４・・・転送線、１１５・・・リセット線、１１６・・・選択線、１１７・・・ウェル配線、１１８・・・垂直信号線、１２２・・・半導体基板、１２３・・・Ｐ型不純物領域、１２４・・・Ｎ型不純物領域、１２５・・・フォトダイオード（光電変換素子）、１２６・・・ゲート、１２７・・・Ｎ型不純物領域、１２８ａ，１２８ｂ・・・素子分離手段
Claims (6)
- 第１導電型の電荷蓄積領域を含むフォトダイオードと、該フォトダイオードによって得られた電荷を読み出すトランジスタと、を有する画素が、複数、２次元マトリクス状に配列されて撮像領域を構成する固体撮像装置であって、
上記複数の画素の少なくとも一部において、上記フォトダイオード及び上記トランジスタと分離された、独立第１導電型領域が設けられ、
上記独立第１導電型領域が、隣り合う画素間で連続して、かつ、各画素内では不均一に設けられている
ことを特徴とする固体撮像装置。 - 上記独立第１導電型領域が、上記２次元平面と直交する深さ方向に関して、上記フォトダイオードと異なる位置を含む領域とされている
ことを特徴とする請求項１に記載の固体撮像装置。 - 上記独立第１導電型領域が、上記２次元平面と直交する深さ方向に関して、上記フォトダイオードと共通の位置を含む領域とされている
ことを特徴とする請求項１に記載の固体撮像装置。 - 上記独立第１導電型領域が、上記２次元平面内の、第１の方向について隣り合う画素間では連続で、第２の方向について隣り合う画素間では非連続な領域とされている
ことを特徴とする請求項１に記載の固体撮像装置。 - 上記独立第１導電型領域が、第２導電型領域を介して、上記フォトダイオード及び上記トランジスタと分離されている
ことを特徴とする請求項１に記載の固体撮像装置。 - 固体撮像装置を備えた電子機器であって、
上記固体撮像装置は、
第１導電型の電荷蓄積領域を含むフォトダイオードと、該フォトダイオードによって得られた電荷を読み出すトランジスタと、を有する画素が、複数、２次元マトリクス状に配列されて撮像領域を構成する固体撮像装置であって、
上記複数の画素の少なくとも一部において、上記フォトダイオード及び上記トランジスタと分離された、独立第１導電型領域が設けられ、
上記独立第１導電型領域が、隣り合う画素間で連続して、かつ、各画素内では不均一に設けられている
ことを特徴とする電子機器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006274213A JP2008091840A (ja) | 2006-10-05 | 2006-10-05 | 固体撮像装置及び電子機器 |
| TW096134258A TW200820761A (en) | 2006-10-05 | 2007-09-13 | Solid-state imaging device and electronic device |
| US11/900,846 US20080084490A1 (en) | 2006-10-05 | 2007-09-13 | Solid-state imaging device and electronic device |
| KR1020070098592A KR20080031782A (ko) | 2006-10-05 | 2007-10-01 | 고체 촬상장치 및 전자 기기 |
| CNA200710305782XA CN101222587A (zh) | 2006-10-05 | 2007-10-08 | 固态成像器件和电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006274213A JP2008091840A (ja) | 2006-10-05 | 2006-10-05 | 固体撮像装置及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008091840A true JP2008091840A (ja) | 2008-04-17 |
Family
ID=39274669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006274213A Pending JP2008091840A (ja) | 2006-10-05 | 2006-10-05 | 固体撮像装置及び電子機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20080084490A1 (ja) |
| JP (1) | JP2008091840A (ja) |
| KR (1) | KR20080031782A (ja) |
| CN (1) | CN101222587A (ja) |
| TW (1) | TW200820761A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010130398A (ja) * | 2008-11-28 | 2010-06-10 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
| US9837460B2 (en) | 2015-12-28 | 2017-12-05 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5374941B2 (ja) * | 2008-07-02 | 2013-12-25 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| JP5482025B2 (ja) * | 2009-08-28 | 2014-04-23 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| US8890946B2 (en) * | 2010-03-01 | 2014-11-18 | Eyefluence, Inc. | Systems and methods for spatially controlled scene illumination |
| US9159753B2 (en) * | 2013-03-01 | 2015-10-13 | Semiconductor Components Industries, Llc | Image sensor pixels with self-aligned lateral anti-blooming structures |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4208559B2 (ja) * | 2002-12-03 | 2009-01-14 | キヤノン株式会社 | 光電変換装置 |
| JP2005005573A (ja) * | 2003-06-13 | 2005-01-06 | Fujitsu Ltd | 撮像装置 |
| US7742090B2 (en) * | 2006-12-22 | 2010-06-22 | Palo Alto Research Center Incorporated | Flexible segmented image sensor |
-
2006
- 2006-10-05 JP JP2006274213A patent/JP2008091840A/ja active Pending
-
2007
- 2007-09-13 US US11/900,846 patent/US20080084490A1/en not_active Abandoned
- 2007-09-13 TW TW096134258A patent/TW200820761A/zh unknown
- 2007-10-01 KR KR1020070098592A patent/KR20080031782A/ko not_active Application Discontinuation
- 2007-10-08 CN CNA200710305782XA patent/CN101222587A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010130398A (ja) * | 2008-11-28 | 2010-06-10 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
| US9077920B2 (en) | 2008-11-28 | 2015-07-07 | Sony Corporation | Solid-state image pickup device, method for driving solid-state image pickup device, and image pickup apparatus |
| US9837460B2 (en) | 2015-12-28 | 2017-12-05 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US10134796B2 (en) | 2015-12-28 | 2018-11-20 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080084490A1 (en) | 2008-04-10 |
| TW200820761A (en) | 2008-05-01 |
| CN101222587A (zh) | 2008-07-16 |
| KR20080031782A (ko) | 2008-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101756057B1 (ko) | 고체 촬상 장치와 그 제조 방법, 및 전자 기기 | |
| TWI424557B (zh) | 固態影像裝置及電子裝置 | |
| US8604408B2 (en) | Solid-state imaging device, method of manufacturing the same, and electronic apparatus | |
| JP4350768B2 (ja) | 光電変換装置及び撮像装置 | |
| JP5365144B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP5471174B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| US9985060B2 (en) | Image pickup apparatus, image pickup system, and image pickup apparatus driving method | |
| JP2006245499A (ja) | 固体撮像装置 | |
| JP4940607B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
| KR20150002593A (ko) | 고체 촬상 장치 및 전자 기기 | |
| US20050168604A1 (en) | Solid-state image pickup device and module type solid-state image pickup device | |
| JP6123866B2 (ja) | 固体撮像装置、及び電子機器 | |
| US20130050552A1 (en) | Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus, and electronic apparatus | |
| JP5407282B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP2008091840A (ja) | 固体撮像装置及び電子機器 | |
| JP4923596B2 (ja) | 固体撮像装置 | |
| JP4915127B2 (ja) | 固体撮像装置 | |
| JP5842903B2 (ja) | 固体撮像装置、及び電子機器 | |
| JP2013131516A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 | |
| JP2008108916A (ja) | 固体撮像装置及び電子機器 | |
| JP2005123280A (ja) | 固体撮像素子 | |
| JP2006041237A (ja) | 固体撮像装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |