KR20130023075A - 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기 - Google Patents

고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기 Download PDF

Info

Publication number
KR20130023075A
KR20130023075A KR1020120086631A KR20120086631A KR20130023075A KR 20130023075 A KR20130023075 A KR 20130023075A KR 1020120086631 A KR1020120086631 A KR 1020120086631A KR 20120086631 A KR20120086631 A KR 20120086631A KR 20130023075 A KR20130023075 A KR 20130023075A
Authority
KR
South Korea
Prior art keywords
region
gate electrode
concentration impurity
transistor
impurity region
Prior art date
Application number
KR1020120086631A
Other languages
English (en)
Inventor
테츠야 오이시
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20130023075A publication Critical patent/KR20130023075A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

고체 촬상 장치는 수광한 광의 광량에 응한 신호 전하를 생성하는 광전 변환부와, 상기 광전 변환부에서 생성된 신호 전하를 판독하는 복수의 화소 트랜지스터로서, 기판상에 형성된 증폭 게이트 전극과, 상기 증폭 게이트 전극의 드레인측의 기판 영역에 형성된 고농도 불순물 영역과, 그 고농도 불순물 영역보다도 낮은 불순물 농도로 구성되고, 상기 증폭 게이트 전극의 소스측의 기판 영역에 형성된 저농도 불순물 영역으로 구성되는 증폭 트랜지스터를 포함하는 화소 트랜지스터를 구비한다.

Description

고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기{SOLID-STATE IMAGING APPARATUS, METHOD OF MANUFACTURING SOLID-STATE IMAGING APPARATUS, AND ELECTRONIC APPARATUS}
본 발명은, CMOS형의 고체 촬상 장치와 그 제조 방법에 관한 것이다. 또한, 본 발명은 그 고체 촬상 장치를 이용한 전자 기기에 관한 것이다.
고체 촬상 장치는, CCD(Charge Coupled Device)형 고체 촬상 장치와, CMOS(Complementary Metal Oxide Semiconductor)형 고체 촬상 장치로 대별된다. CCD형 고체 촬상 장치와 CMOS형 고체 촬상 장치를 비교하면, CCD형 고체 촬상 장치에서는, 신호 전하의 전송에 높은 구동 전압을 필요로 하기 때문에, CMOS형 고체 촬상 장치에 비하여 전원 전압이 높아지지 않을 수가 없다. 이와 같이, 소비 전력의 점 등에서, CMOS형 고체 촬상 장치가, CCD형 고체 촬상 장치에 비하여 유리하다.
따라서 근래, 카메라 부착 휴대 전화나 PDA(Personal Digital Assistant) 등의 모바일 기기에 탑재되어 있는 고체 촬상 장치로서는, CCD형 고체 촬상 장치보다도 유리한 CMOS형 고체 촬상 장치가 많이 이용되고 있다.
CMOS형 고체 촬상 장치는, 수광에 응하여 신호 전하를 생성하는 포토 다이오드로 이루어지는 수광부와, 수광부에서 생성된 신호 전하가 판독되는 플로팅 디퓨전부와, 복수의 MOS 트랜지스터에 의해 구성되어 있다. 복수의 MOS 트랜지스터로서는, 전송 트랜지스터, 리셋 트랜지스터, 앰프 트랜지스터, 선택 트랜지스터를 들 수 있고, 이들의 MOS 트랜지스터는, 상층에 형성된 다층 배선층의 소망하는 배선층에 접속되어 있다. CMOS형 고체 촬상 장치에서는, 수광부에서 생성, 축적된 신호 전하가 전송 트랜지스터에 의해 화소마다 플로팅 디퓨전부에 판독된다. 그리고, 플로팅 디퓨전부에서 판독된 신호 전하는, 증폭 트랜지스터에 의해 증폭되어, 선택 트랜지스터에 의해 선택적으로 다층 배선층에 형성된 수직 신호선에 출력된다.
이와 같은 CMOS형 고체 촬상 장치에서는, 화소를 구성하는 MOS 트랜지스터에서, 게이트 길이의 축소화에 수반하는 단(短)채널 효과를 개선하기 위해, LDD 구조가 채용되어 있다(특허 문헌 1). 도 23에, 종래의 고체 촬상 장치에서의 화소 트랜지스터의 단면 구성례를 도시한다. 도 23에서는, 리셋 트랜지스터(Tr1), 증폭 트랜지스터(Tr2), 선택 트랜지스터(Tr3)를 도시하고 있다.
도 23에 도시하는 바와 같이, 종래의 고체 촬상 장치에서는, 각 화소 트랜지스터(Tr1 내지 Tr3)는, 기판(100)의 표면에 게이트 절연막(103)을 통하여 형성된 게이트 전극(101)과, 그 게이트 전극(101)을 끼우는 기판 영역에 형성된 소스 및 드레인 영역으로 구성되어 있다. 게이트 전극(101)의 측면에는 절연막으로 이루어지는 사이드 월(102)이 형성되어 있다. 또한, 소스 및 드레인 영역은, 게이트 전극(101)측부터 차례로 형성된 저농도 불순물 영역(104)과, 고농도 불순물 영역(105)으로 구성되어 있다.
저농도 불순물 영역(104)은, 게이트 전극(101)의 형성 후, 기판(100)을 구성하는 불순물 영역과는 반대전형의 불순물을 저농도로 이온 주입함으로써 형성된다. 한편, 고농도 불순물 영역(105)은, 사이드 월(102) 형성 후, 기판(100)을 구성하는 불순물 영역과는 반대전형의 불순물을, 저농도 불순물 영역(104)보다도 고농도로 이온 주입함으로써 형성된다.
일반적으로, LDD 구조를 갖는 역이 대칭이 되도록 형성되어 있다. 즉, 소스 영역, 및 드레인 영역의 양쪽이, MOS 트랜지스터에서는, 게이트 전극(101)을 끼우고 형성되는 소스 영역, 드레인 영게이트 전극(101)측부터 차례로 형성된 저농도 불순물 영역(104), 고농도 불순물 영역(105)을 구비한다.
일본 특개2010-56516호 공보
그런데, 근래, CMOS형의 고체 촬상 장치에서는, 고화질의 영상을 얻기 위해 다(多) 화소화가 진행되고, 또한 비용 삭감의 요구에 의해 소형화가 진행되고 있다. 또한, 화소의 축소화가 진행되어도, 일정한 포화 전하량(Qs)은 확보하여야 한다는 요청이 있어서, 포토 다이오드에 할애하는 면적을 축소화할 수가 없다. 그때문에, 증폭 트랜지스터나 리셋 트랜지스터, 선택 트랜지스터 등이 형성되는 액티브 영역의 축소화가 더욱더 요구되어 오고 있다. 그러면, 증폭 트랜지스터의 면적 축소에 의해 1/f 노이즈의 증가와, RTS(Random Telegraph Signal)의 증가가 야기되고, 랜덤 노이즈의 증가나, 촬상 특성의 악화를 야기한다.
상술한 점을 감안하여, 본 개시는, 랜덤 노이즈의 저감이 도모된 고체 촬상 장치를 제공하는 것을 목적으로 한다. 또한, 그 고체 촬상 장치를 구비함에 의해, 화질의 향상이 도모된 전자 기기를 제공하는 것을 목적으로 한다.
본 개시된 고체 촬상 장치는, 수광한 광의 광량에 응한 신호 전하를 생성하는 광전 변환부와, 광전 변환부에서 생성된 신호 전하를 판독하는 복수의 화소 트랜지스터를 구비한다. 화소 트랜지스터 중, 증폭 트랜지스터는, 기판상에 형성된 증폭 게이트 전극과, 그 증폭 게이트 전극의 드레인측, 및 소스측의 기판 영역에 형성된 불순물 영역으로 구성된다. 증폭 게이트 전극의 드레인측에 형성된 불순물 영역은, 고농도 불순물 영역으로 구성된다. 또한, 증폭 게이트 전극의 소스측에 형성된 불순물 영역은, 드레인측에 형성된 고농도 불순물 영역보다도 낮은 불순물 농도로 구성되는 저농도 불순물 영역을 구비하는 구성이 된다.
본 개시된 고체 촬상 장치에서는, 증폭 트랜지스터에서, 드레인측에 저농도 불순물 영역이 형성되지 않기 때문에 실효 게이트 길이를 크게 할 수 있다. 또한, 증폭 트랜지스터의 소스측을 저농도 불순물 영역으로 구성으로 함으로써, 증폭 게이트 전극의 소스측의 기판 표면에서의 포텐셜 변동을 억제할 수 있다.
본 개시된 고체 촬상 장치의 제조 방법은, 기판상에, 복수의 화소 트랜지스터를 구성하는 게이트 전극을 형성하는 공정을 갖는다. 또한, 복수의 화소 트랜지스터 중, 적어도, 증폭 트랜지스터를 구성하는 증폭 게이트 전극의 소스측의 기판 영역을 개구하고, 드레인측의 기판 영역을 피복하는 레지스트 마스크를 형성하는 공정을 갖는다. 또한, 레지스트 마스크를 통하여, 기판 영역에 기판과 역도전형의 불순물을 이온 주입하여, 저농도 불순물 확산 영역을 형성하는 공정을 갖는다. 또한, 레지스트 마스크를 제거하고, 게이트 전극의 측벽에 사이드 월을 형성하는 공정을 갖는다. 또한, 복수의 화소 트랜지스터를 구성하는 게이트 전극의 소스측 및 드레인측의 기판 영역에, 기판과 역도전형의 불순물을 이온 주입하여, 저농도 불순물 확산 영역보다도 높은 불순물 영역으로 이루어지는 고농도 불순물 영역을 형성하는 공정을 갖는다.
본 개시된 고체 촬상 장치의 제조 방법에서는, 증폭 트랜지스터의 드레인측이, 고농도 불순물 영역만으로 형성된다. 또한, 증폭 트랜지스터의 소스측에서는, 사이드 월 형성 전에 저농도 불순물 영역이 형성된다. 이 때문에, 드레인측의 사이드 월 아래에 저농도 불순물 영역이 형성되지 않기 때문에, 실효 게이트 길이를 크게 할 수 있다. 또한, 소스측의 사이드 월 아래에는 저농도 불순물 영역이 형성되기 때문에, 증폭 게이트 전극의 소스측의 기판 표면에서의 포텐셜 변동을 억제할 수 있다.
본 개시된 전자 기기는, 광학 렌즈와, 상술한 고체 촬상 장치로서, 광학 렌즈에 집광된 광이 입사되는 고체 촬상 장치와, 고체 촬상 장치로부터 출력되는 출력 신호를 처리하는 신호 처리 회로를 구비한다.
본 개시에 의하면, 증폭 트랜지스터의 게이트 전극의 면적을 바꾸는 일 없고, 1/f 노이즈나 RTS의 저감이 도모된 고체 촬상 장치를 얻을 수 있다. 또한, 그 고체 촬상 장치를 이용하여, 화질의 향상이 도모된 전자 기기를 얻을 수 있다.
도 1은 본 개시된 제 1의 실시 형태에 관한 CMOS형의 고체 촬상 장치의 전체를 도시하는 개략 구성도.
도 2는 본 개시된 제 1의 실시 형태에 관한 고체 촬상 장치를 구성하는 화소의 등가 회로도.
도 3은 본 개시된 제 1의 실시 형태에 관한 고체 촬상 장치의 단위 화소의 평면 레이아웃도.
도 4는 도 3의 A-A선상에 따른 단면 구성을 도시하는 도면.
도 5의 A 내지 도 5의 D는 본 개시된 제 1의 실시 형태에 관한 고체 촬상 장치의 제조 방법을 도시하는 공정도.
도 6은 제 1의 실시 형태에서, 반도체 기판 상부에 저농도 불순물 영역 형성을 위한 레지스트 마스크를 형성한 때의 평면 구성도.
도 7은 증폭 트랜지스터의 소스 및 드레인 영역의 구성을 각각 바꾼 경우의 1/f 노이즈를 비교한 실험 결과를 도시하는 도면.
도 8은 변형례에 관한 고체 촬상 장치의 단면 구성도.
도 9는 본 개시된 제 2의 실시 형태에 관한 고체 촬상 장치의 단위 화소의 평면 레이아웃도.
도 10은 도 9의 B-B선상에 따른 단면 구성을 도시하는 도면.
도 11은 본 개시된 제 1의 실시 형태에 관한 고체 촬상 장치의 제조 방법을 도시하는 도면.
도 12는 제 2의 실시 형태에서, 반도체 기판 상부에 저농도 불순물 영역 형성을 위한 레지스트 마스크를 형성한 때의 평면 구성도.
도 13은 본 개시된 제 2의 실시 형태의 고체 촬상 장치에서, 레지스트 마스크의 개구부의 개구 면적을 확대하기 위한 레이아웃의 한 예를 도시한 도면.
도 14는 본 개시된 제 3의 실시 형태에 관한 고체 촬상 장치의 단위 화소의 평면 레이아웃도.
도 15는 도 14의 C-C선상에 따른 단면 구성을 도시하는 도면.
도 16은 본 개시된 제 3의 실시 형태의 고체 촬상 장치에서, 레지스트 마스크의 개구부의 개구 면적을 확대하기 위한 레이아웃의 한 예를 도시한 도면.
도 17은 제 3의 실시 형태에서, 반도체 기판 상부에 저농도 불순물 영역 형성을 위한 레지스트 마스크를 형성한 때의 평면 구성도.
도 18은 본 개시된 제 4의 실시 형태에 관한 고체 촬상 장치의 단위 화소의 평면 레이아웃도.
도 19는 도 18의 D-D선상에 따른 단면 구성을 도시하는 도면.
도 20은 본 개시된 제 4의 실시 형태의 고체 촬상 장치에서, 레지스트 마스크의 개구부의 개구 면적을 확대하기 위한 레이아웃의 한 예를 도시한 도면.
도 21은 제 4의 실시 형태에서, 반도체 기판 상부에 저농도 불순물 영역 형성을 위한 레지스트 마스크를 형성한 때의 평면 구성도.
도 22는 본 개시된 제 5의 실시 형태에 관한 전자 기기의 개략 구성도.
도 23은 종래의 고체 촬상 장치의 화소 트랜지스터에서의 단면 구성을 도시하는 도면.
이하에, 본 개시된 실시 형태에 관한 고체 촬상 장치와 그 제조 방법, 및 그 고체 촬상 장치를 구비한 전자 기기의 한 예를, 도면을 참조하면서 설명한다. 본 개시된 실시 형태는 이하의 순서로 설명한다. 또한, 본 개시는 이하의 예로 한정되는 것이 아니다.
1. 제 1의 실시 형태 : 고체 촬상 장치
1-1 전체 구성
1-2 주요부의 구성
1-3 제조 방법
2. 제 2의 실시 형태 : 고체 촬상 장치
3. 제 3의 실시 형태 : 고체 촬상 장치
4. 제 4의 실시 형태 : 고체 촬상 장치
5. 제 5의 실시 형태 : 전자 기기
<1. 제 1의 실시 형태 : 고체 촬상 장치>
[1-1 전체 구성]
도 1은, 본 개시된 제 1의 실시 형태에 관한 CMOS형의 고체 촬상 장치의 전체를 도시하는 개략 구성도이다.
본 실시 형태의 고체 촬상 장치(1)는, 실리콘으로 이루어지는 기판(11)상에 배열된 복수의 화소(2)로 구성되는 화소 영역(3)과, 수직 구동 회로(4)와, 칼럼 신호 처리 회로(5)와, 수평 구동 회로(6)와, 출력 회로(7)와, 제어 회로(8) 등을 갖고서 구성된다.
화소(2)는, 포토 다이오드로 이루어지는 광전 변환부와, 복수의 화소 트랜지스터로 구성되고, 기판(11)상에, 2차원 어레이형상으로 규칙적으로 복수 배열된다. 화소(2)를 구성하는 화소 트랜지스터는, 전송 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터, 증폭 트랜지스터로 구성되는 4개의 MOS 트랜지스터라도 좋고, 또한, 선택 트랜지스터를 제외한 3개의 트랜지스터라도 좋다.
화소 영역(3)은, 2차원 어레이형상으로 규칙적으로 복수 배열된 화소(2)로 구성된다. 화소 영역(3)은, 실제로 광을 수광하고 광전 변환에 의해 생성된 신호 전하를 증폭하여 칼럼 신호 처리 회로(5)에 판독하는 유효 화소 영역과, 흑레벨의 기준이 되는 광학적 흑을 출력하기 위한 흑 기준 화소 영역(도시 생략)으로 구성되어 있다. 흑 기준 화소 영역은, 통상은, 유효 화소 영역의 외주부에 형성되는 것이다.
제어 회로(8)는, 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 의거하여, 수직 구동 회로(4), 칼럼 신호 처리 회로(5), 및 수평 구동 회로(6) 등의 동작의 기준이 되는 클록 신호나 제어 신호 등을 생성한다. 그리고, 제어 회로(8)에서 생성된 클록 신호나 제어 신호 등은, 수직 구동 회로(4), 칼럼 신호 처리 회로(5) 및 수평 구동 회로(6) 등에 입력된다.
수직 구동 회로(4)는, 예를 들면 시프트 레지스터에 의해 구성되고, 화소 영역(3)의 각 화소(2)를 행 단위로 순차적으로 수직 방향으로 선택 주사한다. 그리고, 각 화소(2)의 포토 다이오드에서 수광량에 응하여 생성한 신호 전하에 의거한 화소 신호를, 수직 신호선(9)을 통하여 칼럼 신호 처리 회로(5)에 공급한다.
칼럼 신호 처리 회로(5)는, 예를 들면, 화소(2)의 열마다 배치되어 있고, 1행분의 화소(2)로부터 출력되는 신호를 화소열마다 흑 기준 화소 영역(도시하지 않지만, 유효 화소 영역의 주위에 형성된다)로부터의 신호에 의해, 노이즈 제거나 신호 증폭 등의 신호 처리를 행한다. 칼럼 신호 처리 회로(5)의 출력단에는, 수평 선택 스위치(도시 생략)가 수평 신호선(10)과의 사이에 마련되어 있다.
수평 구동 회로(6)는, 예를 들면 시프트 레지스터에 의해 구성되고, 수평 주사 펄스를 순차적으로 출력함에 의해, 칼럼 신호 처리 회로(5)의 각각을 순번대로 선택하고, 칼럼 신호 처리 회로(5)의 각각으로부터 화소 신호를 수평 신호선(10)에 출력시킨다.
출력 회로(7)는, 칼럼 신호 처리 회로(5)의 각각으로부터 수평 신호선(10)을 통하여, 순차적으로에 공급되는 신호에 대해 신호 처리를 행하여 출력한다.
[1-2 주요부의 구성]
도 2는, 본 실시 형태의 고체 촬상 장치를 구성하는 화소의 등가 회로도이다. 본 실시 형태의 고체 촬상 장치(1)에서의 단위 화소(2)는, 광전 변환 소자인 포토 다이오드(PD)와, 전송 트랜지스터(Trt)와, 리셋 트랜지스터(Trr)와, 증폭 트랜지스터(Tra)와, 및 선택 트랜지스터(Trs)로 구성되어 있다. 이들의 화소 트랜지스터로서는, 본 예에서는 n채널 MOS 트랜지스터를 이용하고 있다.
전송 트랜지스터(Trt)는, 그 소스가 포토 다이오드(PD)의 캐소드측에 접속되고, 드레인이 플로팅 디퓨전부(FD)에 접속되어 있다. 또한, 전송 트랜지스터(Trt)의 소스 및 드레인 사이의 전송 게이트 전극(20)에는 전송 펄스(φTRG)를 공급하는 전송 배선이 접속되어 있다. 포토 다이오드(PD)에서 광전 변환되고, 이곳에 축적된 신호 전하(본 실시 형태에서는 전자)는, 전송 트랜지스터(Trt)의 전송 게이트 전극(20)에 전송 펄스(φTRG)가 인가됨에 의해, 플로팅 디퓨전부(FD)에 전송된다.
리셋 트랜지스터(Trr)는, 그 드레인이 전원 전압(VDD)에 접속되고, 소스가 플로팅 디퓨전부(FD)에 접속되어 있다. 또한, 리셋 트랜지스터(Trr)의 소스 및 드레인 사이의 리셋 게이트 전극(21)에는 리셋 펄스(φRST)를 공급하는 리셋 배선이 접속되어 있다. 포토 다이오드(PD)로부터 플로팅 디퓨전부(FD)에의 신호 전하의 전송에 앞서서, 리셋 트랜지스터(Trr)의 리셋 게이트 전극(21)에 리셋 펄스(φRST)를 인가한다. 이에 의해, 플로팅 디퓨전부(FD)의 전위가 전원 전압(VDD)에 의해 VDD 레벨로 리셋된다.
증폭 트랜지스터(Tra)는, 그 드레인이 전원 전압(VDD)에 접속되고, 그 소스가 선택 트랜지스터(Trs)의 드레인에 접속되어 있다. 그리고, 증폭 트랜지스터(Tra)의 소스 및 드레인 사이의 증폭 게이트 전극(22)은, 플로팅 디퓨전부(FD)에 접속되어 있다. 이 증폭 트랜지스터(Tra)는, 전원 전압(VDD)을 부하로 하는 소스 폴로워 회로를 구성하고 있고, 플로팅 디퓨전부(FD)의 전위 변화에 응한 화소 신호가 출력된다.
선택 트랜지스터(Trs)는, 그 드레인이 증폭 트랜지스터(Tra)의 소스에 접속되고, 그 소스가 수직 신호선(9)에 접속되어 있다. 또한, 선택 트랜지스터(Trs)의 소스 및 드레인 사이의 선택 게이트 전극(23)에는, 선택 펄스(φSEL)를 공급하는 선택 배선이 접속되어 있다. 화소마다 선택 펄스(φSEL)가 선택 게이트 전극(23)에 공급됨에 의해 증폭 트랜지스터(Tra)에서 증폭된 화소 신호가 수직 신호선(9)에 출력된다.
이상의 구성을 갖는 고체 촬상 장치(1)에서는, 전송 펄스(φTRG)를 전송 게이트 전극(20)에 공급함에 의해 포토 다이오드(PD)에 축적된 신호 전하가, 전송 트랜지스터(Trt)에 의해 플로팅 디퓨전부(FD)에 판독된다. 신호 전하가 판독됨에 의해 플로팅 디퓨전부(FD)의 전위가 변위하고, 그 전위 변화가 증폭 게이트 전극(22)에 전달된다. 그리고, 증폭 게이트 전극(22)에 공급된 전위가 증폭 트랜지스터(Tra)에 의해 증폭되고, 화소 신호로서 선택 트랜지스터(Trs)에 의해 선택적으로 수직 신호선(9)에 출력된다.
또한, 리셋 게이트 전극(21)에 리셋 펄스(φRST)를 공급함에 의해, 플로팅 디퓨전부(FD)에 판독된 신호 전하는 리셋 트랜지스터(Trr)에 의해 전원 전압(VDD) 부근의 전위와 동전위가 되도록 리셋된다. 그리고, 수직 신호선(9)에 출력된 화소 신호는, 그 후, 도 1에 도시한 칼럼 신호 처리 회로(5), 수평 신호선(10), 출력 회로(7)를 통하여 출력된다.
도 3에, 본 실시 형태의 단위 화소의 평면 레이아웃도를 도시한다. 도 3에서는, 전송 트랜지스터(Trt)의 도시를 생략하고 있다. 도 3에 도시하는 바와 같이, 각 화소(2)에서는 중앙부에 포토 다이오드(PD)가 형성되어 있다. 그리고, 그 포토 다이오드(PD)가 형성된 영역의 한쪽의 측에 리셋 트랜지스터(Trr), 증폭 트랜지스터(Tra), 선택 트랜지스터(Trs)가 이 순서로 연속하여 배치되어 있다. 또한, 포토 다이오드(PD)와, 각 화소 트랜지스터의 소스 및 드레인 영역 등이 형성된 액티브 영역(활성 영역)(39) 사이 등은, STI(Shallow Trench Isolation)로 이루어지는 소자 분리부(24)에 의해 전기적으로 분리되어 있다.
도 4에, 도 3의 A-A선상에 따른 단면 구성을 도시한다. 도 4에 도시하는 바와 같이, 각 화소 트랜지스터(Trr, Tra, Trs)는, 반도체 기판(41)에 형성된 소스 및 드레인 영역(25, 27, 38, 32, 33, 36)과, 그 소스 및 드레인 사이에 형성된 게이트 전극(21, 22, 23)을 갖고서 구성되어 있다. 본 실시 형태에서는, 반도체 기판(41)에서, 각 화소 트랜지스터(Trr, Tra, Trs)가 형성되는 소자 형성 영역은 예를 들면 p형의 반도체 영역으로 구성되고, 각 화소 트랜지스터(Trr, Tra, Trs)를 구성하는 소스 및 드레인 영역(25, 27, 38, 32, 33, 36)은, 소자 형성 영역과는 반대전형의 n형 불순물 영역으로 구성된다.
리셋 트랜지스터(Trr)는, 반도체 기판(41)의 상부에 형성된 리셋 게이트 전극(21)과, 그 리셋 게이트 전극(21)을 끼우는 기판 영역에 형성된 소스 영역(25) 및 드레인 영역(27)으로 구성되어 있다.
리셋 게이트 전극(21)은, 예를 들면 폴리실리콘으로 구성되어 있고, 반도체 기판(41)의 표면에, 실리콘 산화막으로 이루어지는 게이트 절연막(37)을 통하여 형성되어 있다. 또한, 리셋 게이트 전극(21)의 측면에는, 실리콘 산화막, 실리콘 질화막 등의 절연막으로 이루어지는 사이드 월(40)이 형성되어 있다.
리셋 트랜지스터(Trr)의 소스 영역(25) 및 드레인 영역(27)은, 반도체 기판(41)의 p형의 반도체 영역으로 이루어지는 소자 형성 영역과는 반대전형인 n형의 고농도 불순물 영역(26, 28)으로 구성된다. 이 고농도 불순물 영역(26, 28)은, 후술한 LDD(Lightly Doped Drain) 구조를 구성하기 위한 저농도 불순물 영역보다도 불순물 농도가 높은 불순물 영역으로 되어 있다.
이하의 설명에서, 이 고농도 불순물 영역(26, 28)과 동등한 불순물 농도가 되는 영역을 "고농도 불순물 영역"으로 하고, 고농도 불순물 영역보다도 낮은 불순물 농도로 구성된 n형의 불순물 영역을 "저농도 불순물 영역"으로 하여 설명한다.
증폭 트랜지스터(Tra)는, 반도체 기판(41)의 상부에 형성된 증폭 게이트 전극(22)과, 그 증폭 게이트 전극(22)을 끼우는 기판 영역에 형성된 소스 영역(32) 및 드레인 영역(38)으로 구성되어 있다.
증폭 게이트 전극(22)은, 예를 들면 폴리실리콘으로 구성되어 있고, 반도체 기판(41)의 표면에, 실리콘 산화막으로 이루어지는 게이트 절연막(37)을 통하여 형성되어 있다. 또한, 증폭 게이트 전극(22)의 측면에는, 실리콘 산화막, 실리콘 질화막 등의 절연막으로 이루어지는 사이드 월(40)이 형성되어 있다.
또한, 증폭 트랜지스터(Tra)의 소스 영역(32)은, 증폭 게이트 전극(22)측부터 차례로 형성된 저농도 불순물 영역(29), 고농도 불순물 영역(30)으로 구성되어 있다.
한편, 증폭 트랜지스터(Tra)의 드레인 영역(38)은, 리셋 트랜지스터(Trr)의 드레인 영역(27)과 공통의 고농도 불순물 영역(28)으로 구성되어 있다. 즉, 증폭 트랜지스터(Tra)의 드레인 영역(38)은, 리셋 트랜지스터의 드레인 영역(27)을 겸한다.
선택 트랜지스터(Trs)는, 반도체 기판(41)의 상부에 형성된 선택 게이트 전극(23)과, 그 선택 게이트 전극(23)을 끼우는 기판 영역에 형성된 소스 영역(36) 및 드레인 영역(33)으로 구성되어 있다.
선택 게이트 전극(23)은, 예를 들면 폴리실리콘으로 구성되어 있고, 반도체 기판(41)의 표면에, 실리콘 산화막으로 이루어지는 게이트 절연막(37)을 통하여 형성되어 있다. 또한, 선택 게이트 전극(23)의 측면에는, 실리콘 산화막, 실리콘 질화막 등의 절연막으로 이루어지는 사이드 월(40)이 형성되어 있다.
선택 트랜지스터(Trs)의 소스 영역(36)은, 선택 게이트 전극(23)측부터 차례로 형성된 저농도 불순물 영역(34), 고농도 불순물 영역(35)으로 구성되어 있다. 또한, 선택 트랜지스터(Trs)의 드레인 영역(33)은, 선택 게이트 전극(23)측부터 차례로 형성된 저농도 불순물 영역(31), 고농도 불순물 영역(30)으로 구성되고, 고농도 불순물 영역(30)은 증폭 트랜지스터(Tra)의 소스 영역(32)을 구성하는 고농도 불순물 영역(30)을 겸한다.
이상과 같이, 본 실시 형태에서는, 리셋 트랜지스터(Trr)의 소스 영역(25) 및 드레인 영역(27), 증폭 트랜지스터(Tra)의 드레인 영역(38)이 고농도 불순물 영역만으로 구성된 싱글 드레인 구조로 되어 있다. 한편, 증폭 트랜지스터(Tra)의 소스 영역(32), 선택 트랜지스터(Trs)의 소스 영역(36) 및 드레인 영역(33)이, 고농도 불순물 영역과, 그 고농도 불순물 영역과 게이트 전극과의 사이에 형성된 저농도 불순물 영역으로 구성되는 LDD 구조로 되어 있다.
[1-3 제조 방법]
다음에, 본 실시 형태의 고체 촬상 장치의 제조 방법에 관해 설명한다. 도 5의 A 내지 도 5의 D는, 본 실시 형태의 고체 촬상 장치(1)의 화소 트랜지스터가 형성되는 영역의 제조 방법을 도시하는 공정도이다.
우선, 도 5의 A에 도시하는 바와 같이, 반도체 기판(41)의 표면에 실리콘 산화막으로 이루어지는 게이트 절연막(37)을 형성하고, 그 게이트 절연막(37) 상부에 폴리실리콘 재료층을 형성하고, 패터닝 한다. 이에 의해, 반도체 기판(41) 표면의 소망하는 영역에, 게이트 절연막(37)을 통하여 형성된 리셋 게이트 전극(21), 증폭 게이트 전극(22), 선택 게이트 전극(23)이 형성된다.
다음에, 도 5의 B에 도시하는 바와 같이, 반도체 기판(41)의 표면측에, 증폭 게이트 전극(22)의 소스측(선택 게이트 전극(23)의 드레인측)과, 선택 게이트 전극(23)의 소스측을 개구한 개구부(42a)가 형성된 레지스트 마스크(42)를 형성한다. 도 6에, 반도체 기판(41) 상부에 레지스트 마스크(42)를 형성한 때의 평면 구성도를 도시한다. 도 6에 도시하는 바와 같이, 증폭 게이트 전극(22)의 소스측에서의 레지스트 마스크(42)의 개구부(42a) 단부(端部)의 위치는, 증폭 게이트 전극(22) 상부가 된다. 또한, 선택 게이트 전극(23)의 소스측에서의 레지스트 마스크(42)의 개구부(42a) 단부의 위치는, 화소 트랜지스터의 액티브 영역(39)을 둘러싸도록 형성된 소자 분리부(24) 상부가 된다.
다음에, 레지스트 마스크(42)를 마스크로 하여 n형의 불순물을 저농도로 이온 주입한다. 이에 의해, 증폭 게이트 전극(22)의 소스측, 선택 게이트 전극(23)의 소스측 및 드레인측에, 저농도 불순물 영역(29, 31, 34)이 형성된다. 여기서, 이들의 저농도 불순물 영역(29, 31, 34)은, 증폭 게이트 전극(22)의 소스측, 선택 게이트 전극(23)의 드레인측 및 소스측의 단부에서, 각 게이트 전극을 마스크로 한 셀프얼라인에 의해 형성된다. 또한, 불순물이 확산하기 때문에, 각 저농도 불순물 영역(29, 31, 34)은 각 게이트 전극 아래로 조금 오버플로 하도록 형성된다.
다음에, 레지스트 마스크(42)를 제거하고, 도 5의 C에 도시하는 바와 같이 각 게이트 전극의 측면에 절연막으로 이루어지는 사이드 월(40)을 형성한다. 이 사이드 월(40)은, 예를 들면, 실리콘 산화막, 실리콘 질화막, 또는 이들의 적층막으로 구성할 수 있다.
다음에, 각 화소 트랜지스터가 형성된 영역을 개구하는 도시하지 않는 레지스트 마스크를 형성한 후, 도 5의 D에 도시하는 바와 같이, n형의 불순물을 전(前) 공정에서 형성한 저농도 불순물 영역(29, 31, 34)보다도 고농도로 이온 주입한다. 이에 의해, 고농도 불순물 영역(26, 28, 30, 35)을 형성한다. 이들의 고농도 불순물 영역(26, 28, 30, 35)은, 각 게이트 전극의 소스측 및 드레인측에서 사이드 월(40)을 마스크로 한 셀프얼라인에 의해 형성된다. 또한, 불순물이 확산하기 때문에, 각 고농도 불순물 영역(26, 28, 30, 35)은, 각 사이드 월(40) 아래로 조금 오버플로 하도록 형성된다.
그 후, 포토 다이오드(PD) 등을 이온 주입에 의해 형성하여, 본 실시 형태의 고체 촬상 장치(1)가 형성된다. 또한, 도시를 생략하지만, 전송 트랜지스터(Trt)에 관해서도, 다른 화소 트랜지스터와 같은 공정으로 형성된다.
이상과 같이, LDD 구조를 이루는 소스 영역 및 드레인 영역에서는, 사이드 월 아래에 형성된 저농도 불순물 영역과, 게이트 전극으로부터, 저농도 불순물 영역을 끼우고 이간한 영역에 형성된 고농도 불순물 영역이 형성된다. 또한, 싱글 드레인 구조를 이루는 소스 영역 및 드레인 영역은, 사이드 월 형성 후의 이온 주입에 의해 형성된 고농도 불순물 영역만으로 구성된다.
그런데, 고체 촬상 장치(1)에서는 증폭 트랜지스터(Tra)에서 발생하는 주파수에 비례한 1/f 노이즈는, 게이트 길이를 길게 하고, 게이트 폭을 크게 함에 의해 저감할 수 있다.
본 실시 형태에서는, 증폭 트랜지스터(Tra)에서, 드레인 영역(38)이 고농도 불순물 영역(28)만으로 구성된 싱글 드레인 구조로 되고, 소스 영역(32)이, 저농도 불순물 영역(29) 및 고농도 불순물 영역(30)으로 구성된 LDD 구조로 되어 있다. 이 때문에, 소스 및 드레인 영역의 양쪽이 LDD 구조로 된 종래의 증폭 트랜지스터의 게이트 길이(L)(도 23)와 비교하면, 증폭 게이트 전극 면적을 같게 하였을 때에, 본 실시 형태에서의 증폭 트랜지스터(Tra)의 실효 게이트 길이(Leff)(도 4)가 커진다. 이에 의해, 증폭 게이트 전극(22)의 크기를 바꾸는 일 없이, 노이즈 특성을 개선할 수 있다.
도 7에, 증폭 트랜지스터(Tra)의 소스 및 드레인 영역의 구성을 각각 바꾼 경우의 1/f 노이즈를 비교한 실험 결과를 도시한다. 도 7의 A는, 증폭 트랜지스터의 소스 및 드레인 영역을, 어느 것이나 LDD 구조로 한 종래의 구조에서의 고체 촬상 장치의 1/f 노이즈를 조사한 것이다. 또한, 도 7의 B는, 드레인측을 싱글 드레인 구조로 하고, 소스측을 LDD 구조로 한 본 실시 형태의 구조에서의 고체 촬상 장치(1)의 1/f 노이즈를 조사한 것이다. 또한, 도 7의 C는, 증폭 트랜지스터의 소스 및 드레인 영역을 어느 것이나 싱글 드레인 구조로 한 경우에 있어서의 고체 촬상 장치의 1/f 노이즈를 조사한 것이다.
종래의 증폭 트랜지스터의 1/f 노이즈를 1로 하였을 때, 본 실시 형태의 증폭 트랜지스터(Tra)(도 7의 B)에서는, 1/f 노이즈를 0.8로 저감할 수 있었다. 한편, 본 실시 형태의 고체 촬상 장치보다도 더욱 게이트 길이를 길게 하기 위해, 소스 영역, 드레인 영역을 어느 것이나 싱글 드레인 구조로 한 경우(도 7의 C)에서의 1/f 노이즈는, 종래의 증폭 트랜지스터보다도 2배 이상 악화하였다. 증폭 트랜지스터에서 발생한 노이즈는, 특히, 게이트-소스 사이의 포텐셜 변동이 영향을 준다고 생각된다. 도 7의 C에서는, 증폭 트랜지스터의 소스측의 사이드 월 아래의 계면준위나 트랩에 의한 포텐셜 변동에 기인하여 노이즈가 증가한 것이라고 생각된다. 따라서 증폭 트랜지스터(Trs)의 소스측의 저농도 불순물 영역이 필요함을 알 수 있다.
이와 같이, 본 실시 형태에서는, 증폭 트랜지스터의 소스측을 LDD 구조로 함으로써 소스 부근의 포텐셜 변동에 기인하는 랜덤 노이즈가 억제된다. 또한, 증폭 트랜지스터의 드레인측을 싱글 드레인 구조로 함으로써 실효 게이트 길이를 크게 할 수가 있어서, 1/f 노이즈, 및 RTS(Random Telegraph Signal)의 저감을 도모할 수 있다.
그런데, 증폭 트랜지스터(Tra)의 드레인 영역(38)만 싱글 드레인 구조를 갖도록 형성하는 경우, 저농도 불순물 영역(29)을 형성하기 위한 레지스트 마스크의 패턴이 미세화한다. 이에 대해, 본 실시 형태에서는, 증폭 게이트 전극(22)의 드레인측에 배치되는 리셋 트랜지스터(Trr)를 싱글 드레인 구조로 하고, 증폭 게이트 전극(22)의 소스측에 배치되는 선택 트랜지스터(Trs)를 LDD 구조로 하는 구성을 채택한다. 따라서 저농도 불순물 영역(29)을 형성할 때에 이용하는 레지스트 마스크(42)는 증폭 게이트 전극(22)의 드레인측을 피복함과 함께 소스측을 개구하는 패턴으로 하면 좋다. 이 때문에, 증폭 게이트 전극(22)의 소스측에만 저농도 불순물 영역을 형성하는 경우와 비교하여 레지스트 마스크의 패턴 형성이 용이해지고, 가공이 용이해진다.
또한, 본 실시 형태의 고체 촬상 장치(1)에서는, 증폭 트랜지스터(Trr)의 소스 영역(32)을 저농도 불순물 영역(29), 고농도 불순물 영역(30)으로 구성하였지만, 이 고농도 불순물 영역(30)은 형성되지 않아도 좋다.
이하에, 본 실시 형태의 변형례로서, 증폭 트랜지스터(Tra)의 소스 영역과 선택 트랜지스터(Trs)와 드레인 영역이 저농도 불순물 영역만으로 형성되는 경우에 관해 설명한다.
도 8은, 변형례에 관한 고체 촬상 장치의 단면 구성도이다. 도 8은, 도 3에 도시한 평면 구성의 A-A선상에 따른 단면 구성에 대응한 도면이다. 도 8에서, 도 4에 대응하는 부분에는 동일 부호를 붙이고, 중복 설명을 생략한다.
여기서 나타내는 변형례는, 화소 영역의 축소화에 의해, 증폭 게이트 전극(22)과 선택 게이트 전극(23)과의 간격이 좁아진 때의 구성례이다. 고체 촬상 장치에서는, 증폭 트랜지스터(Tra)의 소스측이 선택 트랜지스터(Trs)의 드레인측과 접속되어 있으면 되고, 증폭 게이트 전극(22)과 선택 게이트 전극(23) 사이에 전극이 형성되는 일이 없다. 따라서 화소 영역의 축소화에 수반하는 화소 트랜지스터 면적의 축소화에서는, 증폭 게이트 전극(22)과 선택 게이트 전극(23)과의 간격을 좁혀서, 증폭 트랜지스터의 게이트 길이를 길게 함으로써 노이즈 특성을 개선할 수 있다.
그러나, 도 8에 도시하는 바와 같이, 증폭 게이트 전극(22)과 선택 게이트 전극(23)과의 간격이 좁아짐에 의해, 서로의 게이트 전극에 형성되는 사이드 월(40)에 의해 게이트 전극 사이가 메워지는 일이 있다. 이와 같은 경우, 사이드 월(40)의 형성 후에 이온 주입에 의해 형성되는 고농도 불순물 영역이, 증폭 게이트 전극(22)의 소스측과 선택 게이트 전극(23)의 드레인측에 형성되지 않는다.
따라서 변형례에 관한 고체 촬상 장치에서는, 도 8에 도시하는 바와 같이, 증폭 트랜지스터(Tra)의 소스 영역(58)과 선택 트랜지스터(Trs)의 드레인 영역(59)은, 사이드 월(40) 형성 전에 형성하는 저농도 불순물 영역(60)만으로 구성되게 된다.
이와 같은 변형례에서도, 증폭 트랜지스터(Tra)의 소스측을 저농도 불순물 영역(60)으로 형성함에 의해, 증폭 트랜지스터(Tra)의 소스측의 포텐셜 변동에 기인하는 노이즈를 저감할 수 있다. 또한, 증폭 트랜지스터(Tra)의 드레인측을 고농도 불순물 영역(28)만으로 형성함에 의한 실효 게이트 길이의 확대에 기인하는 1/f 노이즈의 저감이 도모된다.
<2. 제 2의 실시 형태 : 고체 촬상 장치>
다음에, 본 개시된 제 2의 실시 형태에 관한 고체 촬상 장치에 관해 설명한다. 본 실시 형태의 고체 촬상 장치의 전체 구성은, 도 1과 마찬가지이기 때문에, 중복 설명을 생략한다. 또한, 본 실시 형태의 고체 촬상 장치는, 제 1의 실시 형태에 관한 고체 촬상 장치(1)에서 선택 트랜지스터(Trs)가 구성되지 않은 예이다. 따라서 화소(2)를 구성하는 등가 회로에서는, 증폭 트랜지스터(Tra)의 소스가 수직 신호선(9)에 접속된다.
도 9에, 본 실시 형태의 단위 화소의 평면 레이아웃도를 도시하고, 도 10에, 도 9의 B-B선상에 따른 단면 구성을 도시한다. 도 9 및 도 10에서는, 전송 트랜지스터의 도시를 생략하고 있다. 도 9 및 도 10에서, 도 3 및 도 4에 대응하는 부분에는 동일 부호를 붙이고, 중복 설명을 생략한다.
본 실시 형태에서는, 도 3에 도시하는 바와 같이, 포토 다이오드(PD)의 한쪽의 측에 리셋 트랜지스터(Trr), 증폭 트랜지스터(Tra)가 이 순서로 연속하여 배치되어 있다.
본 실시 형태에서도, 증폭 트랜지스터(Tra)의 소스 영역(32)은 증폭 게이트 전극(22)측부터 차례로 형성된 저농도 불순물 영역(29), 고농도 불순물 영역(30)으로 구성된다. 또한, 증폭 트랜지스터(Tra)의 드레인 영역(38)은, 리셋 되어 있다.
또한, 리셋 트랜지스터(Trr)의 소스 영역(25) 및 드레인 영역(27)은, 각각 고농도 불순물 영역(26, 28)만으로 구성되어 있다. 즉, 본 실시 형태에서는, 증폭 트랜지스터(Tra)의 소스 영역(32)만이 LDD 구조로 되고, 증폭 트랜지스터(Tra)의 드레인 영역(38)과, 리셋 트랜지스터(Trr)의 소스 영역(25) 및 드레인 영역(27)이 싱글 드레인 구조로 되어 있다.
도 11은, 본 실시 형태의 고체 촬상 장치의 제조 방법을 도시하는 제조 공정도이다. 본 실시 형태에서도, 각 화소 트랜지스터의 게이트 전극을 반도체 기판(41) 상부에 형성한 후, 각 게이트 전극을 포함하는 반도체 기판(41) 상부에, 증폭 게이트 전극(22)의 소스측이 개구된 개구부(43a)를 갖는 레지스트 마스크(43)를 형성한다.
도 12에, 반도체 기판(41)상에 레지스트 마스크(43)를 형성한 이때 평면 구성도를 도시한다. 도 12에 도시하는 바와 같이, 증폭 게이트 전극(22)의 소스측에서의 레지스트 마스크(43)의 개구부(43a) 단부의 위치는, 증폭 게이트 전극(22) 상부가 된다. 또한, 그 밖의 개구부(43a) 단부의 위치는, 화소 트랜지스터의 액티브 영역(39)을 둘러싸도록 형성된 소자 분리부(24) 상부가 된다.
그리고, 이 레지스트 마스크(43)를 마스크로 하여 n형의 불순물을 저농도로 이온 주입함에 의해, 증폭 게이트 전극(22)의 소스측에 저농도 불순물 영역(29)을 형성한다. 이때, 증폭 게이트 전극(22)측에서는, 증폭 게이트 전극(22)을 마스크로 한 셀프얼라인으로 저농도 불순물 영역(29)이 형성된다.
그 후, 도 5의 C, 도 5의 D와 마찬가지로 하여, 사이드 월(40), 고농도 불순물 영역(26, 28, 30)을 형성함에 의해, 각 화소 트랜지스터가 형성된다.
본 실시 형태에서도, 증폭 트랜지스터(Tra)에서, 그 소스 영역(32)이 저농도 불순물 영역(29) 및 고농도 불순물 영역(30)으로 이루어지는 LDD 구조로 되고, 드레인 영역(38)이 고농도 불순물 영역(28)만으로 구성되는 싱글 드레인 구조로 된다. 이 때문에, 증폭 게이트 전극(22)의 크기를 바꾸는 일 없고, 1/f 노이즈의 저감이 도모된다. 그 밖에, 제 1의 실시 형태와 같은 효과를 얻을 수 있다.
그런데, 저농도 불순물 영역(29)을 형성할 때에 이용하는 레지스트 마스크(43)는, 개구부(43a)가 미세화하면 가공이 어려워진다. 따라서 레지스트 마스크(43)의 개구 면적이 크게 채택되는 쪽이 바람직하다. 도 13에, 본 실시 형태의 고체 촬상 장치에서, 레지스트 마스크의 개구부의 개구 면적을 확대하기 위한 레이아웃의 한 예를 도시한다.
도 13에 도시하는 바와 같이, 수평 방향으로 인접하는 2개의 화소(2)에서, 각각의 화소 트랜지스터의 배치가 대칭이 되도록 구성한다. 이와 같이 함으로써, 인접하는 2개의 화소에서, 증폭 트랜지스터(Tra)의 소스 영역(32)이 이웃한다. 따라서 도 13에 도시하는 바와 같이, 저농도 불순물 영역(29)을 형성할 때에 이용하는 레지스트 마스크(44)의 개구부(44a)를 2화소에 걸쳐서 형성할 수 있다. 이 결과, 도 12에 도시한 화소마다 저농도 불순물 영역(29)을 형성하는 경우의 레지스트 마스크(43)의 개구부(43a)에 비교하여, 레지스트의 패턴 형성이 용이해지고, 가공이 용이해진다.
<3. 제 3의 실시 형태 : 고체 촬상 장치>
다음에, 본 개시된 제 3의 실시 형태에 관한 고체 촬상 장치에 관해 설명한다. 본 실시 형태의 고체 촬상 장치의 전체 구성은, 도 1과 마찬가지이기 때문에, 중복 설명을 생략한다. 또한, 본 실시 형태의 고체 촬상 장치는, 제 1의 실시 형태에 관한 고체 촬상 장치에서의 화소마다, 증폭 트랜지스터가 2개씩 구성되는 예이다. 따라서 화소를 구성하는 등가 회로에서는, 플로팅 디퓨전부(FD)에 증폭 트랜지스터가 2개 접속되고, 각 증폭 트랜지스터의 소스가 선택 트랜지스터의 드레인에 접속되고, 각 증폭 트랜지스터의 드레인이 리셋 트랜지스터의 드레인에 접속된다.
도 14에, 본 실시 형태의 단위 화소(2)의 평면 레이아웃도를 도시하고, 도 15에, 도 14의 C-C선상에 따른 단면 구성을 도시한다. 도 14 및 도 15에서는, 전송 트랜지스터의 도시를 생략하고 있다. 도 14 및 도 15에서, 도 3 및 도 4에 대응하는 부분에는 동일 부호를 붙이고, 중복 설명을 생략한다.
도 14에 도시하는 바와 같이, 본 실시 형태에서는, 포토 다이오드(PD)의 한쪽의 측에 리셋 트랜지스터(Trr), 제 1의 증폭 트랜지스터(Tra-1), 선택 트랜지스터(Trs), 제 2의 증폭 트랜지스터(Tra-2)가 이 순서로 연속하여 배치되어 있다.
제 1의 증폭 트랜지스터(Tra-1)는, 반도체 기판(41) 상부에 게이트 절연막(37)을 통하여 형성된 제 1의 증폭 게이트 전극(22a)과, 그 제 1의 증폭 게이트 전극(22a)을 끼우는 영역에 형성된 소스 영역(47), 드레인 영역(38)으로 구성된다. 제 1의 증폭 트랜지스터(Tra-1)의 소스 영역(47)은, 제 1의 증폭 게이트 전극(22a)측부터 차례로 형성된 저농도 불순물 영역(45), 고농도 불순물 영역(46)으로 구성된다. 또한, 드레인 영역(38)은, 리셋 트랜지스터(Trr)의 드레인 영역(27)을 겸하는 고농도 불순물 영역(28)으로 구성되어 있다.
제 2의 증폭 트랜지스터(Tra-2)는, 반도체 기판(41) 상부에 게이트 절연막(37)을 통하여 형성된 제 2의 증폭 게이트 전극(22b)과, 그 제 2의 증폭 게이트 전극(22b)을 끼우는 영역에 형성된 소스 영역(32), 드레인 영역(48)으로 구성된다. 제 2의 증폭 트랜지스터(Tra-2)의 소스 영역(32)은, 제 2의 증폭 게이트 전극(22b)측부터 차례로 형성된 저농도 불순물 영역(29), 고농도 불순물 영역(30)으로 구성된다. 또한, 드레인 영역(48)은 고농도 불순물 영역(57)만으로 구성되어 있다.
그리고, 제 2의 증폭 트랜지스터(Tra-2)의 소스 영역(32)을 구성하는 고농도 불순물 영역(30)은, 선택 트랜지스터(Trs)의 드레인 영역(33)을 구성하는 고농도 불순물 영역(30)을 겸하는 구성이 된다. 또한, 선택 트랜지스터(Trs)의 소스 영역(36)과 제 1의 증폭 트랜지스터(Tra-2)의 소스 영역(47)과의 사이는, STI로 이루어지는 소자 분리부(24)에 의해 전기적으로 분리되어 있다.
본 실시 형태에서는, 제 1 및 제 2의 증폭 트랜지스터(Tra-1, Tra-2)의 소스 영역(47, 32), 및 선택 트랜지스터(Trs)의 소스 영역(36) 및 드레인 영역(33)이 LDD 구조로 된다. 또한, 제 1 및 제 2의 증폭 트랜지스터(Tra-1, Tra-b)의 드레인 영역(38, 48) 및 리셋 트랜지스터(Trr)의 소스 영역(25) 및 드레인 영역(27)이 싱글 드레인 구조로 되어 있다.
도 16은, 본 실시 형태의 고체 촬상 장치의 제조 방법을 도시하는 제조 공정도이다. 본 실시 형태에서도, 각 화소 트랜지스터의 게이트 전극을 형성하기까지의 공정은, 도 5의 A와 마찬가지이기 때문에, 설명을 생략한다. 각 게이트 전극을 형성한 후, 도 16에 도시하는 바와 같이, 각 게이트 전극을 포함하는 반도체 기판(41) 상부에 소망하는 개구부(49a)를 갖는 레지스트 마스크(49)를 형성한다. 본 실시 형태에서는, 제 1 및 제 2의 증폭 트랜지스터(Tra-1, Tra-2)의 소스측의 영역, 및 선택 트랜지스터(Trs)의 소스측, 드레인측의 영역을 개구하도록 개구부(49a)를 형성한다.
도 17에, 반도체 기판(41)상에 레지스트 마스크(49)를 형성한 상태의 평면 구성도를 도시한다. 도 17에 도시하는 바와 같이, 제 1의 증폭 게이트 전극(22a)의 소스측에서의 레지스트 마스크(49)의 개구부(49a) 단부의 위치는, 제 1의 증폭 게이트 전극(22a) 상부가 된다. 마찬가지로, 제 2의 증폭 게이트 전극(22b)의 소스측에서의 레지스트 마스크(49)의 개구부(49a) 단부의 위치는 제 2의 증폭 게이트 전극(22b) 상부가 된다. 또한, 그 밖의 개구부(49a) 단부의 위치는, 화소 트랜지스터의 액티브 영역(39)을 둘러싸는 소자 분리부(24) 상부가 된다.
그리고, 이 레지스트 마스크(49)를 마스크로 하여 n형의 불순물을 저농도로 이온 주입한다. 이에 의해, 제 1의 증폭 게이트 전극(22a)의 소스측, 제 2의 증폭 게이트 전극(22b)의 소스측, 및 선택 게이트 전극(23)의 소스측 및 드레인측에 저농도 불순물 영역(45, 29, 34, 31)을 형성한다. 이때, 각각의 저농도 불순물 영역은, 각 게이트 전극을 마스크로 한 셀프얼라인으로 형성된다.
그 후, 도 5의 C, 도 5의 D와 마찬가지로 하여, 사이드 월(40), 고농도 불순물 영역(26, 28, 46, 35, 30, 57)을 형성함에 의해, 각 화소 트랜지스터가 형성된다.
본 실시 형태에서는, 증폭 트랜지스터가 화소마다 2개씩 병렬로 형성된다. 이 때문에, 증폭 게이트 전극의 게이트 면적을 그다지 축소하지 않고서, 상호 컨덕턴스(gm)의 향상을 도모할 수 있다. 또한, 2개씩 증폭 트랜지스터를 병렬로 배치하는 경우, 2개의 증폭 트랜지스터의 소스측이 근접하도록 배치함으로써, 저농도 불순물 영역을 형성하기 위한 레지스트 마스크의 개구부를 크게 형성할 수 있고, 가공이 용이해진다.
그 밖에, 제 1의 실시 형태와 같은 효과를 얻을 수 있다.
<4. 제 4의 실시 형태 : 고체 촬상 장치>
다음에, 본 개시된 제 4의 실시 형태에 관한 고체 촬상 장치에 관해 설명한다. 본 실시 형태의 고체 촬상 장치의 전체 구성은, 도 1과 마찬가지이기 때문에, 중복 설명을 생략한다. 또한, 본 실시 형태의 고체 촬상 장치는, 제 3의 실시 형태에 관한 고체 촬상 장치에서의 선택 트랜지스터가 구성되지 않는 예이다. 따라서 화소를 구성하는 등가 회로에서는, 플로팅 디퓨전부(FD)에 증폭 트랜지스터가 2개 접속되고, 또한, 각 증폭 트랜지스터의 소스가 수직 신호선(9)에 접속되고, 각 증폭 트랜지스터의 드레인이 리셋 트랜지스터의 드레인에 접속된다.
도 18에, 본 실시 형태의 단위 화소(2)의 평면 레이아웃도를 도시하고, 도 19에, 도 18의 D-D선상에 따른 단면 구성을 도시한다. 도 18 및 도 19에서는, 전송 트랜지스터의 도시를 생략하고 있다. 도 18 및 도 19에서, 도 3 및 도 4에 대응하는 부분에는 동일 부호를 붙이고, 중복 설명을 생략한다.
도 18에 도시하는 바와 같이, 본 실시 형태에서의 각 화소(2)에서는, 포토 다이오드(PD)의 한쪽의 측에 리셋 트랜지스터(Trr), 제 1의 증폭 트랜지스터(Tra-1), 제 2의 증폭 트랜지스터(Tra-2)가 이 순서로 연속하여 배치되어 있다.
본 실시 형태에서는, 제 1의 증폭 트랜지스터(Tra-1)는, 반도체 기판(41) 상부에 게이트 절연막(37)을 통하여 형성된 제 1의 증폭 게이트 전극(22a)과, 그 제 1의 증폭 게이트 전극(22a)을 끼우는 영역에 형성된 소스 영역(53), 드레인 영역(38)으로 구성된다. 제 1의 증폭 트랜지스터(Tra-1)의 소스 영역(53)은, 제 1의 증폭 게이트 전극(22a)측부터 차례로 형성된 저농도 불순물 영역(50), 고농도 불순물 영역(51)으로 구성된다. 또한, 드레인 영역(38)은, 리셋 트랜지스터(Trr)의 드레인 영역(27)을 겸하는 고농도 불순물 영역(28)으로 구성되어 있다.
제 2의 증폭 트랜지스터(Tra-2)는, 반도체 기판(41) 상부에 게이트 절연막(37)을 통하여 형성된 제 2의 증폭 게이트 전극(22b)과, 그 제 2의 증폭 게이트 전극(22b)을 끼우는 영역에 형성된 소스 영역(54), 드레인 영역(55)으로 구성된다. 제 2의 증폭 트랜지스터(Tra-2)의 소스 영역(54)은, 제 2의 증폭 게이트 전극(22b)측부터 차례로 형성된 저농도 불순물 영역(52), 고농도 불순물 영역(51)으로 구성되고, 드레인 영역(55)은 고농도 불순물 영역(61)만으로 구성되어 있다. 그리고, 제 2의 증폭 트랜지스터(Tra-2)의 소스 영역(54)을 구성하는 고농도 불순물 영역(51)은, 제 1의 증폭 트랜지스터(Tra-1)의 소스 영역(53)을 구성하는 고농도 불순물 영역(51)을 겸하는 구성이 된다.
본 실시 형태에서는, 제 1 및 제 2의 증폭 트랜지스터(Tra-1, Tra-2)의 소스 영역(53, 54)이 LDD 구조로 된다. 한편, 제 1 및 제 2의 증폭 트랜지스터(Tra-1, Tra-2)의 드레인 영역(38, 55) 및 리셋 트랜지스터(Trr)의 소스 영역(25) 및 드레인 영역(27)이 싱글 드레인 구조로 되어 있다.
도 20은, 본 실시 형태의 고체 촬상 장치의 제조 방법을 도시하는 제조 공정도이다. 본 실시 형태에서도, 각 화소 트랜지스터의 게이트 전극을 형성하기까지의 공정은, 도 5의 A와 마찬가지이기 때문에, 설명을 생략한다. 각 게이트 전극을 형성한 후, 도 20에 도시하는 바와 같이, 각 게이트 전극을 포함하는 반도체 기판(41) 상부에 소망하는 개구부(56a)를 갖는 레지스트 마스크(56)를 형성한다. 본 실시 형태에서는, 제 1 및 제 2의 증폭 트랜지스터(Tra-1, Tra-2)의 소스 영역(53, 54)을 개구하도록 개구부(56a)를 형성한다.
도 21에, 반도체 기판(41)상에 레지스트 마스크(56)를 형성한 때의 평면 구성도를 도시한다. 도 21에 도시하는 바와 같이, 제 1의 증폭 게이트 전극(22a)의 소스측에서의 레지스트 마스크(56)의 개구부(56a) 단부의 위치는, 제 1의 증폭 게이트 전극(22a) 상부가 된다. 마찬가지로, 제 2의 증폭 게이트 전극(22b)의 소스측에서의 레지스트 마스크(56)의 개구부(56a) 단부의 위치는 제 2의 증폭 게이트 전극(22b) 상부가 된다. 또한, 그 밖의 개구부(56a) 단부는, 화소 트랜지스터의 액티브 영역(39)을 둘러싸도록 형성된 소자 분리부(24) 상부에 위치하도록 형성된다.
그리고, 이 레지스트 마스크(56)를 마스크로 하여 n형의 불순물을 저농도로 이온 주입함에 의해, 제 1의 증폭 게이트 전극(22a)의 소스측, 제 2의 증폭 게이트 전극(22b)의 소스측에 저농도 불순물 영역(50, 52)을 형성한다. 이때, 제 1 및 제 2의 증폭 게이트 전극(22a, 22b)측에서는, 각 증폭 게이트 전극을 마스크로 한 셀프얼라인으로 저농도 불순물 영역(50, 52)이 형성된다.
그 후, 도 5의 C 및 도 5의 D와 마찬가지로 하여, 사이드 월(40), 고농도 불순물 영역(26, 28, 51, 61)을 형성함에 의해, 각 화소 트랜지스터가 형성된다.
본 실시 형태에서는, 증폭 트랜지스터가 화소마다 2개씩 병렬로 형성된다. 이 때문에, 증폭 게이트 전극의 게이트 면적을 그다지 축소하지 않고서, 상호 컨덕턴스(gm)의 향상을 도모할 수 있다. 또한, 2개씩 증폭 트랜지스터를 병렬로 배치하는 경우, 2개의 증폭 트랜지스터의 소스측이 근접하도록 배치함으로써, 저농도 불순물 영역을 형성하기 위한 레지스트 마스크의 개구부를 크게 형성할 수 있고, 가공이 용이해진다.
그 밖에, 제 1의 실시 형태와 같은 효과를 얻을 수 있다.
상술한 제 1 내지 제 4의 실시 형태에서는, 화소 트랜지스터로서, n채널형의 MOS 트랜지스터를 예로 설명하였지만, p채널형의 MOS 트랜지스터를 구성하는 예로 하여도 좋다. p채널형의 MOS 트랜지스터로 하는 경우에는, 본 개시에서, p형 불순물 영역과 n형 불순물 영역의 도전형을 교체한 구성으로 하면 좋다.
본 개시는, 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 장치에의 적용으로 한하지 않고, 적외선이나 X선, 또는 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 장치에도 적용 가능하다. 또한, 광의의 의미로서, 압력이나 정전용량 등, 다른 물리량의 분포를 검지하여 화상으로서 촬상하는 지문 검출 센서 등의 고체 촬상 장치(물리량 분포 검지 장치) 전반에 대해 적용 가능하다.
또한, 본 개시는, 화소부의 각 단위 화소를 행 단위로 차례로 주사하여 각 단위 화소로부터 화소 신호를 판독하는 고체 촬상 장치로 한정되는 것이 아니다. 화소 단위로 임의의 화소를 선택하여, 당해 선택 화소로부터 화소 단위로 신호를 판독하는 X-Y 어드레스형의 고체 촬상 장치에 대해서도 적용 가능하다.
또한, 고체 촬상 장치는 원칩으로서 형성된 형태라도 좋고, 화소부와, 신호 처리부 또는 광학계가 통합하여 팩키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
또한, 본 개시는, 고체 촬상 장치에의 적용으로 한정되는 것이 아니고, 촬상 장치에도 적용 가능하다. 여기서, 촬상 장치란, 디지털 스틸 카메라나 디지털 비디오 카메라 등의 카메라 시스템이나, 휴대 전화기 등의 촬상 기능을 갖는 전자 기기인 것을 말한다. 또한, 전자 기기에 탑재된 상기 모듈형상의 형태, 즉 카메라 모듈을 촬상 장치로 하는 경우도 있다.
<5. 제 5의 실시 형태 : 전자 기기>
다음에, 본 개시된 제 5의 실시 형태에 관한 전자 기기에 관해 설명한다. 도 22는, 본 개시된 제 5의 실시 형태에 관한 전자 기기(200)의 개략 구성도이다.
본 실시 형태에 관한 전자 기기(200)는, 고체 촬상 장치(1)와, 광학 렌즈(210)와, 셔터 장치(211)와, 구동 회로(212)와, 신호 처리 회로(213)를 갖는다. 본 실시 형태의 전자 기기(200)는, 고체 촬상 장치(1)로서 상술한 본 개시된 제 1의 실시 형태에서의 고체 촬상 장치(1)를 전자 기기(카메라)에 이용한 경우의 실시 형태를 나타낸다.
광학 렌즈(210)는, 피사체로부터의 상광(입사광)을 고체 촬상 장치(1)의 촬상 면상에 결상시킨다. 이에 의해 고체 촬상 장치(1) 내에 일정 기간 당해 신호 전하가 축적된다.
셔터 장치(211)는, 고체 촬상 장치(1)에의 광조사 기간 및 차광 기간을 제어한다.
구동 회로(212)는, 고체 촬상 장치(1)의 전송 동작 및 셔터 장치(211)의 셔터 동작을 제어한 구동 신호를 공급한다. 구동 회로(212)로부터 공급되는 구동 신호(타이밍 신호)에 의해, 고체 촬상 장치(1)의 신호 전송을 행한다. 신호 처리 회로(213)는, 각종의 신호 처리를 행한다. 신호 처리가 행하여진 영상 신호는, 메모리 등의 기억 매체에 기억되고, 또는 모니터에 출력된다.
본 실시 형태의 전자 기기(200)에서는, 고체 촬상 장치(1)에서의 OB 화소 영역에서의 노이즈의 저감이 도모되기 때문에, 화질의 향상이 도모된다.
고체 촬상 장치(1)를 적용할 수 있는 전자 기기(200)로서는, 카메라로 한정되는 것이 아니고, 휴대 전화기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치에 적용 가능하다. 또한, 본 실시 형태에서는, 전자 기기(200)를 구성하는 고체 촬상 장치로서, 제 1의 실시 형태에 관한 고체 촬상 장치(1)를 적용하였지만, 그 밖에, 제 2 내지 제 4의 실시 형태에 관한 고체 촬상 장치를 적용할 수도 있다.
이상, 본 개시된 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기에 관해 설명하였지만, 특허청구의 범위를 일탈하지 않는 범위에서, 여러 가지의 조합이 가능하다.
본 개시는 이하의 구성을 취할 수도 있다.
(1) 수광한 광의 광량에 응한 신호 전하를 생성하는 광전 변환부와,
상기 광전 변환부에서 생성된 신호 전하를 판독하는 복수의 화소 트랜지스터로서, 기판상에 형성된 증폭 게이트 전극과, 상기 증폭 게이트 전극의 드레인측의 기판 영역에 형성된 고농도 불순물 영역과, 그 고농도 불순물 영역보다도 낮은 불순물 농도로 구성되고, 상기 증폭 게이트 전극의 소스측의 기판 영역에 형성된 저농도 불순물 영역으로 구성되는 증폭 트랜지스터를 포함하는 화소 트랜지스터를 구비하는 고체 촬상 장치.
(2) 상기 증폭 게이트 전극의 소스측에서는, 상기 저농도 불순물 영역에 연속하는 기판 영역으로서, 상기 증폭 게이트 전극으로부터 이간한 기판 영역에, 상기 저농도 불순물 영역보다도 높은 불순물 농도로 구성되는 고농도 불순물 영역이 형성되어 있는 (1) 기재의 고체 촬상 장치.
(3) 상기 화소 트랜지스터 중, 리셋 트랜지스터는, 기판상에 형성된 리셋 게이트 전극과, 상기 리셋 게이트 전극의 소스측 및 드레인측의 기판 영역에 형성된 고농도 불순물 영역으로 구성되는 (1) 또는 (2)에 기재된 고체 촬상 장치.
(4) 상기 화소 트랜지스터 중, 선택 트랜지스터는, 기판상에 형성된 선택 게이트 전극과, 상기 선택 게이트 전극의 소스측 및 드레인측의 기판 영역에 형성된 고농도 불순물 영역과, 그 고농도 불순물 영역보다도 낮은 불순물 농도로 구성되고, 상기 선택 게이트 전극의 소스측 및 드레인측에 형성된 각각의 고농도 불순물 영역과 상기 선택 게이트 전극과의 사이의 기판 영역에 형성된 저농도 불순물 영역으로 구성된 (1) 내지 (3)의 어느 하나에 기재된 고체 촬상 장치.
(5) 상기 증폭 트랜지스터의 소스측의 고농도 불순물 영역은, 상기 선택 트랜지스터의 드레인측의 고농도 불순물 영역을 겸하는 (1) 내지 (4)의 어느 하나에 기재된 고체 촬상 장치.
(6) 상기 증폭 트랜지스터는, 화소마다 2개씩 마련되고, 2개의 증폭 트랜지스터중, 한쪽의 증폭 트랜지스터의 소스측의 고농도 불순물 영역은 상기 선택 트랜지스터의 드레인측의 고농도 불순물 영역을 겸하고, 다른쪽의 증폭 트랜지스터의 드레인측의 고농도 불순물 영역은, 상기 리셋 트랜지스터의 드레인측의 고농도 불순물 영역을 겸하는 (1) 내지 (4)의 어느 하나에 기재된 고체 촬상 장치.
(7) 상기 증폭 트랜지스터는, 화소마다 2개씩 마련되고, 2개의 증폭 트랜지스터중, 한편의 증폭 트랜지스터의 소스측의 고농도 불순물 영역은 다른쪽의 증폭 트랜지스터의 소스측의 고농도 불순물 영역을 겸하고, 다른쪽의 증폭 트랜지스터의 드레인측의 고농도 불순물 영역은, 상기 리셋 트랜지스터의 드레인측의 고농도 불순물 영역을 겸하는 (1) 내지 (4)에 기재된 고체 촬상 장치.
(8) 입사한 광의 광량에 응한 신호 전하를 생성하는 광전 변환부와, 상기 광전 변환부에서 생성된 신호 전하를 판독하는 복수의 화소 트랜지스터로 이루어지는 복수의 화소를 구비하는 고체 촬상 장치의 제조 방법에 있어서,
기판상에, 상기 복수의 화소 트랜지스터를 구성하는 게이트 전극을 형성하는 공정과,
상기 복수의 화소 트랜지스터중, 적어도, 증폭 트랜지스터를 구성하는 증폭 게이트 전극의 소스측의 기판 영역을 개구하고, 드레인측의 기판 영역을 피복하는 레지스트 마스크를 형성하는 공정과,
상기 레지스트 마스크를 통하여 상기 기판과 역도전형의 불순물을 이온 주입하여, 저농도 불순물 확산 영역을 형성하는 공정과,
상기 레지스트 마스크를 제거하고, 상기 게이트 전극의 측벽에 사이드 월을 형성하는 공정과,
상기 복수의 화소 트랜지스터를 구성하는 게이트 전극의 소스측 및 드레인측의 기판 영역에, 상기 기판과 역도전형의 불순물을 이온 주입하여, 상기 저농도 불순물 확산 영역보다도 높은 불순물 영역으로 이루어지는 고농도 불순물 영역을 형성하는 공정을 포함하는 고체 촬상 장치의 제조 방법.
(9) 상기 레지스트 마스크는, 리셋 트랜지스터의 소스측 및 드레인측을 피복하도록 형성하는 (8)에 기재된 고체 촬상 장치의 제조 방법.
(10) 상기 레지스트 마스크는, 선택 트랜지스터의 소스측 및 드레인측을 개구하도록 형성하는 (8) 또는 (9)에 기재된 고체 촬상 장치의 제조 방법.
(11) 광학 렌즈와,
수광한 광의 광량에 응한 신호 전하를 생성하는 광전 변환부와, 상기 광전 변환부에서 생성된 신호 전하를 판독하는 복수의 화소 트랜지스터로서, 기판상에 형성된 증폭 게이트 전극과, 상기 증폭 게이트 전극의 드레인측의 기판 영역에 형성된 고농도 불순물 영역과, 그 고농도 불순물 영역보다도 낮은 불순물 농도로 구성되고, 상기 증폭 게이트 전극의 소스측의 기판 영역에 형성된 저농도 불순물 영역으로 구성되는 증폭 트랜지스터를 포함하는 화소 트랜지스터를 구비하는 고체 촬상 장치로서, 상기 광학 렌즈에 집광된 광이 입사되는 고체 촬상 장치와,
상기 고체 촬상 장치로부터 출력되는 출력 신호를 처리하는 신호 처리 회로를 포함하는 전자 기기.
본 발명은 공개된 일본 특허청에 2011년 8월 24일에 출원되어 우선권 주장된 일본 특허 출원 JP2011-182429와 관계된 주제를 포함하며, 이는 참조로서 전체 내용에 포함된다.
다양한 수정, 조합, 하위 조합 및 변경은 관련 기술분야의 기술자의 설계의 요구 및 첨부된 청구항과 그 균등물 범위 내에 있는 다른 요인에 의하여 발생할 수 있음을 이해해야 한다.
1 : 고체 촬상 장치
2 : 화소
3 : 화소 영역
4 : 수직 구동 회로
5 : 칼럼 신호 처리 회로
6 : 수평 구동 회로
7 : 출력 회로
8 : 제어 회로
9 : 수직 신호선
10 : 수평 신호선
11 : 기판
20 : 전송 게이트 전극
21 : 리셋 게이트 전극
22 : 증폭 게이트 전극
22a : 제 1의 증폭 게이트 전극
22b : 제 2의 증폭 게이트 전극
23 : 선택 게이트 전극
24 : 소자 분리부
25, 32, 36, 47, 53, 54 : 소스 영역
26, 28, 30, 35, 46, 51, 57, 61 : 고농도 불순물 영역
27, 33, 48, 55, 59 : 드레인 영역
29, 31, 34, 45, 50, 52, 60 : 저농도 불순물 영역
37 : 게이트 절연막
39 : 액티브 영역
40 : 사이드 월
41 : 반도체 기판
200 : 전자 기기
210 : 광학 렌즈
211 : 셔터 장치
212 : 구동 회로
213 : 신호 처리 회로

Claims (11)

  1. 수광한 광의 광량에 응한 신호 전하를 생성하는 광전 변환부와,
    상기 광전 변환부에서 생성된 신호 전하를 판독하는 복수의 화소 트랜지스터로서, 기판상에 형성된 증폭 게이트 전극과, 상기 증폭 게이트 전극의 드레인측의 기판 영역에 형성된 고농도 불순물 영역과, 그 고농도 불순물 영역보다도 낮은 불순물 농도로 구성되고, 상기 증폭 게이트 전극의 소스측의 기판 영역에 형성된 저농도 불순물 영역으로 구성되는 증폭 트랜지스터를 포함하는 화소 트랜지스터를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제 1항에 있어서,
    상기 증폭 게이트 전극의 소스측에서는, 상기 저농도 불순물 영역에 연속하는 기판 영역으로서, 상기 증폭 게이트 전극으로부터 이간한 기판 영역에, 상기 저농도 불순물 영역보다도 높은 불순물 농도로 구성된 고농도 불순물 영역이 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  3. 제 2항에 있어서,
    상기 화소 트랜지스터 중, 리셋 트랜지스터는, 기판상에 형성된 리셋 게이트 전극과, 상기 리셋 게이트 전극의 소스측 및 드레인측의 기판 영역에 형성된 고농도 불순물 영역으로 구성되는 것을 특징으로 하는 고체 촬상 장치.
  4. 제 3항에 있어서,
    상기 화소 트랜지스터 중, 선택 트랜지스터는, 기판상에 형성된 선택 게이트 전극과, 상기 선택 게이트 전극의 소스측 및 드레인측의 기판 영역에 형성된 고농도 불순물 영역과, 그 고농도 불순물 영역보다도 낮은 불순물 농도로 구성되고, 상기 선택 게이트 전극의 소스측 및 드레인측에 형성된 각각의 고농도 불순물 영역과 상기 선택 게이트 전극과의 사이의 기판 영역에 형성된 저농도 불순물 영역으로 구성되는 것을 특징으로 하는 고체 촬상 장치.
  5. 제 4항에 있어서,
    상기 증폭 트랜지스터의 소스측의 고농도 불순물 영역은, 상기 선택 트랜지스터의 드레인측의 고농도 불순물 영역을 겸하는 것을 특징으로 하는 고체 촬상 장치.
  6. 제 5항에 있어서,
    상기 증폭 트랜지스터는, 화소마다 2개씩 마련되고, 2개의 증폭 트랜지스터 중, 한편의 증폭 트랜지스터의 소스측의 고농도 불순물 영역은 상기 선택 트랜지스터의 드레인측의 고농도 불순물 영역을 겸하고, 다른쪽의 증폭 트랜지스터의 드레인측의 고농도 불순물 영역은, 상기 리셋 트랜지스터의 드레인측의 고농도 불순물 영역을 겸하는 것을 특징으로 하는 고체 촬상 장치.
  7. 제 4항에 있어서,
    상기 증폭 트랜지스터는, 화소마다 2개씩 마련되고, 2개의 증폭 트랜지스터 중, 한쪽의 증폭 트랜지스터의 소스측의 고농도 불순물 영역은 다른쪽의 증폭 트랜지스터의 소스측의 고농도 불순물 영역을 겸하고, 다른쪽의 증폭 트랜지스터의 드레인측의 고농도 불순물 영역은, 상기 리셋 트랜지스터의 드레인측의 고농도 불순물 영역을 겸하는 것을 특징으로 하는 고체 촬상 장치.
  8. 입사한 광의 광량에 응한 신호 전하를 생성하는 광전 변환부와, 상기 광전 변환부에서 생성된 신호 전하를 판독하는 복수의 화소 트랜지스터로 이루어지는 복수의 화소를 구비하는 고체 촬상 장치의 제조 방법에 있어서,
    기판상에, 상기 복수의 화소 트랜지스터를 구성하는 게이트 전극을 형성하는 공정과,
    상기 복수의 화소 트랜지스터중, 적어도, 증폭 트랜지스터를 구성하는 증폭 게이트 전극의 소스측의 기판 영역을 개구하고, 드레인측의 기판 영역을 피복하는 레지스트 마스크를 형성하는 공정과,
    상기 레지스트 마스크를 통하여 상기 기판과 역도전형의 불순물을 이온 주입하여, 저농도 불순물 확산 영역을 형성하는 공정과,
    상기 레지스트 마스크를 제거하고, 상기 게이트 전극의 측벽에 사이드 월을 형성하는 공정과,
    상기 복수의 화소 트랜지스터를 구성하는 게이트 전극의 소스측 및 드레인측의 기판 영역에, 상기 기판과 역도전형의 불순물을 이온 주입하여, 상기 저농도 불순물 확산 영역보다도 높은 불순물 영역으로 이루어지는 고농도 불순물 영역을 형성하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  9. 제 8항에 있어서,
    상기 레지스트 마스크는, 리셋 트랜지스터의 소스측 및 드레인측을 피복하도록 형성하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  10. 제 9항에 있어서,
    상기 레지스트 마스크는, 선택 트랜지스터의 소스측 및 드레인측을 개구하도록 형성하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  11. 광학 렌즈와,
    수광한 광의 광량에 응한 신호 전하를 생성하는 광전 변환부와, 상기 광전 변환부에서 생성된 신호 전하를 판독하는 복수의 화소 트랜지스터로서, 기판상에 형성된 증폭 게이트 전극과, 상기 증폭 게이트 전극의 드레인측의 기판 영역에 형성된 고농도 불순물 영역과, 그 고농도 불순물 영역보다도 낮은 불순물 농도로 구성되고, 상기 증폭 게이트 전극의 소스측의 기판 영역에 형성된 저농도 불순물 영역으로 구성되는 증폭 트랜지스터를 포함하는 화소 트랜지스터를 구비하는 고체 촬상 장치로서, 상기 광학 렌즈에 집광된 광이 입사되는 고체 촬상 장치와,
    상기 고체 촬상 장치로부터 출력되는 출력 신호를 처리하는 신호 처리 회로를 포함하는 것을 특징으로 하는 전자 기기.
KR1020120086631A 2011-08-24 2012-08-08 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기 KR20130023075A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011182429A JP2013045878A (ja) 2011-08-24 2011-08-24 固体撮像装置、固体撮像装置の製造方法、電子機器
JPJP-P-2011-182429 2011-08-24

Publications (1)

Publication Number Publication Date
KR20130023075A true KR20130023075A (ko) 2013-03-07

Family

ID=47743217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120086631A KR20130023075A (ko) 2011-08-24 2012-08-08 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기

Country Status (5)

Country Link
US (1) US20130050552A1 (ko)
JP (1) JP2013045878A (ko)
KR (1) KR20130023075A (ko)
CN (1) CN102956658A (ko)
TW (1) TW201310628A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10212376B2 (en) 2014-06-16 2019-02-19 Sony Corporation Solid-state imaging device and electronic apparatus
KR20190043620A (ko) * 2016-10-07 2019-04-26 고쿠리츠다이가쿠호진 도호쿠다이가쿠 광 센서 및 그 신호 판독 방법 그리고 고체 촬상 장치 및 그 신호 판독 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101769969B1 (ko) * 2010-06-14 2017-08-21 삼성전자주식회사 광 블랙 영역 및 활성 화소 영역 사이의 차광 패턴을 갖는 이미지 센서
JP6230395B2 (ja) * 2013-12-06 2017-11-15 キヤノン株式会社 撮像装置およびその駆動方法
CN111952325A (zh) 2014-07-25 2020-11-17 株式会社半导体能源研究所 成像装置
JP6991704B2 (ja) * 2016-10-26 2022-01-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその制御方法、並びに電子機器
WO2018190166A1 (en) 2017-04-11 2018-10-18 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
TWI826491B (zh) 2018-07-30 2023-12-21 日商索尼半導體解決方案公司 固體攝像裝置及電子機器
US20230029874A1 (en) * 2021-07-28 2023-02-02 Magvision Semiconductor (Beijing) Inc. Image sensor pixel with deep trench isolation structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100436067B1 (ko) * 2001-11-16 2004-06-12 주식회사 하이닉스반도체 이미지센서 및 그 제조 방법
JP2006165290A (ja) * 2004-12-08 2006-06-22 Sony Corp 固体撮像装置
JP5347283B2 (ja) * 2008-03-05 2013-11-20 ソニー株式会社 固体撮像装置およびその製造方法
JP5493382B2 (ja) * 2008-08-01 2014-05-14 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5267497B2 (ja) * 2010-04-05 2013-08-21 ソニー株式会社 固体撮像装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10212376B2 (en) 2014-06-16 2019-02-19 Sony Corporation Solid-state imaging device and electronic apparatus
US10491848B2 (en) 2014-06-16 2019-11-26 Sony Corporation Solid-state imaging device and electronic apparatus
US11012651B2 (en) 2014-06-16 2021-05-18 Sony Corporation Solid-state imaging device and electronic apparatus
KR20190043620A (ko) * 2016-10-07 2019-04-26 고쿠리츠다이가쿠호진 도호쿠다이가쿠 광 센서 및 그 신호 판독 방법 그리고 고체 촬상 장치 및 그 신호 판독 방법

Also Published As

Publication number Publication date
JP2013045878A (ja) 2013-03-04
US20130050552A1 (en) 2013-02-28
CN102956658A (zh) 2013-03-06
TW201310628A (zh) 2013-03-01

Similar Documents

Publication Publication Date Title
US20210335875A1 (en) Solid-state imaging element, manufacturing method, and electronic device
JP4350768B2 (ja) 光電変換装置及び撮像装置
JP5365144B2 (ja) 固体撮像装置とその製造方法、及び電子機器
US7884401B2 (en) CMOS image sensor and manufacturing method thereof
JP5564874B2 (ja) 固体撮像装置、及び電子機器
KR101429280B1 (ko) 고체 촬상 장치 및 전자 기기
US10154222B2 (en) Optical sensor, signal reading method therefor, solid-state imaging device, and signal reading method therefor
KR101765913B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
KR20130023075A (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
JP5539104B2 (ja) 光電変換装置およびそれを用いた撮像システム
US10332928B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP5451098B2 (ja) 半導体装置の製造方法
WO2014002361A1 (ja) 固体撮像装置及びその製造方法
JP5723094B2 (ja) 固体撮像装置およびカメラ
US9966399B2 (en) Pixel having a plurality of pinned photodiodes
JP2009016810A (ja) 半導体装置及びその製造方法
JP2010206172A (ja) 撮像装置およびカメラ
JP6123866B2 (ja) 固体撮像装置、及び電子機器
JP2013045879A (ja) 半導体装置、半導体装置の製造方法、固体撮像装置、固体撮像装置の製造方法、電子機器
JP2014011253A (ja) 固体撮像装置および電子機器
JP2008091840A (ja) 固体撮像装置及び電子機器
JP5842903B2 (ja) 固体撮像装置、及び電子機器
JP2008108916A (ja) 固体撮像装置及び電子機器
US20070153108A1 (en) Solid-state image sensor
EP3082165B1 (en) A pixel having a plurality of pinned photodiodes

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid