JP5723094B2 - 固体撮像装置およびカメラ - Google Patents

Description

本発明は、複数の画素を有する固体撮像装置、および、それを備えるカメラに関する。

複数の画素を有する固体撮像装置において、画素で光電変換によって発生した電荷の一部が隣接画素へ混入し、隣接画素の信号に影響を与えることがある。特に、カラー用の固体撮像装置では、画素配列としてベイヤー配列が採用されるケースが多く、ベイヤー配列の場合、隣り合う画素同士は異なる色の信号を出力する。よって、カラー用の固体撮像装置において、電荷が隣接画素へ漏れ出す現象は、混色と呼ばれる。混色を低減するために、隣接する画素の間の境界に位置する素子分離領域の下に、信号電荷に対してポテンシャルバリアとなる不純物領域を形成した構造が知られている（特許文献１）。

特開２００３−２５８２３２号公報

画素が浮遊拡散領域（フローティングディフュージョン）を有するＣＭＯＳ型固体撮像装置では、画素の縮小にともなって、隣接する画素を相互に分離する絶縁体からなる素子分離領域の幅が縮小しうる。素子分離領域の幅が縮小すると、その素子分離領域の下にポテンシャルバリアを形成する不純物領域の幅も縮小し、混色の防止効果が低下する。

充分なポテンシャルバリアを形成するために、不純物領域の幅を素子分離領域の幅よりも大きくすると、素子分離領域に隣接するフォトダイオードの空乏層が圧迫されて、実効的な面積が小さくなり、飽和出力の低下を引き起こす。また、不純物領域の幅を広げずに不純物濃度を高めることでポテンシャルバリアの効果を高める場合にも、不純物の横方向の拡がりによって隣接するフォトダイオードの空乏層の拡がりが阻害され、実効的な面積の低下を引き起こす。

本発明は、上記の課題認識を契機としてなされたものであり、素子分離領域の幅の縮小に有利な構造を有する固体撮像装置を提供することを目的とする。

本発明の１つの側面は、半導体基板に形成された複数の画素を有する固体撮像装置に係り、各画素は、第１導電型の電荷蓄積領域を有する光電変換素子と、第１導電型の浮遊拡散領域と、前記電荷蓄積領域に蓄積された電荷を前記浮遊拡散領域に転送する転送トランジスタとを含み、前記固体撮像装置は、隣接する画素である第１画素および第２画素を相互に分離するように配置された絶縁体からなる素子分離領域と、前記第１画素および前記第２画素を相互に分離するように前記半導体基板の内部に配置された第２導電型の不純物拡散領域とを含み、前記不純物拡散領域は、前記第１画素の前記浮遊拡散領域の下方に位置し、直線に沿って前記第１画素の前記光電変換素子、前記第１画素の前記転送トランジスタのゲート電極、前記第１画素の前記浮遊拡散領域、前記素子分離領域、前記第２画素の前記光電変換素子、前記第２画素の前記転送トランジスタのゲート電極が順に配置されていて、前記第１画素の前記浮遊拡散領域の前記直線に沿った幅の中に前記不純物拡散領域の不純物濃度のピーク位置が存在し、かつ、前記不純物拡散領域の前記第２画素の側の端部が前記素子分離領域の前記第２画素の側の端部よりも前記第１画素の側に位置する。

本発明によれば、素子分離領域の幅の縮小に有利な構造を有する固体撮像装置が提供される。

実施形態の固体撮像装置における２画素分のフォトダイオード、転送トランジスタおよびフローティングディフュージョンの配置を示すレイアウト図である。 第１実施形態の固体撮像装置における画素の構造を示す断面図である。 第１実施形態の固体撮像装置の製造方法を示す断面図である。 第１実施形態の固体撮像装置の製造方法を示す断面図である。 第２実施形態の固体撮像装置における画素の構造を示す断面図である。 第１実施形態の固体撮像装置の製造方法を示す断面図である。 本発明の実施形態の固体撮像装置の構成を示すブロック図である。 画素アレイを構成する各画素の構成例を示す回路図である。 画素アレイを構成する各画素の構成例を示す回路図である。 本発明の実施形態のカメラの概略構成を示す図である。

図７を参照しながら本発明の実施形態の固体撮像装置２００の構成を説明する。固体撮像装置２００は、半導体基板に形成され、例えば、ＭＯＳ型イメージセンサ、ＣＭＯＳセンサなどと呼ばれうる。固体撮像装置２００は、複数の行および複数の列が構成されるように画素が２次元配列された画素アレイ２１０を含む。固体撮像装置２００はまた、画素アレイ２１０における行を選択する行選択回路２４０と、画素アレイ２１０における列を選択する列選択回路２３０と、画素アレイ２１０における列選択回路２３０によって選択された列の信号を読み出す読出回路２２０とを含みうる。行選択回路２４０および列選択回路２３０は、例えば、シフトレジスタを含みうるが、行および列をそれぞれランダムアクセスすることができるように構成されてもよい。

図８および図９は、画素アレイ２１０を構成する各画素の構成例を示す回路図である。各画素は、半導体基板に形成される。図８（ａ）、図８（ｂ）は、光電変換によって生じうる電子および正孔のうち電子を信号として読み出すように構成された画素の例である。図９（ａ）、図９（ｂ）は、光電変換によって生じうる電子および正孔のうち正孔を信号として読み出すように構成された画素の例である。図８（ａ）、図９（ａ）は、行を選択するための選択トランジスタＳＴを有する画素の例である。図８（ｂ）、図９（ｂ）は、浮遊拡散領域（フローティングディフュージョン）ＦＤのリセット電位を制御することによって行を選択する構成を有する画素の例である。

図８（ａ）に示された構成例では、各画素は、光電変換素子としてのフォトダイオードＰＤと、転送トランジスタＴＴと、増幅トランジスタＡＴと、リセットトランジスタＲＴと、選択トランジスタＳＴとを含む。転送トランジスタＴＴ、増幅トランジスタＡＴ、リセットトランジスタＲＴ、選択トランジスタＳＴは、ＮＭＯＳトランジスタである。この構成例では、フォトダイードＰＤは、アノードが接地され、カソードが転送トランジスタＴＴに接続されている。フォトダイードＰＤは、第１導電型（この構成例ではｎ型）の電荷蓄積領域を有する。浮遊拡散領域ＦＤは、リセットトランジスタＲＴのゲートにリセットパルスＲＥＳが印加されることによって所定電圧（例えば、電源電圧ＶＤＤ）にリセットされる。電荷蓄積領域に蓄積された電荷（この構成例では電子）は、転送トランジスタＴＴのゲートに転送パルスＴｘが印加されることによって浮遊拡散領域ＦＤに転送される。浮遊拡散領域ＦＤの電圧は、転送されてきた電荷の量に応じて変化する。増幅トランジスタＡＴは、選択トランジスタＳＴのゲートに選択パルスＲＳが印加されて選択トランジスタＳＴがオン状態になると、浮遊拡散領域ＦＤの電圧を増幅して垂直信号線ＶＳＬに出力する。転送パルスＴＸ、リセットパルスＲＥＳは、選択パルスＲＳは、行選択回路２４０が発生する。

図８（ｂ）に示す構成例は、図８（ａ）に示す構成例から行選択トランジスタＳＴが取り除かれた構成を有する。図８（ｂ）に示す構成例では、リセットトランジスタＲＴのドレインの電圧ＶＦＤＣが第１電圧に設定された状態でリセットトランジスタＲＥＳにリセットパルスＲＥＳが印加されると、画素が選択状態になる。また、リセットトランジスタＲＴのドレインの電圧ＶＦＤＣが第２電圧に設定された状態でリセットトランジスタＲＥＳにリセットパルスＲＥＳが印加されると、画素が非選択状態になる。第１電圧は、増幅トランジスタＡＴをオン状態にする電圧であり、第２電圧は、増幅トランジスタＡＴをオフ状態にする電圧である。

図９（ａ）に示された構成例では、転送トランジスタＴＴ、増幅トランジスタＡＴ、リセットトランジスタＲＴ、選択トランジスタＳＴは、ＰＭＯＳトランジスタである。この構成例では、フォトダイードＰＤは、カソードに正の所定電圧（例えば、電源電圧ＶＤＤ）が印加され、アノードが転送トランジスタＴＴに接続されている。フォトダイードＰＤは、第１導電型（この構成例ではｐ型）の電荷蓄積領域を有する。浮遊拡散領域ＦＤは、リセットトランジスタＲＴのゲートにリセットパルスＲＥＳが印加されることによって所定電圧（例えば、接地電圧）にリセットされる。電荷蓄積領域に蓄積された電荷（この構成例では正孔）は、転送トランジスタＴＴのゲートに転送パルスＴｘが印加されることによって浮遊拡散領域ＦＤに転送される。他の動作は、図８（ａ）に示す構成例における動作と同様である。図９（ｂ）に示す構成例は、図９（ａ）に示す構成例から行選択トランジスタＳＴが取り除かれた構成を有する。動作は、図８（ｂ）に示す構成例における動作と同様である。

上記のように、各画素は、ある導電型の電荷蓄積領域を有する光電変換素子としてのフォトダイオードＰＤと、当該導電型と同一の導電型の浮遊拡散領域ＦＤと、フォトダイードＰＤで発生した電荷を浮遊拡散領域ＦＤに転送する転送トランジスタＴＴとを含む。なお、本発明は、図８（ａ）、（ｂ）および図９（ａ）、（ｂ）に例示される画素に限定されず、種々の画素に適用されうる。

図１〜図４を参照しながら本発明の第１実施形態の画素の構成を説明する。図１は、固体撮像装置２００における２画素分のフォトダイオード、転送トランジスタおよび浮遊拡散領域（フローティングディフュージョン）の配置を示すレイアウト図である。図２は、図１の直線３０５で半導体基板ＳＢを切断した断面を示している。以下では、説明を単純化するために、第１導電型をｎ型、第２導電型をｐ型として説明するが、第１導電型をｐ型、第２導電型をｎ型としてもよい。フォトダイオードＰＤは、第１導電型（ｎ型）の電荷蓄積領域１０８と、電荷蓄積領域１０８を取り囲む第１導電型の不純物領域１００と、電荷蓄積領域１０８の下方に不純物領域１００を介して配置された第２導電型（ｐ型）の埋め込み層１０２とを含みうる。固体撮像装置２００は、隣接する画素を相互に分離するように半導体基板ＳＢに配置された絶縁体（シリコン酸化物）からなる素子分離領域１０１と、素子分離領域１０１によって取り囲まれた活性領域３０２とを含む。固体撮像装置２００は、隣接する画素を相互に分離するように半導体基板ＳＢの内部に配置された第２導電型（ｐ型）の不純物拡散領域３０４を含む。不純物拡散領域３０４によって隣接する画素を相互に分離するポテンシャルバリアが形成される。半導体基板ＳＢの表面の上には、ゲート酸化膜（不図示）を介して転送トランジスタＴＴのゲート電極１０６が配置されている。

１つの画素に属する光電変換素子ＰＤ、転送トランジスタＴＴのゲート電極１０６、浮遊拡散領域ＦＤを通る直線３０５を考える。直線３０５に沿った当該画素に属する浮遊拡散領域ＦＤの幅の中に、当該画素に属する不純物拡散領域３０４の少なくとも１つの領域の不純物濃度５０のピーク位置ＰＰが存在する。画素に属する構成とは、等しい活性領域３０２に含まれる構成を示す。図１および図２において、２０１は転送トランジスタＴＴのゲート電極１０６のゲート長、２０２は素子分離領域１０１の幅、２０３は素子分離領域１０１の外延と転送トランジスタＴＴのゲート電極１０６の外延との間隔である。第２導電型の不純物拡散領域３０４は、互いに深さが異なる複数の領域（不純物拡散領域）１０３、１０４、１０５を積層した構造を有する。当該複数の領域１０３、１０４、１０５のうち最も深い位置に存在する領域１０３は、埋め込み層１０２に接していている。このような構成によって、埋め込み層１０２に接続されたポテンシャルバリアが形成され、混色が低減される。

この実施形態では、ポテンシャルバリアの形成用の不純物拡散領域が素子分離領域の直下に配置された構成に比べて、図２に例示されるように、電荷蓄積領域１０８の中心をそれを挟んで隣接する２つの不純物拡散領域３０４の中間位置に近づけることができる。よって、第１実施形態によれば、電荷蓄積領域１０８の中心を挟んで隣接する不純物拡散領域３０４は、電荷蓄積領域１０８の空乏層の広がりが圧迫しにくい。したがって、電荷蓄積領域１０８に蓄積することができる電荷数を増大させることができ、これにより固体撮像装置２００の飽和出力を向上させることができる。このような効果は、特に画素寸法が縮小された場合に有利である。

図３および図４を参照しながら固体撮像装置２００の製造方法を説明する。図３（ａ）に示される工程では、第１導電型の不純物領域１００を有する半導体基板ＳＢに、素子分離領域１０１と、素子分離領域１０１の底部および側部を覆うような第２導電型（ｐ型）の不純物拡散領域２０４と、第２導電型の埋め込み層１０２を形成する。

図３（ｂ）に示される工程では、半導体基板ＳＢ上にレジストパターン１０９を形成し、レジストパターン１０９の開口部を通して半導体基板ＳＢに第２導電型のイオンを注入する。これにより、第２導電型の不純物拡散領域３０４の一部を構成する領域１０３が形成される。イオン注入は、チルト角（半導体基板の法線からの傾き角度）＝０度でなされる。また、イオン注入は、例えば、イオン種＝ボロン、注入エネルギー＝１．８ＭｅＶ、ドーズ量＝１．７×１０^１１（ｃｍ^−２）の条件でなされうる。

次いで、図３（ｃ）に示される工程では、レジストパターン１０９の開口部を通して半導体基板ＳＢに第２導電型のイオンを注入することにより、第２導電型の不純物拡散領域３０４の一部を構成する領域１０４を形成する。イオン注入は、チルト角＝０度でなされる。また、イオン注入は、イオン種＝ボロン、注入エネルギー＝７５０ｋｅＶ、ドーズ量＝３．５×１０^１１（ｃｍ^−２）の条件でなされうる。次いで、図３（ｄ）に示される工程では、レジストパターン１０９の開口部を通して半導体基板ＳＢに第２導電型のイオンを注入することにより、第２導電型の不純物拡散領域３０４の一部を構成する領域１０５を形成する。イオン注入は、チルト角＝０度でなされる。また、イオン注入は、イオン種＝ボロン、注入エネルギー＝４５０ｋｅＶ、ドーズ量＝１．０×１０^１２（ｃｍ^−２）の条件でなされうる。以上のイオン注入が終了すると、レジストパターン１０９が除去される。

次いで、図４（ａ）に示される工程では、ゲート絶縁膜（不図示）を形成した後に転送トランジスタＴＴのゲート電極１０６を形成する。この際に、典型的には、他のトランジスタ（例えば、リセットトランジスタＲＴ、選択トランジスタＳＴ）のゲート絶縁膜およびゲート電極も形成される。

次いで、図４（ｂ）に示される工程では、半導体基板ＳＢの上にレジストパターン１０７を形成し、レジストパターン１０７の開口部を通して半導体基板ＳＢに第１導電型のイオンを注入することにより、第１導電型の電荷蓄積領域１０８を形成する。その後、レジストパターン１０７が除去される。

次いで、図４（ｃ）に示される工程では、半導体基板ＳＢの上にレジストパターン１１１を形成し、レジストパターン１１１の開口部を通して半導体基板ＳＢに第１導電型のイオンを注入することにより、第１導電型の浮遊拡散領域ＦＤを形成する。この際に、典型的には、第１導電型の他のトランジスタ（例えば、リセットトランジスタＲＴ、選択トランジスタＳＴ）のソースおよびドレインも形成される。その後、レジストパターン１１１が除去され、図２に示されるような構造が得られる。

以下、図５および図６を参照しながら本発明の第２実施形態を説明する。第２実施形態は、隣接する画素を相互に分離するように半導体基板ＳＢの内部に配置された第２導電型（ｐ型）の不純物拡散領域３０４の構造が第１実施形態と異なる。第２実施形態として言及しない事項に関しては第１実施形態に従いうる。第２実施形態では、素子分離領域１０１で取り囲まれた活性領域３０２に属する不純物拡散領域３０４（複数の領域１０３〜１０５）及び電荷蓄積領域１０８に注目したときに、複数の領域１０３〜１０５のうち深い位置に存在する領域ほど電荷蓄積領域１０８に近い。この構造を以下では階段構造と呼ぶ。複数の領域１０３、１０４、１０５のうち少なくとも最も深い位置の領域１０３は、半導体基板ＳＢに対してその法線から傾いた角度でイオンを注入することによって形成されうる。例えば、複数の領域１０３、１０４、１０５のうち最も浅い位置（半導体基板ＳＢの表面側）に位置する領域１０５を除く領域、即ち領域１０４、１０５は、半導体基板ＳＢに対してその法線から傾いた角度でイオンを注入することによって形成されうる。

素子分離領域１０１の幅は、典型的には、転送トランジスタＴＴのゲート電極１０６のゲート長より小さい。複数の領域１０３、１０４、１０５の上記のような階段構造は、電荷蓄積領域１０８の中心をそれを挟んで隣接する不純物拡散領域３０４の中間位置に近づけるために効果的である。これにより、高い加速エネルギーでイオン注入によって形成される深い不純物拡散領域が横方向に拡がった場合においても、該不純物拡散領域がフォトダイオードＰＤの実効的な面積を圧迫してしまうことを防止することができる。よって、飽和出力の向上させるとともに混色を防止することができる。

図６（ａ）に示される工程では、第１導電型の不純物領域１００を有する半導体基板ＳＢに、素子分離領域１０１と、素子分離領域１０１の底部および側部を覆うような第２導電型（ｐ型）の不純物拡散領域２０４と、第２導電型の埋め込み層１０２を形成する。更に、半導体基板ＳＢの上にレジストパターン１０９を形成し、レジストパターン１０９の開口部を通して半導体基板ＳＢに第２導電型のイオンを注入することにより、第２導電型の不純物拡散領域３０４の一部を構成する領域１０３を形成する。イオン注入は、チルト角（半導体基板の法線からの傾き角度）＝１５度でなされる。また、イオン注入は、例えば、イオン種＝ボロン、注入エネルギー＝１．８ＭｅＶ、ドーズ量＝１．７×１０^１１（ｃｍ^−２）の条件でなされうる。

次いで、図６（ｂ）に示される工程では、レジストパターン１０９の開口部を通して半導体基板ＳＢに第２導電型のイオンを注入することにより、第２導電型の不純物拡散領域３０４の一部を構成する領域１０４を形成する。イオン注入は、チルト角＝１５度でなされる。また、イオン注入は、イオン種＝ボロン、注入エネルギー＝７５０ｋｅＶ、ドーズ量＝３．５×１０^１１（ｃｍ^−２）の条件でなされうる。次いで、図６（ｃ）に示される工程では、レジストパターン１０９の開口部を通して半導体基板ＳＢに第２導電型のイオンを注入することにより、第２導電型の不純物拡散領域３０４の一部を構成する領域１０５を形成する。イオン注入は、チルト角＝０度でなされる。また、イオン注入は、イオン種＝ボロン、注入エネルギー＝４５０ｋｅＶ、ドーズ量＝１．０×１０^１２（ｃｍ^−２）の条件でなされうる。以上のイオン注入が終了すると、レジストパターン１０９が除去される。不純物拡散領域３０４を構成する各領域１０３、１０４、１０５を形成する際のそれぞれのチルト角は、要求されるデバイス構造に応じて変更することができる。

図１０は、本発明の実施形態のカメラの概略構成を示す図である。なお、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラ４００は、上記の固体撮像装置２００に代表される固体撮像装置１００４を備える。被写体の光学像は、レンズ１００２によって固体撮像装置１００４の撮像面に結像する。レンズ１００２の外側には、レンズ１００２のプロテクト機能とメインスイッチを兼ねるバリア１００１が設けられうる。レンズ１００２には、それから出射される光の光量を調節するための絞り１００３が設けられうる。固体撮像装置１００４から出力される撮像信号は、撮像信号処理回路１００５によって各種の補正、クランプ等の処理が施される。撮像信号処理回路１００５から出力される撮像信号は、Ａ／Ｄ変換器１００６でアナログ−ディジタル変換される。Ａ／Ｄ変換器１００６から出力される画像データは、信号処理部１００７によって補正、データ圧縮などの信号処理がなされる。固体撮像装置１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６及び信号処理部１００７は、タイミング発生部１００８が発生するタイミング信号にしたがって動作する。

ブロック１００５〜１００８は、固体撮像装置１００４と同一チップ上に形成されてもよい。カメラ４００の各ブロックは、全体制御・演算部１００９によって制御される。カメラ４００は、その他、画像データを一時的に記憶するためのメモリ部１０１０、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部１０１１を備える。記録媒体１０１２は、半導体メモリ等を含んで構成され、着脱が可能である。カメラ４００は、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部１０１３を備えてもよい。

次に、図１０に示すカメラ４００の動作について説明する。バリア１００１のオープンに応じて、メイン電源、コントロール系の電源、Ａ／Ｄ変換器１００６等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御・演算部１００９が絞り１００３を開放にする。固体撮像装置１００４から出力された信号は、撮像信号処理回路１００５をスルーしてＡ／Ｄ変換器１００６へ提供される。Ａ／Ｄ変換器１００６は、その信号をＡ／Ｄ変換して信号処理部１００７に出力する。信号処理部１００７は、そのデータを処理して全体制御・演算部１００９に提供し、全体制御・演算部１００９において露出量を決定する演算を行う。全体制御・演算部１００９は、決定した露出量に基づいて絞りを制御する。

次に、全体制御・演算部１００９は、固体撮像装置１００４から出力され信号処理部１００７で処理された信号にから高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ１００２を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ１００２を駆動し、距離を演算する。

そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像装置１００４から出力された撮像信号は、撮像信号処理回路１００５において補正等がされ、Ａ／Ｄ変換器１００６でＡ／Ｄ変換され、信号処理部１００７で処理される。信号処理部１００７で処理された画像データは、全体制御・演算部１００９によりメモリ部１０１０に蓄積される。

その後、メモリ部１０１０に蓄積された画像データは、全体制御・演算部１００９の制御により記録媒体制御Ｉ／Ｆ部を介して記録媒体１０１２に記録される。また、画像データは、外部Ｉ／Ｆ部１０１３を通してコンピュータ等に提供されて処理されうる。

Claims (7)

1. 半導体基板に形成された複数の画素を有する固体撮像装置であって、
   各画素が、第１導電型の電荷蓄積領域を有する光電変換素子と、第１導電型の浮遊拡散領域と、前記電荷蓄積領域に蓄積された電荷を前記浮遊拡散領域に転送する転送トランジスタとを含み、
   前記固体撮像装置は、
   隣接する画素である第１画素および第２画素を相互に分離するように配置された絶縁体からなる素子分離領域と、
   前記第１画素および前記第２画素を相互に分離するように前記半導体基板の内部に配置された第２導電型の不純物拡散領域とを含み、
   前記不純物拡散領域は、前記第１画素の前記浮遊拡散領域の下方に位置し、
   直線に沿って前記第１画素の前記光電変換素子、前記第１画素の前記転送トランジスタのゲート電極、前記第１画素の前記浮遊拡散領域、前記素子分離領域、前記第２画素の前記光電変換素子、前記第２画素の前記転送トランジスタのゲート電極が順に配置されていて、前記第１画素の前記浮遊拡散領域の前記直線に沿った幅の中に前記不純物拡散領域の不純物濃度のピーク位置が存在し、かつ、前記不純物拡散領域の前記第２画素の側の端部が前記素子分離領域の前記第２画素の側の端部よりも前記第１画素の側に位置する、
   ことを特徴とする固体撮像装置。
2. 前記不純物拡散領域は、互いに深さが異なる複数の領域を積層した構造を有する、
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記素子分離領域で取り囲まれた活性領域に属する前記複数の領域および前記電荷蓄積領域に注目したときに、前記複数の領域のうち深い位置に存在する領域ほど前記電荷蓄積領域に近い、
   ことを特徴とする請求項２に記載の固体撮像装置。
4. 前記複数の領域のうち少なくとも最も深い位置の領域は、前記半導体基板に対してその法線から傾いた角度でイオンを注入することによって形成されている、
   ことを特徴とする請求項２又は３に記載の固体撮像装置。
5. 第１導電型の前記電荷蓄積領域の下方に第２導電型の埋め込み層を更に備えることを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
6. 第１導電型の前記電荷蓄積領域の下方に第２導電型の埋め込み層を更に備え、
   前記複数の領域のうち最も深い位置に存在する領域が前記埋め込み層に接している、
   ことを特徴とする請求項２乃至４のいずれか１項に記載の固体撮像装置。
7. 請求項１乃至６のいずれか１項に記載の固体撮像装置と、
   前記固体撮像装置によって得られた信号を処理する信号処理部と、
   を備えることを特徴とするカメラ。

Images