KR102414038B1 - 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법 - Google Patents

수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법 Download PDF

Info

Publication number
KR102414038B1
KR102414038B1 KR1020150130812A KR20150130812A KR102414038B1 KR 102414038 B1 KR102414038 B1 KR 102414038B1 KR 1020150130812 A KR1020150130812 A KR 1020150130812A KR 20150130812 A KR20150130812 A KR 20150130812A KR 102414038 B1 KR102414038 B1 KR 102414038B1
Authority
KR
South Korea
Prior art keywords
layer
abandoned
gate
impurity region
registration fee
Prior art date
Application number
KR1020150130812A
Other languages
English (en)
Other versions
KR20170033465A (ko
Inventor
유경동
이경인
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150130812A priority Critical patent/KR102414038B1/ko
Priority to TW105105977A priority patent/TWI682527B/zh
Priority to US15/060,160 priority patent/US9520427B1/en
Priority to CN201610335191.6A priority patent/CN106549027B/zh
Publication of KR20170033465A publication Critical patent/KR20170033465A/ko
Application granted granted Critical
Publication of KR102414038B1 publication Critical patent/KR102414038B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Abstract

본 기술은 성능이 향상된 이미지 센서를 제공한다. 실시예에 따른 이미지 센서는 기판에 형성된 광전변환소자; 상기 광전변환소자 상에 형성되고 자신을 관통하는 하나 이상의 관통홀을 갖는 전송 게이트; 상기 전송 게이트 상에 형성된 플로팅디퓨전층; 상기 하나 이상의 관통홀 각각에 갭필되고 상기 전송 게이트에 응답하여 상기 광전변환소자와 상기 플로팅디퓨전층 사이를 전기적으로 연결하는 채널 구조물; 및 상기 플로팅디퓨전층 상에 형성된 캐패시터를 포함할 수 있다.

Description

수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법{IMAGE SENSOR INCLUDING VERTICAL TRANSFER GATE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 장치 제조 기술에 관한 것으로, 보다 구체적으로는 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법에 관한 것이다.
이미지 센서(image sensor)는 광학 영상을 전기 신호로 변환시키는 소자이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로보트 등 다양한 분야에서 집적도 및 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
본 발명의 실시예들은 성능이 향상된 이미지 센서 및 그 제조방법을 제공한다.
본 발명의 실시예에 따른 이미지 센서는 기판에 형성된 광전변환소자; 상기 광전변환소자 상에 형성되고 자신을 관통하는 하나 이상의 관통홀을 갖는 전송 게이트; 상기 전송 게이트 상에 형성된 플로팅디퓨전층; 상기 하나 이상의 관통홀 각각에 갭필되고 상기 전송 게이트에 응답하여 상기 광전변환소자와 상기 플로팅디퓨전층 사이를 전기적으로 연결하는 채널 구조물; 및 상기 플로팅디퓨전층 상에 형성된 캐패시터를 포함할 수 있다.
또한, 상기 기판 상에 형성되어 상기 전송 게이트, 상기 플로팅디퓨전층 및 상기 캐패시터를 덮는 층간절연막; 상기 층간절연막 상에 형성된 로직회로층; 및 상기 층간절연막을 관통하여 상기 전송 게이트, 상기 플로팅디퓨전층 및 상기 캐패시터 각각과 상기 로직회로층을 전기적으로 연결하는 콘택들을 더 포함할 수 있다.
또한, 상기 전송 게이트와 대향하고, 상기 광전변환소자로 입사광이 유입되는 입사면 상에 형성된 컬러필터층; 및 상기 컬러필터층 상에 형성된 집광부재를 더 포함할 수 있다.
상기 광전변환소자는, 상기 기판에 형성된 제2불순물영역; 및 상기 제2불순물영역과 상보적인 도전형을 갖고, 상기 제2불순물영역을 둘러싸는 형태를 갖도록 상기 기판에 형성된 제1불순물영역을 포함하고, 상기 제2불순물영역 일부가 상기 제1불순물영역을 관통하여 상기 채널 구조물에 접하는 형태를 가질 수 있다. 상기 광전변환소자는, 상기 기판에 형성되어 상기 제1불순물영역과 동일한 도전형을 갖고, 상기 채널 구조물과 상기 제2불순물영역 사이에 게재된 제3불순물영역을 더 포함할 수 있다. 상기 전송 게이트와 접하는 제1불순물영역의 두께보다 상기 제3불순물영역의 두께가 더 얇을 수 있다. 상기 제2불순물영역은 전하이동방향을 따라 점차 불순물 도핑농도가 증가하는 프로파일을 가질 수 있다. 상기 전송 게이트는 게이트전극 및 상기 게이트전극을 밀봉하도록 상기 게이트전극 전면에 형성된 게이트절연막을 포함할 수 있다. 상기 게이트절연막은, 상기 게이트전극과 상기 광전변환소자 사이에 형성된 제1게이트절연막; 상기 게이트전극과 상기 플로팅디퓨전층 사이에 형성된 제2게이트절연막; 및 상기 게이트전극 측벽에 형성된 제3게이트절연막을 포함할 수 있다. 상기 제1게이트절연막 내지 상기 제3게이트절연막은 서로 동일한 두께를 가질 수 있다. 상기 제1게이트절연막 및 상기 제2게이트절연막은 상기 제3게이트절연막보다 두꺼운 두께를 가질 수 있다. 상기 제1게이트절연막 및 상기 제2게이트절연막은는 저유전물질(Low-K materials)을 포함할 수 있고, 상기 제3게이트절연막은 고유전물질(High-K materials)을 포함할 수 있다. 상기 채널 구조물은, 상기 하나 이상의 관통홀 각각의 내부에 형성된 채널막; 및 상기 하나 이상의 관통홀 각각의 나머지를 갭필하는 실링막을 포함할 수 있다. 상기 관통홀의 평면 형상은 삼각형 이상의 다각형 또는 원형 형태를 가질 수 있다. 상기 채널막은 링타입 기둥 형태를 갖거나, 또는 실린더 형태를 가질 수 있다. 상기 채널 구조물은 상기 하나 이상의 관통홀 각각을 갭필하는 기둥 형태의 채널막을 포함할 수 있다. 상기 전송 게이트 및 상기 플로팅디퓨전층은 평판 형태를 갖고, 상기 전송 게이트의 면적이 상기 플로팅디퓨전층의 면적보다 클 수 있다. 상기 플로팅디퓨전층은 상기 하나 이상의 관통홀 모두와 중첩될 수 있다. 상기 캐패시터는 제1전극, 유전막 및 제2전극이 순차적으로 적층된 형태를 갖고, 상기 제1전극은 플로팅디퓨전층을 포함할 수 있다. 상기 플로팅디퓨전층 및 상기 캐패시터는 평판형태를 갖고, 상기 플로팅디퓨전층의 면적이 캐패시터의 유전막 및 제2전극의 면적보다 클 수 있다.
본 발명의 실시예에 따른 이미지 센서 제조방법은 기판에 광전변환소자를 형성하는 단계; 상기 광전변환소자 상에 자신을 관통하는 하나 이상의 관통홀을 갖는 전송 게이트를 형성하는 단계; 상기 하나 이상의 관통홀 각각에 갭필되는 채널 구조물을 형성하는 단계; 상기 전송 게이트 상에 상기 채널 구조물과 중첩되는 플로팅디퓨전층을 형성하는 단계; 및 상기 플로팅디퓨전층 상에 캐패시터를 형성하는 단계를 포함할 수 있다.
또한, 상기 기판상에 상기 전송 게이트, 상기 플로팅디퓨전층 및 상기 캐패시터를 덮는 층간절연막을 형성하는 단계; 상기 층간절연막을 관통하여 상기 전송 게이트, 상기 플로팅디퓨전층 및 상기 캐패시터 각각과 연결되는 콘택들을 형성하는 단계; 및 상기 층간절연막 상에 로직회로층을 형성하는 단계를 더 포함할 수 있다. 상기 로직회로층을 형성하는 단계는, 캐리어웨이퍼 상에 로직회로층을 형성하는 단계; 및 웨이퍼 본딩공정을 통해 상기 층간절연막 상에 상기 로직회로층을 본딩하는 단계를 포함할 수 있다.
또한, 상기 전송 게이트와 대향하고, 상기 광전변환소자로 입사광이 유입되는 입사면 상에 컬러필터층을 형성하는 단계; 및 상기 컬러필터층 상에 집광부재를 형성하는 단계를 더 포함할 수 있다.
상기 기판에 광전변환소자를 형성하는 단계는, 상기 기판에 제1도전형의 불순물을 주입하여 제1불순물영역을 형성하는 단계; 및 상기 제1불순물영역에 제1도전형과 상보적인 도전형을 갖는 제2도전형의 불순물을 주입하여 제2불순물영역을 형성하되, 상기 제1불순물영역이 상기 제2불순물영역을 둘러싸는 형태를 갖도록 형성하는 단계를 포함할 수 있다. 상기 전송 게이트를 형성한 이후에, 상기 관통홀로 인해 노출된 상기 제1불순물영역에 제2도전형의 불순물을 이온주입하여 상기 제2불순물영역의 일부를 상기 관통홀의 저면에 접하도록 확장시키는 단계를 더 포함할 수 있다. 상기 확장된 제2불순물영역에 제1도전형의 불순물을 이온주입하여 상기 관통홀의 저면에 접하는 제3불순물영역을 형성하는 단계를 더 포함할 수 있다. 상기 제3불순물영역의 두께는 상기 전송 게이트와 접하는 제1불순물영역의 두께보다 얇게 형성할 수 있다. 상기 전송 게이트를 형성하는 단계는, 상기 기판상에 제1절연막, 게이트도전막 및 제2절연막이 순차적으로 형성된 적층막을 형성하는 단계; 상기 적층막을 선택적으로 식각하여 제1게이트절연막, 게이트전극 및 제2게이트절연막이 적층되고, 하나 이상의 관통홀을 갖는 패턴을 형성하는 단계; 상기 패턴의 측벽에 제3게이트절연막을 형성하는 단계를 포함할 수 있다. 상기 제1게이트절연막 내지 제3게이트절연막은 서로 동일한 두께를 갖도록 형성할 수 있다. 상기 제1게이트절연막 및 상기 제2게이트절연막은 상기 제3게이트절연막보다 두꺼운 두께를 갖도록 형성할 수 있다. 상기 제1게이트절연막 및 상기 제2게이트절연막은는 저유전물질(Low-K materials)을 포함할 수 있고, 상기 제3게이트절연막은 고유전물질(High-K materials)을 포함할 수 있다. 상기 채널 구조물을 형성하는 단계는, 상기 하나 이상의 관통홀을 갖는 전송 게이트 표면을 따라 채널용 도전막을 형성하는 단계; 및 상기 채널용 도전막을 선택적으로 식각하여 채널막을 형성하는 단계를 포함할 수 있다. 상기 채널막은 링타입 기둥 형태 또는 실린더 형태를 가질 수 있다. 상기 하나 이상의 관통홀 각각의 나머지를 갭필하는 실링막을 형성하는 단계를 더 포함할 수 있다. 상기 채널막은 상기 하나 이상의 관통홀 각각을 갭필하는 기둥 형태를 가질 수 있다. 상기 전송 게이트 및 상기 플로팅디퓨전층은 평판 형태를 갖도록 형성하되, 상기 전송 게이트의 면적이 상기 플로팅디퓨전층의 면적보다 크게 형성할 수 있다. 상기 플로팅디퓨전층은 상기 하나 이상의 관통홀 모두와 중첩되도록 형성할 수 있다. 상기 캐패시터는 제1전극, 유전막 및 제2전극이 순차적으로 적층된 형태를 갖도록 형성하되, 상기 제1전극은 플로팅디퓨전층을 포함할 수 있다. 상기 플로팅디퓨전층 및 상기 캐패시터는 평판형태를 갖도록 형성하되, 상기 플로팅디퓨전층의 면적이 캐패시터의 유전막 및 제2전극의 면적보다 크게 형성할 수 있다.
상술한 과제의 해결 수단을 바탕으로 하는 본 기술은 고집적화가 용이하고, 집적도 증가에 기인한 특성 열화를 방지할 수 있는 이미지 센서를 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 이미지 센서를 개략적으로 도시한 블럭도.
도 2는 본 발명의 실시예에 따른 이미지 센서를 도시한 평면도.
도 3은 본 발명의 실시예에 따른 이미지 센서를 도 2에 도시된 A-A'절취선을 따라 도시한 단면도.
도 4는 본 발명의 다른 실시예에 따른 이미지 센서를 도시한 평면도.
도 5a 내지 도 5c는 본 발명의 실시예에 따른 이미지 센서에 적용 가능한 채널 구조물을 도시한 사시도.
도 6은 본 발명의 다른 실시예에 따른 이미지 센서를 도시한 단면도.
도 7은 본 발명의 또 다른 실시예에 따른 이미지 센서를 도시한 단면도.
도 8a 내지 도 8f는 본 발명의 실시예에 따른 이미지 센서의 제조방법을 도시한 공정단면도.
도 9는 본 발명의 실시예에 따른 이미지 센서를 구비한 전자장치를 간략히 도시한 도면.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 도면을 참조하여 설명하기로 한다. 도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1층이 제2층 상에 있거나 또는 기판상에 있는 경우, 제1층이 제2층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1층과 제2층 사이 또는 제1층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
후술하는 본 발명의 실시예는 성능이 향상된 이미지 센서 및 그 제조방법을 제공하기 위한 것이다. 여기서, 성능이 향상된 이미지 센서는 고화소 이미지를 제공할 수 있는 이미지 센서를 의미할 수 있다. 고화소 이미지를 제공하기 위해서는 복수의 단위픽셀들이 고집적화된 이미지 센서가 요구되는 바, 실시예에 따른 이미지 센서에서 복수의 픽셀들 각각은 수직 전송 게이트(vertical transfer gate)를 갖는 전송 트랜지스터(transfer transistor)를 포함하고, 전송 트랜지스터와 광전변환소자(photoelectric conversion element)가 적층된 형태를 가질 수 있다.
도 1은 본 발명의 실시예에 따른 이미지 센서를 개략적으로 도시한 블럭도이다.
도 1에 도시된 바와 같이, 실시예에 따른 이미지 센서는 복수의 단위픽셀(110)들이 매트릭스 구조로 배열된 픽셀 어레이(pixel array, 100), 상관 이중 샘플링(correlated double sampling, CDS, 120), 아날로그-디지털 컨버터(analog digital converter, ADC, 130), 버퍼(Buffer, 140), 로우 드라이버(row driver, 150), 타이밍 제너레이터(timing generator, 160), 제어 레지스터(control register, 170) 및 램프 신호 제너레이터(ramp signal generator, 180)를 포함할 수 있다.
타이밍 제너레이터(160)는 로우 드라이버(150), 상관 이중 샘플링(120), 아날로그-디지털 컨버터(130) 및 램프 신호 제너레이터(180) 각각의 동작을 제어하기 위한 하나 이상의 제어 신호를 생성할 수 있다. 제어 레지스터(170)는 램프 신호 제너레이터(180), 타이밍 제너레이터(160) 및 버퍼(140) 각각의 동작을 제어하기 위한 하나 이상의 제어 신호를 생성할 수 있다.
로우 드라이버(150)는 픽셀 어레이(100)를 로우라인(row line) 단위로 구동할 수 있다. 예를 들어, 로우 드라이버(150)는 복수의 로우라인(row line)들 중에서 어느 하나의 로우라인(row line)을 선택할 수 있는 선택 신호를 생성할 수 있다. 복수의 단위픽셀(110)들 각각은 입사광을 감지하여 이미지 리셋 신호와 이미지 신호를 컬럼라인(column line)을 통해 상관 이중 샘플링(120)으로 출력할 수 있다. 상관 이중 샘플링(120)은 수신된 이미지 리셋 신호와 이미지 신호 각각에 대하여 샘플링을 수행할 수 있다.
아날로그-디지털 컨버터(130)는 램프 신호 제너레이터(180)로부터 출력된 램프 신호와 상관 이중 샘플링(120)으로부터 출력되는 샘플링 신호를 서로 비교하여 비교 신호를 출력할 수 있다. 타이밍 제너레이터(160)로부터 제공되는 클럭 신호에 따라 비교 신호의 레벨 전이(transition) 시간을 카운트하고, 카운트 값을 버퍼(140)로 출력할 수 있다. 램프 신호 제너레이터(180)는 타이밍 제너레이터(160)의 제어 하에 동작할 수 있다.
버퍼(140)는 아날로그-디지털 컨버터(130)로부터 출력된 복수의 디지털 신호 각각을 저장한 후 이들 각각을 감지 증폭하여 출력할 수 있다. 따라서, 버퍼(140)는 메모리(미도시)와 감지증폭기(미도시)를 포함할 수 있다. 메모리는 카운트 값을 저장하기 위한 것이며, 카운트 값은 복수의 단위픽셀(110)들로부터 출력된 신호에 연관된 카운트 값을 의미한다. 감지증폭기는 메모리로부터 출력되는 각각의 카운트 값을 감지하여 증폭할 수 있다.
여기서, 고화소 이미지를 제공하기 위해서는 픽셀 어레이(100) 내 집적되는 단위픽셀(110)의 수를 필연적으로 증가시켜야만 한다. 즉, 제한된 면적내에 더 많은 단위픽셀(110)을 배치해야하며, 이를 위해 단위픽셀(110)의 물리적 사이즈를 감소시켜야만 한다. 그러나, 이미지 센서는 입사광에 응답하여 각각의 단위픽셀에서 생성된 픽셀 신호를 기반으로 동작하기 때문에 단위픽셀(110)의 물리적 사이즈를 감소시키면, 단위픽셀(100)의 특성이 열화될 수 밖에 없다.
따라서, 후술하는 본 발명의 실시예는 고집적화가 용이하고, 집적도 증가에 기인한 특성 열화를 방지할 수 있는 이미지 센서에 대하여 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 이미지 센서를 도시한 평면도이고, 도 3은 본 발명의 실시예에 따른 이미지 센서를 도 2에 도시된 A-A'절취선을 따라 도시한 단면도이다. 그리고, 도 4는 본 발명의 다른 실시예에 따른 이미지 센서를 도시한 평면도이고, 도 5a 내지 도 5c는 본 발명의 실시예에 따른 이미지 센서에 적용 가능한 채널 구조물을 도시한 사시도이다.
도 2 및 도 3에 도시된 바와 같이, 실시예에 따른 이미지 센서는 기판(200)에 형성된 광전변환소자(203), 광전변환소자(203) 상에 형성되고 자신을 관통하는 하나 이상의 관통홀(207)을 갖는 전송 게이트(208), 전송 게이트(208) 상에 형성된 플로팅디퓨전층(214), 하나 이상의 관통홀(207) 각각에 갭필되고 전송 게이트(208)에 응답하여 광전변환소자(203)와 플로팅디퓨전층(214) 사이를 전기적으로 연결하는 채널 구조물(210) 및 플로팅디퓨전층(214) 상에 형성된 캐패시터(217)를 포함할 수 있다.
또한, 기판(200) 상에 형성되어 전송 게이트(208), 플로팅디퓨전층(214) 및 캐패시터(217)를 덮는 층간절연막(209), 층간절연막(209) 상에 형성된 로직회로층(220) 및 층간절연막(209)을 관통하여 전송 게이트(208), 플로팅디퓨전층(214) 및 캐패시터(217) 각각과 로직회로층(220)을 전기적으로 연결하는 콘택들(C1, C2, C3)을 포함할 수 있다. 아울러, 전송 게이트(208)와 대향하고, 광전변환소자(203)로 입사광이 유입되는 입사면(S1) 상에 형성된 컬러필터층(218) 및 컬러필터층(218) 상에 형성된 집광부재(219)를 포함할 수 있다.
이하, 각 구성에 대해서 상세히 설명하기로 한다.
실시예에 따른 이미지 센서는 기판(200)에 형성된 광전변환소자(203)를 포함할 수 있다. 기판(200)은 반도체 기판을 포함할 수 있다. 반도체 기판은 단결정 상태(Single crystal state)일 수 있으며, 실리콘 함유 재료를 포함할 수 있다. 즉, 기판(200)은 단결정의 실리콘 함유 재료를 포함할 수 있다. 그리고, 기판(200)은 씨닝공정(thinning process)을 통해 박막화된 기판일 수 있다. 예를 들어, 기판(200)은 씨닝공정을 통해 박막화된 벌크 실리콘 기판일 수 있다.
광전변환소자(203)는 포토다이오드를 포함할 수 있다. 구체적으로, 광전변환소자(203)는 제1불순물영역(201) 및 제1불순물영역(201)과 상보적인 도전형을 갖고 채널 구조물(210)과 접하는 제2불순물영역(202)을 포함할 수 있다. 제2불순물영역(202)은 제1불순물영역(201) 내에 형성될 수 있다. 따라서, 제1불순물영역(201)은 제2불순물영역(202)을 둘러싸는 형태를 가질 수 있고, 제2불순물영역(202)의 일부가 제1불순물영역(201)을 관통하여 채널 구조물(210)에 접할 수 있다. 제1불순물영역(201)은 P형일 수 있고, 제2불순물영역(202)은 N형일 수 있다. 수직방향으로 제2불순물영역(202)은 균일한 도핑 프로파일을 갖거나, 전하이동방향을 따라 점차 불순물 도핑농도가 증가하는 프로파일을 가질 수 있다. 후자의 경우, 광전변환소자(203)에서 생성된 광전하를 보다 효과적으로 전송 게이트(208)로 이동시킬 수 있다. 여기서, 전하이동방향은 광전변환소자(203)로 입사광이 유입되는 입사면(S1)에서 전송 게이트(208)를 바라보는 방향일 수 있다.
실시예에 따른 이미지 센서는 기판(200)의 입사면(S1) 상에 형성된 컬러필터층(218) 및 컬러필터층(218) 상에 형성된 집광부재(219)를 포함할 수 있다. 컬러필터층(218)은 색분리(color seperation)를 위한 것으로, 레드 필터(red filter), 그린 필터(green filter), 블루 필터(blue filter), 사이언 필터(cyan filter), 옐로우 필터(yellow filter), 마젠타 필터(magenta filter), 화이트필터(white filter), 블랙필터(black filter), 적외선차단필터(IR cutoff filter) 등을 포함할 수 있다. 집광부재(219)는 디지털 렌즈(digital lens) 또는 반구형 렌즈(hemispherical lens)를 포함할 수 있다.
실시예에 따른 이미지 센서는 광전변환소자(203) 상에 형성된 전송 게이트(208)를 포함할 수 있다. 광전변환소자(203)가 형성된 기판(200) 상에 형성된 전송 게이트(208)는 광전변환소자(203)와 중첩되는 평판 형태를 가질 수 있다. 즉, 전송 게이트(208)는 단위픽셀에 대응하도록 형성된 평판 형태일 수 있다. 이처럼, 광전변환소자(203)와 전송 게이트(208)가 수직방향으로 적층된 형태를 갖기 때문에 집적도를 향상시킬 수 있다. 전송 게이트(208)는 광전변환소자(203)로 입사광이 유입되는 입사면(S1)의 대향면(S2) 상에 형성될 수 있다. 따라서, 전송 게이트(208)는 광전변환소자(203)에 대한 후면 반사층으로 작용할 수도 있다. 이 경우, 광전변환소자(203)의 양자효율을 증대시킬 수 있다.
또한, 전송 게이트(208)는 자신을 관통하는 하나 이상의 관통홀(207)을 포함할 수 있고, 관통홀(207) 내에 채널 구조물(210)이 갭필된 형태를 가질 수 있다. 관통홀(207)의 평면 형상은 사각형 이상의 다각형 또는 원형일 수 있다. 따라서, 관통홀(207)에 갭필된 형태를 갖는 채널 구조물(210)은 삼각형 이상의 다각형 또는 원형의 기둥 형태, 링타입 기둥 형태 또는 실린더 형태를 가질 수 있다. 도 2에 도시된 바와 같이, 전송 게이트(208)는 하나의 관통홀(207)을 가질 수 있으며, 이 경우 관통홀(207)은 전송 게이트(208)의 중심부에 위치할 수 있다. 또한, 도 4에 도시된 바와 같이, 전송 게이트(208)는 복수의 관통홀(207)을 가질 수 있으며, 복수의 관통홀(207)은 전송 게이트(208) 내 매트릭스 형태로 배치될 수 있다. 복수의 관통홀(207) 각각의 평면 형상은 서로 동일하거나, 또는 서로 상이할 수 있다.
또한, 전송 게이트(208)는 게이트전극(205) 및 게이트전극(205)이 밀봉된 형태를 갖도록 게이트전극(205) 전면에 형성된 게이트절연막(206)을 포함할 수 있다. 즉, 게이트전극(205)은 게이트절연막(206)에 의해 인접한 구조물들 예컨대, 광전변환소자(203), 플로팅디퓨전층(214) 등과 절연될 수 있다. 게이트전극(205)은 실리콘을 포함하는 반도체물질 또는 금속성물질을 포함할 수 있다. 게이트전극(205)을 둘러싸는 게이트절연막(206)은 균일한 두께를 가질 수 있다. 즉, 광전변환소자(203)와 게이트전극(205) 사이에 위치하는 제1게이트절연막(206A), 게이트전극(205)과 플로팅디퓨전층(214) 사이에 위치하는 제2게이트절연막(206B) 및 게이트전극(205)의 측벽 상에 형성된 제3게이트절연막(206C)은 각각 서로 동일한 두께를 가질 수 있다. 그리고, 제1게이트절연막(206A) 내지 제3게이트절연막(206C)은 서로 동일한 물질로 구성될 수 있다. 예컨대, 제1게이트절연막(206A) 내지 제3게이트절연막(206C)는 고유전물질(high-K materials)을 포함할 수 있다.
실시예에 따른 이미지 센서는 전송 게이트(208)를 관통하여 광전변환소자(203)에 전기적으로 연결된 채널 구조물(210)을 포함할 수 있다. 채널 구조물(210)은 전송 게이트(208)의 관통홀(207)에 갭필된 형태를 가질 수 있다. 따라서 채널 구조물(210)은 기둥 형태를 가질 수 있다.
구체적으로, 도 3 및 도 5a에 도시된 바와 같이, 채널 구조물(210)은 관통홀(207)의 측벽에 형성되어 링타입 기둥 형태를 갖는 채널막(211) 및 나머지 관통홀(207)을 갭필하는 실링막(212)을 포함할 수 있다. 링타입 기둥 형태를 갖는 채널막(211)은 오프 상태에서 채널의 완전공핍(fully depletion)이 가능한 선폭으로 구현이 용이하다. 따라서, 전송 게이트(208)의 게이트제어력(gate controllability)을 향상시킬 수 있다. 참고로, 오프 상태는 전송 게이트(208)에 어떠한 바이어스도 인가되지 않은 평형상태를 의미한다.
또한, 도 5b에 도시된 바와 같이, 채널 구조물(210)은 관통홀(207)의 측벽 및 저면 상에 형성되어 실린더 형태를 갖는 채널막(211) 및 나머지 관통홀(207)을 갭필하는 실링막(212)을 포함할 수 있다. 실린더 형태를 갖는 채널막(211)은 오프 상태에서 채널의 완전공핍이 가능한 선폭으로 구현이 용이하여 전송 게이트(208)의 게이트제어력을 향상시킬 수 있다. 아울러, 광전변환소자(203)와 채널막(211)이 접하는 콘택면적을 증가시켜 채널저항을 감소시킬 수 있다.
또한, 도 5c에 도시된 바와 같이, 채널 구조물(210)은 관통홀(207)을 갭필하는 기둥 형태의 채널막(211)을 포함할 수 있다. 기둥 형태의 채널막(211)은 형성공정이 단순하고, 관통홀(207) 형성공정에 따라 오프 상태에서 채널의 완전공핍이 가능한 선폭을 구현할 수 있다.
상술한 채널 구조물(210)에서 채널막(211)은 실리콘 함유 물질을 포함할 수 있다. 예를 들어, 채널막(211)은 폴리실리콘을 포함할 수 있다. 이때, 폴리실리콘은 불순물이 도핑되지 않은 언도프드(unoped) 폴리실리콘일 수 있다. 그리고, 실링막(212)은 절연물질을 포함할 수 있다. 예를 들어, 실링막(212)은 산화물, 질화물 및 산질화물로 이루어진 그룹으로부터 선택된 어느 하나를 포함할 수 있다.
실시예에 따른 이미지 센서는 전송 게이트(208) 상에 형성된 플로팅디퓨전층(214)을 포함할 수 있다. 플로팅디퓨전층(214)은 입사광에 응답하여 광전변환소자(203)로부터 생성된 광전하가 저장되는 곳으로, 전송 게이트(208)를 관통하는 하나 이상의 채널 구조물(210) 모두와 전기적으로 연결될 수 있다. 즉, 플로팅디퓨전층(214)은 하나 이상의 관통홀(207) 모두와 중첩될 수 있다. 플로팅디퓨전층(214)은 충분한 저장공간 즉, 충분한 캐패시턴스를 제공하기 위해 전송 게이트(208)와 중첩되는 평판 형태를 가질 수 있다. 이때, 플로팅디퓨전층(214)의 면적은 전송 게이트(208)의 면적보다 작을 수 있다. 이는, 전송 게이트(208)에 연결되는 제1콘택(C1)의 형성공간을 제공하기 위함이다. 플로팅디퓨전층(214)은 실리콘을 포함하는 반도체물질 또는 금속성물질을 포함할 수 있다. 일례로, 플로팅디퓨전층(214)은 제2도전형의 불순물 즉, N형 불순물로 도핑된 폴리실리콘을 포함할 수 있다.
실시예에 따른 이미지 센서는 플로팅디퓨전층(214) 상에 형성된 캐패시터(217)를 포함할 수 있다. 캐패시터(217)는 플로팅디퓨전층(214)과 중첩되는 평판 형태를 가질 수 있고, 플로팅디퓨전층(214)보다 그 면적이 작을 수 있다. 캐패시터(217)는 두 전극 즉, 제1전극 및 제2전극(216) 사이에 유전막(215)이 삽입된 형태를 가질 수 있다. 이때, 두 전극 중 어느 하나의 전극 예컨대, 제1전극은 플로팅디퓨전층(214)을 포함할 수 있다. 따라서, 유전막(215) 및 제2전극(216)은 플로팅디퓨전층(214)보다 그 면적이 작을 수 있다. 이는, 플로팅디퓨전층(214)과 연결되는 제2콘택(C2)의 형성공간을 제공하기 위함이다.
또한, 캐패시터(217)는 플로팅디퓨전층(214)에 대한 캐패시턴스를 더욱더 증가시키는 역할을 수행한다. 아울러, 캐패시터(217)는 플로팅디퓨전층(214)에 대한 동작특성을 향상시키는 역할을 수행할 수 있다. 이를 위해, 캐패시터(217)의 제2전극(216)에는 소정의 바이어스를 인가할 수 있는 제3콘택(C3)이 연결될 수 있다. 캐패시터(217)를 이용한 플로팅디퓨전층(214)의 특성 향상에 대한 일례로, 인티그레인션 타입(integration time) 이전 플로팅디퓨전층(214)을 리셋 할 때, 리셋 트랜지스터를 통해 입력된 초기전압에 대응하되는 전하들이 플로팅디퓨전층(214)에 충전되어야 한다. 여기서, 초기전압이 충분한 전류를 공급하지 못하거나, 또는 충분한 시간동안 초기전압이 플로팅디퓨전층(214)에 공급되지 못하는 경우 플로팅디퓨전층(214)이 완전히 리셋되지 못하는 상황이 발생할 수 있다. 이때, 제3콘택(C3)을 통해 캐패시터(217)의 제2전극(216)에 소정의 초기화전압을 인가하여 플로팅디퓨전층(214)을 완전히 리셋시킬 수 있다. 초기화전압은 리셋 트랜지스터가 활성화된 후 전송 트랜지스터가 활성화되기 전에 인가할 수 있다.
실시예에 따른 이미지 센서는 전송 게이트(208), 플로팅디퓨전층(214) 및 캐패시터(217)를 포함하는 구조물 전면을 덮는 층간절연막(209) 및 층간절연막(209) 상에 형성된 로직회로층(220)을 포함할 수 있다. 층간절연막(209)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상의 적층막일 수 있다.
로직회로층(220)은 입사광에 응답하여 단위픽셀에서 생성된 픽셀 신호를 처리하는 신호처리회로를 포함할 수 있다. 도면에 도시하지는 않았지만, 신호처리회로는 도 1에서 설명한 상관 이중 샘플링(120), 아날로그-디지털 컨버터(130), 버퍼(140), 로우 드라이버(150), 타이밍 제너레이터(160), 제어 레지스터(170), 램프 신호 제너레이터(180)등을 포함할 수 있다. 이를 구현하기 위해, 신호처리회로는 복수의 트랜지스터, 다층의 배선, 다층의 층간절연막(209) 및 이들 사이를 연결하는 복수의 플러그를 포함할 수 있다. 또한, 로직회로층(220)은 신호처리회로와 더불어서 이미지 프로세싱 등을 포함하는 AP(Application Processor)를 더 포함할 수 있다. 일례로, 로직회로층(220)은 ISP(Image Signal Processing)를 포함할 수 있다.
또한, 로직회로층(220)은 다른 기판(200)상에서 형성된 뒤 웨이퍼 본딩공정을 통해 층간절연막(209) 상부로 전달된 것일 수 있다. 따라서, 로직회로층(220)은 복수개의 층으로 구성될 수도 있으며, 웨이퍼 본딩공정을 통해 신호처리를 위한 로직회로들이 서로 적층된 스택 구조를 가짐으로써, 이미지 센서의 집적도를 현저하기 향상시킬 수 있다.
상술한 실시예에 따른 이미지 센서는 고집적화가 용이하고, 집적도 증가에 기인한 특성 열화를 방지할 수 있다.
이하에서는, 상술한 실시예에 따른 이미지 센서를 기반으로 일부 구성들이 변형된 다른 실시예들에 대해 도 6 및 도 7을 참조하여 설명하기로 한다. 참고로, 설명의 편의를 위해 도 6 및 도 7은 도 2에 도시된 A-A'절취선을 따라 도시한 단면도이고, 도 3과 동일한 도면부호를 사용하기로 한다.
도 6은 본 발명의 다른 실시예에 따른 이미지 센서를 도시한 단면도이다.
도 6에 도시된 바와 같이, 다른 실시예에 따른 이미지 센서는 기판(200)에 형성된 광전변환소자(203), 광전변환소자(203) 상에 형성되고 자신을 관통하는 하나 이상의 관통홀(207)을 갖는 전송 게이트(208), 전송 게이트(208) 상에 형성된 플로팅디퓨전층(214), 하나 이상의 관통홀(207) 각각에 갭필되고 전송 게이트(208)에 응답하여 광전변환소자(203)와 플로팅디퓨전층(214) 사이를 전기적으로 연결하는 채널 구조물(210) 및 플로팅디퓨전층(214) 상에 형성된 캐패시터(217)를 포함할 수 있다.
또한, 기판(200) 상에 형성되어 전송 게이트(208), 플로팅디퓨전층(214) 및 캐패시터(217)를 덮는 층간절연막(209), 층간절연막(209) 상에 형성된 로직회로층(220) 및 층간절연막(209)을 관통하여 전송 게이트(208), 플로팅디퓨전층(214) 및 캐패시터(217) 각각과 로직회로층(220)을 전기적으로 연결하는 콘택들(C1, C2, C3)을 포함할 수 있다. 아울러, 전송 게이트(208)와 대향하고, 광전변환소자(203)로 입사광이 유입되는 입사면(S1) 상에 형성된 컬러필터층(218) 및 컬러필터층(218) 상에 형성된 집광부재(219)를 포함할 수 있다.
다른 실시예에 따른 이미지 센서는 전송 게이트(208)는 게이트절연막(206) 및 게이트절연막(206)에 의해 밀봉된 형태를 갖는 게이트전극(205)을 포함할 수 있고, 게이트절연막(206)은 제1게이트절연막(206A) 내지 제3게이트절연막(206C)을 포함할 수 있다. 여기서, 제1게이트절연막(206A) 내지 제3게이트절연막(206C)은 각각의 두께가 서로 상이할 수 있고, 서로 다른 물질을 포함할 수 있다.
구체적으로, 제3게이트절연막(206C)의 두께보다 제1게이트절연막(206A) 및 제2게이트절연막(206B)의 두께가 더 클 수 있다. 이는, 게이트전극(205)과 인접한 구조물들 사이의 전기적 절연특성을 향상시키기 위함이다. 제3게이트절연막(206C)은 게이트전극(205)과 채널 구조물(210) 사이에 위치하기 때문에 일정 수준의 두께를 유지해야한다. 그러나, 광전변환소자(203)와 게이트전극(205) 사이에 위치하는 제1게이트절연막(206A) 및 플로팅디퓨전층(214)과 게이트전극(205) 사이에 위치하는 제2게이트절연막(206B)은 두께가 증가할수록 이들 사이의 전기적 절연특성을 향상시킬 수 있다. 예컨대, 제1게이트절연막(206A) 및 제2게이트절연막(206B)의 두께가 증가할수록 이들 사이의 기생캐패시턴스를 감소시킬 수 있으며, 이를 통해 신호대잡음비 특성을 향상시킬 수 있다.
아울러, 전기적 절연특성을 더욱더 향상시키기 위해 제1게이트절연막(206A) 및 제2게이트절연막(206B)은 저유전물질(low-K materials)을 포함할 수 있고, 채널 구조물(210)과 접하는 제3게이트절연막(206C)은 고유전물질을 포함할 수 있다.
상술한 다른 실시예에 따른 이미지 센서는 고집적화가 용이하고, 집적도 증가에 기인한 특성 열화를 보다 효과적으로 방지할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 이미지 센서를 도시한 단면도이다.
도 7에 도시된 바와 같이, 또 다른 실시예에 따른 이미지 센서는 기판(200)에 형성된 광전변환소자(203), 광전변환소자(203) 상에 형성되고 자신을 관통하는 하나 이상의 관통홀(207)을 갖는 전송 게이트(208), 전송 게이트(208) 상에 형성된 플로팅디퓨전층(214), 하나 이상의 관통홀(207) 각각에 갭필되고 전송 게이트(208)에 응답하여 광전변환소자(203)와 플로팅디퓨전층(214) 사이를 전기적으로 연결하는 채널 구조물(210) 및 플로팅디퓨전층(214) 상에 형성된 캐패시터(217)를 포함할 수 있다.
또한, 기판(200) 상에 형성되어 전송 게이트(208), 플로팅디퓨전층(214) 및 캐패시터(217)를 덮는 층간절연막(209), 층간절연막(209) 상에 형성된 로직회로층(220) 및 층간절연막(209)을 관통하여 전송 게이트(208), 플로팅디퓨전층(214) 및 캐패시터(217) 각각과 로직회로층(220)을 전기적으로 연결하는 콘택들(C1, C2, C3)을 포함할 수 있다. 아울러, 전송 게이트(208)와 대향하고, 광전변환소자(203)로 입사광이 유입되는 입사면(S1) 상에 형성된 컬러필터층(218) 및 컬러필터층(218) 상에 형성된 집광부재(219)를 포함할 수 있다.
광전변환소자(203)는 제1불순물영역(201) 및 제2불순물영역(202)을 포함할 수 있다. 제1불순물영역(201)은 제2불순물영역(202)을 둘러싸는 형태를 가질 수 있고, 제2불순물영역(202)의 일부가 제1불순물영역(201)을 관통하여 채널 구조물(210)에 접하는 형태를 가질 수 있다. 여기서, 또 다른 실시예에 따른 이미지 센서기판(200)에 형성되고 제1불순물영역(201)과 동일한 도전형을 가지면 제2불순물영역(202)과 채널 구조물 사이에 삽입된 제3불순물영역(204)을 더 포함할 수 있다.
구체적으로, 제3불순물영역(204)은 채널 구조물과 접하는 기판(200)의 표면에 형성되어 암전류(dark current) 발생을 억제하는 역할을 수행한다. 여기서, 기판(200)의 입사면(S1) 및 대향면(S2)에 접하도록 형성된 제1불순물영역(201)도 암전류 발생을 억제하는 역할을 수행한다. 이때, 제2불순물영역(202)과 상보적인 도전형을 갖기 때문에 광전변환소자(203)와 채널 구조물(210) 사이의 전하이동을 위해 제3불순물영역(204)은 기판(200)의 대향면(S2)에 접하는 제1불순물영역(201)의 두께보다 얇은 것이 바람직하다. 일례로, 제3불순물영역(204)은 50nm 이하의 두께를 가질 수 있다.
상술한 또 다른 실시예에 따른 이미지 센서는 고집적화가 용이하고, 집적도 증가에 기인한 특성 열화를 보다 효과적으로 방지할 수 있다.
이하에서는, 본 발명의 실시예에 따른 이미지 센서 즉, 도 3에 도시된 이미지 센서의 제조방법에 대한 일례를 도면을 참조하여 설명하기로 한다.
도 8a 내지 도 8f는 본 발명의 실시예에 따른 이미지 센서의 제조방법을 도시한 공정단면도이다.
도 8a에 도시된 바와 같이, 기판(10)에 광전변환소자(13)를 형성한다. 기판(10)은 반도체 기판을 포함할 수 있다. 반도체 기판은 단결정 상태(Single crystal state)일 수 있으며, 실리콘 함유 재료를 포함할 수 있다.
광전변환소자(13)는 제1불순물영역(11) 및 제1불순물영역(11)과 상보적인 도전형을 갖는 제2불순물영역(12)을 포함할 수 있다. 제1불순물영역(11)은 제2불순물영역(12)을 둘러싸는 형태를 갖도록 형성할 수 있다. 여기서, 제1불순물영역(11)의 도전형은 P형일 수 있고, 제2불순물영역(12)의 도전형은 N형일 수 있다. 광전변환소자(13)는 기판(10) 전면에 P형 불순물을 도핑하여 제1불순물영역(11)을 형성하고, 제1불순물영역(11) 내에 N형 불순물을 주입하여 제1불순물영역(11)이 제2불순물영역(12)을 둘러싸는 형태를 갖도록 형성할 수 있다.
다음으로, 광전변환소자(13)로 입사광이 유입되는 입사면(S1)에 대향하는 이면 즉, 대향면(S2) 상에 제1절연막(14A), 게이트도전막(15A) 및 제2절연막(16A)이 순차적으로 적층된 다층막을 형성한다.
도 8b에 도시된 바와 같이, 제1절연막(14A), 게이트도전막(15A) 및 제2절연막(16A)이 순차적으로 적층된 다층막을 선택적으로 식각하여 패턴을 형성한다. 이로써, 제1게이트절연막(14), 게이트전극(15) 및 제2게이트절연막(16)이 순차적으로 적층된 패턴을 형성할 수 있다. 여기서, 패턴은 광전변환소자(13)를 노출시키는 하나 이상의 관통홀(19)을 갖도록 형성할 수 있다.
다음으로, 하나 이상의 관통홀(19)을 포함하는 패턴을 포함하는 구조물 표면을 따라 제3절연막을 형성한 후, 제3절연막에 대한 전면식각공정 예컨대, 에치백(etchback)을 진행하여 패턴의 측벽 상에 제3게이트절연막(17)을 형성한다. 제3게이트절연막(17)의 두께는 제1게이트절연막(14) 및 제2게이트절연막(16)의 두께와 동일하거나, 또는 더 작을 수 있다. 또한, 제3게이트절연막(17)은 제1게이트절연막(14) 및 제2게이트절연막(16)과 동일한 물질로 구성되거나, 또는 서로 상이한 물질로 구성될 수 있다.
이로써, 기판(10)의 대향면(S2) 상에 제1게이트절연막(14) 내지 제3게이트절연막(17)을 포함하는 게이트절연막(18)을 형성할 수 있다. 그리고, 게이트절연막(18)에 의해 밀봉된 형태를 갖는 게이트전극(15) 및 하나 이상의 관통홀(19)을 포함하는 전송 게이트(20)를 형성할 수 있다.
도 8c에 도시된 바와 같이, 관통홀(19)에 의해 노출된 기판(10)의 제1불순물영역(11)에 N형 불순물을 이온주입하여 제2불순물영역(12) 일부를 확장시켜 기판(10) 표면에 노출되도록 형성한다. 즉, 제2불순물영역(12)의 일부가 제1불순물영역(11)을 관통하여 관통홀(19)의 저면에 접하도록 형성한다.
다음으로, 전송 게이트(20)를 포함하는 구조물 표면을 따라 채널용 도전막(21A)을 형성한다. 이때, 채널용 도전막(21A)은 관통홀(19) 일부를 갭필하는 형태로 형성하거나, 또는 관통홀(19)을 완전히 갭필하도록 형성할 수 있다. 채널용 도전막(21A)을 형성하는 방법에 따라 후속 공정을 통해 형성될 채널막의 형태를 결정할 수 있다. 예를 들어, 채널용 도전막(21A)이 관통홀(19) 일부를 갭필하는 형태를 갖는 경우에는 링타입 기둥 형태 또는 실린더 형태의 채널막을 형성할 수 있다. 그리고, 채널용 도전막(21A)이 관통홀(19)을 완전히 갭필하는 경우에는 기둥 형태의 채널막을 형성할 수 있다. 채널용 도전막(21A)은 실리콘 함유 물질을 포함할 수 있다. 예를 들어, 채널용 도전막(21A)은 폴리실리콘을 포함할 수 있다. 이때, 폴리실리콘은 불순물이 도핑되지 않은 언도프드 폴리실리콘일 수 있다.
한편, 도면에 도시하지는 않았지만 채널용 도전막(21A)을 형성하기 이전에 관통홀(19)을 통해 노출된 기판(10) 표면 즉, 확장된 제2불순물영역(12)에 P형 불순물을 주입하여 제3불순물영역을 형성할 수도 있다. 제3불순물영역은 암전류 발생을 방지하는 역할을 수행할 수 있다.
도 8d에 도시된 바와 같이, 채널용 도전막(21A)에 대한 전면식각공정을 진행하여 링타입 기둥 형태의 채널막(21)을 형성한다. 이어서, 나머지 관통홀(19)을 갭필하도록 실링막(22)을 형성한다. 실링막(22)은 절연물질을 포함할 수 있고, 증착 및 평탄화공정을 통해 형성할 수 있다.
이로써, 채널막(21) 및 실링막(22)을 포함하고, 전송 게이트(20)를 관통하여 광전변환소자(13)에 접하는 채널 구조물(23)을 형성할 수 있다.
도 8e에 도시된 바와 같이, 채널 구조물(23)을 포함한 전송 게이트(20) 상에 플로팅디퓨전층(24)을 형성한다. 플로팅디퓨전층(24)은 평판 형태를 가질 수 있고, 전송 게이트(20)의 면적보다 작은 면적을 가질 수 있다. 그리고, 플로팅디퓨전층(24)은 전송 게이트(20)를 관통하는 채널 구조물(23)과 중첩될 수 있다. 즉, 복수의 채널 구조물(23)이 전송 게이트(20)를 관통하는 경우에, 플로팅디퓨전층(24)은 복수의 채널 구조물(23) 모두와 중첩되도록 형성할 수 있다. 플로팅디퓨전층(24)은 실리콘을 포함하는 반도체물질 또는 금속성물질을 포함할 수 있다. 일례로, 플로팅디퓨전층(24)은 N형 불순물로 도핑된 폴리실리콘을 포함할 수 있다.
다음으로, 플로팅디퓨전층(24) 상에 캐패시터(27)를 형성한다. 캐패시터(27)는 제1전극, 유전막(25) 및 제2전극(26)이 순차적으로 적층된 적층 구조물로 형성할 수 있다. 이때, 제1전극은 플로팅디퓨전층(24)일 수 있다. 캐패시터(27)는 평탄 형태를 가질 수 있고, 플로팅디퓨전층(24) 보다 작은 면적을 가질 수 있다. 따라서, 캐패시터(27)의 유전막(25) 및 제2전극(26)은 플로팅디퓨전층(24) 보다 작은 면적을 가질 수 있다.
도 8f에 도시된 바와 같이, 전송 게이트(20), 플로팅디퓨전층(24) 및 캐패시터(27)를 포함하는 구조물 전면을 덮는 층간절연막(28)을 형성한다. 층간절연막(28)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 둘 이상을 포함할 수 있다.
다음으로, 캐리어웨이퍼 상에 로직회로층(29)을 형성한 후, 층간절연막(28)과 로직회로층(29)이 서로 마주보도록 본딩한다. 로직회로층(29)은 입사광에 응답하여 단위픽셀에서 생성된 픽셀신호를 처리하는 신호처리회로를 포함할 수 있다. 도면에 도시하지는 않았지만, 신호처리회로는 도 1에서 설명한 상관 이중 샘플링(120), 아날로그-디지털 컨버터(130), 버퍼(140), 로우 드라이버(150), 타이밍 제너레이터(160), 제어 레지스터(170), 램프 신호 제너레이터(180)등을 포함할 수 있다. 이를 구현하기 위해, 신호처리회로는 복수의 트랜지스터, 다층의 배선, 다층의 층간절연막(28) 및 이들 사이를 연결하는 복수의 플러그를 포함할 수 있다.
로직회로층(29)은 웨이퍼 본딩공정을 복수회 반복 실시하여 다층 구조로 형성할 수 있으며, 각각의 로직회로층(29)은 서로 다른 기능을 수행할 수 있다.
한편, 도면에 도시하지는 않았지만, 로직회로층(29)을 본딩하기 이전에 층간절연막(28)을 관통하여 전송 게이트(20), 플로팅디퓨전층(24) 및 캐패시터(27)의 제2전극(26)에 각각 연결되는 복수의 콘택들을 형성할 수 있다. 복수의 콘택들은 로직회로층(29)과 연결될 수 있다.
다음으로, 기판(10)의 입사면(S1) 상에 컬러필터층(30) 및 집광부재(31)를 순차적으로 형성한다. 컬러필터층(30)은 색분리(color seperation)를 위한 것으로, 레드 필터(red filter), 그린 필터(green filter), 블루 필터(blue filter), 사이언 필터(cyan filter), 옐로우 필터(yellow filter), 마젠타 필터(magenta filter), 화이트필터(white filter), 블랙필터(black filter), 적외선차단필터(IR cutoff filter) 등을 포함할 수 있다. 집광부재(31)는 디지털 렌즈 또는 반구형 렌즈를 포함할 수 있다.
이후, 공지된 이미지 센서 제조기술을 통해 실시예에 따른 이미지 센서를 완성할 수 있다.
상술한 실시예에 따른 이미지 센서는 다양한 전자장치 또는 시스템에 이용될 수 있다. 이하에서는, 도 9를 참조하여 카메라에 본 발명의 실시예에 따른 이미지 센서를 적용한 경우를 예시하여 설명하기로 한다.
도 9는 본 발명의 실시예에 따른 이미지 센서를 구비한 전자장치를 간략히 도시한 도면이다.
도 9를 참조하여, 실시예에 따른 이미지 센서를 구비한 전자장치는 정지영상 또는 동영상을 촬영할 수 있는 카메라일 수 있다. 전자장치는 광학 시스템(310, 또는, 광학 렌즈), 셔터 유닛(311), 이미지 센서(300) 및 셔터 유닛(311)을 제어/구동하는 구동부(313) 및 신호 처리부(312)를 포함할 수 있다.
광학 시스템(310)은 피사체로부터의 이미지 광(입사광)을 이미지 센서(300)의 픽셀 어레이(도 1의 도면부호 '100' 참조)로 안내한다. 광학 시스템(310)은 복수의 광학 렌즈로 구성될 수 있다. 셔터 유닛(311)은 이미지 센서(300)에 대한 광 조사 기간 및 차폐 기간을 제어한다. 구동부(313)는 이미지 센서(300)의 전송 동작과 셔터 유닛(311)의 셔터 동작을 제어한다. 신호 처리부(312)는 이미지 센서(300)로부터 출력된 신호에 관해 다양한 종류의 신호 처리를 수행한다. 신호 처리 후의 이미지 신호(Dout)는 메모리 등의 저장 매체에 저장되거나, 모니터 등에 출력된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
200 : 기판 201 : 제1불순물영역
202 : 제2불순물영역 204 : 제3불순물영역
203 : 광전변환소자 208 : 전송 게이트
207 : 관통홀 205 : 게이트전극
206 : 게이트절연막 210 : 채널 구조물
211 : 채널막 212 : 실링막
214 : 플로팅디퓨전층 215 : 유전막
216 : 제2전극 217 : 캐패시터
209 : 층간절연막 220 : 로직회로층
218 : 컬러필터층 219 : 집광부재

Claims (40)

  1. 기판에 형성된 광전변환소자;
    상기 광전변환소자 상에 형성되고 자신을 관통하는 하나 이상의 관통홀을 갖는 전송 게이트;
    상기 전송 게이트 상에 형성된 플로팅디퓨전층;
    상기 하나 이상의 관통홀 각각에 갭필되고 상기 전송 게이트에 응답하여 상기 광전변환소자와 상기 플로팅디퓨전층 사이를 전기적으로 연결하는 채널 구조물; 및
    상기 플로팅디퓨전층 상에 형성된 캐패시터를 포함하되,
    상기 채널 구조물은,
    상기 전송 게이트에 구비된 상기 하나 이상의 관통홀 각각의 내부 측벽에 형성되고 실리콘 함유물질을 포함하는 채널막; 및
    상기 채널막 내부를 갭필하고 절연물질을 포함하는 실링막
    을 포함하는 이미지 센서.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 기판 상에 형성되어 상기 전송 게이트, 상기 플로팅디퓨전층 및 상기 캐패시터를 덮는 층간절연막;
    상기 층간절연막 상에 형성된 로직회로층; 및
    상기 층간절연막을 관통하여 상기 전송 게이트, 상기 플로팅디퓨전층 및 상기 캐패시터 각각과 상기 로직회로층을 전기적으로 연결하는 콘택들
    을 더 포함하는 이미지 센서.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 전송 게이트와 대향하고, 상기 광전변환소자로 입사광이 유입되는 입사면 상에 형성된 컬러필터층; 및
    상기 컬러필터층 상에 형성된 집광부재
    를 더 포함하는 이미지 센서.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 광전변환소자는,
    상기 기판에 형성된 제2불순물영역; 및
    상기 제2불순물영역과 상보적인 도전형을 갖고, 상기 제2불순물영역을 둘러싸는 형태를 갖도록 상기 기판에 형성된 제1불순물영역을 포함하고,
    상기 제2불순물영역 일부가 상기 제1불순물영역을 관통하여 상기 채널 구조물에 접하는 형태를 갖는 이미지 센서.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 광전변환소자는,
    상기 기판에 형성되어 상기 제1불순물영역과 동일한 도전형을 갖고, 상기 채널 구조물과 상기 제2불순물영역 사이에 게재된 제3불순물영역을 더 포함하는 이미지 센서.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 전송 게이트와 접하는 제1불순물영역의 두께보다 상기 제3불순물영역의 두께가 더 얇은 이미지 센서.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 제2불순물영역은 전하이동방향을 따라 점차 불순물 도핑농도가 증가하는 프로파일을 갖는 이미지 센서.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 전송 게이트는 게이트전극 및 상기 게이트전극을 밀봉하도록 상기 게이트전극 전면에 형성된 게이트절연막을 포함하는 이미지 센서.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 게이트절연막은,
    상기 게이트전극과 상기 광전변환소자 사이에 형성된 제1게이트절연막;
    상기 게이트전극과 상기 플로팅디퓨전층 사이에 형성된 제2게이트절연막; 및
    상기 게이트전극 측벽에 형성된 제3게이트절연막
    을 포함하는 이미지 센서.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 제1게이트절연막 내지 상기 제3게이트절연막은 서로 동일한 두께를 갖는 이미지 센서.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 제1게이트절연막 및 상기 제2게이트절연막은 상기 제3게이트절연막보다 두꺼운 두께를 갖는 이미지 센서.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 제1게이트절연막 및 상기 제2게이트절연막은는 저유전물질(Low-K materials)을 포함하고, 상기 제3게이트절연막은 고유전물질(High-K materials)을 포함하는 이미지 센서.
  13. 삭제
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 관통홀의 평면 형상은 삼각형 이상의 다각형 또는 원형 형태를 갖는 이미지 센서.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 채널막은 링타입 기둥 형태를 갖거나, 또는 실린더 형태를 갖는 이미지 센서.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 채널 구조물은 상기 하나 이상의 관통홀 각각을 갭필하는 기둥 형태의 채널막을 포함하는 이미지 센서.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 전송 게이트 및 상기 플로팅디퓨전층은 평판 형태를 갖고, 상기 전송 게이트의 면적이 상기 플로팅디퓨전층의 면적보다 큰 이미지 센서.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 플로팅디퓨전층은 상기 하나 이상의 관통홀 모두와 중첩되는 이미지 센서.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 캐패시터는 제1전극, 유전막 및 제2전극이 순차적으로 적층된 형태를 갖고, 상기 제1전극은 플로팅디퓨전층을 포함하는 이미지 센서.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제19항에 있어서,
    상기 플로팅디퓨전층 및 상기 캐패시터는 평판형태를 갖고, 상기 플로팅디퓨전층의 면적이 캐패시터의 유전막 및 제2전극의 면적보다 큰 이미지 센서.
  21. 기판에 광전변환소자를 형성하는 단계;
    상기 광전변환소자 상에 자신을 관통하는 하나 이상의 관통홀을 갖는 전송 게이트를 형성하는 단계;
    상기 하나 이상의 관통홀 각각에 갭필되는 채널 구조물을 형성하는 단계;
    상기 전송 게이트 상에 상기 채널 구조물과 중첩되는 플로팅디퓨전층을 형성하는 단계; 및
    상기 플로팅디퓨전층 상에 캐패시터를 형성하는 단계를 포함하되,
    상기 채널 구조물을 형성하는 단계는,
    상기 하나 이상의 관통홀을 갖는 전송 게이트 표면을 따라 채널용 도전막을 형성하는 단계;
    상기 채널용 도전막을 선택적으로 식각하여 실리콘 함유물질을 포함하는 채널막을 형성하는 단계; 및
    상기 채널막 내부를 갭필하고 절연물질을 포함하는 실링막을 형성하는 단계를 포함하는 이미지 센서 제조방법.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 기판상에 상기 전송 게이트, 상기 플로팅디퓨전층 및 상기 캐패시터를 덮는 층간절연막을 형성하는 단계;
    상기 층간절연막을 관통하여 상기 전송 게이트, 상기 플로팅디퓨전층 및 상기 캐패시터 각각과 연결되는 콘택들을 형성하는 단계; 및
    상기 층간절연막 상에 로직회로층을 형성하는 단계
    를 포함하는 이미지 센서 제조방법.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제22항에 있어서,
    상기 로직회로층을 형성하는 단계는,
    캐리어웨이퍼 상에 로직회로층을 형성하는 단계; 및
    웨이퍼 본딩공정을 통해 상기 층간절연막 상에 상기 로직회로층을 본딩하는 단계를 포함하는 이미지 센서 제조방법.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 전송 게이트와 대향하고, 상기 광전변환소자로 입사광이 유입되는 입사면 상에 컬러필터층을 형성하는 단계; 및
    상기 컬러필터층 상에 집광부재를 형성하는 단계
    를 더 포함하는 이미지 센서 제조방법.
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 기판에 광전변환소자를 형성하는 단계는,
    상기 기판에 제1도전형의 불순물을 주입하여 제1불순물영역을 형성하는 단계; 및
    상기 제1불순물영역에 제1도전형과 상보적인 도전형을 갖는 제2도전형의 불순물을 주입하여 제2불순물영역을 형성하되, 상기 제1불순물영역이 상기 제2불순물영역을 둘러싸는 형태를 갖도록 형성하는 단계
    를 포함하는 이미지 센서 제조방법.
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제25항에 있어서,
    상기 전송 게이트를 형성한 이후에,
    상기 관통홀로 인해 노출된 상기 제1불순물영역에 제2도전형의 불순물을 이온주입하여 상기 제2불순물영역의 일부를 상기 관통홀의 저면에 접하도록 확장시키는 단계를 더 포함하는 이미지 센서 제조방법.
  27. ◈청구항 27은(는) 설정등록료 납부시 포기되었습니다.◈
    제26항에 있어서,
    상기 확장된 제2불순물영역에 제1도전형의 불순물을 이온주입하여 상기 관통홀의 저면에 접하는 제3불순물영역을 형성하는 단계를 더 포함하는 이미지 센서 제조방법.
  28. ◈청구항 28은(는) 설정등록료 납부시 포기되었습니다.◈
    제27항에 있어서,
    상기 제3불순물영역의 두께는 상기 전송 게이트와 접하는 제1불순물영역의 두께보다 얇게 형성하는 이미지 센서 제조방법.
  29. ◈청구항 29은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 전송 게이트를 형성하는 단계는,
    상기 기판상에 제1절연막, 게이트도전막 및 제2절연막이 순차적으로 형성된 적층막을 형성하는 단계;
    상기 적층막을 선택적으로 식각하여 제1게이트절연막, 게이트전극 및 제2게이트절연막이 적층되고, 하나 이상의 관통홀을 갖는 패턴을 형성하는 단계; 및
    상기 패턴의 측벽에 제3게이트절연막을 형성하는 단계
    를 포함하는 이미지 센서 제조방법.
  30. ◈청구항 30은(는) 설정등록료 납부시 포기되었습니다.◈
    제29항에 있어서,
    상기 제1게이트절연막 내지 제3게이트절연막은 서로 동일한 두께를 갖도록 형성하는 이미지 센서 제조방법.
  31. ◈청구항 31은(는) 설정등록료 납부시 포기되었습니다.◈
    제29항에 있어서,
    상기 제1게이트절연막 및 상기 제2게이트절연막은 상기 제3게이트절연막보다 두꺼운 두께를 갖도록 형성하는 이미지 센서 제조방법.
  32. ◈청구항 32은(는) 설정등록료 납부시 포기되었습니다.◈
    제31항에 있어서,
    상기 제1게이트절연막 및 상기 제2게이트절연막은는 저유전물질(Low-K materials)을 포함하고, 상기 제3게이트절연막은 고유전물질(High-K materials)을 포함하는 이미지 센서 제조방법.
  33. 삭제
  34. ◈청구항 34은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 채널막은 링타입 기둥 형태 또는 실린더 형태를 갖는 이미지 센서 제조방법
  35. 삭제
  36. ◈청구항 36은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 채널막은 상기 하나 이상의 관통홀 각각을 갭필하는 기둥 형태를 갖는 이미지 센서 제조방법.
  37. ◈청구항 37은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 전송 게이트 및 상기 플로팅디퓨전층은 평판 형태를 갖도록 형성하되, 상기 전송 게이트의 면적이 상기 플로팅디퓨전층의 면적보다 크게 형성하는 이미지 센서 제조방법.
  38. ◈청구항 38은(는) 설정등록료 납부시 포기되었습니다.◈
    제37항에 있어서,
    상기 플로팅디퓨전층은 상기 하나 이상의 관통홀 모두와 중첩되도록 형성하는 이미지 센서 제조방법.
  39. ◈청구항 39은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 캐패시터는 제1전극, 유전막 및 제2전극이 순차적으로 적층된 형태를 갖도록 형성하되, 상기 제1전극은 플로팅디퓨전층을 포함하는 이미지 센서 제조방법.
  40. ◈청구항 40은(는) 설정등록료 납부시 포기되었습니다.◈
    제39항에 있어서,
    상기 플로팅디퓨전층 및 상기 캐패시터는 평판형태를 갖도록 형성하되, 상기 플로팅디퓨전층의 면적이 캐패시터의 유전막 및 제2전극의 면적보다 크게 형성하는 이미지 센서 제조방법.
KR1020150130812A 2015-09-16 2015-09-16 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법 KR102414038B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150130812A KR102414038B1 (ko) 2015-09-16 2015-09-16 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
TW105105977A TWI682527B (zh) 2015-09-16 2016-02-26 包括垂直傳輸門的圖像感測器
US15/060,160 US9520427B1 (en) 2015-09-16 2016-03-03 Image sensor including vertical transfer gate and method for fabricating the same
CN201610335191.6A CN106549027B (zh) 2015-09-16 2016-05-19 包括垂直传输门的图像传感器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150130812A KR102414038B1 (ko) 2015-09-16 2015-09-16 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170033465A KR20170033465A (ko) 2017-03-27
KR102414038B1 true KR102414038B1 (ko) 2022-06-30

Family

ID=57483996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150130812A KR102414038B1 (ko) 2015-09-16 2015-09-16 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법

Country Status (4)

Country Link
US (1) US9520427B1 (ko)
KR (1) KR102414038B1 (ko)
CN (1) CN106549027B (ko)
TW (1) TWI682527B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102462912B1 (ko) * 2015-12-04 2022-11-04 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서
KR102535680B1 (ko) * 2016-03-22 2023-05-24 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
KR102569811B1 (ko) 2016-04-08 2023-08-24 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
KR102609993B1 (ko) * 2017-01-19 2023-12-06 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
US10051218B1 (en) * 2017-02-03 2018-08-14 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with in-pixel vertical channel transfer transistor and reflective structure
US9992437B1 (en) * 2017-02-03 2018-06-05 SmartSense Technology(U.S.), Inc. Stacked image sensor pixel cell with in-pixel vertical channel transfer transistor
KR102473149B1 (ko) * 2017-11-13 2022-12-02 에스케이하이닉스 주식회사 이미지 센서
KR102611171B1 (ko) * 2018-12-28 2023-12-08 에스케이하이닉스 주식회사 수직 판형 캐패시터 및 이를 포함하는 이미지 센싱 장치
CN110828497B (zh) * 2019-11-19 2022-03-18 上海华力微电子有限公司 一种垂直栅cmos图像传感器及制造方法
CN115084181B (zh) * 2022-07-20 2022-11-18 合肥晶合集成电路股份有限公司 3d cmos图像传感器及其形成方法
CN114937678B (zh) * 2022-07-20 2022-11-04 晶芯成(北京)科技有限公司 3d cmos图像传感器及其形成方法
CN114927539B (zh) * 2022-07-20 2022-11-04 合肥晶合集成电路股份有限公司 3d cmos图像传感器及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140320718A1 (en) * 2013-01-31 2014-10-30 Apple Inc. Vertically Stacked Image Sensor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4616565B2 (ja) * 2004-02-16 2011-01-19 パナソニック株式会社 半導体装置およびその製造方法
KR101584098B1 (ko) 2009-08-17 2016-01-12 삼성전자주식회사 플로팅 확산영역을 부스팅하는 부스팅 커패시터를 구비하는 단위 픽셀, 상기 픽셀을 구비하는 픽셀어레이 및 상기 픽셀어레이를 구비하는 광 감지소자
JP5723094B2 (ja) * 2009-12-11 2015-05-27 キヤノン株式会社 固体撮像装置およびカメラ
KR101845257B1 (ko) * 2011-02-07 2018-04-04 삼성전자주식회사 이미지 센서
JP5950514B2 (ja) * 2011-08-12 2016-07-13 キヤノン株式会社 光電変換装置の製造方法
TW201334169A (zh) 2012-02-10 2013-08-16 Sony Corp 攝像元件、製造裝置及方法、及攝像裝置
KR101931658B1 (ko) * 2012-02-27 2018-12-21 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
JP2014022448A (ja) * 2012-07-13 2014-02-03 Toshiba Corp 固体撮像装置
KR101932660B1 (ko) * 2012-09-12 2018-12-26 삼성전자 주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
US9059061B2 (en) 2013-03-15 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D image sensor
JP2015023250A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 固体撮像素子及びその駆動方法、並びに電子機器
JP2015032663A (ja) * 2013-08-01 2015-02-16 株式会社東芝 固体撮像装置
JP2015088621A (ja) * 2013-10-30 2015-05-07 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP2016063118A (ja) * 2014-09-19 2016-04-25 株式会社東芝 撮像素子、撮像装置および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140320718A1 (en) * 2013-01-31 2014-10-30 Apple Inc. Vertically Stacked Image Sensor

Also Published As

Publication number Publication date
CN106549027B (zh) 2021-01-15
TWI682527B (zh) 2020-01-11
CN106549027A (zh) 2017-03-29
TW201712856A (zh) 2017-04-01
US9520427B1 (en) 2016-12-13
KR20170033465A (ko) 2017-03-27

Similar Documents

Publication Publication Date Title
KR102414038B1 (ko) 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
KR102462912B1 (ko) 수직 전송 게이트를 갖는 이미지 센서
WO2015025723A1 (ja) 固体撮像素子および電子機器
KR102525166B1 (ko) 이미지 센서
KR102569811B1 (ko) 이미지 센서 및 그 제조방법
US10411054B2 (en) Image sensor
KR102575458B1 (ko) 이미지 센서 및 그 제조방법
US10068937B2 (en) Image sensor and method for fabricating the same
KR102471593B1 (ko) 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
KR102564851B1 (ko) 이미지 센서
CN110620122A (zh) 图像传感器
US9865635B2 (en) Image sensor
US10038028B2 (en) Image sensor including depletion inducing layer
US9978787B1 (en) Image sensor and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right