JP6308864B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP6308864B2
JP6308864B2 JP2014101472A JP2014101472A JP6308864B2 JP 6308864 B2 JP6308864 B2 JP 6308864B2 JP 2014101472 A JP2014101472 A JP 2014101472A JP 2014101472 A JP2014101472 A JP 2014101472A JP 6308864 B2 JP6308864 B2 JP 6308864B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
conversion unit
semiconductor region
charge
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014101472A
Other languages
English (en)
Other versions
JP2015220279A (ja
JP2015220279A5 (ja
Inventor
聡子 飯田
聡子 飯田
潤 伊庭
潤 伊庭
一拓 佐野
一拓 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014101472A priority Critical patent/JP6308864B2/ja
Priority to US14/709,338 priority patent/US9386249B2/en
Publication of JP2015220279A publication Critical patent/JP2015220279A/ja
Publication of JP2015220279A5 publication Critical patent/JP2015220279A5/ja
Application granted granted Critical
Publication of JP6308864B2 publication Critical patent/JP6308864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures

Description

本発明は、撮像装置に関する。
撮像装置において、複数の光電変換素子で生じた信号を一つの画素の信号として処理するものがある。特許文献１には、列方向及び行方向に隣接する光電変換素子の間で電荷の転送を行うことにより、光電変換素子において信号電荷を混合する技術が開示されている。
特開２００８−１９３５２７号公報
特許文献１においては、転送ゲート電極の下であって、２つの光電変換素子の間の領域に、Ｎ型の半導体領域が配されていない。このような構造では、電荷の転送時に、高い電圧が使われる。これは、転送ゲート電極の下の電位を左右のフォトダイオードの電位と同等にするためである。転送ゲート電極に印加される電圧が低いと、左右のフォトダイオードの間に電位障壁が生じてしまうため、電荷の転送が困難になる。
また、左右のフォトダイオードの間の電位を制御する構成では、当該２つのフォトダイオードの電気的な分離性能を高く維持する必要がある。
本発明の目的は、電気的な分離性能の向上と、低電圧での電荷転送とを両立させることができる撮像装置を提供することである。
本発明の撮像装置は、半導体基板と、前記半導体基板に形成され、電荷を蓄積する第１導電型の第１の光電変換部と、前記半導体基板に形成され、電荷を蓄積する第１導電型の第２の光電変換部と、前記第１の光電変換部及び前記第２の光電変換部の間の領域の上に設けられ、前記第１の光電変換部及び前記第２の光電変換部の電気的な導通を制御する電極と、前記電極の下方であって、前記第１の光電変換部及び前記第２の光電変換部の間に設けられ、前記第１の光電変換部から第２の光電変換部へ連続するように設けられる第１導電型の第１の半導体領域と、前記電極の下方であって、前記第１の光電変換部及び前記第２の光電変換部の間に設けられ、前記第１の半導体領域とは異なる深さに設けられる第２導電型の第２の半導体領域とを有し、前記第１の半導体領域及び前記第２の半導体領域の境界は、前記半導体基板の表面から、前記第１の光電変換部の不純物濃度が最大となる深さまでの間に位置することを特徴とする。
第１の半導体領域は低電圧での電荷転送に寄与し、第２の半導体領域は電気的な分離性能向上に寄与するので、電気的な分離性能の向上と、低電圧での電荷転送とを両立させることができる。
撮像装置の全体構成を示す図である。 光電変換部の断面構造とポテンシャル分布を示す図である。 光電変換部の断面の濃度分布を示す図である。 光電変換部の断面構造を示す図である。 光電変換部の断面の濃度分布を示す図である。 光電変換部の断面構造を示す図である。 光電変換部の断面の濃度分布を示す図である。 光電変換部の断面構造を示す図である。 光電変換部の断面の濃度分布を示す図である。 光電変換部の断面構造を示す図である。 光電変換部の断面の濃度分布を示す図である。 光電変換部の断面構造を示す図である。 光電変換部の断面の濃度分布を示す図である。 光電変換部の断面構造を示す図である。 光電変換部の断面の濃度分布を示す図である。 光電変換部の平面図である。 光電変換部の平面図である。 光電変換部の平面図である。 光電変換部の平面図と断面図である。 光電変換部の断面構造とポテンシャル分布を示す図である。 光電変換部の断面の濃度分布を示す図である。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る撮像装置の構成例を示す図である。撮像装置は、ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの複数の画素を備える。本実施形態では、信号電荷が電子である。そのため、第１導電型がＮ型であり、第２導電型がＰ型である。しかし、信号電荷はホールであってもよい。信号電荷がホールの場合には、第１導電型がＰ型であり、第２導電型がＮ型である。
撮像装置は、撮像部１２と、垂直走査回路１３と列回路１４と、水平走査回路１５と、出力回路１６とを有する。撮像部１２は、２次元行列状に配置された複数の単位画素１１を有する。なお、撮像部１２の単位画素１１の配列は、１行のみや１列のみで構成されても良い。単位画素１１は、光電変換による信号を出力する。垂直走査回路１３は、単位画素１１の出力を行単位で制御する。単位画素１１の各列の出力信号は、列回路１４に保持される。水平走査回路１５は、列回路１４に保持された各列の信号を、順次、出力回路１６へ読み出す。出力回路１６は、例えば差動増幅回路などである。
図２（ａ）は、単位画素１１内に形成される光電変換部の断面図である。２１はＮ型シリコン半導体基板、２２はＰ型ウエル層である。２３及び２４は、Ｎ型（第１導電型）で形成される光電変換部である。第１の光電変換部２３及び第２の光電変換部２４は、それぞれ、Ｎ型シリコン半導体基板２１に形成され、電荷を蓄積する。２５は素子分離膜、２６は光電変換部２３と光電変換部２４とを電気的に接続／分離するための分離用電極である。分離用電極２６は、光電変換部２３及び２４の間の領域の上に設けられ、光電変換部２３及び２４の電気的な導通を制御する。分離用電極２６の下部においては、光電変換部２３から光電変換部２４にかけて連続するＮ型（第１導電型）の第１領域２７が形成され、その下にはＰ型（第２導電型）の第２領域２８が形成されている。
第１領域２７は、第１の半導体領域であり、分離用電極２６の下方であって、光電変換部２３及び２４の間に設けられ、光電変換部２３から光電変換部２４へ連続するように設けられる。第２領域２８は、第２の半導体領域であり、分離用電極２６の下方であって、光電変換部２３及び２４の間に設けられ、第１領域２７とは異なる深さに設けられる。第１領域２７は、Ｎ型シリコン半導体基板２１の表面側に設けられる。第２領域２８は、第１領域２７の下に設けられる。光電変換部２３及び２４は、Ｐ型（第２導電型）の領域のＰ型ウエル層２２上に設けられる。
図２（ｂ）は、分離用電極２６に正の電圧を印加した時（オン時）の光電変換部２３から光電変化部２４に至るある深さのポテンシャル分布を示す。光電変換部２３及び２４が完全に空乏化した時のポテンシャルをＶpdとしている。図２（ｂ）の状態において、分離用電極２６の下部の基板表面では電子が蓄積され、Ｎ型の第１領域２７の表面にチャネルが形成される。この時、形成される第１領域２７のポテンシャルは、ポアソン方程式に従い、分離用電極２６に印加した電圧と、Ｎ型の第１領域２７の不純物濃度、Ｐ型の第２領域２８の不純物濃度、分離用電極２６の下の酸化膜中にかかる電界強度で決まる。Ｎ型の第１領域２７が分離用電極２６直下に形成され、光電変換部２３から光電変換部２４にかけてＮ型不純物が連続して形成されている。そのため、光電変換部２３から第１領域２７を通り、光電変換部２４にかけてポテンシャル障壁の無いフラットなＶpd一定のポテンシャル分布を形成することができる。すなわち、光電変換部２３及び２４は、接続状態となる。以下、この状態をオン動作という。
図２（ｃ）は、分離用電極２６に負の電圧を印加した時（オフ時）の光電変換部２３から光電変化部２４までの最深ポテンシャル分布である。ここで、光電変換部２３及び２４が完全に空乏化した時のポテンシャルをＶpdとしている。図２（ｃ）の状態において、分離用電極２６の下部の基板表面では正孔が分離用電極２６に引かれて表面に集められる。この時のＮ型の第１領域２７のポテンシャルは、ポアソン方程式に従い、分離用電極２６に印加した電圧と、Ｎ型の第１領域２７の不純物濃度、Ｐ型の第２領域２８の不純物濃度、分離用電極２６の下の酸化膜中にかかる電界強度で決まる。Ｐ型の第２領域２８が分離用電極２６の下に高濃度に形成されているため、第２領域２８から大量の正孔が供給される。光電変換部２３及び２４の間にはポテンシャル障壁が生じ、光電変換部２３及び２４は分離状態となる。以下、この状態をオフ動作という。
撮像装置を駆動するために必要な電源電圧の範囲内でオン動作及びオフ動作をする必要があるが、上記構造により従来よりも低電圧でオン動作することができ、かつオフ動作もできる。例として、撮像装置の駆動電源電圧５Ｖに対して、分離用電極２６には２．５Ｖ程度を印加することで完全にオン動作させることができる。
図３は、図２（ａ）の断面図での線分ＡＡ及びＢＢにおける深さ方向の１次元断面不純物濃度分布を示す。実線のＡＡは、図２（ａ）での分離用電極２６の中央部の下部の線分ＡＡの不純物濃度を示す。点線のＢＢは、図２（ａ）の光電変換部２３の中央部の線分ＢＢの不純物濃度を示す。Ｎ型シリコン半導体基板２１の最表面を深さ０とした時、実線のＡＡでの深さ方向のＸ点がＮ型とＰ型の境界である。また、点線のＢＢでの深さ方向のＹ点が光電変換部２３を形成するＮ型不純物濃度が最大となる深さである。例えば、Ｘは０．１５μｍ、Ｙは０．３μｍである。
第１領域２７及び第２領域２８の境界のＸ点は、Ｎ型シリコン半導体基板２１の表面から、光電変換部２３の不純物濃度が最大となる深さのＹ点までの間に位置する。本実施形態は、図２（ｂ）及び（ｃ）のポテンシャル分布を得るため、図３の実線ＡＡでのＹ点より浅い領域において、オン動作時に空乏化されるＮ型の第１領域２７と、オフ動作時に正孔を供給するＰ型の第２領域２８が存在することを特徴とする。これにより、上述した理由で、分離用電極２６のオン動作時に平坦なポテンシャル分布（図２（ｂ））と、オフ動作時に光電変換部２３及び２４を電気的に遮断するポテンシャル分布（図２（ｃ））を両立できる。分離用電極２６をオン動作時にして、分離用電極２６の下部において平坦なポテンシャル分布を形成することにより、光電変換部２３と光電変換部２４との間に電荷が残ることが無く、全ての電荷を列回路１４に読み出すことができる。
この時の不純物濃度の関係は、例えば、光電変換部２３及び２４の不純物濃度Ｇは、１×１０16〜１×１０18 [／ｃｍ3]程度である。Ｎ型の第１領域２７の不純物濃度Ｉは、１×１０13〜１×１０15程度である。Ｐ型の第２領域２８の不純物濃度Ｊは、１×１０16〜１×１０18程度である。Ｐ型ウエル層２２の不純物濃度Ｈは、１×１０15〜１×１０17程度である。
次に、本実施形態の効果を説明する。電荷の完全転送にあたっては、分離用電極２６の下で電位のポケットや障壁が生じ、電荷が残留するような構造であってはならない。このため、分離用電極２６の電圧印加時においては、分離用電極２６の下の電位は、左右の光電変換部（フォトダイオード）２３及び２４の電位（空乏化電圧）と同等かつ均一にならなくてはならない。
特許文献１においては、ゲート電極下のＳｉ表面側にＮ型不純物が注入されていない。このような構造では、転送電極下の電位を左右のフォトダイオードの電位と同等にするには、転送電極に電源電圧以上の高電位を印加する必要があり、通常の電圧印加では電位障壁が生じ電荷が残留することとなり、現実的ではない。
その詳細について述べる。特許文献１の転送電極に電圧を印加し、転送電極下の正孔電荷が出払って空乏化され、負の空間電荷が生じる。そして、ポアソン方程式に従い、ポテンシャルが決まる。転送電極に印加する電圧を高くすれば、空乏層が伸び、空間電荷が増え、ポテンシャルが深くなる。つまり、転送路の幅や深さが決まる。
一方、転送電極下のＳｉ表面側にＮ型不純物を注入されていた場合、転送電極に電圧を印加すると、Ｐ型基板層との間でＮ型不純物領域は空乏化し、接する基板のＰ型層側も空乏化し、正と負の空間電荷が生じる。そして、ポアソン方程式に従い、ポテンシャルが決まる。ゲート電極に印加する電圧を高くすれば、空乏層が伸び、空間電荷が増え、ポテンシャルが深くなる。このＮ型不純物濃度によって、最大電位を深くすることもできる。この正と負の空間電荷がある方が、負の空間電荷しかない場合よりも、転送電極に印加される電圧に対してより大きい電位が転送電極下に形成される。
通常の電源電圧範囲内で転送電極下に所望の電位を形成する場合は、Ｎ型不純物の注入がなければ、転送電極下において左右のフォトダイオードの電位（空乏化電圧）と同等かつ均一の電位を形成することができない。特許文献１のように、負の空間電荷だけで電位を決定しようとすると、通常の電源電圧範囲内では転送電極下に電位障壁が生じ、電荷が残留することで完全転送はできない。
本実施形態によれば、分離用電極２６の電圧印加時においては、分離用電極２６の下の電位は、左右の光電変換部（フォトダイオード）２３及び２４の電位（空乏化電圧）と同等かつ均一になる。これにより、分離用電極２６の下で電位のポケットや障壁がなくなり、電荷の残留を防止し、電荷を効率よく転送することができる。
また、本実施形態では、光電変換部２３及び光電変換部２４に光を集光する不図示のレンズを設けてもよい。このような構成において、光電変換部２３の電荷に基づく信号及び光電変換部２４の電荷に基づく信号に基づいて焦点検出を行う。この場合には、電荷を効率よく転送できるため、焦点検出の精度を高めることができる。
（第２の実施形態）
図４は、本発明の第２の実施形態による単位画素１１内に形成される光電変換部の断面図である。第１の実施形態と同じ構造の部分は、同じ番号で記載されている。分離用電極２６がオン及びオフ動作時のポテンシャル分布図は、第１の実施形態と同じである。本実施形態が第１の実施形態と異なる部分は、第２領域２８の下にＰ型（第２導電型）の混合防止層３１が形成されている点である。混合防止層３１は、第１領域２７及び第２領域２８の下方であって、光電変換部２３及び２４より深い位置に設けられる。
図５は、図４の線分ＡＡと線分ＢＢを各々深さ方向とする不純物濃度分布を示す。Ｐ型の混合防止層３１を含んだ濃度分布が実線ＡＡに示されている。これにより、分離用電極２６がオフ動作時に、光電変換部２３と光電変換部２４のそれぞれに蓄積された信号電荷、及び各光電変換部２３及び２４の下部でＰ型中性領域のウエル２２内で発生した電荷が混合されることをより防ぐことができる。撮像装置としての効果は、この混合された偽信号による種々の特性劣化を防ぐことができる。例えば、光電変換部２３及び光電変換部２４に光を集光する不図示のレンズを設けることで、単位画素１１を測距用画素に適用した場合、ＡＦ（オートフォーカス）信号のクロストークを防止できる。具体的には、光電変換部２３の電荷に基づく信号及び光電変換部２４の電荷に基づく信号が、それぞれ、ＡＦ信号となる。また、例えば、縦方向に隣接する光電変換部の信号を加算する画素に適用した場合は、混色を防止できる。また、例えば、電子シャッタに適用した場合は、電荷蓄積期間中の信号電荷のリークを防止できる。
また、分離用電極２６からの電界が半導体基板深部には効きづらくなるため、Ｐ型混合防止層３１により、容易にポテンシャル障壁を作ることができる。この時、Ｐ型混合防止層３１の不純物濃度Ｋは、例えば１×１０16〜１×１０18程度であることが好ましい。
（第３の実施形態）
図６は、本発明の第３の実施形態による単位画素１１内に形成される光電変換部の断面図である。第１の実施形態と同じ構造の部分は、同じ番号で記載されている。分離用電極２６がオン及びオフ動作時のポテンシャル分布図は、第１の実施形態と同じである。本実施形態が第１の実施形態と異なる部分は、分離用電極２６の下部において、表面側にＰ型の第２領域６１があり、その下にＮ型の第１領域６２が形成されている点である。第２領域６１は、第２の半導体領域であり、Ｎ型シリコン半導体基板２１の表面側に設けられる。第１領域６２は、第１の半導体領域であり、第２領域６１の下に設けられる。
図７は、図６の線分ＡＡと線分ＢＢを各々深さ方向とする不純物濃度分布を示す。この時のＮ型の第１領域６２の不純物濃度Ｍは１×１０15〜１×１０17程度、Ｐ型の第２領域６１の不純物濃度Ｌは１×１０17〜１×１０19程度であることが好ましい。これにより、分離用電極２６がオン動作時には、その下部において第１の実施形態よりも電位が最も深くなる場所が基板表面からやや離れ、より光電変換部２３から光電変換部２４までのポテンシャル最深部と繋がり易くなる。
また、分離用電極２６がオフ動作時には、Ｐ型の第２領域６１が分離用電極２６直下に形成されているため、第２領域６１から正孔が供給され、オフ動作することができる。本実施形態は、第１の実施形態に比べると、オン動作し易く、オフ動作し難い構造となる。
（第４の実施形態）
図８は、本発明の第４の実施形態による単位画素１１内に形成される光電変換部の断面図である。第３の実施形態と同じ構造の部分は、同じ番号で記載されている。分離用電極２６がオン及びオフ動作時のポテンシャル分布図は、第１の実施形態と同じである。本実施形態が第３の実施形態と異なる部分は、Ｎ型の第１領域６２の下にＰ型（第２導電型）の注入層８１が形成されている点である。
図９は、図８の線分ＡＡと線分ＢＢを各々深さ方向とする不純物濃度分布を示す。この時のＰ型注入層８１の不純物濃度Ｎは、１×１０16〜１×１０19程度であることが好ましい。本実施形態は、オン動作時には、第３の実施形態に比べ、光電変換部２３から光電変換部２４までのポテンシャル最深部の繋がりが細くなる。しかし、本実施形態は、オフ動作時には、第２領域６１とＰ型注入層８１から正孔が供給され、より負電圧を高く設定しても、オフ動作することができる。また、光電変換部２３と光電変換部２４のそれぞれに蓄積された信号電荷が混合されるのをより防ぐことができる。
（第５の実施形態）
図１０は、本発明の第５の実施形態による単位画素１１内に形成される光電変換部の断面図である。第２の実施形態と同じ構造の部分は、同じ番号で記載されている。分離用電極２６がオン及びオフ動作時のポテンシャル分布図は、第１の実施形態と同じである。本実施形態が第２の実施形態と異なる部分は、Ｐ型ウエル層２２の代わりに、Ｎ型エピ層１０１が形成され、単位画素１１を囲うようにＰ型分離層１０２が形成されている点である。光電変換部２３及び２４は、Ｎ型（第１導電型）の領域のＮ型エピ層１０１上に設けられる。
図１１は、図１０の線分ＡＡと線分ＢＢを各々深さ方向とする不純物濃度分布を示す。この時のＮ型エピ層の不純物濃度Ｏは、１×１０13〜１×１０14程度であることが好ましい。本実施形態は、Ｎ型エピ層１０１を形成することで、光電変換部２３及び２４の空乏層幅が広がり、第２の実施形態に比べて、より多くの電荷を蓄積できる。また、本実施形態は、Ｐ型分離層１０２により、単位画素１１で発生した電荷が隣接画素や基板側に漏れ出ることを防ぐことができる。
（第６の実施形態）
図１２は、本発明の第６の実施形態による単位画素１１内に形成される光電変換部の断面図である。第１の実施形態と同じ構造の部分は、同じ番号で記載されている。分離用電極２６がオン及びオフ動作時のポテンシャル分布図は、第１の実施形態と同じである。本実施形態が第１の実施形態と異なる部分は、光電変換部２３及び２４の表面にＰ型（第２導電型）の表面シールド層１２１が形成されている点である。表面シールド層１２１は、その端部が分離用電極２６の端部から所定の距離Ｄを隔てて位置する。この距離Ｄは、例えば０．２μｍ程度であることが好ましい。第１の表面シールド層１２１は、第１の光電変換部２３の表面に形成され、分離用電極２６の下方には形成されない。第２の表面シールド層１２１は、第２の光電変換部２４の表面に形成され、分離用電極２６の下方には形成されない。
図１３は、図１２の線分ＡＡと線分ＢＢを各々深さ方向とする不純物濃度分布を示す。この時のＰ型の表面シールド層１２１の不純物濃度Ｑは、１×１０18〜１×１０19程度であることが好ましい。Ｐ型の表面シールド層１２１を設けることにより、光電変換部２３及び２４の表面電位を高濃度の正孔で覆って、不活性化することにより、暗電流の発生を抑えることができる。そして、表面シールド層１２１の不純物濃度分布がＮ型の第１領域２７に形成されるポテンシャル分布に影響を与えない程度に分離用電極２６からＰ型の表面シールド層１２１を離す必要がある。この分離用電極２６と表面シールド層１２１の各端部間距離が図１２中の距離Ｄに対応する。これにより、分離用電極２６がオン動作時に、分離用電極２６の下の平坦なポテンシャル分布を阻害しないようにすることができる。
（第７の実施形態）
図１４は、本発明の第７の実施形態による単位画素１１内に形成される光電変換部の断面図である。第６の実施形態と同じ構造の部分は、同じ番号で記載されている。分離用電極２６がオン及びオフ動作時のポテンシャル分布図は、第１の実施形態と同じである。本実施形態が第６の実施形態と異なる部分は、Ｐ型の第２領域２８の下にＰ型（第２導電型）の混合防止層３１が形成されている点である。
混合防止層３１は、第１領域２７及び第２領域２８の下方であって、光電変換部２３及び２４より深い位置に設けられる。第１領域２７は、Ｎ型シリコン半導体基板２１の表面側に設けられる。第２領域２８は、第１領域２７の下に設けられる。混合防止層３１は、第２領域２８の下に設けられる。
図１５は、図１４の線分ＡＡと線分ＢＢを各々深さ方向とする不純物濃度分布を示す。本実施形態は、Ｐ型の第２領域２８、混合防止層３１、表面シールド層１２１での不純物ピーク濃度の関係に特徴を持つ。すなわち、第２領域２８のピーク不純物濃度は、第１の表面シールド層１２１のピーク不純物濃度より小さく、混合防止層３１のピーク不純物濃度より大きい。Ｐ型の第２領域２８は、分離用電極２６のオフ動作時に正孔の供給源として機能すると共に、オン動作時の経路を決めている。Ｐ型の第２領域２８の不純物濃度が濃すぎると、この経路が遮断されることになるため、表面シールド層１２１の不純物濃度より低く形成する必要がある。これにより、分離用電極２６のオン動作時の分離用電極２６の下のフラットポテンシャルの形成を阻害することなく、分離用電極２６のオフ動作時の光電変換部２３と光電変換部２４の電気的分離もできる。オフ動作時においては、Ｐ型の混合防止層３１を設けることにより、より正孔の供給源として機能させることができるため、分離用電極２６がオン動作時の印加電圧を低減できる。
（第８の実施形態）
図１６（ａ）及び（ｂ）は、本発明の第８の実施形態による単位画素１１の構成例を示す図であり、第１〜第７の実施形態の単位画素１１の例を示す平面図である。ここで、第１の実施形態と同じ機能、構造のものは同じ番号で示している。単位画素１１は、光電変換部２３，２４と、分離用電極２６と、フローティングディフュージョン部（ＦＤ部）１６３，１６４と、転送電極１６１，１６２とを有する。なお、単位画素１１に対して１つのマイクロレンズが配されていることが好ましい。第１〜第７の実施形態で示した断面図は、図１６（ａ）の平面図の線分ＣＣの箇所に対応する。単位画素１１に入射した光は、マイクロレンズを介して、光電変換部２３及び２４に導かれる。光電変換部２３及び２４は、それぞれ、入射した光を電子に変換して蓄積する。
単位画素１１は、光電変換部２３及び２４で構成された測距用画素としても用いることができる。撮像レンズを含む撮像光学系によって、被写体像は図１で示す撮像部１２上に結像される。撮像部１２は、距離検出用の単位画素１１を含んでおり、単位画素１１内の光電変換部２３及び２４の並び方向に瞳分割方向を割り当てている。ここで、分割された一方の瞳領域を通過した光束が光電変換部２３に受光されて生じた被写体像の信号をＡ像信号、他方の瞳領域を通過した光束が光電変換部２４に受光されて生じた被写体像の信号をＢ像信号と呼称する。得られたＡ像信号とＢ像信号の情報を、列回路１４及び出力回路１６を介して、演算部へ転送し、演算部は、Ａ像信号及びＢ像信号のズレ量と基線長の関係から被写体の距離情報を算出することができる。
この時、分離用電極２６をオフ動作させ、転送電極１６１に正電圧を印加し、光電変換部２３に蓄積されたＡ像信号をＦＤ部１６３へ転送する。同時に、転送電極１６２に正電圧を印加し、光電変換部２４に蓄積されたＢ像信号をＦＤ部１６４へ転送する。
また、別の方法として転送電極１６１のみに正電圧を印加して、分離用電極２６をオフ動作させ、光電変換部２３に蓄積されたＡ像信号をＦＤ部１６３に転送する。その後、分離用電極２６に正電圧を印加してオン動作させ、光電変換部２４のＢ像信号を光電変換部２３を経由し、ＦＤ部１６３に転送することができる。
この分離用電極２６のオン動作及びオフ動作は、第１〜第７の実施形態のオン動作及びオフ動作に対応する。また、単位画素１１を距離検出用の画素として適用する場合、オフ動作時の分離用電極２６に印加する電圧を調整することで、光電変換部２３と光電変換部２４とのクロストーク特性を任意に変更することができる。
以上のように、第１のＦＤ部１６３及び第２のＦＤ部１６４は、それぞれ、電荷を蓄積する。第１の転送電極１６１は、第１の光電変換部２３の電荷を第１のＦＤ部１６３に転送する。第２の転送電極１６２は、第２の光電変換部２４の電荷を第２のＦＤ部１６４に転送する。
まず、分離用電極２６が第１の光電変換部２３及び第２の光電変換部２４を電気的に非導通の状態にし、第１の転送電極１６１が第１の光電変換部２３の電荷を第１のＦＤ部１６３に転送する。
その後、分離用電極２６が第１の光電変換部２３及び第２の光電変換部２４を電気的に導通の状態にし、第１の転送電極１６１が第２の光電変換部２４の電荷を、第１の光電変換部２３を介して第１のＦＤ部１６３に転送する。
（第９の実施形態）
図１７は、本発明の第９の実施形態による単位画素１１の構成例を示す図であり、第１〜第７の実施形態の単位画素１１の例を示す平面図である。本実施形態が第８の実施形態と異なる点は、１個の単位画素１１に対して１個の光電変換部が設けられる点である。一の単位画素１１は、光電変換部２３と、転送電極１６１と、ＦＤ部１６３とを有する。他の単位画素１１は、光電変換部２４と、転送電極１６２と、ＦＤ部１６４とを有する。マイクロレンズの有無は問わない。本実施形態は、縦方向又は横方向に隣接する光電変換部２３及び２４に蓄積された電荷を加算することができる。例えば、光電変換部２３及び２４が縦方向に配列されている場合、１行ずつ読み出すプログレッシブ動作と２行を加算して読み出すインターレース動作を行うことができる。
プログレッシブ動作時には、分離用電極２６をオフ動作させ、転送電極１６１に正電圧を印加し、光電変換部２３に蓄積されたＡ像信号をＦＤ部１６３へ転送する。同時に、転送電極１６２に正電圧を印加し、光電変換部２４に蓄積されたＢ像信号をＦＤ部１６４へ転送する。
インターレース動作時には、分離用電極２６に正電圧を印加してオン動作させ、光電変換部２３に蓄積されたＡ像信号と光電変換部２４のＢ像信号を加算し、転送電極１６１のみに正電圧を印加して、加算された信号をＦＤ部１６３に転送する。この分離用電極２６のオン及びオフ動作は、第１〜第７の実施形態のオン動作及びオフ動作に対応する。
以上のように、プログレッシブ動作（第１のモード）では、分離用電極２６が第１の光電変換部２３及び第２の光電変換部２４を電気的に非導通の状態にする。その状態で、第１の転送電極１６１が第１の光電変換部２３の電荷を第１のＦＤ部１６３に転送し、第２の転送電極１６２が第２の光電変換部２４の電荷を第２のＦＤ部１６４に転送する。
インターレース動作（第２のモード）では、分離用電極２６が第１の光電変換部２３及び第２の光電変換部２４を電気的に導通の状態にする。その状態で、第１の転送電極１６１が第１の光電変換部２３の電荷及び第２の光電変換部２４の電荷を第１のＦＤ部１６３に転送する。
（第１０の実施形態）
図１８は、本発明の第１０の実施形態による単位画素１１の構成例を示す図であり、第１〜第７の実施形態の単位画素１１の例を示す平面図である。本実施形態が第８の実施形態と異なる点は、少なくとも光電変換部２３の上部が遮光層１８１で覆われている点である。遮光層１８１は、光電変換部２３の他、転送電極１６１及びＦＤ部１６３を覆うようにしてもよい。マイクロレンズの有無は問わない。本実施形態は、電子シャッタへの用途に好ましい。電子シャッタは、撮像部１２に配される単位画素１１の全ての光電変換部において、同時刻に電荷蓄積を開始し、同時刻に隣接する蓄積部（光電変換部）に転送することで蓄積を終了する。具体的には、光電変換部２４のみに入射する光は電子に変換され、光電変換部２４で電子の蓄積を開始する。光電変換部２４で蓄積された信号は、分離用電極２６をオン動作させ、遮光されている光電変換部２３に転送されて蓄積を終了する。その後、転送電極１６１のみに正電圧を印加して、分離用電極２６をオフ動作させ、光電変換部２３の信号をＦＤ部１６３に転送する。この分離用電極２６のオン動作及びオフ動作は、第１〜第７の実施形態のオン動作及びオフ動作に対応する。
以上のように、遮光層１８１は、第１の光電変換部２３を遮光する。まず、分離用電極２６が第１の光電変換部２３及び第２の光電変換部２４を電気的に導通の状態にし、第２の光電変換部２４の電荷を第１の光電変換部２３に転送する。
その後、分離用電極２６が第１の光電変換部２３及び第２の光電変換部２４を電気的に非導通の状態にし、第１の転送電極１６１が第１の光電変換部２３の電荷を第１のＦＤ部１６３に転送する。
（第１１の実施形態）
図１９（ａ）及び（ｂ）は、本発明の第１１の実施形態による単位画素１１の構成例を示す図であり、第１〜第７の実施形態の単位画素１１の例を示す平面図である。本実施形態が第８の実施形態と異なる点は、転送電極１６２とＦＤ部１６４が削除されている点である。この様な構成であっても、本実施形態は、分離用電極２６、転送電極１６１及びＦＤ部１６３を用いることにより、第８〜第１０の実施形態と同様の駆動を実現できる。本実施形態は、転送電極１６２とＦＤ１６４が省かれているため、光電変換部２３及び２４の面積をより大きく確保することができる。
図１９（ｃ）は、図１９（ａ）の単位画素１１内の線分ＥＥの断面図である。なお、線分ＣＣの断面は、第１〜第７の実施形態の断面図（図２、４、６、８、１０，１２及び１４）に対応する。
本実施形態の駆動方法は、例えば、第８の実施形態の測距用画素と同じ駆動方法である。分離用電極２６に負電圧を印加してオフ動作させ、転送電極１６１に正電圧を印加して、光電変換部２３に蓄積されたＡ像信号をＦＤ部１６３に転送する。その後、分離用電極２６に正電圧を印加してオン動作させ、光電変換部２４のＢ像信号を、光電変換部２３を経由し、ＦＤ部１６３に転送する。この時、第１〜第７の実施形態の断面図における第１領域２７での不純物濃度は、ＦＤ部１６３の不純物濃度よりも低い。第１のＦＤ部１６３は、Ｎ型（第１導電型）の領域である。第１領域２７のピーク不純物濃度は、第１のＦＤ部１６３の不純物濃度より低い。
光電変換部２４から光電変換部２３への転送は、必ずしも基板表面を通る必要がない。これは、光電変化部２４と光電変換部２３のポテンシャルの最も深い位置が深部にあるからである。一方、光電変換部２３からＦＤ部１６３への転送は、基板表面を通る必要がある。これは、ＦＤ部１６３が表面に形成されるためである。このため、同じ転送でも異なる設計が必要となる。
（第１２の実施形態）
図２０（ａ）は、本発明の第１２の実施形態による単位画素１１内に形成される光電変換部の断面図である。第１の実施形態と同じ構造の部分は、同じ番号で記載されている。本実施形態が第１の実施形態と異なる部分は、光電変換部２４の不純物濃度が光電変換部２３の不純物濃度よりも小さい点である。
図２１は、図２０（ａ）の線分ＢＢと線分ＦＦを各々深さ方向とする不純物濃度分布を示す。例えば、光電変換部２３の不純物濃度Ｇは、１×１０16〜１×１０18 [／ｃｍ3]程度であり、光電変換部２４の不純物濃度Ｒは、０．８×１０16〜０．８×１０18 [／ｃｍ3]程度であることが好ましい。
図２０（ｂ）は、分離用電極２６に正の電圧を印加するオン動作時のポテンシャルを示す。図２０（ｃ）は、分離用電極２６に負の電圧を印加するオフ動作時のポテンシャルを示す。ここで、光電変換部２３が完全に空乏化した時のポテンシャルをＶpda、光電変換部２３が完全に空乏化した時のポテンシャルをＶpdb、としている。上述の不純物濃度関係より、Ｖpda＞Ｖpdbの関係が成り立っている。
第８の実施形態の測距用画素に本実施形態の構成を適用する場合、以下に述べる転送手順が好ましい。すなわち、分離用電極２６に負電圧を印加してオフ動作させ、転送電極１６１に正電圧を印加して、光電変換部２３に蓄積されたＡ像信号をＦＤ部１６３に転送する。その後、分離用電極２６に正電圧を印加してオン動作させ、光電変換部２４のＢ像信号を光電変換部２３を経由し、ＦＤ部１６３に転送する。この光電変換部２４から光電変換部２３への転送において、光電変換部２３の方が光電変換部２４より深いポテンシャルを持っているので、光電変換部２３及び２４の境界部分で電界がかかり、より転送し易くすることができる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
２１ Ｎ型シリコン半導体基板、２３ 第１の光電変換部、２４ 第２の光電変換部、２６ 分離用電極、２７ Ｎ型第１領域、２８ Ｐ型第２領域

Claims (16)

  1. 半導体基板と、
    前記半導体基板に形成され、電荷を蓄積する第１導電型の第１の光電変換部と、
    前記半導体基板に形成され、電荷を蓄積する第１導電型の第２の光電変換部と、
    前記第１の光電変換部及び前記第２の光電変換部の間の領域の上に設けられ、前記第１の光電変換部及び前記第２の光電変換部の電気的な導通を制御する電極と、
    前記電極の下方であって、前記第１の光電変換部及び前記第２の光電変換部の間に設けられ、前記第１の光電変換部から第２の光電変換部へ連続するように設けられる第１導電型の第１の半導体領域と、
    前記電極の下方であって、前記第１の光電変換部及び前記第２の光電変換部の間に設けられ、前記第１の半導体領域とは異なる深さに設けられる第２導電型の第２の半導体領域とを有し、
    前記第１の半導体領域及び前記第２の半導体領域の境界は、前記半導体基板の表面から、前記第１の光電変換部の不純物濃度が最大となる深さまでの間に位置することを特徴とする撮像装置。
  2. さらに、前記第１の半導体領域及び前記第２の半導体領域の下方であって、前記第１の光電変換部及び第２の光電変換部より深い位置に設けられる第２導電型の混合防止層を有することを特徴とする請求項１記載の撮像装置。
  3. 前記第１の半導体領域は、前記半導体基板の表面側に設けられ、
    前記第２の半導体領域は、前記第１の半導体領域の下に設けられることを特徴とする請求項１又は２記載の撮像装置。
  4. 前記第２の半導体領域は、前記半導体基板の表面側に設けられ、
    前記第１の半導体領域は、前記第２の半導体領域の下に設けられることを特徴とする請求項１記載の撮像装置。
  5. さらに、前記第１の半導体領域の下に設けられる第２導電型の注入層を有することを特徴とする請求項４記載の撮像装置。
  6. 前記第１の光電変換部及び前記第２の光電変換部は、第１導電型の領域の上に設けられることを特徴とする請求項２記載の撮像装置。
  7. 前記第１の光電変換部及び前記第２の光電変換部は、第２導電型の領域の上に設けられることを特徴とする請求項１記載の撮像装置。
  8. さらに、前記第１の光電変換部の表面に形成され、前記電極の下方には形成されない第２導電型の第１の表面シールド層と、
    前記第２の光電変換部の表面に形成され、前記電極の下方には形成されない第２導電型の第２の表面シールド層とを有することを特徴とする請求項１記載の撮像装置。
  9. さらに、前記第１の半導体領域及び前記第２の半導体領域の下方であって、前記第１の光電変換部及び第２の光電変換部より深い位置に設けられる第２導電型の混合防止層を有し、
    前記第１の半導体領域は、前記半導体基板の表面側に設けられ、
    前記第２の半導体領域は、前記第１の半導体領域の下に設けられ、
    前記混合防止層は、前記第２の半導体領域の下に設けられ、
    前記第２の半導体領域のピーク不純物濃度は、前記第１の表面シールド層のピーク不純物濃度より小さく、前記混合防止層のピーク不純物濃度より大きいことを特徴とする請求項８記載の撮像装置。
  10. さらに、電荷を蓄積する第１のフローティングディフュージョン部と、
    前記第１の光電変換部の電荷を前記第１のフローティングディフュージョン部に転送するための第１の転送電極とを有し、
    前記電極が前記第１の光電変換部及び前記第２の光電変換部を電気的に非導通の状態にし、前記第１の転送電極が前記第１の光電変換部の電荷を前記第１のフローティングディフュージョン部に転送し、
    その後、前記電極が前記第１の光電変換部及び前記第２の光電変換部を電気的に導通の状態にし、前記第１の転送電極が前記第２の光電変換部の電荷を、前記第１の光電変換部を介して前記第１のフローティングディフュージョン部に転送することを特徴とする請求項１〜９のいずれか１項に記載の撮像装置。
  11. さらに、電荷を蓄積する第１のフローティングディフュージョン部と、
    前記第１の光電変換部の電荷を前記第１のフローティングディフュージョン部に転送するための第１の転送電極と、
    電荷を蓄積する第２のフローティングディフュージョン部と、
    前記第２の光電変換部の電荷を前記第２のフローティングディフュージョン部に転送するための第２の転送電極とを有し、
    第１のモードでは、前記電極が前記第１の光電変換部及び前記第２の光電変換部を電気的に非導通の状態にし、前記第１の転送電極が前記第１の光電変換部の電荷を前記第１のフローティングディフュージョン部に転送し、前記第２の転送電極が前記第２の光電変換部の電荷を前記第２のフローティングディフュージョン部に転送し、
    第２のモードでは、前記電極が前記第１の光電変換部及び前記第２の光電変換部を電気的に導通の状態にし、前記第１の転送電極が前記第１の光電変換部の電荷及び前記第２の光電変換部の電荷を前記第１のフローティングディフュージョン部に転送することを特徴とする請求項１〜９のいずれか１項に記載の撮像装置。
  12. さらに、前記第１の光電変換部を遮光する遮光層と、
    電荷を蓄積する第１のフローティングディフュージョン部と、
    前記第１の光電変換部の電荷を前記第１のフローティングディフュージョン部に転送するための第１の転送電極とを有し、
    前記電極が前記第１の光電変換部及び前記第２の光電変換部を電気的に導通の状態にし、前記第２の光電変換部の電荷を前記第１の光電変換部に転送し、
    その後、前記電極が前記第１の光電変換部及び前記第２の光電変換部を電気的に非導通の状態にし、前記第１の転送電極が前記第１の光電変換部の電荷を前記第１のフローティングディフュージョン部に転送することを特徴とする請求項１〜９のいずれか１項に記載の撮像装置。
  13. さらに、電荷を蓄積する第１のフローティングディフュージョン部と、
    前記第１の光電変換部の電荷を前記第１のフローティングディフュージョン部に転送するための第１の転送電極とを有することを特徴とする請求項１〜９のいずれか１項に記載の撮像装置。
  14. 前記第１のフローティングディフュージョン部は、第１導電型の領域であり、
    前記第１の半導体領域のピーク不純物濃度は、前記第１のフローティングディフュージョン部の不純物濃度より低いことを特徴とする請求項１３記載の撮像装置。
  15. 前記第２の光電変換部の不純物濃度は、前記第１の光電変換部の不純物濃度より小さいことを特徴とする請求項１０記載の撮像装置。
  16. 前記第１の光電変換部及び前記第２の光電変換部に光を集光するレンズを有し、
    前記第１の光電変換部の電荷に基づく信号及び前記第２の光電変換部の電荷に基づく信号に基づいて焦点検出を行うことを特徴とする請求項１〜１５のいずれか１項に記載の撮像装置。
JP2014101472A 2014-05-15 2014-05-15 撮像装置 Active JP6308864B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014101472A JP6308864B2 (ja) 2014-05-15 2014-05-15 撮像装置
US14/709,338 US9386249B2 (en) 2014-05-15 2015-05-11 Image pickup apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014101472A JP6308864B2 (ja) 2014-05-15 2014-05-15 撮像装置

Publications (3)

Publication Number Publication Date
JP2015220279A JP2015220279A (ja) 2015-12-07
JP2015220279A5 JP2015220279A5 (ja) 2017-05-18
JP6308864B2 true JP6308864B2 (ja) 2018-04-11

Family

ID=54539556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014101472A Active JP6308864B2 (ja) 2014-05-15 2014-05-15 撮像装置

Country Status (2)

Country Link
US (1) US9386249B2 (ja)
JP (1) JP6308864B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046420A (ja) * 2014-08-25 2016-04-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017037907A (ja) * 2015-08-07 2017-02-16 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
CN107295221B (zh) 2016-04-08 2020-07-28 佳能株式会社 图像传感器和摄像设备
JP6774207B2 (ja) * 2016-04-08 2020-10-21 キヤノン株式会社 撮像素子及び撮像装置
JP6738200B2 (ja) * 2016-05-26 2020-08-12 キヤノン株式会社 撮像装置
JP6987562B2 (ja) * 2017-07-28 2022-01-05 キヤノン株式会社 固体撮像素子
JP2019102494A (ja) * 2017-11-28 2019-06-24 キヤノン株式会社 光電変換装置およびその製造方法、機器
JP7391844B2 (ja) * 2018-07-03 2023-12-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JP2021141552A (ja) 2020-03-09 2021-09-16 キヤノン株式会社 撮像素子、撮像装置、コンピュータプログラム及び記憶媒体
JP2020188267A (ja) * 2020-07-14 2020-11-19 キヤノン株式会社 撮像装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831988B2 (ja) * 1983-05-16 1996-03-27 富士写真フイルム株式会社 固体撮像デバイス
JP3988023B2 (ja) * 2001-10-04 2007-10-10 ソニー株式会社 固体撮像素子の製造方法
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP5224633B2 (ja) * 2004-03-30 2013-07-03 キヤノン株式会社 半導体装置の製造方法
US7271430B2 (en) * 2004-06-04 2007-09-18 Samsung Electronics Co., Ltd. Image sensors for reducing dark current and methods of fabricating the same
US7432121B2 (en) * 2005-05-24 2008-10-07 Micron Technology, Inc. Isolation process and structure for CMOS imagers
JP4764682B2 (ja) * 2005-09-07 2011-09-07 パナソニック株式会社 固体撮像装置の製造方法
JP5110831B2 (ja) * 2006-08-31 2012-12-26 キヤノン株式会社 光電変換装置及び撮像システム
JP5076528B2 (ja) * 2007-02-06 2012-11-21 株式会社ニコン 光電変換部の連結／分離構造、固体撮像素子及び撮像装置
JP2011044887A (ja) * 2009-08-20 2011-03-03 Canon Inc 固体撮像装置
JP2011071437A (ja) * 2009-09-28 2011-04-07 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5546198B2 (ja) * 2009-10-09 2014-07-09 キヤノン株式会社 固体撮像装置
JP5723094B2 (ja) * 2009-12-11 2015-05-27 キヤノン株式会社 固体撮像装置およびカメラ
JP2011216673A (ja) * 2010-03-31 2011-10-27 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP5671830B2 (ja) * 2010-03-31 2015-02-18 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
WO2013021577A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP6039165B2 (ja) * 2011-08-11 2016-12-07 キヤノン株式会社 撮像素子及び撮像装置

Also Published As

Publication number Publication date
US9386249B2 (en) 2016-07-05
US20150334328A1 (en) 2015-11-19
JP2015220279A (ja) 2015-12-07

Similar Documents

Publication Publication Date Title
JP6308864B2 (ja) 撮像装置
US11019291B2 (en) Solid-state imaging device and imaging system
JP4802520B2 (ja) 固体撮像装置及びその製造方法
US20110234868A1 (en) Photoelectric conversion apparatus and imaging system
CN104517983B (zh) 固态成像装置、其制造方法和成像系统
CN103219346A (zh) 图像拾取装置和图像拾取系统
JP2006245499A5 (ja)
CN105762162A (zh) 固态成像设备、照相机和固态成像设备的设计方法
JP2004266159A (ja) 固体撮像装置およびその製造方法およびインターライン転送型ｃｃｄイメージセンサ
JP3727639B2 (ja) 固体撮像装置
JP6119184B2 (ja) 固体撮像素子、撮像装置および固体撮像素子の製造方法
TW201312740A (zh) 固體攝像元件
JP2016063216A (ja) 撮像装置
US7649165B2 (en) Image capturing apparatus
JP2009510777A (ja) 改善された収集のための光検出器及びｎ型層構造
JP2012182377A (ja) 固体撮像装置
JP2004259733A (ja) 固体撮像装置
US20140048689A1 (en) Pixels, imagers and related fabrication methods
JP5546198B2 (ja) 固体撮像装置
JP2019145619A (ja) 撮像装置およびカメラ
JP2016092178A (ja) 固体撮像素子
JP2013048132A (ja) 固体撮像装置
US20100133596A1 (en) Solid-state imaging device
JP2007096084A (ja) 固体撮像装置およびその駆動方法
KR20150001578A (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180313

R151 Written notification of patent or utility model registration

Ref document number: 6308864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151