JP4802520B2 - 固体撮像装置及びその製造方法 - Google Patents

固体撮像装置及びその製造方法 Download PDF

Info

Publication number
JP4802520B2
JP4802520B2 JP2005062714A JP2005062714A JP4802520B2 JP 4802520 B2 JP4802520 B2 JP 4802520B2 JP 2005062714 A JP2005062714 A JP 2005062714A JP 2005062714 A JP2005062714 A JP 2005062714A JP 4802520 B2 JP4802520 B2 JP 4802520B2
Authority
JP
Japan
Prior art keywords
region
formed
photoelectric conversion
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005062714A
Other languages
English (en)
Other versions
JP2006245499A5 (ja
JP2006245499A (ja
Inventor
康 丸山
信 岩淵
剛志 柳田
一秀 横田
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP2005062714A priority Critical patent/JP4802520B2/ja
Priority claimed from US11/368,756 external-priority patent/US8049293B2/en
Publication of JP2006245499A5 publication Critical patent/JP2006245499A5/ja
Publication of JP2006245499A publication Critical patent/JP2006245499A/ja
Application granted granted Critical
Publication of JP4802520B2 publication Critical patent/JP4802520B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、固体撮像装置及びその製造方法、特に入射光を基板裏面側から取り込むようにした裏面照射型のCMOS固体撮像装置及びその製造方法に関する。

固体撮像装置として、CMOS固体撮像装置が知られている。このCMOS固体撮像装置は、フォトダイオードと複数のトランジスタ、いわゆるMOSトランジスタとにより1画素を形成し、複数の画素を所要のパターンに配列して構成される。このフォトダイオードは、受光量に応じて信号電荷を生成し蓄積する光電変換素子である。複数のMOSトランジスタは、フォトダイオードからの信号電荷を読み出すための読出し回路を構成する素子である。

図3に、イメージセンサに適用した従来の表面照射型のCMOS固体撮像装置の例を示す。図3は画素の要部を示している。このCMOS固体撮像装置1は、第1導電型、例えばn型のシリコン半導体基板2に第2導電型、例えばp型の半導体ウェル領域3を形成を形成し、基板表面側に各画素を区画するためのp型の画素分離領域4を形成し、各区画領域にフォトダイオードPDと複数のMOSトランジスタ、例えば電荷読出しトランジスタTr1、リセットトランジスタ、アンプトランジスタ及び垂直選択トランジスタ(いずれもTr2で図示する)の4つのMOSトランジスタからなる単位画素5を形成して構成される。この画素5が多数個、2次元マトリックス状に配列される。

フォトダイオードPDは、n型半導体基板2の表面から所要の深さにわたってイオン注入により形成した第1導電型であるn型の半導体領域6と、このn型半導体領域6の表面に形成した高不純物濃度のp型半導体領域、すなわち暗電流を抑制するためのp+アキューミュレーション層7とにより形成される。フォトダイオードPDのn型半導体領域6は、p+アキューミュレーション層7と接する表面側に高不純物濃度のn型電荷蓄積領域(n+電荷蓄積領域)6aと、この電荷蓄積領域6aより低不純物濃度のn型半導体領域6bとにより形成される。

上記の各MOSトランジスタTr1,Tr2は、次のようにして構成される。n型半導体基板2の表面には、フォトダイオードPDに隣接するように、p型半導体ウェル領域9が形成され、このp型半導体ウェル領域9内に高不純物濃度のn型半導体領域、即ちソース・ドレイン領域10、14がイオン注入により形成される。

電荷読出しトランジスタTr1は、n+ソース・ドレイン領域10とフォトダイオードPDのn+電荷蓄積領域6aと、両領域10及び6a間の基板表面上にゲート絶縁膜11を介して形成したゲート電極12とにより形成される。このn+ソース・ドレイン領域10は、いわゆるフローティングディフュージョン(FD)となる。ゲート電極12直下にはチャネル領域8が形成される。
他のリセットトランジスタ、アンプトランジスタ、垂直選択トランジスタなどのトランジスタTr2は、一部図示せざるも同様に対のn+ソース・ドレイン領域14と、その間のp型半導体ウェル領域9上にゲート絶縁膜を介して形成したゲート電極15とにより形成される。

また、半導体基板2の各トランジスタTr1,Tr2が形成された読出し回路領域18に対応するp型半導体ウェル領域9の直下には、p型半導体領域による画素分離領域19が形成される。

上述した各MOSトランジスタTr1,Tr2の回路配線16は、層間絶縁膜17を介して多層配線で形成される。配線17は、読出し回路領域18内のみに形成され、基板表面側より入射した光を遮るためにフォトダイオードPD上には形成されない。この多層配線層上には、図示せざるも平坦化膜を介してカラーフィルタ及びオンチップマイクロレンズが形成される。
このCMOS固体撮像装置1は、半導体基板2の表面側から光LをフォトダイオードPDに入射し、フォトダイオードPD内において光電変換された受光量に応じた信号電荷(この例では電子)eをn+電荷蓄積領域6aに蓄積し、これより各MOSトランジスタTr1,Tr2による読出し回路を通じて読出すようになされる。

一方、本出願人は先に、光を基板裏面側から入射するようにした裏面照射型のCMOS固体撮像装置を提案した(特許文献1参照)。この裏面照射型のCMOS固体撮像装置21は、図2に示すように、例えばn型のシリコン半導体基板22にp型画素分離領域23を形成し、各画素領域にフォトダイオードPDと複数のMOSトランジスタTr1,Tr2を形成して単位画素25を形成し、この画素25を多数個、2次元マトリックス状に配列して構成される。画素分離領域23は、基板表面から基板裏面にわたって例えばp型半導体領域により形成される。フォトダイオードPDは、p型画素分離領域と各MOSトランジスタが形成される比較的に深いp型半導体ウェル領域とにより囲まれたn型半導体基板22と表裏面側の高不純物濃度のp型半導体領域、いわゆる暗電流を抑制するためのp+アキューミュレーション層26、27とで形成される。フォトダイオードPDのn型半導体基板22は、基板表面側の高濃度のn+電荷蓄積領域22aと基板裏面側に延びるn+電荷蓄積領域より低不純物濃度のn型半導体領域22bとにより形成される。この基板裏面側に延びるn型半導体領域22bは、各MOSトランジスタが形成された所謂読出し回路領域に対応したp型半導体ウェル領域24の下まで延長して形成される。

複数のMOSトランジスタTr1,Tr2は、前述と同様に、例えば電荷読出しトランジスタ、リセットトランジスタ、アンプトランジスタ及び垂直選択トランジスタの4つのMOSトランジスタで形成することができる。図示では電荷読出しトランジスタをTr1で示し、その他のリセットトランジスタ、アンプトランジスタ及び垂直選択トランジスタをTr2で示す。電荷読出しトランジスタTr1は、n+ソース・ドレイン領域29とフォトダイオードPDのn+電荷蓄積領域22aと、両領域29及び22a間の基板表面上にゲート絶縁膜を介して形成したゲート電極30とにより形成される。このn+ソース・ドレイン領域29は、いわゆるフローティングディフュージョン(FD)となる。ゲート電極30の直下にはチャネル領域34が形成される。
他のリセットトランジスタ、アンプトランジスタ、垂直選択トランジスタなどのトランジスタTr2は、一部図示せざるも同様に対のソース・ドレイン領域31、32と、その間のp型半導体ウェル領域24上にゲート絶縁膜を介して形成したゲート電極33とにより形成される。基板裏面側は、図示せざるも平坦化膜を兼ねる絶縁膜を介してカラーフィルタ及びオンチップマイクロレンズが形成される。

この裏面照射型のCMOS固体撮像装置21は、半導体基板22の裏面側から光をフォトダイオードPDに入射し、フォトダイオードPDにおいて光電変換した受光量に応じた信号電荷をn+電荷蓄積領域22aに蓄積し、これより各MOSトランジスタTr1,Tr2による読出し回路を通じて読出すようになされる。
特開2003−31785号公報

近年、固体撮像装置においては、高解像度のニーズに対して多数の画素を高集積するために画素の微細化を行うことが望まれている。上述した表面照射型のCMOS固体撮像装置1の場合、各画素領域では同一平面上にフォトダイオードPDや電荷読出しトランジスタ等の複数のトランジスタTr1,Tr2を配置するため、平面上の面積が夫々に必要になり、1画素5の面積が増大してしまう傾向があった。このため、画素サイズの微細化が困難となり、あるいは画素サイズを微細化した場合には、フォトダイオードPDの面積が縮小してしまうことにより、飽和電荷量(Qs)の低下や感度の低下を招く等の問題があった。

一方、上述の裏面照射型のCMOS固体撮像装置21では、光Lを基板裏面側から入射するので、表面照射型に比べて受光面積を増やすことができ、感度の向上が得られる。しかし、この裏面照射型の固体撮像装置においては、複数のMOSトランジスタによる読出し回路領域の下(すなわち、p型半導体ウェル領域24の下)に対応する光電変換領域部で22c発生した電荷eを効率よく基板表面側のn+電荷蓄積領域22aへ集め、飽和電荷量(Qs)の低下を抑制することが望まれている。

本発明は、上述の点に鑑み、飽和電荷量(Qs)の低下や感度の低下をさせることなく、画素サイズの微細化を可能にする固体撮像装置及びその製造方法を提供するものである。

本発明に係る固体撮像装置は、光電変換素子と複数のトランジスタからなる複数の画素と、前記画素を分離する画素分離領域を有する。前記複数のトランジスタは、半導体基板の一方の面に形成された第2導電型の半導体ウェル領域に形成され、前記画素分離領域は、第2導電型の半導体領域で形成される。前記光電変換素子は、前記半導体基板の一方の面から光が入射される他方の面に至り、かつ前記半導体ウェル領域の下まで延長する第1導電型の半導体領域で形成される。前記第1導電型の半導体領域は、前記半導体基板の一方の面側に形成された電荷蓄積領域と、前記電荷蓄積領域から半導体基板の他方の面側に延長し、前記電荷蓄積領域より低不純物濃度の光電変換領域部とを有する。前記半導体ウェル領域の下を除く前記光電変換領域部では、前記他方の面から前記電荷蓄積領域に向かってポテンシャルが深くなるポテンシャル分布を有する。前記半導体ウェル領域の下の前記光電変換領域部では、前記他方の面から前記半導体ウェル領域の直下に向かってポテンシャルが深くなるポテンシャル分布を有する。前記半導体ウェル領域の直下から前記電荷蓄積領域に向かってポテンシャルが深くなるポテンシャル分布を有する。前記光電変換領域部で発生した電荷が前記ポテンシャル分布により、前記電荷蓄積領域に集められる。裏面照射型に構成される。

本発明に係る固体撮像装置の製造方法は、光電変換素子と複数のトランジスタからなる複数の画素と、前記画素を分離する画素分離領域を形成する工程を有する。前記複数のトランジスタを、半導体基板の一方の面に形成した第2導電型の半導体ウェル領域に形成し、 前記画素分離領域を、第2導電型の半導体領域で形成する。前記光電変換素子を、前記半導体基板の一方の面から光が入射される他方の面に至り、かつ前記半導体ウェル領域の下まで延長する第1導電型の半導体領域で形成する。前記第1導電型の半導体領域を、前記半導体基板の一方の面側に形成する電荷蓄積領域と、前記電荷蓄積領域から半導体基板の他方の面側に延長し、前記電荷蓄積領域より低不純物濃度の光電変換領域部とにより形成する。前記半導体ウェル領域の下を除く前記光電変換領域部では、前記他方の面から前記電荷蓄積領域に向かってポテンシャルが深くなるポテンシャル分布を形成する。前記半導体ウェル領域の下の前記光電変換領域部では、前記他方の面から前記半導体ウェル領域の直下に向かってポテンシャルが深くなるポテンシャル分布を形成する。前記半導体ウェル領域の直下から前記電荷蓄積領域に向かってポテンシャルが深くなるポテンシャル分布を形成する。前記光電変換領域部で発生した電荷を、前記ポテンシャル分布により、前記電荷蓄積領域に集めるように形成する。裏面照射型に形成する。

本発明の固体撮像装置によれば、裏面照射型の固体撮像装置で構成し、その光電変換領域部で発生した電荷が、光電変換素子内に形成したポテンシャル分布による電界により、光電変換素子の電荷蓄積領域に集められる。これによって、飽和電荷量を向上することができる。一方、半導体ウェル領域の下も光電変換素子として形成されるので、基板の他方の面からの入射光の入射面積が広くなり、感度を向上することができる。従って、飽和電荷量の低下や感度の低下をさせることなく、画素の高集積化に伴う画素サイズの微細化を可能にする。

本発明の固体撮像装置の製造方法によれば、飽和電荷量の低下や感度の低下をさせることなく、画素サイズの微細化を可能にする固体撮像装置を製造することができる。

以下、図面を参照して本発明の実施の形態を説明する。

図1に、本発明に係る裏面照射型のCMOS固体撮像装置の一実施の形態を示す。本実施の形態に係る裏面照射型のCMOS固体撮像装置40は、第1導電型、例えばn型のシリコン半導体基板42に各画素を区画するための第2導電型、例えばp型の半導体領域からなる画素分離領域を形成し、各区画領域にフォトダイオードPDと複数のMOSトランジスタ、例えば電荷読出しトランジスタTr1、リセットトランジスタ、アンプトランジスタ及び垂直選択トランジスタ(いずれもTr2で総称して図示する)の4つのMOSトランジスタとからなる単位画素45を形成して成る。この画素45は多数個、マトリックス状に配列される。

複数のMOSトランジスタTr1,Tr2はフォトダイオードPDからの信号電荷を読み出すための読出し回路を構成する。この読出し回路を構成する複数のMOSトランジスタは、半導体基板42の一方の面、すなわち基板表面側に画素分離領域43接続するように形成したp型半導体ウェル領域46に形成される。電荷読出しトランジスタTr1は、p型半導体ウェル領域46内に形成した高不純物濃度のn+ソース・ドレイン領域47と、フォトダイオードPDの基板表面側のn型電荷蓄積領域と、両領域間の基板表面上にゲート絶縁膜を介して形成したゲート電極48とにより形成される。このn+ソース・ドレイン領域47は、いわゆるフローティング・ディフージョン(PD)となる。他のリセットトランジスタ、アンプトランジスタ、垂直選択トランジスタ等のトランジスタTr2は、一部図示せざるも同様に対のn+ソース・ドレイン領域49と、その間のp型半導体ウェル領域46上にゲート絶縁膜を介して形成したゲート電極50とにより形成される。各トランジスタが形成された半導体基板上には、層間絶縁膜62を介して読出し回路の回路配線61を多層配線で形成してなる多層配線層63が形成される。

フォトダイオードPDは、基板の一方の面から他方の面、すなわち基板表面から基板裏面に至り、かつ読出し回路が形成されたp型半導体ウェル領域46(すなわち読出し回路領域)の下まで延長するn型半導体領域52と、このn型半導体領域52の表面側の界面に形成された高不純物濃度のp型半導体領域、いわゆるp+アキューミュレーション層53と、n型半導体領域52の裏面側の界面に形成された高不純物濃度のp型半導体領域、いわゆるp+アキューミュレーション層54とにより形成される。フォトダイオードPDを構成するn型半導体領域52は、基板表面側の高不純物濃度のn型電荷蓄積領域52aと、この電荷蓄積領域52aより低不純物高度で、電荷蓄積領域52aから基板裏面側に延長するn型領域52b及びp型半導体ウェル領域46の下に延長するn型半導体領域52cとにより形成される。電荷読出しトランジスタのゲート電極48の下もn型半導体領域52bとして形成される。

そして、本実施の形態においては、特に、フォトダイオードPDを構成するn型半導体領域52において、光電変換された電荷eを基板表面側に向って移動させるための電界を基板深さ方向に形成し、さらに、p型半導体ウェル領域46の直下の光電変換領域、即ちn型半導体領域52c1の電荷をn型電荷蓄積領域52aへ移動し集めるための電界を形成するように成す。

すなわち、n型半導体領域52には、基板裏面から基板表面に向ってポテンシャルが深くなるようなポテンシャル分布を形成する。この場合、p型半導体ウェル領域46の下を除くn型半導体領域52bでは基板裏面から基板表面のn型電荷蓄積領域52aに向ってポテンシャルが深くなるようなポテンシャル分布を形成し、p型半導体ウェル領域46の下のn型半導体領域52cでは基板裏面からp型半導体ウェル領域46直下の表面側の領域52c1に向ってポテンシャルが深くなるようなポテンシャル分布を形成するようになす。
さらに、p型半導体ウェル領域46直下のn型半導体領域52c1を含む近傍領域から略横方向にn型電荷蓄積領域52aに向ってポテンシャルが深くなるようなポテンシャル分布を形成する。

このようなポテンシャル分布を形成する方法の一例としては、n型半導体領域52の不純物濃度を制御して形成することができる。基板深さ方向に関しては、基板裏面側から基板表面側に向ってn型半導体領域52のn型不純物濃度を、漸次あるいは段階的に、本例では段階的に高くして上記のポテンシャル分布を形成する。p型半導体ウェル領域46直下のn型半導体領域52c1を含む近傍領域からn型電荷蓄積領域52aに向かう略横方向に関しては、p型半導体ウェル領域直下のn型半導体領域52c1からn型電荷蓄積領域52aに向ってn型不純物濃度を、漸次あるいは段階的に、本例では段階的に高くして上記のポテンシャル分布を形成する。

例えば、n型電荷蓄積領域52aは、ドーズ量で1012cm−2以上の不純物濃度で形成することができ、n型半導体領域52c1は、これより低く、ドーズ量で1011〜1012cm−2程度の不純物濃度で形成することができる。

上記のポテンシャル分を形成する方法の他の例としては、n型電荷蓄積領域52aを除く他のn型半導体領域52b,52cのn型不純物濃度を一定として、p型画素分離領域43のp型不純物濃度を基板裏面側から基板表面側に向って漸次あるいは段階的に低くすることにより、基板深さ方向の上記ポテンシャル分布を形成する。また、同様にn型半導体領域52b,52cのn型不純物濃度を一定にして、p型半導体ウェル領域46のn型半導体領域52c1に接する部分のp型不純物濃度を、n型電荷蓄積領域52aに向って漸次あるいは段階的に低くすることにより、略横方向の上記ポテンシャル分布を形成する。

図示するように、電荷読出しトランジスタTr1ゲート電極48の下の領域もフォトダイオードPDのn型半導体領域52bとして構成される。ただし、ゲート電極48直下は所要の閾値電圧が得られるチャネル領域55が形成される。ここで、受光蓄積期間においては、p型半導体ウェル領域46直下のn型半導体領域52c1での電荷eも、n型電荷蓄積領域52aへ移動して蓄積する。この際に、電荷eがゲート電極48直下のn型領域部56を通して電荷読出しトランジスタTr1のフローティングディフュージョン(FD)となるソース・ドレイン領域47へ漏れ込むのを防止するために、ゲート電極48の下のn型領域部56では、ポテンシャルバリアが形成されるような不純物濃度に設定される。

また、n型電荷蓄積領域52aにおいても、蓄積された信号電荷eを電荷読出しトランジスタTr1へ効率よく転送できるように、電荷読出しトランジスタTr1側に向ってポテンシャルが深くなるようなポテンシャル分布を形成する。このため、n型電荷蓄積領域52aの不純物濃度を一定にして、p+アキューミュレーション層53の不純物濃度を電荷読出しトランジスタTr1に向って低くする。本例ではアキューミュレーション層53が、高濃度領域53aと低濃度領域53bの2つの領域で形成される。

なお、図示せざるも、基板裏面側には絶縁膜を介してカラーフィルタ及びオンチップマイクロレンズが形成される。また、多層配線層63上に補強用に例えばシリコン基板による支持基板を形成した構成とすることもできる。このようにして目的の裏面照射型のCMOS固体撮像装置41構成される。

次に、上述した本実施の形態の裏面照射型のCMOS固体撮像装置41の動作を説明する。基板裏面側から入射光Lが光電変換素子であるフォトダイオードPDに入射される。入射光Lはp型半導体ウェル領域46の下部を含むフォトダイオードPDの全域に入り、フォトダイオードPD中のn型半導体領域52で光電変換して信号電荷(本例では電子)eが発生する。この発生した信号電荷eは、n型半導体領域52内に形成された電界、すなわちn型電荷蓄積領域52aに向ってポテンシャルが深くなるようなポテンシャル分布によって基板表面側のpn接合部に移動する。すなわち、n型半導体領域52b内で発生した信号電荷は、上記の電界によって基板表面側のpn接合部に移動し、n型電荷蓄積領域52aに蓄積される。また、p型半導体ウェル領域46の下のn型半導体領域52cで発生した信号電荷は、上記の電界によってp型半導体ウェル領域46下部に形成されたpn接合部、したがってn型半導体領域52c1に移動し、さらに、n型電荷蓄積領域52aに向って形成された電界、すなわちn型半導体領域52c1からn型電荷蓄積領域52aに向ってポテンシャルが深くなるようなポテンシャル分布により、効率よく基板表面側に形成されたpn接合部に移動してn型電荷蓄積領域52aに蓄積される。

本実施の形態の裏面照射型のCMOS固体撮像装置41によれば、読出し回路を形成するp型半導体ウェル領域46の下もフォトダイオードPDとして形成されるので、裏面側からの入射光を取り込む面積が、従来の表面照射型のCMOS固体撮像装置より大きくすることができ、より多くの信号電荷を読み出すことができるので、固体撮像装置としての感度を向上することができる。また、p型半導体ウェル領域46下のn型半導体領域52c1からn型電荷蓄積領域52aへ向って電界が形成されるので、n型半導体領域52c1での信号電荷が効率よくn型電荷蓄積領域52aへ蓄積させることができ、信号電荷としてより多く蓄積できる。これにより、飽和電荷量(Qs)も向上することができる。

従って本実施の形態では、画素の高集積化によって画素サイズが縮小しても、高感度、高ダイナミックレンジのCMOS固体撮像装置を提供することができる。

本発明に係る固体撮像装置の一実施の形態を示す要部の構成図である。 従来の裏面照射型のCMOS固体撮像装置の要部の構成図である。 従来の表面照射型のCMOS固体撮像装置の要部の構成図である。

41・・裏面照射型のCMOS固体撮像装置、42・・半導体基板、43・・画素分離領域、PD・・フォトダイオード(光電変換素子)、45・・単位画素、46・・p型半導体ウェル領域、Tr1,Tr2・・MOSトランジスタ、47、49・・ソース・ドレイン領域、48、50・・ゲート電極、52・・n型半導体領域、52a・・電荷蓄積領域、52b,52c,52c1・・n型半導体領域、53〔53a,53b〕、54・・p+アキューミュレーション層、55・・チャネル領域、56・・n型領域、61・・回路配線、63・・層間絶縁膜、63・・多層配線層

Claims (8)

  1. 光電変換素子と複数のトランジスタからなる複数の画素と、
    前記画素を分離する画素分離領域を有し、
    前記複数のトランジスタは、半導体基板の一方の面に形成された第2導電型の半導体ウェル領域に形成され、
    前記画素分離領域は、第2導電型の半導体領域で形成され、
    前記光電変換素子は、前記半導体基板の一方の面から光が入射される他方の面に至り、かつ前記半導体ウェル領域の下まで延長する第1導電型の半導体領域で形成され、
    前記第1導電型の半導体領域は、前記半導体基板の一方の面側に形成された電荷蓄積領域と、前記電荷蓄積領域から半導体基板の他方の面側に延長し、前記電荷蓄積領域より低不純物濃度の光電変換領域部とを有し、
    前記半導体ウェル領域の下を除く前記光電変換領域部では、前記他方の面から前記電荷蓄積領域に向かってポテンシャルが深くなるポテンシャル分布を有し、
    前記半導体ウェル領域の下の前記光電変換領域部では、前記他方の面から前記半導体ウェル領域の直下に向かってポテンシャルが深くなるポテンシャル分布を有し、
    前記半導体ウェル領域の直下から前記電荷蓄積領域に向かってポテンシャルが深くなるポテンシャル分布を有し、
    前記光電変換領域部で発生した電荷が前記ポテンシャル分布により、前記電荷蓄積領域に集められ、
    裏面照射型に構成される
    ことを特徴とする固体撮像装置。
  2. 前記ポテンシャル分布は、前記光電変換領域部の不純物濃度を前記電荷蓄積領域に向かって漸次あるいは段階的に高くして形成される
    ことを特徴とする請求項1記載の固体撮像装置。
  3. 前記ポテンシャル分布は、前記光電変換領域部の不純物濃度を一定として、前記第2導電型の画素分離領域の不純物濃度を前記半導体基板における前記他方の面側から前記一方の面側に向かって漸次あるいは段階的に低くして形成される
    ことを特徴とする請求項1記載の固体撮像装置。
  4. 前記電荷蓄積領域の不純物濃度を一定にし、前記電荷蓄積領域の表面に形成された第2導電型のアキューミュレーション層が、不純物濃度を、画素を構成する複数のトランジスタのうちの、電荷読み出しトランジスタに向かって低くして形成される
    ことを特徴とする請求項1乃至3のいずれかに記載の固体撮像装置。
  5. 光電変換素子と複数のトランジスタからなる複数の画素と、前記画素を分離する画素分離領域を形成する工程を有し、
    前記複数のトランジスタを、半導体基板の一方の面に形成した第2導電型の半導体ウェル領域に形成し、
    前記画素分離領域を、第2導電型の半導体領域で形成し、
    前記光電変換素子を、前記半導体基板の一方の面から光が入射される他方の面に至り、かつ前記半導体ウェル領域の下まで延長する第1導電型の半導体領域で形成し、
    前記第1導電型の半導体領域を、前記半導体基板の一方の面側に形成する電荷蓄積領域と、前記電荷蓄積領域から半導体基板の他方の面側に延長し、前記電荷蓄積領域より低不純物濃度の光電変換領域部とにより形成し、
    前記半導体ウェル領域の下を除く前記光電変換領域部では、前記他方の面から前記電荷蓄積領域に向かってポテンシャルが深くなるポテンシャル分布を形成し、
    前記半導体ウェル領域の下の前記光電変換領域部では、前記他方の面から前記半導体ウェル領域の直下に向かってポテンシャルが深くなるポテンシャル分布を形成し、
    前記半導体ウェル領域の直下から前記電荷蓄積領域に向かってポテンシャルが深くなるポテンシャル分布を形成し、
    前記光電変換領域部で発生した電荷を、前記ポテンシャル分布により、前記電荷蓄積領域に集めるように形成し、
    裏面照射型に形成する
    ことを特徴とする固体撮像装置の製造方法。
  6. 前記ポテンシャル分布を、前記光電変換領域部の不純物濃度を前記電荷蓄積領域に向かって漸次あるいは段階的に高くして形成する
    ことを特徴とする請求項5記載の固体撮像装置の製造方法。
  7. 前記ポテンシャル分布を、前記光電変換領域部の不純物濃度を一定として、前記第2導電型の画素分離領域の不純物濃度を前記半導体基板における前記他方の面側から前記一方の面側に向かって漸次あるいは段階的に低くして形成する
    ことを特徴とする請求項5記載の固体撮像装置の製造方法。
  8. 前記電荷蓄積領域の不純物濃度を一定にし、前記電荷蓄積領域の表面に、不純物濃度を、画素を構成する複数のトランジスタのうちの、電荷読み出しトランジスタに向かって低くした第2導電型のアキューミュレーション層を形成する
    ことを特徴とする請求項5乃至7のいずれかに記載の固体撮像装置の製造方法。
JP2005062714A 2005-03-07 2005-03-07 固体撮像装置及びその製造方法 Active JP4802520B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005062714A JP4802520B2 (ja) 2005-03-07 2005-03-07 固体撮像装置及びその製造方法

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2005062714A JP4802520B2 (ja) 2005-03-07 2005-03-07 固体撮像装置及びその製造方法
US11/368,756 US8049293B2 (en) 2005-03-07 2006-03-06 Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
TW95107659A TWI306663B (en) 2005-03-07 2006-03-07 Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
KR20060021336A KR101222761B1 (ko) 2005-03-07 2006-03-07 후면 조사형 고체 촬상 장치, 후면 조사형 고체 촬상 장치의 제조 방법, 카메라 및 카메라의 제조 방법
CN2006100793691A CN1838423B (zh) 2005-03-07 2006-03-07 固态图像拾取器件和使用其的电子装置及制造其的方法
US12/262,805 US7947528B2 (en) 2005-03-07 2008-10-31 Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
US12/263,085 US8440499B2 (en) 2005-03-07 2008-10-31 Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
US12/829,173 US8309392B2 (en) 2005-03-07 2010-07-01 Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
US12/829,114 US9117710B2 (en) 2005-03-07 2010-07-01 Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
US12/929,985 US8841743B2 (en) 2005-03-07 2011-03-01 Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
US14/803,561 US9673249B2 (en) 2005-03-07 2015-07-20 Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device

Publications (3)

Publication Number Publication Date
JP2006245499A5 JP2006245499A5 (ja) 2006-09-14
JP2006245499A JP2006245499A (ja) 2006-09-14
JP4802520B2 true JP4802520B2 (ja) 2011-10-26

Family

ID=37015736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005062714A Active JP4802520B2 (ja) 2005-03-07 2005-03-07 固体撮像装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP4802520B2 (ja)
CN (1) CN1838423B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436443B2 (en) 2006-09-29 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside depletion for backside illuminated image sensors
US20080079108A1 (en) * 2006-09-29 2008-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Improving Sensitivity of Backside Illuminated Image Sensors
JP5104036B2 (ja) * 2007-05-24 2012-12-19 ソニー株式会社 固体撮像素子とその製造方法及び撮像装置
JP4621719B2 (ja) * 2007-09-27 2011-01-26 富士フイルム株式会社 裏面照射型撮像素子
JP5151375B2 (ja) * 2007-10-03 2013-02-27 ソニー株式会社 固体撮像装置およびその製造方法および撮像装置
CN102983167B (zh) * 2008-03-13 2015-06-17 Soitec公司 半导体结构
KR20100004174A (ko) * 2008-07-03 2010-01-13 삼성전자주식회사 이미지 센서 및 그 제조 방법, 상기 이미지 센서를포함하는 장치 및 그 제조 방법, 이미지 센서 제조용 기판및 그 제조 방법
KR101038889B1 (ko) * 2008-11-05 2011-06-02 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
KR101545630B1 (ko) * 2008-12-26 2015-08-19 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
KR20100076525A (ko) * 2008-12-26 2010-07-06 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
US20100327390A1 (en) * 2009-06-26 2010-12-30 Mccarten John P Back-illuminated image sensor with electrically biased conductive material and backside well
US20100327391A1 (en) * 2009-06-26 2010-12-30 Mccarten John P Back-illuminated image sensor with electrically biased frontside and backside
JP5552768B2 (ja) * 2009-07-27 2014-07-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011040536A (ja) * 2009-08-10 2011-02-24 Panasonic Corp 固体撮像素子およびその駆動方法
JP5471174B2 (ja) * 2009-08-28 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5509846B2 (ja) * 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5621266B2 (ja) * 2010-01-27 2014-11-12 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP2011204797A (ja) 2010-03-24 2011-10-13 Sony Corp 固体撮像装置とその製造方法、及び電子機器
TWI513301B (zh) * 2010-06-02 2015-12-11 Sony Corp 半導體裝置,固態成像裝置及相機系統
JP5577965B2 (ja) * 2010-09-02 2014-08-27 ソニー株式会社 半導体装置、および、その製造方法、電子機器
JP2012064709A (ja) 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
JP5358747B2 (ja) 2011-03-25 2013-12-04 富士フイルム株式会社 裏面照射型固体撮像素子及びその製造方法並びに撮像装置
JP5862126B2 (ja) * 2011-09-06 2016-02-16 ソニー株式会社 撮像素子および方法、並びに、撮像装置
US8748828B2 (en) * 2011-09-21 2014-06-10 Kla-Tencor Corporation Interposer based imaging sensor for high-speed image acquisition and inspection systems
WO2017169220A1 (ja) * 2016-03-30 2017-10-05 ソニー株式会社 受光装置、撮像装置および電子機器
CN107424917A (zh) * 2017-08-07 2017-12-01 上海华力微电子有限公司 一种优化cis‑uts器件白色像素的工艺方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361378B2 (ja) * 1994-03-02 2003-01-07 浜松ホトニクス株式会社 半導体デバイスの製造方法
JP2871640B2 (ja) * 1996-12-18 1999-03-17 日本電気株式会社 固体撮像素子の駆動方法
JP4487369B2 (ja) * 2000-03-13 2010-06-23 ソニー株式会社 固体撮像素子及びその製造方法、並びに固体撮像素子の露光時間制御方法
JP3759435B2 (ja) * 2001-07-11 2006-03-22 ソニー株式会社 X−yアドレス型固体撮像素子

Also Published As

Publication number Publication date
CN1838423A (zh) 2006-09-27
CN1838423B (zh) 2010-11-17
JP2006245499A (ja) 2006-09-14

Similar Documents

Publication Publication Date Title
US10504947B2 (en) Solid-state image sensor and camera
US9147708B2 (en) Solid-state image sensor and camera
US9570507B2 (en) Entrenched transfer gate
CN105895650B (zh) 固体摄像装置以及电子设备
KR101159036B1 (ko) 고체 촬상 장치
JP5973958B2 (ja) 改善されたカラークロストークを有するイメージセンサ
US8530820B2 (en) Solid-state imaging device with overflow drain region and contact thereto in different stacked substrates
JP2014045219A (ja) 固体撮像装置
US20140151533A1 (en) Solid-state imaging device, drive method thereof and electronic apparatus
US8953076B2 (en) Photoelectric conversion device and camera having a photodiode cathode formed by an n-type buried layer
JP5441986B2 (ja) 固体撮像装置およびカメラ
KR101683307B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
JP4208559B2 (ja) 光電変換装置
US7323731B2 (en) Photoelectric conversion device, method of manufacturing photoelectric conversion device, and image pickup system
US8872949B2 (en) Solid-state image pickup device, image pickup system including the same, and method for manufacturing the same
JP3840203B2 (ja) 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP6595750B2 (ja) 固体撮像装置及び撮像システム
US8413355B2 (en) Solid state image pick-up device having lower well regions for device separation with higher implantation energy
JP5292787B2 (ja) 固体撮像装置及びカメラ
JP4497366B2 (ja) 光センサおよび固体撮像装置
JP4419238B2 (ja) 固体撮像素子及びその製造方法
US8779544B2 (en) Photoelectric conversion apparatus and imaging system having revision with multiple impurity densities
US8785991B2 (en) Solid state imaging device, method for producing the same, and electronic apparatus
JP5936364B2 (ja) 撮像装置、及び撮像装置を含む撮像システム
US7663167B2 (en) Split transfer gate for dark current suppression in an imager pixel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

R151 Written notification of patent or utility model registration

Ref document number: 4802520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250