JP3361378B2 - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法Info
- Publication number
- JP3361378B2 JP3361378B2 JP03240494A JP3240494A JP3361378B2 JP 3361378 B2 JP3361378 B2 JP 3361378B2 JP 03240494 A JP03240494 A JP 03240494A JP 3240494 A JP3240494 A JP 3240494A JP 3361378 B2 JP3361378 B2 JP 3361378B2
- Authority
- JP
- Japan
- Prior art keywords
- ccd
- semiconductor chip
- bonding
- chip
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体デバイスの製造方
法に係り、特に詳細には裏面照射型のＣＣＤイメージセ
ンサの製造に使用される。
法に係り、特に詳細には裏面照射型のＣＣＤイメージセ
ンサの製造に使用される。
【０００２】
【従来の技術】従来から一般に、埋め込みチャンネル型
ＣＣＤの構造は次のようになっている。
ＣＣＤの構造は次のようになっている。
【０００３】基板としてはＰ／Ｐ+ 型エピタキシャル成
長ウエファを使用し、このＰ型エピタキシャル層の中に
Ｎ型ウェルが形成してある。Ｎ型ウェル内にはＮ+ 型の
リセットドレインとフローティングディフージョンが形
成されている。転送クロックがゲート酸化膜上の転送電
極に与えられると、信号電荷を蓄積したり転送するため
のポテンシャル井戸がＮ型ウェル層に形成される。アウ
トプットゲートを通って信号電荷が注入されるフローテ
ィングディフージョンは出力ＦＥＴのゲートに接続され
ており、信号電荷はインピーダンス変換されて出力され
る。信号読みだしが終了するとリセットゲートがオン
し、フローティングディフージョンはリセットされる。
長ウエファを使用し、このＰ型エピタキシャル層の中に
Ｎ型ウェルが形成してある。Ｎ型ウェル内にはＮ+ 型の
リセットドレインとフローティングディフージョンが形
成されている。転送クロックがゲート酸化膜上の転送電
極に与えられると、信号電荷を蓄積したり転送するため
のポテンシャル井戸がＮ型ウェル層に形成される。アウ
トプットゲートを通って信号電荷が注入されるフローテ
ィングディフージョンは出力ＦＥＴのゲートに接続され
ており、信号電荷はインピーダンス変換されて出力され
る。信号読みだしが終了するとリセットゲートがオン
し、フローティングディフージョンはリセットされる。
【０００４】ところで、ＵＶ光，軟Ｘ線，電子線入力に
対して感度を有するイメージセンサには、裏面入射型Ｃ
ＣＤが用いられる。即ち、ＵＶ光，軟Ｘ線，電子線は吸
収係数が大きいので、ポリシリコン電極等の邪魔になる
ものが入射面に無いＣＣＤ、つまりＣＣＤ形成面の裏面
から入射を行う裏面入射型ＣＣＤが好適である。但し、
通常のシリコン基板の厚みは４００〜５００μｍあるの
で、そのままでは裏面入射には使えない。そこで、シリ
コン基板をメカニカル又はケミカルに薄形化している。
図１は、薄形化したＣＣＤの断面模型図をあらわしてい
る。Ｐ型エピタキシャル成長層１上にはＮ型ウェル層２
が形成され、その上にゲート酸化膜１７が形成されてい
る。そして、その上に転送電極１５に連なるポリシリコ
ン電極１６が形成されている。このようなチップは、光
電変換部において裏面から薄化され、裏面にはＳｉＯ2
からなる裏面入射面酸化膜１８が形成されている。
対して感度を有するイメージセンサには、裏面入射型Ｃ
ＣＤが用いられる。即ち、ＵＶ光，軟Ｘ線，電子線は吸
収係数が大きいので、ポリシリコン電極等の邪魔になる
ものが入射面に無いＣＣＤ、つまりＣＣＤ形成面の裏面
から入射を行う裏面入射型ＣＣＤが好適である。但し、
通常のシリコン基板の厚みは４００〜５００μｍあるの
で、そのままでは裏面入射には使えない。そこで、シリ
コン基板をメカニカル又はケミカルに薄形化している。
図１は、薄形化したＣＣＤの断面模型図をあらわしてい
る。Ｐ型エピタキシャル成長層１上にはＮ型ウェル層２
が形成され、その上にゲート酸化膜１７が形成されてい
る。そして、その上に転送電極１５に連なるポリシリコ
ン電極１６が形成されている。このようなチップは、光
電変換部において裏面から薄化され、裏面にはＳｉＯ2
からなる裏面入射面酸化膜１８が形成されている。
【０００５】更に、図１の構造において、裏面の入射面
付近で生じた信号電荷が、ＣＣＤのポテンシャル井戸の
方向に移動しやすくなるような、いわゆるビルトインポ
テンシャル（内部電界）を裏面の入射面に形成する必要
がある。この作業はいわゆる活性化と呼ばれるものであ
り、Ｐ型シリコンの裏面入射面に正孔を蓄積させること
から、アキュームレーションとも言われ、代表的にはＰ
型シリコンに対してはボロン原子をイオン注入すること
で達成される。図２はこれを説明しており、図中の点線
は裏面入射面に活性化プロセスを施していない場合であ
り、裏面入射面付近で生じた信号電荷は、むしろ裏面入
射面酸化膜１８側に押しやられるようなビルトインポテ
ンシャルが形成されている。図２の実線はボロンはイオ
ン注入して良好なビルトインポテンシャルを形成した場
合であり、裏面入射面付近で生じた信号電荷も、ＣＣＤ
のポテンシャル井戸２１の方向に移動しやすくなってい
る。
付近で生じた信号電荷が、ＣＣＤのポテンシャル井戸の
方向に移動しやすくなるような、いわゆるビルトインポ
テンシャル（内部電界）を裏面の入射面に形成する必要
がある。この作業はいわゆる活性化と呼ばれるものであ
り、Ｐ型シリコンの裏面入射面に正孔を蓄積させること
から、アキュームレーションとも言われ、代表的にはＰ
型シリコンに対してはボロン原子をイオン注入すること
で達成される。図２はこれを説明しており、図中の点線
は裏面入射面に活性化プロセスを施していない場合であ
り、裏面入射面付近で生じた信号電荷は、むしろ裏面入
射面酸化膜１８側に押しやられるようなビルトインポテ
ンシャルが形成されている。図２の実線はボロンはイオ
ン注入して良好なビルトインポテンシャルを形成した場
合であり、裏面入射面付近で生じた信号電荷も、ＣＣＤ
のポテンシャル井戸２１の方向に移動しやすくなってい
る。
【０００６】上記のようなＣＣＤイメージセンサを製造
するための具体的な裏面プロセスは、従来は以下のよう
に行われている。
するための具体的な裏面プロセスは、従来は以下のよう
に行われている。
【０００７】まず、Ａ１配線まで含めた通常のＣＣＤを
作るプロセス（表面プロセス）を終了し、プローブ検査
で良品チップか否かを判定する。次に、裏面にシリコン
窒化膜をデポジションし、このシリコン窒化膜はケミカ
ルエッチング液のマスクとする。そこで、エッチング時
にチップの周辺部がフレーム状に厚く残るように、周辺
部のシリコン窒化膜を残して、他の部分のシリコン窒化
膜をプラズマエッチングする。そして、ＣＣＤが形成し
てあるシリコンの裏面を、シリコン窒化膜をマスクとし
てケミカルエッチングする。
作るプロセス（表面プロセス）を終了し、プローブ検査
で良品チップか否かを判定する。次に、裏面にシリコン
窒化膜をデポジションし、このシリコン窒化膜はケミカ
ルエッチング液のマスクとする。そこで、エッチング時
にチップの周辺部がフレーム状に厚く残るように、周辺
部のシリコン窒化膜を残して、他の部分のシリコン窒化
膜をプラズマエッチングする。そして、ＣＣＤが形成し
てあるシリコンの裏面を、シリコン窒化膜をマスクとし
てケミカルエッチングする。
【０００８】次に、裏面すなわち入射面に、シリコン酸
化膜をプラズマＣＶＤでデポジションする。このシリコ
ン酸化膜は、イオン注入のためのバッファー膜、及び反
射防止膜として機能する。そして、ボロンのイオン注入
を行い、イオン注入原子の活性化を行う。
化膜をプラズマＣＶＤでデポジションする。このシリコ
ン酸化膜は、イオン注入のためのバッファー膜、及び反
射防止膜として機能する。そして、ボロンのイオン注入
を行い、イオン注入原子の活性化を行う。
【０００９】次に、上記のようにしてＣＣＤが形成され
たウエファを、ダイシングテープに張り付ける。そし
て、フルカットのダイシングを行ない、このようにして
分割されたＣＣＤイメージセンサのチップを、セラミッ
クパッケージに組み付ける。そして、ワイヤーボンディ
ングを行い、プローブ検査を行う。
たウエファを、ダイシングテープに張り付ける。そし
て、フルカットのダイシングを行ない、このようにして
分割されたＣＣＤイメージセンサのチップを、セラミッ
クパッケージに組み付ける。そして、ワイヤーボンディ
ングを行い、プローブ検査を行う。
【００１０】
【発明が解決しようとする課題】以上に示したように、
裏面入射型ＣＣＤ製造の裏面プロセスでは、ゲート酸化
膜が形成してあるＣＣＤ表面を他の物体に接触させて処
理することも必要とされ、このためゲート酸化膜が静電
破壊されることがよくあった。特に上記のプロセスにお
いて、裏面のケミカルエッチングからワイヤボンディン
グまでの工程は、ＣＣＤが形成してある面（すなわちゲ
ート酸化膜がある面）を下にして置いたり、ＣＣＤが形
成してある面を他の物体の張り付けたりするので、ゲー
ト酸化膜の破壊が生じやすい工程である。
裏面入射型ＣＣＤ製造の裏面プロセスでは、ゲート酸化
膜が形成してあるＣＣＤ表面を他の物体に接触させて処
理することも必要とされ、このためゲート酸化膜が静電
破壊されることがよくあった。特に上記のプロセスにお
いて、裏面のケミカルエッチングからワイヤボンディン
グまでの工程は、ＣＣＤが形成してある面（すなわちゲ
ート酸化膜がある面）を下にして置いたり、ＣＣＤが形
成してある面を他の物体の張り付けたりするので、ゲー
ト酸化膜の破壊が生じやすい工程である。
【００１１】このようにプロセス中で生じる静電破壊を
防ぐため、従来からいくつかの方法が提唱されている。
特開昭６１−１２１０８０号に於いては、各電極配線を
相互接続しておき、最終プロセスで相互接続を切り放す
ことで破壊を防止する方法が記されている。また特開昭
６３−１５７４７１号に於いては、ゲート電極に接続さ
れているポリシリコン配線は、基板または保護ダイオー
ドに接続することとされており、やはり最終プロセスで
切り放すことで破壊を防止するという方法が記されてい
る。
防ぐため、従来からいくつかの方法が提唱されている。
特開昭６１−１２１０８０号に於いては、各電極配線を
相互接続しておき、最終プロセスで相互接続を切り放す
ことで破壊を防止する方法が記されている。また特開昭
６３−１５７４７１号に於いては、ゲート電極に接続さ
れているポリシリコン配線は、基板または保護ダイオー
ドに接続することとされており、やはり最終プロセスで
切り放すことで破壊を防止するという方法が記されてい
る。
【００１２】ただし、これらの方法は、素子構造が簡単
で高歩留まりが期待できるデバイスの製造プロセスにし
か適用できない。たとえば組み立て終了後に、短絡箇所
や保護回路に接続されていた余分な配線を切り放し、検
査を行うとすれば、チップ良否の判定がされる前である
から、チップの全数を組み立てる必要がでてくる。この
時、もしチップの歩留まりが低いと、全工程の終了後に
不良品として捨てるべきものが増えるわけで、大変に効
率が悪い。
で高歩留まりが期待できるデバイスの製造プロセスにし
か適用できない。たとえば組み立て終了後に、短絡箇所
や保護回路に接続されていた余分な配線を切り放し、検
査を行うとすれば、チップ良否の判定がされる前である
から、チップの全数を組み立てる必要がでてくる。この
時、もしチップの歩留まりが低いと、全工程の終了後に
不良品として捨てるべきものが増えるわけで、大変に効
率が悪い。
【００１３】一方、良品チップだけをイメージセンサと
して組み立てるためには、組み立て前にプローブ検査を
行い、チップの良否の判定を行わなくてはいけない。従
って、この様な手順を踏んだ場合には、その後の作業で
あるダイシングや組み立て作業中に起こる静電破壊を防
ぐことはできない。
して組み立てるためには、組み立て前にプローブ検査を
行い、チップの良否の判定を行わなくてはいけない。従
って、この様な手順を踏んだ場合には、その後の作業で
あるダイシングや組み立て作業中に起こる静電破壊を防
ぐことはできない。
【００１４】以上より、すでに開示されている従来の方
法では、製造上の歩留まりが高いと期待される通常の半
導体素子にしか適応できず、ＣＣＤイメージセンサにお
いて、ましてや製造上の歩留まりの低い裏面照射型ＣＣ
Ｄイメージセンサにおいて、前述した静電破壊対策を使
用するのは困難である。
法では、製造上の歩留まりが高いと期待される通常の半
導体素子にしか適応できず、ＣＣＤイメージセンサにお
いて、ましてや製造上の歩留まりの低い裏面照射型ＣＣ
Ｄイメージセンサにおいて、前述した静電破壊対策を使
用するのは困難である。
【００１５】本発明は、ゲート構造を持つＣＣＤ（特に
裏面入射型ＣＣＤ）の製造プロセスにおいて、裏面プロ
セスから組立工程に至るまで、つまりメタル配線終了時
から後のプロセスに至るまでの間で、静電気によるゲー
ト絶縁膜の破壊を無くし、ゲート絶縁膜を有効に保護す
ることにより取り扱いの容易さ及び歩留まりを向上さ
せ、又組み立てに関わるコストを最小限に抑えられる製
造方法を提供する事を目的とする。
裏面入射型ＣＣＤ）の製造プロセスにおいて、裏面プロ
セスから組立工程に至るまで、つまりメタル配線終了時
から後のプロセスに至るまでの間で、静電気によるゲー
ト絶縁膜の破壊を無くし、ゲート絶縁膜を有効に保護す
ることにより取り扱いの容易さ及び歩留まりを向上さ
せ、又組み立てに関わるコストを最小限に抑えられる製
造方法を提供する事を目的とする。
【００１６】
【課題を解決するための手段】本発明に係る半導体デバ
イスの製造方法は、半導体チップの表面側に光電変換部
と電荷転送用の電極を含むＣＣＤ部を形成すると共に、
このＣＣＤ部に接続された複数のボンディングパッドを
形成する第１の工程と、半導体チップの表面側に、複数
のボンディングパッドを短絡するメタル層を形成する第
２の工程と、半導体チップの周辺領域に囲まれた少なく
とも光電変換部に対応する領域を裏面から薄化する第３
の工程と、半導体チップをパッケージにマウントし、該
パッケージの端又とボンディングパッドとの間をボンデ
ィングする第４の工程とボンディングパッドとメタル層
の短絡箇所を切断して裏面照射型ＣＣＤイメージセンサ
とする第５の工程とを備えることを特徴とする。
イスの製造方法は、半導体チップの表面側に光電変換部
と電荷転送用の電極を含むＣＣＤ部を形成すると共に、
このＣＣＤ部に接続された複数のボンディングパッドを
形成する第１の工程と、半導体チップの表面側に、複数
のボンディングパッドを短絡するメタル層を形成する第
２の工程と、半導体チップの周辺領域に囲まれた少なく
とも光電変換部に対応する領域を裏面から薄化する第３
の工程と、半導体チップをパッケージにマウントし、該
パッケージの端又とボンディングパッドとの間をボンデ
ィングする第４の工程とボンディングパッドとメタル層
の短絡箇所を切断して裏面照射型ＣＣＤイメージセンサ
とする第５の工程とを備えることを特徴とする。
【００１７】なお、上記第１工程の後にプローブ検査で
チップごとにＣＣＤの良否を判別することとし、その
後、良品のチップのみについてパッケージにマウントす
るための後工程をなしてもよい。
チップごとにＣＣＤの良否を判別することとし、その
後、良品のチップのみについてパッケージにマウントす
るための後工程をなしてもよい。
【００１８】
【作用】本発明によれば、ボンディングパッドがメタル
層で短絡された後に、裏面プロセスと組み立てプロセス
が実行されるので、静電気によりＣＣＤ部のゲート酸化
膜が破壊されることがない。また、メタル層によるボン
ディングパッドの短絡の前にプローブ検査をすること
で、良品チップのみについてパッケージへの組み立て工
程を実行できる。さらに、メタル層でＣＣＤ部を覆うよ
うにすると、電磁波シールド等によってローノイズ化が
可能になる。
層で短絡された後に、裏面プロセスと組み立てプロセス
が実行されるので、静電気によりＣＣＤ部のゲート酸化
膜が破壊されることがない。また、メタル層によるボン
ディングパッドの短絡の前にプローブ検査をすること
で、良品チップのみについてパッケージへの組み立て工
程を実行できる。さらに、メタル層でＣＣＤ部を覆うよ
うにすると、電磁波シールド等によってローノイズ化が
可能になる。
【００１９】
【実施例】具体的な実施例の説明に先立ち、本発明の概
要と原理について、簡単に説明する。
要と原理について、簡単に説明する。
【００２０】まず、プロセス中にＣＣＤを構成するゲー
ト酸化膜が破壊されるのを避けるのに一番効果的で、し
かも簡単に実施できる方法は、ＣＣＤチップ上のボンデ
ィングパッドを全て短絡しておくことである。しかし、
全てを短絡しなくても、たとえば特定のパッドを選択的
に短絡することでも、ゲート酸化膜の破壊防止いう目的
が達せられるのは当然である。
ト酸化膜が破壊されるのを避けるのに一番効果的で、し
かも簡単に実施できる方法は、ＣＣＤチップ上のボンデ
ィングパッドを全て短絡しておくことである。しかし、
全てを短絡しなくても、たとえば特定のパッドを選択的
に短絡することでも、ゲート酸化膜の破壊防止いう目的
が達せられるのは当然である。
【００２１】一方、チップに分割した後のイメージセン
サの組み立て作業は、良品チップのみについて行うよう
にしたい。なぜなら、イメージセンサの組み立て材料で
あるセラミックパッケージはコスト高であり、組み立て
のための人件費は非常に高いからである。このため、Ｃ
ＣＤが完成した段階でプローブ検査を行うようにした
い。それには、一層目のメタル配線が終了した状態でＣ
ＣＤとしての動作は可能であるように設計が成されてお
り、その段階でプローブ検査を行い、チップの良否の判
定を行っておき、その後に二層目のメタル配線プロセス
を進めるという方法がよい。
サの組み立て作業は、良品チップのみについて行うよう
にしたい。なぜなら、イメージセンサの組み立て材料で
あるセラミックパッケージはコスト高であり、組み立て
のための人件費は非常に高いからである。このため、Ｃ
ＣＤが完成した段階でプローブ検査を行うようにした
い。それには、一層目のメタル配線が終了した状態でＣ
ＣＤとしての動作は可能であるように設計が成されてお
り、その段階でプローブ検査を行い、チップの良否の判
定を行っておき、その後に二層目のメタル配線プロセス
を進めるという方法がよい。
【００２２】従って、二層目のメタル層はゲートプロテ
クション（ゲート酸化膜の保護）のために用いられ、こ
のためボンディングパッドを全て短絡することのできる
マスクである。
クション（ゲート酸化膜の保護）のために用いられ、こ
のためボンディングパッドを全て短絡することのできる
マスクである。
【００２３】更に、この二層目のメタル層は、ボンディ
ングパッドより内側のチップ面を全て、いわゆる「ベ
タ」で覆ってしまっても良い。裏面入射型ＣＣＤイメー
ジセンサは計測用途であるので、究極のローノイズ特性
が要求される。この時、ＣＣＤチップ内に於いてグラン
ド配線が細いと、電流が流れることによって電位勾配が
生じ、出力信号にノイズとして乗ってくる。従って、計
測用でローノイズが必要な裏面入射型ＣＣＤでは、太い
Ａｌ配線が必要であり、いわゆる「ベタ」層はこの目的
にかなっている。
ングパッドより内側のチップ面を全て、いわゆる「ベ
タ」で覆ってしまっても良い。裏面入射型ＣＣＤイメー
ジセンサは計測用途であるので、究極のローノイズ特性
が要求される。この時、ＣＣＤチップ内に於いてグラン
ド配線が細いと、電流が流れることによって電位勾配が
生じ、出力信号にノイズとして乗ってくる。従って、計
測用でローノイズが必要な裏面入射型ＣＣＤでは、太い
Ａｌ配線が必要であり、いわゆる「ベタ」層はこの目的
にかなっている。
【００２４】更に、ＣＣＤ部分を「ベタ」メタルとして
グランドに落としておけば、外部から入ってくる電磁波
を有効にカットでき、ローノイズＣＣＤが実現可能にな
る。また、受光部（ＣＣＤ部分）を「ベタ」メタルで覆
ってしまっても、裏面入射型ＣＣＤイメージセンサで
は、文字どおり裏面から入射を行うので邪魔にならな
い。
グランドに落としておけば、外部から入ってくる電磁波
を有効にカットでき、ローノイズＣＣＤが実現可能にな
る。また、受光部（ＣＣＤ部分）を「ベタ」メタルで覆
ってしまっても、裏面入射型ＣＣＤイメージセンサで
は、文字どおり裏面から入射を行うので邪魔にならな
い。
【００２５】ところで裏面入射型ＣＣＤイメージセンサ
に於いて、グランド回りの強化を一層目のＡｌ配線で行
うのは困難である。なぜならば、一層目のＡｌ配線はす
でにクロックラインや電源ライン等に用いられており、
グランド回りの強化に使用することはできない。従って
裏面入射型ＣＣＤでは、グランド回りの強化のために、
二層目のＡｌ配線（メタル層）はどうしても必要であ
り、二層目Ａｌ配線でボンディングパッド間の短絡を行
ったとしても、新たなプロセスは増えない。
に於いて、グランド回りの強化を一層目のＡｌ配線で行
うのは困難である。なぜならば、一層目のＡｌ配線はす
でにクロックラインや電源ライン等に用いられており、
グランド回りの強化に使用することはできない。従って
裏面入射型ＣＣＤでは、グランド回りの強化のために、
二層目のＡｌ配線（メタル層）はどうしても必要であ
り、二層目Ａｌ配線でボンディングパッド間の短絡を行
ったとしても、新たなプロセスは増えない。
【００２６】本発明は、上記のような着想と原理にもと
づきなされた。次に、図面に従い、一実施例のプロセス
を説明する。
づきなされた。次に、図面に従い、一実施例のプロセス
を説明する。
【００２７】まず、一層目Ａｌ配線までのプロセス（表
面プロセス）を行う。この段階でＣＣＤは動作可能であ
る。埋め込みチャンネル型ＣＣＤの場合の平面構造は図
３のようになっており、その出力部周辺の断面構造は、
図４の様になっている。なお、図３と同じ部分には同じ
符号がつけられている。この構造と動作を簡単に説明す
る。基板としてはＰ／Ｐ+ 型エピタキシャル成長ウエフ
ァを使用し、このＰ型エピタキシャル層１の中にＮ型ウ
ェル２が形成してある。動作時には、Ｐ型エピタキシャ
ル層１がグランドレベルとされ、Ｎ型ウェル層２には＋
１２Ｖが与えられている。Ｎ型ウェル２内にはＮ+ 型拡
散層３，４が形成され、それぞれリセットドレイン，フ
ローティングディフージョンと呼ばれる。通常の駆動で
は、転送クロックは０Ｖ〜＋１２Ｖの振幅とされ、転送
電極５，６，７に与えられる。転送クロックがハイレベ
ルの状態では、ゲート酸化膜を介して電圧がＮ型ウェル
層２に加えられ、信号電荷を蓄積したり転送するため
の、いわゆるポテンシャル井戸が形成される。アウトプ
ットゲート８には＋７Ｖの直流電圧が与えられ、このア
ウトプットゲート８を通って信号電荷はフローティング
ディフージョン４に注入される。フローティングディフ
ージョン４は負荷抵抗１２に接続された出力ＦＥＴのゲ
ート１３に接続されており、信号電荷はインピーダンス
変換されて出力される。なお、ソースフォロワー回路の
ドレイン電極１１には＋１５Ｖが与えられる。信号読み
だしが終了すると、リセットゲート電極９に正パルスが
加えられてリセットゲート９がオンし、フローティング
ディフージョン４はリセットドレイン電圧である＋１２
Ｖにリセットされる。
面プロセス）を行う。この段階でＣＣＤは動作可能であ
る。埋め込みチャンネル型ＣＣＤの場合の平面構造は図
３のようになっており、その出力部周辺の断面構造は、
図４の様になっている。なお、図３と同じ部分には同じ
符号がつけられている。この構造と動作を簡単に説明す
る。基板としてはＰ／Ｐ+ 型エピタキシャル成長ウエフ
ァを使用し、このＰ型エピタキシャル層１の中にＮ型ウ
ェル２が形成してある。動作時には、Ｐ型エピタキシャ
ル層１がグランドレベルとされ、Ｎ型ウェル層２には＋
１２Ｖが与えられている。Ｎ型ウェル２内にはＮ+ 型拡
散層３，４が形成され、それぞれリセットドレイン，フ
ローティングディフージョンと呼ばれる。通常の駆動で
は、転送クロックは０Ｖ〜＋１２Ｖの振幅とされ、転送
電極５，６，７に与えられる。転送クロックがハイレベ
ルの状態では、ゲート酸化膜を介して電圧がＮ型ウェル
層２に加えられ、信号電荷を蓄積したり転送するため
の、いわゆるポテンシャル井戸が形成される。アウトプ
ットゲート８には＋７Ｖの直流電圧が与えられ、このア
ウトプットゲート８を通って信号電荷はフローティング
ディフージョン４に注入される。フローティングディフ
ージョン４は負荷抵抗１２に接続された出力ＦＥＴのゲ
ート１３に接続されており、信号電荷はインピーダンス
変換されて出力される。なお、ソースフォロワー回路の
ドレイン電極１１には＋１５Ｖが与えられる。信号読み
だしが終了すると、リセットゲート電極９に正パルスが
加えられてリセットゲート９がオンし、フローティング
ディフージョン４はリセットドレイン電圧である＋１２
Ｖにリセットされる。
【００２８】次に、図５（ａ），（ｂ）に示すように、
ＣＣＤチップのボンディングパッド２２にプローブ２３
を当て、プローブ検査を行ない、ＣＣＤとしての動作が
正常か否かの判定をする。なお、図５（ａ）の平面構造
は図３と同じであり、図５（ｂ）はその断面模式図なの
で説明を省略する。
ＣＣＤチップのボンディングパッド２２にプローブ２３
を当て、プローブ検査を行ない、ＣＣＤとしての動作が
正常か否かの判定をする。なお、図５（ａ）の平面構造
は図３と同じであり、図５（ｂ）はその断面模式図なの
で説明を省略する。
【００２９】次に、図６（ａ），（ｂ）の様に、２層目
Ａｌ配線を行う。尚、この２層目Ａｌ層（短絡用配線２
０，２層目メタル配線２４）でボンディングパッド２２
は全て接続され、更に「ベタ」Ａｌの部分２４は後にグ
ランド配線回りの強化にも使用される。
Ａｌ配線を行う。尚、この２層目Ａｌ層（短絡用配線２
０，２層目メタル配線２４）でボンディングパッド２２
は全て接続され、更に「ベタ」Ａｌの部分２４は後にグ
ランド配線回りの強化にも使用される。
【００３０】次に、チップの裏面に窒化シリコンをデポ
ジションする。窒化シリコン膜はシリコンケミカルエッ
チング時のマスクである。尚、ここで裏面にシリコン窒
化膜をデポジションするためには、どうしてもゲート酸
化膜のあるチップ表面がプラズマエッチャーのチャンバ
ーを構成する金属に接触させられる。このため、プラズ
マエッチャーの接地が悪く装置が何等かの電位にあった
り、スピンドライ直後でＣＣＤが形成してあるシリコン
ウエファが帯電していたりすると、従来構造では、ゲー
ト・基板間やゲート・ドレイン（ソース）間に思わぬ電
位差が生じ、ゲート酸化膜を破壊した。しかし、本実施
例の構造では、すべてのボンディングパッド２２間はア
ルミニウム配線２０，２４で確実に短絡されているの
で、ゲート酸化膜に電位差が生じることが無く、従って
破壊することも無い。
ジションする。窒化シリコン膜はシリコンケミカルエッ
チング時のマスクである。尚、ここで裏面にシリコン窒
化膜をデポジションするためには、どうしてもゲート酸
化膜のあるチップ表面がプラズマエッチャーのチャンバ
ーを構成する金属に接触させられる。このため、プラズ
マエッチャーの接地が悪く装置が何等かの電位にあった
り、スピンドライ直後でＣＣＤが形成してあるシリコン
ウエファが帯電していたりすると、従来構造では、ゲー
ト・基板間やゲート・ドレイン（ソース）間に思わぬ電
位差が生じ、ゲート酸化膜を破壊した。しかし、本実施
例の構造では、すべてのボンディングパッド２２間はア
ルミニウム配線２０，２４で確実に短絡されているの
で、ゲート酸化膜に電位差が生じることが無く、従って
破壊することも無い。
【００３１】更に次の工程で、チップの裏面の周辺部
は、中央の薄化部の保護の為にフレーム状に厚いまま残
す必要がある。そこで、フレーム状に残すチップ周辺部
分の窒化シリコン膜（マスク）は残したままとし、光な
どの入射部になるチップの裏面中央部分はシリコン窒化
膜を除去する。このため、プラズマエッチャー内で、こ
のチップ中央部分のエッチングが行われる。この時、従
来の方法では、前述と同じ理由によりゲート酸化膜が静
電気で破壊されることがあったが、本発明ではボンディ
ングパッド２２間を短絡しておくことによって、ゲート
酸化膜の破壊を防ぐことができるようになった。
は、中央の薄化部の保護の為にフレーム状に厚いまま残
す必要がある。そこで、フレーム状に残すチップ周辺部
分の窒化シリコン膜（マスク）は残したままとし、光な
どの入射部になるチップの裏面中央部分はシリコン窒化
膜を除去する。このため、プラズマエッチャー内で、こ
のチップ中央部分のエッチングが行われる。この時、従
来の方法では、前述と同じ理由によりゲート酸化膜が静
電気で破壊されることがあったが、本発明ではボンディ
ングパッド２２間を短絡しておくことによって、ゲート
酸化膜の破壊を防ぐことができるようになった。
【００３２】次に、ＣＣＤチップの裏面のケミカルエッ
チングを行なう。すなわち、通常のシリコン基板の厚み
は４００〜５００μｍあるので、そのままでは裏面入射
には使えず、裏面の入射面付近で発生した信号電荷の移
動距離を短くして信号電荷の再結合を少なくし、又横方
向の信号電荷の拡散を抑えて解像度を低下させないこと
が大切である。そこで、シリコン基板をメカニカル又は
ケミカルに薄形化して、裏面入射面から表面ＣＣＤのポ
テンシャル井戸までの距離を、およそ１５〜２０μｍと
している。所定の厚みまでエッチングできたら、ボロン
イオン注入のためのバッファー酸化膜をプラズマＣＶＤ
でデポジションする。このバッファ酸化膜は後に反射防
止膜としても使用される。
チングを行なう。すなわち、通常のシリコン基板の厚み
は４００〜５００μｍあるので、そのままでは裏面入射
には使えず、裏面の入射面付近で発生した信号電荷の移
動距離を短くして信号電荷の再結合を少なくし、又横方
向の信号電荷の拡散を抑えて解像度を低下させないこと
が大切である。そこで、シリコン基板をメカニカル又は
ケミカルに薄形化して、裏面入射面から表面ＣＣＤのポ
テンシャル井戸までの距離を、およそ１５〜２０μｍと
している。所定の厚みまでエッチングできたら、ボロン
イオン注入のためのバッファー酸化膜をプラズマＣＶＤ
でデポジションする。このバッファ酸化膜は後に反射防
止膜としても使用される。
【００３３】次に、裏面入射面にボロンをイオン注入す
る。そして注入原子の活性化を行う。ＣＣＤにはすでに
Ａｌ配線が施してあるので、Ａｌの融点以下の熱処理が
必要であり、具体的には５００℃以下である。但し、こ
こではアキュムレーションのための裏面活性化は、イオ
ン注入後に低温電気炉アニールを行う場合を説明してあ
り、他にイオン注入後にエキシマレーザーアニールを行
う、またはワイドバンドギャップ半導体材料を薄くデポ
ジションするなどの方法が適用可能である。この工程が
いわゆるアキュムレーションであり、ボロン注入による
ビルトインポテンシャルによって、信号電荷がＣＣＤの
方向に移動しやすくなる。
る。そして注入原子の活性化を行う。ＣＣＤにはすでに
Ａｌ配線が施してあるので、Ａｌの融点以下の熱処理が
必要であり、具体的には５００℃以下である。但し、こ
こではアキュムレーションのための裏面活性化は、イオ
ン注入後に低温電気炉アニールを行う場合を説明してあ
り、他にイオン注入後にエキシマレーザーアニールを行
う、またはワイドバンドギャップ半導体材料を薄くデポ
ジションするなどの方法が適用可能である。この工程が
いわゆるアキュムレーションであり、ボロン注入による
ビルトインポテンシャルによって、信号電荷がＣＣＤの
方向に移動しやすくなる。
【００３４】次に、ＣＣＤが形成してあるウエハを、ダ
イシングテープに張り付ける。この工程でもＣＣＤを形
成するゲート酸化膜が、すでに帯電している可能性があ
るダイシングテープに接触されるが、ボンディングパッ
ド２２を短絡しておくことによって、ゲート酸化膜の破
壊を防ぐことができる。
イシングテープに張り付ける。この工程でもＣＣＤを形
成するゲート酸化膜が、すでに帯電している可能性があ
るダイシングテープに接触されるが、ボンディングパッ
ド２２を短絡しておくことによって、ゲート酸化膜の破
壊を防ぐことができる。
【００３５】次に、ウエハのダイシングを行う。従来構
造のダイシングでは、超純水の吹き付けによる帯電か
ら、ゲート酸化膜が破壊するのを防ぐ為、やむをえず水
量を落とし、そのためＣＣＤチップがダイシングの切り
くずで汚れてしまうこともあった。しかし本発明のよう
に、ボンディングパッド間を短絡しておくことによっ
て、ゲート酸化膜の破壊を防ぐことができるので、抵抗
率が十分に高い超純水を、チップが汚れないような流量
でもって使用することが可能である。
造のダイシングでは、超純水の吹き付けによる帯電か
ら、ゲート酸化膜が破壊するのを防ぐ為、やむをえず水
量を落とし、そのためＣＣＤチップがダイシングの切り
くずで汚れてしまうこともあった。しかし本発明のよう
に、ボンディングパッド間を短絡しておくことによっ
て、ゲート酸化膜の破壊を防ぐことができるので、抵抗
率が十分に高い超純水を、チップが汚れないような流量
でもって使用することが可能である。
【００３６】次に、ダイシングされたＣＣＤチップを図
７（ａ），（ｂ）のようにセラミックパッケージ２８に
組み込み、ワイヤー２６によってチップのボンディング
パッド２２とパッケージ２８の端子２９の間のワイヤー
ボンディングを行う。この段階では、まだ各ボンディン
グパッド２２は短絡されたままである。なお、ワイヤボ
ンディングに限らず、例えばバンプボンディングを採用
してもよい。
７（ａ），（ｂ）のようにセラミックパッケージ２８に
組み込み、ワイヤー２６によってチップのボンディング
パッド２２とパッケージ２８の端子２９の間のワイヤー
ボンディングを行う。この段階では、まだ各ボンディン
グパッド２２は短絡されたままである。なお、ワイヤボ
ンディングに限らず、例えばバンプボンディングを採用
してもよい。
【００３７】次に、レーザーカッターでボンディングパ
ッド２２を短絡しているＡｌ配線２０を切断する。この
作業後、再び各ボンディングパッド２２は電気的に独立
になり、ＣＣＤは動作可能になる。同時にゲート酸化膜
の静電破壊を保護する機能も失われるが、もはや全ての
プロセスは終了しているので問題ない。図８（ａ），
（ｂ）が、短絡部をカットした後の状態（２７がその部
分）を示している。２層目Ａｌの他の部分２４はそのま
ま残し、ＣＣＤのグランドラインとして使用される。そ
して、最終検査を行う。
ッド２２を短絡しているＡｌ配線２０を切断する。この
作業後、再び各ボンディングパッド２２は電気的に独立
になり、ＣＣＤは動作可能になる。同時にゲート酸化膜
の静電破壊を保護する機能も失われるが、もはや全ての
プロセスは終了しているので問題ない。図８（ａ），
（ｂ）が、短絡部をカットした後の状態（２７がその部
分）を示している。２層目Ａｌの他の部分２４はそのま
ま残し、ＣＣＤのグランドラインとして使用される。そ
して、最終検査を行う。
【００３８】
【発明の効果】以上に示したように、裏面プロセスが始
まる前に一度プローブ検査を行い、チップの良否の判定
を行い、その後各ボンディングパッド間を金属配線を利
用して接続しておけば、ＣＣＤゲート酸化膜が帯電物に
接触しても、ゲート酸化膜には電圧が加わらないので、
ゲート酸化膜が破壊することは無い。そしてすべてのプ
ロセスが終了した後、良品チップだけを組み立てし、最
後にレーザーカッターを用いて、前述した配線を切断
し、ＣＣＤとして動作できるようにする。例えば配線材
料が一番良く用いられるＡｌならば、ＹＡＧレーザーカ
ッター（１．０６μｍ）で１パルス照射すれば十分に切
断可能である。このようなプロセスを経ることで、ＣＣ
Ｄが正常に動作できる良品チップだけを組み立てでき、
更に裏面プロセスや組み立てプロセス時に於いては、静
電破壊から保護が成されているので、不良チップを新た
に発生することはなく、裏面入射型ＣＣＤの組み立てコ
ストの低減及び歩留まり向上が可能になった。
まる前に一度プローブ検査を行い、チップの良否の判定
を行い、その後各ボンディングパッド間を金属配線を利
用して接続しておけば、ＣＣＤゲート酸化膜が帯電物に
接触しても、ゲート酸化膜には電圧が加わらないので、
ゲート酸化膜が破壊することは無い。そしてすべてのプ
ロセスが終了した後、良品チップだけを組み立てし、最
後にレーザーカッターを用いて、前述した配線を切断
し、ＣＣＤとして動作できるようにする。例えば配線材
料が一番良く用いられるＡｌならば、ＹＡＧレーザーカ
ッター（１．０６μｍ）で１パルス照射すれば十分に切
断可能である。このようなプロセスを経ることで、ＣＣ
Ｄが正常に動作できる良品チップだけを組み立てでき、
更に裏面プロセスや組み立てプロセス時に於いては、静
電破壊から保護が成されているので、不良チップを新た
に発生することはなく、裏面入射型ＣＣＤの組み立てコ
ストの低減及び歩留まり向上が可能になった。
【図１】裏面入射型チップの断面図。
【図２】アキュムレーションを説明する図。
【図３】裏面入射型チップの平面図。
【図４】図３のチップの出力部の構成図。
【図５】プローブ検査の説明図。
【図６】ボンディングパッド短絡の説明図。
【図７】パッケージへのマウントの説明図。
【図８】短絡部の切断の説明図。
１…Ｐ型エピタキシャル成長層、２…Ｎ型ウェル層、３
…Ｎ+ 型拡散層（リセット・ドレイン）、４…Ｎ+ 型拡
散層（フローティング・ディフージョン）、５，６，７
…転送電極、８…アウトプットゲート、９…リセットゲ
ート、１０…リセットドレイン、１１…フローティング
・ディフージョン電極、１２…負荷抵抗、１３…ゲー
ト、１４…ボンディングパッド間の短絡、１５…転送電
極、１６…ポリシリコン電極、１７…ゲート酸化膜、１
８…裏面入射面酸化膜、１９…ボンディングパッド間の
短絡、２０…短落用配線、２１…ＣＣＤポテンシャル井
戸、２２…ボンディングパッド、２３…プローブ、２４
…２層目メタル配線、２５…層間絶縁層、２６…ボンデ
ィングされたワイヤ、２７…配線の切断、２８…セラミ
ックパッケージ。
…Ｎ+ 型拡散層（リセット・ドレイン）、４…Ｎ+ 型拡
散層（フローティング・ディフージョン）、５，６，７
…転送電極、８…アウトプットゲート、９…リセットゲ
ート、１０…リセットドレイン、１１…フローティング
・ディフージョン電極、１２…負荷抵抗、１３…ゲー
ト、１４…ボンディングパッド間の短絡、１５…転送電
極、１６…ポリシリコン電極、１７…ゲート酸化膜、１
８…裏面入射面酸化膜、１９…ボンディングパッド間の
短絡、２０…短落用配線、２１…ＣＣＤポテンシャル井
戸、２２…ボンディングパッド、２３…プローブ、２４
…２層目メタル配線、２５…層間絶縁層、２６…ボンデ
ィングされたワイヤ、２７…配線の切断、２８…セラミ
ックパッケージ。
フロントページの続き
(56)参考文献 特開 平５−90303（ＪＰ，Ａ)
特開 平４−130668（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/148
H01L 21/66
H01L 23/00
Claims (3)
- 【請求項１】 半導体チップの表面側に光電変換部と電
荷転送用の電極を含むＣＣＤ部を形成すると共に、この
ＣＣＤ部に接続された複数のボンディングパッドを当該
半導体チップの表面側に形成する第１の工程と、 前記半導体チップの表面側に、前記複数のボンディング
パッドを短絡するメタル層を形成する第２の工程と、 前記半導体チップの周辺領域に囲まれた少なくとも前記
光電変換部に対応する領域を裏面から薄化する第３の工
程と、 前記半導体チップをパッケージにマウントし、該パッケ
ージの端子と前記ボンディングパッドとの間をボンディ
ングする第４の工程と前記ボンディングパッドと前記メ
タル層の短絡箇所を切断して裏面照射型ＣＣＤイメージ
センサとする第５の工程とを備えることを特徴とする半
導体デバイスの製造方法。 - 【請求項２】 半導体チップの表面側に光電変換部と電
荷転送用の電極を含むＣＣＤ部を形成すると共に、この
ＣＣＤ部に接続された複数のボンディングパッドを当該
半導体チップの表面側に形成する第１の工程と、 プローブ検査により前記ＣＣＤ部の良否を前記半導体チ
ップごとに判別する第２の工程と、 前記半導体チップの表面側に、前記複数のボンディング
パッドを短絡するメタル層を形成する第３の工程と、 前記半導体チップの周辺領域に囲まれた少なくとも前記
光電変換部に対応する領域を裏面から薄化する第４の工
程と、 前記第２の工程で良品とされた前記半導体チップをパッ
ケージにマウントし、該パッケージの端子と前記ボンデ
ィングパッドとの間をボンディングする第５の工程と前
記ボンディングパッドと前記メタル層の短絡箇所を切断
して裏面照射型ＣＣＤイメージセンサとする第６の工程
とを備えることを特徴とする半導体デバイスの製造方
法。 - 【請求項３】 前記メタル層は前記ＣＣＤ部を覆うよう
に形成することを特徴とする請求項１または２に記載の
半導体デバイスの製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03240494A JP3361378B2 (ja) | 1994-03-02 | 1994-03-02 | 半導体デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03240494A JP3361378B2 (ja) | 1994-03-02 | 1994-03-02 | 半導体デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245386A JPH07245386A (ja) | 1995-09-19 |
| JP3361378B2 true JP3361378B2 (ja) | 2003-01-07 |
Family
ID=12358025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03240494A Expired - Fee Related JP3361378B2 (ja) | 1994-03-02 | 1994-03-02 | 半導体デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3361378B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3486267B2 (ja) * | 1995-09-14 | 2004-01-13 | 浜松ホトニクス株式会社 | 裏面照射型半導体装置とその製造方法 |
| JP4397989B2 (ja) * | 1998-12-28 | 2010-01-13 | 浜松ホトニクス株式会社 | 半導体エネルギー検出器 |
| JP3530466B2 (ja) * | 2000-07-17 | 2004-05-24 | Ｎｅｃエレクトロニクス株式会社 | 固体撮像装置 |
| JP2004134672A (ja) | 2002-10-11 | 2004-04-30 | Sony Corp | 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置 |
| JP4373695B2 (ja) | 2003-04-16 | 2009-11-25 | 浜松ホトニクス株式会社 | 裏面照射型光検出装置の製造方法 |
| JP4349232B2 (ja) * | 2004-07-30 | 2009-10-21 | ソニー株式会社 | 半導体モジュール及びｍｏｓ型固体撮像装置 |
| US8049293B2 (en) | 2005-03-07 | 2011-11-01 | Sony Corporation | Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device |
| JP4802520B2 (ja) * | 2005-03-07 | 2011-10-26 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP2006191126A (ja) * | 2006-01-30 | 2006-07-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US20110073982A1 (en) * | 2007-05-25 | 2011-03-31 | Armstrong J Joseph | Inspection system using back side illuminated linear sensor |
| JP5394791B2 (ja) | 2009-03-27 | 2014-01-22 | 浜松ホトニクス株式会社 | 裏面入射型固体撮像素子 |
| JP5421475B2 (ja) | 2012-07-04 | 2014-02-19 | 誠 雫石 | 撮像素子、半導体集積回路及び撮像装置 |
| JP6803137B2 (ja) * | 2015-09-30 | 2020-12-23 | 浜松ホトニクス株式会社 | 裏面入射型固体撮像素子 |
-
1994
- 1994-03-02 JP JP03240494A patent/JP3361378B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07245386A (ja) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361378B2 (ja) | 半導体デバイスの製造方法 | |
| JP3257687B2 (ja) | 電気光学検出器アレーとその製造方法 | |
| JP3124144B2 (ja) | 半導体装置 | |
| JP3369391B2 (ja) | 誘電体分離型半導体装置 | |
| US5904495A (en) | Interconnection technique for hybrid integrated devices | |
| JPH06326293A (ja) | 光検出装置 | |
| JP4098852B2 (ja) | 電子管 | |
| JPH06196680A (ja) | 半導体エネルギー検出器とその製造方法 | |
| US6133625A (en) | Semiconductor device and method for manufacturing the same | |
| JPH0645574A (ja) | 半導体エネルギー検出器 | |
| JP2000307061A (ja) | 静電放電保護デバイス | |
| JP4208172B2 (ja) | フォトダイオードおよびそれを用いた回路内蔵受光素子 | |
| JP3189550B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP3317740B2 (ja) | 半導体エネルギー線検出器及びその製造方法 | |
| TW201616644A (zh) | 用於供結合背面照光式光感測器陣列的電路之特別用途的積體電路之接地系統 | |
| JPH06177242A (ja) | 半導体集積回路装置 | |
| JP3310051B2 (ja) | 裏面照射型半導体素子およびその製造方法 | |
| US3704375A (en) | Monolithic detector construction of photodetectors | |
| JP2852222B2 (ja) | 光半導体集積回路装置 | |
| US20100068847A1 (en) | Method for manufacturing an image sensor | |
| KR100654774B1 (ko) | 엑스레이 디텍터 및 그 제조방법 | |
| WO2023281834A1 (ja) | 受光装置およびｘ線撮像装置ならびに電子機器 | |
| JPH0645575A (ja) | 半導体エネルギー検出器の製造方法 | |
| JPH07307449A (ja) | 固体撮像素子の作製方法 | |
| JP3629360B2 (ja) | 回路内蔵受光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131018 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |