JP3988023B2 - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP3988023B2 JP3988023B2 JP2001308508A JP2001308508A JP3988023B2 JP 3988023 B2 JP3988023 B2 JP 3988023B2 JP 2001308508 A JP2001308508 A JP 2001308508A JP 2001308508 A JP2001308508 A JP 2001308508A JP 3988023 B2 JP3988023 B2 JP 3988023B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- photodiode
- floating diffusion
- transfer
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000012546 transfer Methods 0.000 claims description 79
- 238000009792 diffusion process Methods 0.000 claims description 37
- 238000005468 ion implantation Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000001629 suppression Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000009825 accumulation Methods 0.000 description 6
- 230000002265 prevention Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フォトダイオードで生成した信号電荷を転送ゲート部を介してフローティングデフュージョン部に転送し、画像信号として取り出すように構成された撮像画素を有する固体撮像素子の製造方法に関する。
【０００２】
【従来の技術】
従来より、図５に示すような構成の撮像画素を有する固体撮像素子が知られている。
この固体撮像素子は、シリコン基板１の撮像画素領域に、受光量に応じた信号電荷を生成する埋め込みフォトダイオード（ＰＤ）１０と、このフォトダイオード１０の信号電荷を取り出すためのフローティングデフュージョン（ＦＤ）部２０と、フォトダイオード１０の信号電荷をフローティングデフュージョン部２０に転送するための転送ゲート部３０とを設けたものである。
【０００３】
図示の例では、シリコン基板１に撮像画素を形成するためのＰｗｅｌｌ領域を設け、このＰｗｅｌｌ領域に埋め込みフォトダイオード１０として、上層の光電変換領域としてのｐ＋層１１を基板表面に設けるとともに、その下層に電荷蓄積領域としてのｎ層１２を設けたものである。
また、フローティングデフュージョン部２０は、シリコン基板１の上層領域にｎ＋層を設けたものである。
また、転送ゲート部３０は、シリコン基板１の表面に絶縁膜２を介してゲート電極膜３１を配置した構造となっている。
なお、転送ゲート部３０によってフローティングデフュージョン部２０に転送された信号電荷は、図示しないＭＯＳトランジスタ等による増幅部を経て電圧信号あるいは電流信号に変換され、画像信号として出力される。
また、図１に示すような撮像画素は、２次元配列または１次元配列で複数設けられており、複数の撮像画素による撮像信号が生成されるようになっている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の固体撮像素子においては、例えば、映像情報メディア学会誌Ｖｏｌ．５５，Ｎｏ．２，ｐｐ．２５７〜２６３（２００１）による論文「ＣＭＯＳイメージセンサにおける低電圧駆動埋込みＰＤの解析（埋込みＰＤ構造による低リーク電流の検討）」にも指摘されるように、信号電荷の転送経路におけるポテンシャルディップとポテンシャルバリアとを両立させたポテンシャル構造とすることができないという問題がある。
【０００５】
そこで、この対策として、以下のような手法（１）（２）が考えられる。
（１）斜めイオン注入（ＩＩ）や別フォトリソグラフィ（ＰＲ）によって電荷蓄積領域を転送ゲート部の下層領域にまでオーバーラップさせるようにする。
（２）転送経路に追加イオン注入を行う（例えば、特開２０００−２８６４０５号公報参照）。
しかしながら、（１）の場合、斜めイオン注入では、高々０．２〜３μｍ程度のオーバーラップ量しか得られず、上述のような問題を解決するには、実際上、限界がある場合が多いという問題がある。
また、別フォトリソグラフィとして場合、合わせずれがあるため、特性を解決できる製造マージンが小さいという問題がある。
また、（２）の場合についても別フォトリソグラフィが必要であり、（１）の場合と同様に合わせずれがあるため、特性を解決できる製造マージンが小さいという問題がある。
【０００６】
そこで本発明の目的は、転送ゲート部における転送特性を有効に向上でき、かつ、製造マージンを大きくとれて製造が容易な固体撮像素子の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は前記目的を達成するため、受光量に応じた信号電荷を生成して電荷蓄積領域に蓄積するフォトダイオードと、前記フォトダイオードからの信号電荷を取り出すためのフローティングデフュージョン部と、前記フォトダイオードの信号電荷をフローティングデフュージョン部に転送するための転送ゲート部とを有する撮像画素を半導体基板内に形成した固体撮像素子の製造方法において、前記フォトダイオードから前記フローティングデフュージョン部にわたる領域に前記フォトダイオードの電荷蓄積領域と同一導電型のイオン注入を行い、転送容易化領域を形成するためのイオン注入層を形成する第１工程と、その後、前記フォトダイオードの信号電荷を前記フローティングデフュージョン部に転送するための前記転送ゲート部を形成し、前記転送ゲート部をマスクとして用い、前記半導体基板にフォトダイオードおよびフローティングデフュージョン部を形成するためのイオン注入を行うことにより、自己整合的に前記転送容易化領域とフォトダイオードおよびフローティングデフュージョン部との境界を形成し、前記転送ゲート部の下層領域に転送容易化領域を形成する第２工程とを有することを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明による固体撮像素子およびその製造方法の実施の形態例について説明する。
なお、以下に説明する実施の形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において、特に本発明を限定する旨の記載がない限り、これらの態様に限定されないものとする。
本実施の形態による固体撮像素子の基本的な特徴は、撮像画素を構成するフローティングデフュージョン部、フォトダイオード、転送ゲート部下の全領域に対して追加のイオン注入を行うことにより、自己整合的に転送容易化領域を転送ゲート部の下層領域に形成することができ、かつ、転送ゲート部と転送容易化領域とのオーバーラップを十分にとることができるようにした点である。
以下、本発明を適用した固体撮像素子の具体例について図面を参照して説明する。
【００１１】
図１は、本発明の実施の形態による固体撮像素子の撮像画素の構造を示す断面図である。
この固体撮像素子は、本発明を適用した最も基本的な構成を有する例であり、図１に示すように、シリコン基板１００の撮像画素領域に、受光量に応じた信号電荷を生成する埋め込みフォトダイオード（ＰＤ）１１０と、このフォトダイオード１１０の信号電荷を取り出すためのフローティングデフュージョン（ＦＤ）部１２０と、フォトダイオード１１０の信号電荷をフローティングデフュージョン部１２０に転送するための転送ゲート部１３０とを設け、転送ゲート部１３０からフローティングデフュージョン部１２０にわたる下層領域にフォトダイオード１１０の電荷蓄積領域と同層の転送容易化領域（ｎ層）１４０を設けたものである。
【００１２】
具体的には、シリコン基板１００に撮像画素を形成するためのＰｗｅｌｌ領域を設け、このＰｗｅｌｌ領域に埋め込みフォトダイオード１１０として、上層の光電変換領域としてのｐ＋層１１１を基板表面に設けるとともに、その下層に電荷蓄積領域としてのｎ層１１２を設けたものである。
また、フローティングデフュージョン部１２０は、シリコン基板１００の上層領域にｎ＋層を設けたものである。
また、転送ゲート部１３０は、シリコン基板１００の表面のフローティングデフュージョン部１２０とフォトダイオード１１０の境界領域に絶縁膜２００を介してゲート電極膜１３１を配置したものである。
そして、転送ゲート部１３０からフローティングデフュージョン部１２０にわたる下層領域に、転送容易化領域１４０としてのｎ層が設けられている。
この転送容易化領域（ｎ層）１４０は、フォトダイオード１１０の電荷蓄積領域であるｎ層１１２と連続する構造で形成されている。
【００１３】
なお、本例の固体撮像素子は、転送ゲート部１３０によってフォトダイオード１１０からフローティングデフュージョン部１２０に転送された信号電荷を、図示しないＭＯＳトランジスタ等による増幅部を経て電圧信号あるいは電流信号に変換され、各種の信号処理を経て画像信号として出力されるＣＭＯＳイメージセンサを構成しており、上述のような撮像画素が２次元配列または１次元配列で複数設けられ、複数の撮像画素からの出力信号が合成されて、１つの撮像信号として出力される。
ただし、本発明の特徴は、図示の範囲（すなわち、フォトダイオード、転送ゲート部、フローティングデフュージョン部を形成した範囲）にあるため、固体撮像素子の全体や周辺部の構造、さらには信号処理方式等は種々の形態に適用が可能であり、これらによって本発明の範囲が限定されないものとする。
【００１４】
図２および図３は、本実施の形態による固体撮像素子の変形例の構造を示す断面図である。
これらの固体撮像素子は、図１に示す対撮像素子に対し、フォトダイオード１１０とフローティングデフュージョン部１２０との間のパンチスルーを防止するパンチスルー防止領域１５０、１６０を設けたものである。
まず、図２に示す例では、転送ゲート部１３０からフローティングデフュージョン部１２０にわたる領域の転送容易化領域１４０より深い位置にｐ層よりなるパンチスルー防止領域１５０を形成したものである。
また、図３に示す例では、転送ゲート部１３０の下層領域の転送容易化領域１４０より浅い位置にｐ層よりなるパンチスルー防止領域１６０を形成したものである。
【００１５】
そして、この図３に示す例では、パンチスルー防止領域１６０と転送容易化領域１４０によって新たに暗電流抑制効果を得ることが可能である。
すなわち、通常、転送ゲート部のオフ時の電位とＰｗｅｌｌ領域とは同じＧＮＤレベルであり、そのため、転送ゲート側のポリシリコン膜と基板側のシリコンの仕事関係差により、転送ゲート部の下層が空乏化してしまう。すると、暗電流が発生し、その一部がフォトダイオードに入り込んでくる。
そこで、転送ゲート下にｐ領域が形成されることにより、埋め込みフォトダイオードのｐ＋とつながり、ポテンシャル的に転送ゲート下で発生した暗電流がフォトダイオードに流れ込みにくくなり、フローティングデフュージョン方向に向って流れることとなる。
なお、図３に示すようにパンチスルー防止領域１６０を設けた場合には、転送容易化領域１４０がない場合でも、その暗電流抑制効果は期待できるが、完全転送は困難になるため、転送容易化領域１４０は必須となる。
【００１６】
また、さらに細部の変形例として、図１〜図３に示す各例において、転送容易化領域１４０とフォトダイオード１１０の電荷蓄積領域１１２とを形成する深さを変えてもよい。
例えば、電荷蓄積領域１１２に対して転送容易化領域１４０を浅く形成した場合には、転送容易化領域１４０と転送ゲート部１３０との容量結合が強くなるため、転送ゲート部１３０によるポテンシャル変調を大きくすることができ、この結果、転送容易化機能を強化させることが可能となる。
逆に、電荷蓄積領域１１２に対して転送容易化領域１４０を深く形成した場合には、暗電流がフローティングデフュージョン部１２０により流れ込み易くなるため、暗電流を抑制することが可能となる。
なお、以上の各実施例は、必要となる固体撮像素子の性能や許容コスト等を考慮して適宜選択的に採用することが可能である。
【００１７】
次に、以上のような固体撮像素子な製造方法の一例について説明する。
図４は、本例における固体撮像素子の製造工程の一例を示す断面図である。
まず、図４（Ａ）において、半導体基板１００上に絶縁膜２００と、画素分離用のＬＯＣＯＳ層２１０と、画素以外の領域をマスクするレジスト膜２２０を設けた状態で、画素領域全体に転送容易化領域１４０および暗電流抑制層１７０を形成するためのイオン注入を行う。
なお、転送容易化領域１４０はｎ型、暗電流抑制層１７０はｐ型であるので、それぞれに最適なイオンを順番に打ち込んでいく。
【００１８】
次に、図４（Ｂ）において、転送ゲート部１３０とフォトダイオード１１０を形成する。
先にフォトリソグラフィ等によってポリシリコン膜等によるゲート電極膜１３１とその上層の絶縁膜１３２を形成した後、レジスト膜２３０でフローティングデフュージョン部１２０をマスクし、フォトダイオード１１０の電荷蓄積領域（ｎ層）１１２、光電変換領域（ｐ＋層）１１１をイオン注入等によって順次形成していく。
この形成過程で、自己整合的にフォトダイオード１１０側の暗電流抑制層１７０及び転送容易化領域１４０の境界が形成される。
【００１９】
次に、図４（Ｃ）において、転送ゲート部１３０の側部の絶縁膜１３２を形成した後、レジスト膜２４０でフォトダイオード１１０をマスクし、フローティングデフュージョン部１２０側にｎチャネルソース／ドレインを形成する。
この形成過程で、自己整合的にフローティングデフュージョン部１２０側の暗電流抑制層１７０及び転送容易化領域１４０の境界が形成される。
【００２０】
以上のような本例の固体撮像素子およびその製造方法を採用することにより、以下のような効果を得ることが可能である。
（１）自己整合的に信号電荷の転送容易化領域を形成できるため、製造マージンを確保することができ、製造が容易で低コスト化を図ることが可能である。
（２）転送容易化領域と転送ゲートとのオーバーラップを十分にとることができ、転送特性を改善できる。
（３）暗電流抑制領域および転動容易化領域の形成深さを電荷蓄積領域に対して調整することにより、固体撮像素子の特性を変えることができ、用途等に応じた設計の自由度を向上することが可能である。
なお、本発明は以上の実施例に限定されるものではなく、本発明の主旨を逸脱しない範囲で種々の変形が可能であり、例えば、上述の例では電荷蓄積領域をｎ型で説明したが、ｎ型とｐ型を入れ替えた構成とすることも可能である。
【００２１】
【発明の効果】
以上説明したように本発明の固体撮像素子の製造方法によれば、転送容易化領域を形成するためのイオン注入を行い、その後、フォトダイオードおよびフローティングデフュージョン部を形成することにより、その形成過程で転送ゲート部の下層領域に転送容易化領域を自己整合的に形成することから、容易な製造工程によって転送ゲート部における転送特性を有効に向上でき、かつ、製造マージンを大きくとれて製造が容易な固体撮像素子の製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態による固体撮像素子の画素構造を示す断面図である。
【図２】図１に示す画素構造の変形例を示す断面図である。
【図３】図１に示す画素構造の他の変形例を示す断面図である。
【図４】本発明の実施の形態による固体撮像素子の製造工程を示す断面図である。
【図５】従来例の固体撮像素子の画素構造を示す断面図である。
【符号の説明】
１００……シリコン基板、１１０……埋め込みフォトダイオード（ＰＤ）、１１１……光電変換領域（ｐ＋層）、１１２……電荷蓄積領域（ｎ層）、１２０……フローティングデフュージョン部、１３０……転送ゲート部、１３１……ゲート電極膜、１４０……転送容易化領域、１５０、１６０……パンチスルー防止領域、１７０……暗電流抑制層。
【発明の属する技術分野】
本発明は、フォトダイオードで生成した信号電荷を転送ゲート部を介してフローティングデフュージョン部に転送し、画像信号として取り出すように構成された撮像画素を有する固体撮像素子の製造方法に関する。
【０００２】
【従来の技術】
従来より、図５に示すような構成の撮像画素を有する固体撮像素子が知られている。
この固体撮像素子は、シリコン基板１の撮像画素領域に、受光量に応じた信号電荷を生成する埋め込みフォトダイオード（ＰＤ）１０と、このフォトダイオード１０の信号電荷を取り出すためのフローティングデフュージョン（ＦＤ）部２０と、フォトダイオード１０の信号電荷をフローティングデフュージョン部２０に転送するための転送ゲート部３０とを設けたものである。
【０００３】
図示の例では、シリコン基板１に撮像画素を形成するためのＰｗｅｌｌ領域を設け、このＰｗｅｌｌ領域に埋め込みフォトダイオード１０として、上層の光電変換領域としてのｐ＋層１１を基板表面に設けるとともに、その下層に電荷蓄積領域としてのｎ層１２を設けたものである。
また、フローティングデフュージョン部２０は、シリコン基板１の上層領域にｎ＋層を設けたものである。
また、転送ゲート部３０は、シリコン基板１の表面に絶縁膜２を介してゲート電極膜３１を配置した構造となっている。
なお、転送ゲート部３０によってフローティングデフュージョン部２０に転送された信号電荷は、図示しないＭＯＳトランジスタ等による増幅部を経て電圧信号あるいは電流信号に変換され、画像信号として出力される。
また、図１に示すような撮像画素は、２次元配列または１次元配列で複数設けられており、複数の撮像画素による撮像信号が生成されるようになっている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の固体撮像素子においては、例えば、映像情報メディア学会誌Ｖｏｌ．５５，Ｎｏ．２，ｐｐ．２５７〜２６３（２００１）による論文「ＣＭＯＳイメージセンサにおける低電圧駆動埋込みＰＤの解析（埋込みＰＤ構造による低リーク電流の検討）」にも指摘されるように、信号電荷の転送経路におけるポテンシャルディップとポテンシャルバリアとを両立させたポテンシャル構造とすることができないという問題がある。
【０００５】
そこで、この対策として、以下のような手法（１）（２）が考えられる。
（１）斜めイオン注入（ＩＩ）や別フォトリソグラフィ（ＰＲ）によって電荷蓄積領域を転送ゲート部の下層領域にまでオーバーラップさせるようにする。
（２）転送経路に追加イオン注入を行う（例えば、特開２０００−２８６４０５号公報参照）。
しかしながら、（１）の場合、斜めイオン注入では、高々０．２〜３μｍ程度のオーバーラップ量しか得られず、上述のような問題を解決するには、実際上、限界がある場合が多いという問題がある。
また、別フォトリソグラフィとして場合、合わせずれがあるため、特性を解決できる製造マージンが小さいという問題がある。
また、（２）の場合についても別フォトリソグラフィが必要であり、（１）の場合と同様に合わせずれがあるため、特性を解決できる製造マージンが小さいという問題がある。
【０００６】
そこで本発明の目的は、転送ゲート部における転送特性を有効に向上でき、かつ、製造マージンを大きくとれて製造が容易な固体撮像素子の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は前記目的を達成するため、受光量に応じた信号電荷を生成して電荷蓄積領域に蓄積するフォトダイオードと、前記フォトダイオードからの信号電荷を取り出すためのフローティングデフュージョン部と、前記フォトダイオードの信号電荷をフローティングデフュージョン部に転送するための転送ゲート部とを有する撮像画素を半導体基板内に形成した固体撮像素子の製造方法において、前記フォトダイオードから前記フローティングデフュージョン部にわたる領域に前記フォトダイオードの電荷蓄積領域と同一導電型のイオン注入を行い、転送容易化領域を形成するためのイオン注入層を形成する第１工程と、その後、前記フォトダイオードの信号電荷を前記フローティングデフュージョン部に転送するための前記転送ゲート部を形成し、前記転送ゲート部をマスクとして用い、前記半導体基板にフォトダイオードおよびフローティングデフュージョン部を形成するためのイオン注入を行うことにより、自己整合的に前記転送容易化領域とフォトダイオードおよびフローティングデフュージョン部との境界を形成し、前記転送ゲート部の下層領域に転送容易化領域を形成する第２工程とを有することを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明による固体撮像素子およびその製造方法の実施の形態例について説明する。
なお、以下に説明する実施の形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において、特に本発明を限定する旨の記載がない限り、これらの態様に限定されないものとする。
本実施の形態による固体撮像素子の基本的な特徴は、撮像画素を構成するフローティングデフュージョン部、フォトダイオード、転送ゲート部下の全領域に対して追加のイオン注入を行うことにより、自己整合的に転送容易化領域を転送ゲート部の下層領域に形成することができ、かつ、転送ゲート部と転送容易化領域とのオーバーラップを十分にとることができるようにした点である。
以下、本発明を適用した固体撮像素子の具体例について図面を参照して説明する。
【００１１】
図１は、本発明の実施の形態による固体撮像素子の撮像画素の構造を示す断面図である。
この固体撮像素子は、本発明を適用した最も基本的な構成を有する例であり、図１に示すように、シリコン基板１００の撮像画素領域に、受光量に応じた信号電荷を生成する埋め込みフォトダイオード（ＰＤ）１１０と、このフォトダイオード１１０の信号電荷を取り出すためのフローティングデフュージョン（ＦＤ）部１２０と、フォトダイオード１１０の信号電荷をフローティングデフュージョン部１２０に転送するための転送ゲート部１３０とを設け、転送ゲート部１３０からフローティングデフュージョン部１２０にわたる下層領域にフォトダイオード１１０の電荷蓄積領域と同層の転送容易化領域（ｎ層）１４０を設けたものである。
【００１２】
具体的には、シリコン基板１００に撮像画素を形成するためのＰｗｅｌｌ領域を設け、このＰｗｅｌｌ領域に埋め込みフォトダイオード１１０として、上層の光電変換領域としてのｐ＋層１１１を基板表面に設けるとともに、その下層に電荷蓄積領域としてのｎ層１１２を設けたものである。
また、フローティングデフュージョン部１２０は、シリコン基板１００の上層領域にｎ＋層を設けたものである。
また、転送ゲート部１３０は、シリコン基板１００の表面のフローティングデフュージョン部１２０とフォトダイオード１１０の境界領域に絶縁膜２００を介してゲート電極膜１３１を配置したものである。
そして、転送ゲート部１３０からフローティングデフュージョン部１２０にわたる下層領域に、転送容易化領域１４０としてのｎ層が設けられている。
この転送容易化領域（ｎ層）１４０は、フォトダイオード１１０の電荷蓄積領域であるｎ層１１２と連続する構造で形成されている。
【００１３】
なお、本例の固体撮像素子は、転送ゲート部１３０によってフォトダイオード１１０からフローティングデフュージョン部１２０に転送された信号電荷を、図示しないＭＯＳトランジスタ等による増幅部を経て電圧信号あるいは電流信号に変換され、各種の信号処理を経て画像信号として出力されるＣＭＯＳイメージセンサを構成しており、上述のような撮像画素が２次元配列または１次元配列で複数設けられ、複数の撮像画素からの出力信号が合成されて、１つの撮像信号として出力される。
ただし、本発明の特徴は、図示の範囲（すなわち、フォトダイオード、転送ゲート部、フローティングデフュージョン部を形成した範囲）にあるため、固体撮像素子の全体や周辺部の構造、さらには信号処理方式等は種々の形態に適用が可能であり、これらによって本発明の範囲が限定されないものとする。
【００１４】
図２および図３は、本実施の形態による固体撮像素子の変形例の構造を示す断面図である。
これらの固体撮像素子は、図１に示す対撮像素子に対し、フォトダイオード１１０とフローティングデフュージョン部１２０との間のパンチスルーを防止するパンチスルー防止領域１５０、１６０を設けたものである。
まず、図２に示す例では、転送ゲート部１３０からフローティングデフュージョン部１２０にわたる領域の転送容易化領域１４０より深い位置にｐ層よりなるパンチスルー防止領域１５０を形成したものである。
また、図３に示す例では、転送ゲート部１３０の下層領域の転送容易化領域１４０より浅い位置にｐ層よりなるパンチスルー防止領域１６０を形成したものである。
【００１５】
そして、この図３に示す例では、パンチスルー防止領域１６０と転送容易化領域１４０によって新たに暗電流抑制効果を得ることが可能である。
すなわち、通常、転送ゲート部のオフ時の電位とＰｗｅｌｌ領域とは同じＧＮＤレベルであり、そのため、転送ゲート側のポリシリコン膜と基板側のシリコンの仕事関係差により、転送ゲート部の下層が空乏化してしまう。すると、暗電流が発生し、その一部がフォトダイオードに入り込んでくる。
そこで、転送ゲート下にｐ領域が形成されることにより、埋め込みフォトダイオードのｐ＋とつながり、ポテンシャル的に転送ゲート下で発生した暗電流がフォトダイオードに流れ込みにくくなり、フローティングデフュージョン方向に向って流れることとなる。
なお、図３に示すようにパンチスルー防止領域１６０を設けた場合には、転送容易化領域１４０がない場合でも、その暗電流抑制効果は期待できるが、完全転送は困難になるため、転送容易化領域１４０は必須となる。
【００１６】
また、さらに細部の変形例として、図１〜図３に示す各例において、転送容易化領域１４０とフォトダイオード１１０の電荷蓄積領域１１２とを形成する深さを変えてもよい。
例えば、電荷蓄積領域１１２に対して転送容易化領域１４０を浅く形成した場合には、転送容易化領域１４０と転送ゲート部１３０との容量結合が強くなるため、転送ゲート部１３０によるポテンシャル変調を大きくすることができ、この結果、転送容易化機能を強化させることが可能となる。
逆に、電荷蓄積領域１１２に対して転送容易化領域１４０を深く形成した場合には、暗電流がフローティングデフュージョン部１２０により流れ込み易くなるため、暗電流を抑制することが可能となる。
なお、以上の各実施例は、必要となる固体撮像素子の性能や許容コスト等を考慮して適宜選択的に採用することが可能である。
【００１７】
次に、以上のような固体撮像素子な製造方法の一例について説明する。
図４は、本例における固体撮像素子の製造工程の一例を示す断面図である。
まず、図４（Ａ）において、半導体基板１００上に絶縁膜２００と、画素分離用のＬＯＣＯＳ層２１０と、画素以外の領域をマスクするレジスト膜２２０を設けた状態で、画素領域全体に転送容易化領域１４０および暗電流抑制層１７０を形成するためのイオン注入を行う。
なお、転送容易化領域１４０はｎ型、暗電流抑制層１７０はｐ型であるので、それぞれに最適なイオンを順番に打ち込んでいく。
【００１８】
次に、図４（Ｂ）において、転送ゲート部１３０とフォトダイオード１１０を形成する。
先にフォトリソグラフィ等によってポリシリコン膜等によるゲート電極膜１３１とその上層の絶縁膜１３２を形成した後、レジスト膜２３０でフローティングデフュージョン部１２０をマスクし、フォトダイオード１１０の電荷蓄積領域（ｎ層）１１２、光電変換領域（ｐ＋層）１１１をイオン注入等によって順次形成していく。
この形成過程で、自己整合的にフォトダイオード１１０側の暗電流抑制層１７０及び転送容易化領域１４０の境界が形成される。
【００１９】
次に、図４（Ｃ）において、転送ゲート部１３０の側部の絶縁膜１３２を形成した後、レジスト膜２４０でフォトダイオード１１０をマスクし、フローティングデフュージョン部１２０側にｎチャネルソース／ドレインを形成する。
この形成過程で、自己整合的にフローティングデフュージョン部１２０側の暗電流抑制層１７０及び転送容易化領域１４０の境界が形成される。
【００２０】
以上のような本例の固体撮像素子およびその製造方法を採用することにより、以下のような効果を得ることが可能である。
（１）自己整合的に信号電荷の転送容易化領域を形成できるため、製造マージンを確保することができ、製造が容易で低コスト化を図ることが可能である。
（２）転送容易化領域と転送ゲートとのオーバーラップを十分にとることができ、転送特性を改善できる。
（３）暗電流抑制領域および転動容易化領域の形成深さを電荷蓄積領域に対して調整することにより、固体撮像素子の特性を変えることができ、用途等に応じた設計の自由度を向上することが可能である。
なお、本発明は以上の実施例に限定されるものではなく、本発明の主旨を逸脱しない範囲で種々の変形が可能であり、例えば、上述の例では電荷蓄積領域をｎ型で説明したが、ｎ型とｐ型を入れ替えた構成とすることも可能である。
【００２１】
【発明の効果】
以上説明したように本発明の固体撮像素子の製造方法によれば、転送容易化領域を形成するためのイオン注入を行い、その後、フォトダイオードおよびフローティングデフュージョン部を形成することにより、その形成過程で転送ゲート部の下層領域に転送容易化領域を自己整合的に形成することから、容易な製造工程によって転送ゲート部における転送特性を有効に向上でき、かつ、製造マージンを大きくとれて製造が容易な固体撮像素子の製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態による固体撮像素子の画素構造を示す断面図である。
【図２】図１に示す画素構造の変形例を示す断面図である。
【図３】図１に示す画素構造の他の変形例を示す断面図である。
【図４】本発明の実施の形態による固体撮像素子の製造工程を示す断面図である。
【図５】従来例の固体撮像素子の画素構造を示す断面図である。
【符号の説明】
１００……シリコン基板、１１０……埋め込みフォトダイオード（ＰＤ）、１１１……光電変換領域（ｐ＋層）、１１２……電荷蓄積領域（ｎ層）、１２０……フローティングデフュージョン部、１３０……転送ゲート部、１３１……ゲート電極膜、１４０……転送容易化領域、１５０、１６０……パンチスルー防止領域、１７０……暗電流抑制層。
Claims (4)
- 受光量に応じた信号電荷を生成して電荷蓄積領域に蓄積するフォトダイオードと、前記フォトダイオードからの信号電荷を取り出すためのフローティングデフュージョン部と、前記フォトダイオードの信号電荷をフローティングデフュージョン部に転送するための転送ゲート部とを有する撮像画素を半導体基板内に形成した固体撮像素子の製造方法において、
前記フォトダイオードから前記フローティングデフュージョン部にわたる領域に前記フォトダイオードの電荷蓄積領域と同一導電型のイオン注入を行い、転送容易化領域を形成するためのイオン注入層を形成する第１工程と、
その後、前記フォトダイオードの信号電荷を前記フローティングデフュージョン部に転送するための前記転送ゲート部を形成し、前記転送ゲート部をマスクとして用い、前記半導体基板にフォトダイオードおよびフローティングデフュージョン部を形成するためのイオン注入を行うことにより、自己整合的に前記転送容易化領域とフォトダイオードおよびフローティングデフュージョン部との境界を形成し、前記転送ゲート部の下層領域に転送容易化領域を形成する第２工程と、
を有することを特徴とする固体撮像素子の製造方法。 - 前記第１工程で、前記半導体基板の画素領域全域に前記転送容易化領域を形成するためのイオン注入を行うことを特徴とする請求項１記載の固体撮像素子の製造方法。
- 前記第１工程で、転送容易化領域を形成するためのイオン注入層の上層に前記転送容易化領域と異なる導電型のイオン注入を行い、暗電流抑制層を形成するためのイオン注入層を形成することを特徴とする請求項１記載の固体撮像素子の製造方法。
- 前記第２工程で、フォトダイオードを形成するためのイオン注入を行うことにより、フォトダイオードと転送容易化領域及び暗電流抑制層との境界を形成し、フローティングデフュージョン部を形成するためのイオン注入を行うことにより、フローティングデフュージョン部と転送容易化領域及び暗電流抑制層との境界を形成することを特徴とする請求項３記載の固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001308508A JP3988023B2 (ja) | 2001-10-04 | 2001-10-04 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001308508A JP3988023B2 (ja) | 2001-10-04 | 2001-10-04 | 固体撮像素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115580A JP2003115580A (ja) | 2003-04-18 |
| JP3988023B2 true JP3988023B2 (ja) | 2007-10-10 |
Family
ID=19127807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001308508A Expired - Fee Related JP3988023B2 (ja) | 2001-10-04 | 2001-10-04 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3988023B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4578792B2 (ja) | 2003-09-26 | 2010-11-10 | 富士通セミコンダクター株式会社 | 固体撮像装置 |
| KR101266249B1 (ko) | 2003-10-24 | 2013-05-22 | 인텔렉츄얼 벤처스 투 엘엘씨 | 시모스 이미지센서 픽셀구조 및 그 제조방법 |
| JP2010199154A (ja) * | 2009-02-23 | 2010-09-09 | Canon Inc | 固体撮像素子 |
| JP5489570B2 (ja) * | 2009-07-27 | 2014-05-14 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP5377142B2 (ja) | 2009-07-28 | 2013-12-25 | ソニー株式会社 | ターゲットの製造方法、メモリの製造方法 |
| JP5621266B2 (ja) * | 2010-01-27 | 2014-11-12 | ソニー株式会社 | 固体撮像装置とその製造方法、並びに電子機器 |
| JP5558859B2 (ja) * | 2010-02-18 | 2014-07-23 | キヤノン株式会社 | 固体撮像装置および固体撮像装置の製造方法 |
| JP5671830B2 (ja) * | 2010-03-31 | 2015-02-18 | ソニー株式会社 | 固体撮像素子、固体撮像素子の製造方法、および電子機器 |
| JP2013051327A (ja) * | 2011-08-31 | 2013-03-14 | Sony Corp | 固体撮像素子および電子機器 |
| US9287319B2 (en) * | 2012-11-16 | 2016-03-15 | Sri International | CMOS multi-pinned (MP) pixel |
| JP2014146804A (ja) * | 2014-02-25 | 2014-08-14 | Canon Inc | 光電変換装置及び撮像システム |
| JP6308864B2 (ja) * | 2014-05-15 | 2018-04-11 | キヤノン株式会社 | 撮像装置 |
| US20180076255A1 (en) * | 2016-09-15 | 2018-03-15 | Seiko Epson Corporation | Solid-state image capturing device and electronic apparatus |
| CN110970453B (zh) * | 2018-10-01 | 2024-10-08 | 松下知识产权经营株式会社 | 摄像装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3403061B2 (ja) * | 1998-03-31 | 2003-05-06 | 株式会社東芝 | 固体撮像装置 |
| JP3934827B2 (ja) * | 1999-06-30 | 2007-06-20 | 株式会社東芝 | 固体撮像装置 |
-
2001
- 2001-10-04 JP JP2001308508A patent/JP3988023B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003115580A (ja) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4313789B2 (ja) | 半導体撮像装置およびその製造方法 | |
| JP5219346B2 (ja) | イメージセンサ | |
| JP3403061B2 (ja) | 固体撮像装置 | |
| KR100619396B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| EP1102322B1 (en) | Floating region photodiode for a CMOS image sensor | |
| JP5320659B2 (ja) | 固体撮像装置 | |
| JP3988023B2 (ja) | 固体撮像素子の製造方法 | |
| US6545302B2 (en) | Image sensor capable of decreasing leakage current between diodes and method for fabricating the same | |
| US7408211B2 (en) | Transfer transistor of CMOS image sensor | |
| EP1608023A1 (en) | Solid state image sensing device and production method therefor, and method of driving solid state image sensing device | |
| US20080191302A1 (en) | Solid-state image pickup device and method for producing the same | |
| US8754458B2 (en) | Semiconductor device, manufacturing method thereof, solid-state imaging device, manufacturing method thereof, and electronic unit | |
| JP5487798B2 (ja) | 固体撮像装置、電子機器および固体撮像装置の製造方法 | |
| US20060138486A1 (en) | CMOS image sensor and method for fabricating the same | |
| JP2003258232A (ja) | 固体撮像素子 | |
| JP2003258229A (ja) | 半導体装置、光電変換装置および撮像装置 | |
| KR101420710B1 (ko) | 고체 촬상장치 및 그 제조방법 | |
| JP2008034772A (ja) | 固体撮像装置及び固体撮像装置の製造方法およびカメラ | |
| US6486498B2 (en) | Solid-state imaging device | |
| JP2003234496A (ja) | 固体撮像装置およびその製造方法 | |
| US7670864B2 (en) | CMOS image sensor and fabricating method thereof | |
| US7588956B2 (en) | CMOS image sensor and method of manufacturing the same | |
| US20070069259A1 (en) | CMOS image sensor and method of manufacturing the same | |
| US20060033127A1 (en) | Pinned photodiode integrated with trench isolation and fabrication method | |
| JP2004356246A (ja) | 固体撮像素子の製造方法および固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070703 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |