JP5219346B2 - イメージセンサ - Google Patents
イメージセンサ Download PDFInfo
- Publication number
- JP5219346B2 JP5219346B2 JP2006187045A JP2006187045A JP5219346B2 JP 5219346 B2 JP5219346 B2 JP 5219346B2 JP 2006187045 A JP2006187045 A JP 2006187045A JP 2006187045 A JP2006187045 A JP 2006187045A JP 5219346 B2 JP5219346 B2 JP 5219346B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- region
- transistor
- concentration region
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 125000006850 spacer group Chemical group 0.000 claims description 40
- 239000012535 impurity Substances 0.000 claims description 35
- 238000012546 transfer Methods 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 description 41
- 239000000758 substrate Substances 0.000 description 24
- 238000000034 method Methods 0.000 description 23
- 239000010410 layer Substances 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910015900 BF3 Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明はイメージセンサ及びその製造方法に関する。さらに詳細には、暗電流（ｄａｒｋ ｃｕｒｒｅｎｔ）発生を減らすことができる構造を有するＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサと前記ＣＭＯＳイメージセンサを製造することができる方法に関する。
イメージセンサは光学映像を電気的信号に変換させる装置である。代表的にＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）とＣＭＯＳイメージセンサがある。前記ＣＣＤは多数個のＭＯＳキャパシタを含み、前記ＭＯＳキャパシタは光によって生成される電荷を移動させることによって動作する。また、前記ＣＭＯＳイメージセンサは多数の単位ピクセル及び前記単位ピクセルの出力信号を制御するＣＭＯＳ回路によって駆動される。
前記ＣＣＤはその駆動方式及び製造工程が複雑で電力消費が大きく、シグナルプロセッシング回路を前記ＣＣＤチップ内に集積させにくくて一チップに製造しにくいという短所がある。一方、前記ＣＭＯＳイメージセンサは既存に常用されているＣＭＯＳ技術によって製作可能であるため、現在では製造が容易なＣＭＯＳイメージセンサに対する研究開発が主に進行されている。
一方、従来のＣＭＯＳイメージセンサではノイズまたは暗電流によって電荷伝送効率の低下及び電荷貯蔵能力が減少して画像不良が惹起されることが大きい問題点として指摘されてきた。暗電流はイメージセンサの感光素子で光の入力なしに蓄積された電荷を意味し、既存にはシリコーン基板表面に存在する各種の欠陥やシリコンダングリングボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄ）から発生されると知られていたが、最近ではホットキャリア（Ｈｏｔ Ｃａｒｒｉｅｒ）も前記暗電流発生の主要原因の一つとして明らかになる。
非特許文献１によれば、アクティブピクセルセンサ内のトランジスタ、特にソースフォロワートランジスタのピンチオフ（ｐｉｎｃｈ ｏｆｆ）領域で発生したホットキャリアが基板電圧（ｐｏｔｅｎｔｉａｌ）を高めるようになり、これによって、前記トランジスタのドレイン−ソース間の電流Ｉｄｓが高くなるようになり、このように高くなった電流によって前記ホットキャリアはより多く発生する。
なお、前記ホットキャリアがフォトダイオードやフローティングディフュージョン領域に流入するようになれば、前記フローティングディフュージョンの電圧が降下し、これによって、前記ソースフォロワートランジスタのドレイン−ソース間の電圧Ｖｄｓは増加する。このように増加した前記ドレイン−ソース間の電圧はより多いホットキャリアを発生させる悪循環を繰り返す。
このようなホットキャリアによって発生された暗電流はイメージセンサの画質に悪影響を及ぼす。
Ｃｈｉｎ−Ｃｈｕｎ Ｗａｎｇ、ＭＩＴ、"Ｔｈｅ Ｅｆｆｅｃｔ ｏｆ Ｈｏｔ Ｃａｒｒｉｅｒ ｏｎ ｔｈｅ ｏｐｅｒａｔｉｏｎ ｏｆ ＣＭＯＳ Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒ"、（米国）、ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、２００１年、ｐ．５６３−５６６
Ｃｈｉｎ−Ｃｈｕｎ Ｗａｎｇ、ＭＩＴ、"Ｔｈｅ Ｅｆｆｅｃｔ ｏｆ Ｈｏｔ Ｃａｒｒｉｅｒ ｏｎ ｔｈｅ ｏｐｅｒａｔｉｏｎ ｏｆ ＣＭＯＳ Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒ"、（米国）、ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ、２００１年、ｐ．５６３−５６６
本発明の課題はホットキャリアによる暗電流の発生を減らすことができる新規な構造を有するイメージセンサを提供することにある。
本発明の他の課題は上記したイメージセンサを製造するのに適するイメージセンサの製造方法を提供することにある。
前記本発明の目的を解決するために本発明の一実施形態に係るイメージセンサは、光感知素子と、前記光感知素子に連結され、各々がゲート及びその両側に低濃度領域と高濃度領域からなる不純物領域を有する複数個のトランジスタとを含み、前記複数のトランジスタのうちの少なくとも一つ以上のトランジスタはそのゲートの両側に互いに幅が異なる低濃度領域を具備する。
一実施形態において、前記低濃度領域のうち相対的に高い電圧が印加される低濃度領域の幅が大きい。
一実施形態において、前記幅が異なる低濃度領域の間にソースフォロワーゲートまたはリセットゲートが位置する。
一実施形態において、前記複数個のトランジスタはトランスファトランジスタ、リセットトランジスタ、ソースフォロワートランジスタ及びセレクトトランジスタを含み、前記リセットトランジスタ及びソースフォロワートランジスタのうちの少なくとも一つ以上は幅が互いに異なる低濃度領域を具備する。
一実施形態において、前記複数個のトランジスタの各々はゲート側壁にスペーサをさらに含む。
一実施形態において、前記互いに異なる幅の低濃度領域を有するトランジスタの高濃度領域のうち幅が狭い低濃度領域に結合した高濃度領域はそのゲート側壁のスペーサに自己整列され、幅が広い低濃度領域に結合した高濃度領域はそのゲート側壁のスペーサで離隔されて形成される。
一実施形態において、前記低濃度領域の各々は前記ゲートに自己整列（Ｓｅｌｆ−ａｌｉｇｎ）されて形成される。
前記本発明の課題を解決するために本発明の他の実施形態に係るイメージセンサは、半導体基板に形成されたフォトダイオードと、前記フォトダイオードの一側に所定の間隔を置いて形成されたトランスファトランジスタ、リセットトランジスタ、ソースフォロワートランジスタ及びセレクトトランジスタと、前記トランジスタは低濃度領域と高濃度領域からなるソース領域とドレイン領域とを含み、少なくとも一つ以上の前記トランジスタは前記ドレイン領域で前記低濃度領域の幅が前記ソース領域で前記低濃度領域の幅より大きいことを特徴とする。
一実施形態において、前記少なくとも一つ以上の前記トランジスタは前記ソースフォロワートランジスタまたは、リセットトランジスタをさらに含む。
なお、前記トランジスタは前記ソース領域と前記ドレイン領域との間の基板表面に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成されたゲートパターンと、前記ゲートパターンの両側壁に形成されたスペーサとを含むことを特徴とする。
前記少なくとも一つ以上の前記トランジスタでは、前記ソース領域で前記高濃度領域は前記スペーサに自己整列されて形成され、前記ドレイン領域で前記高濃度領域は前記スペーサから離隔されて形成されたことを特徴とし、前記ソース領域及び前記ドレイン領域で各々の前記低濃度領域は前記ゲートパターンに自己整列されて形成されることを特徴とする。
上記した本発明の他の課題を解決するために、本発明の一実施形態に係るイメージセンサの製造方法において、半導体基板の表面にゲートパターンを形成して、前記ゲートパターンの一側面の前記半導体基板にフォトダイオードを形成して、前記ゲートパターンの間の前記半導体基板に低濃度領域を形成して、前記ゲートパターンの両側面にスペーサを形成して、少なくとも一つの高濃度領域は前記スペーサと離隔されて形成して、残りの高濃度領域は前記スペーサに自己整列されるように高濃度領域を形成することを含む。
一実施形態において、前記ゲートパターンはトランスファゲート、リセットゲート、ソースフォロワーゲート及びセレクトゲートを含む。
前記方法で、前記フォトダイオードは前記ゲートを覆う第１イオン注入マスクを用いるイオン注入工程により形成され、前記低濃度領域は前記フォトダイオードを覆い、前記ゲート及びその間の基板を露出させる第２イオン注入マスクを用いるイオン注入工程により形成され、前記高濃度領域は第３イオン注入マスクを用いるイオン注入工程により形成されることができる。
一実施形態において、前記第２イオン注入マスクは前記フォトダイオードに隣接した前記トランスファゲート上部の一部を覆う。
一実施形態において、前記第３イオン注入マスクは前記フォトダイオード及び前記ソースフォロワーゲートの一側の前記スペーサと前記スペーサから所定の距離を有する前記半導体基板上に形成される。
一実施形態において、前記第３イオン注入マスクは前記ソースフォロワーゲート上部の一部にさらに形成されている。
一実施形態において、前記第３イオン注入マスクは前記リセットゲートの一側の前記スペーサと前記スペーサから所定の距離を有する前記半導体基板上にさらに形成される。
一実施形態において、前記第３イオン注入マスクは前記リセットゲート上部の一部にさらに形成される。
一実施形態において、前記フォトダイオード上部の前記半導体基板の表面に形成されたＨＡＤ領域をさらに含む。
前記フォトダイオードは燐（Ｐ）またはヒ素 （Ａｓ）からなるＮ型の導電層であり、前記ＨＡＤはホウ素（Ｂ）またはフッ化ホウ素（ＢＦ２）からなるＰ型の導電層であることを特徴とする。
前記低濃度領域は燐（Ｐ）またはヒ素（Ａｓ）からなるＮ型の導電層であり、約１Ｅ１３（ａｔｏｍｓ／ｃｍ２）から約５Ｅ１４（ａｔｏｍｓ／ｃｍ２）の間の濃度を有することを特徴とし、前記高濃度領域は燐（Ｐ）またはヒ素（Ａｓ）からなるＮ型の導電層であり、約１Ｅ１５（ａｔｏｍｓ／ｃｍ２）から約９Ｅ１５（ａｔｏｍｓ／ｃｍ２）の間の濃度を有することを特徴とする。
また、前記スペーサ形成の時、前記フォトダイオードの上部にブロッキング層を同時に形成することを特徴とする。
前記スペーサ及び前記ブロッキング層はシリコン窒化膜であることを特徴とする。
本発明に係るイメージセンサは、ドレインでの低濃度領域の幅がソース領域での低濃度領域の幅より大きい少なくとも一つ以上のトランジスタを備えて暗電流を減少させて、イメージセンサの性能が向上する。
本発明の利点と特徴、及びそれらを達成する方法は添付の図と共に詳細に後述されている実施形態を参照すれば、明確になるであろう。しかし、本発明は以下で開示される実施形態に限定されず、互いに異なる多様な形態に実現され、ただ本実施形態は本発明の開示が完全になるように、通常の知識を有する者に発明のカテゴリを完全に知らせるために提供されるものであり、本発明は請求項のカテゴリによって定義されるだけである。よって、様々な実施形態において、よく知られている工程段階、素子構造及び技術は本発明が曖昧に解釈されることを避けるために具体的に説明されない。ここに説明されて例示される各実施形態はそれの相補的な実施形態も含む。明細書の全体にわたって同一の参照符号は同一構成要素を指称する。
本発明はＣＣＤ、ＣＭＯＳなどのイメージセンサに関するものであって、特にＣＭＯＳイメージセンサ及びその形成方法に関するものである。ＣＭＯＳイメージセンサのピクセル構造は光感知素子及び前記光感知素子で発生した電荷を伝送及び出力するためのトランジスタで構成される。用いられたトランジスタの個数に応じてＣＭＯＳイメージセンサのピクセル構造は多様な形態を示すことができる。ＣＭＯＳイメージセンサのピクセルは例えば、トランジスタを１個、３個、４個、５個、６個含むことができる。以下ではただ例示的な側面でピクセルが４個のトランジスタを備えるＣＭＯＳイメージセンサを例にとって説明する。したがって、本発明は説明される実施形態に限定されてはならず、１個、３個、５個、６個などのトランジスタを含むピクセルを有するＣＭＯＳイメージセンサでも適用されることは当然である。また、本発明は光感知素子及びトランジスタを含むピクセルを有するどのような形態のイメージセンサでも適用可能である。
図１は本発明の一実施形態に係る単位ピクセルの等価回路図である。図１を参照すれば、単位ピクセル１００は光感知素子として一つのフォトダイオードＰＤ、トランスファトランジスタＴｘ、リセットトランジスタＲｘ、ソースフォロワートランジスタＤｘ及びセレクトトランジスタＳｘで構成された４個のトランジスタからなっている。また、トランスファトランジスタＴｘの一側面にフローティングディフュージョン領域ＦＤを有している。
図２は図１の等価回路図に対する単位ピクセルの例示的なレイアウト図である。
図２を参照すれば、基板２００は素子分離領域によって画定されたフォトダイオードＰＤが形成された第１アクティブパターン及びトランジスタが形成される第２アクティブパターンを含む。第２アクティブパターンは第１アクティブパターンに連結されている。第２アクティブパターンには第１アクティブパターンに近い順に、トランスファゲート２３０、リセットゲート２５０、ソースフォロワーゲート２６０、セレクトゲート２７０が配列される。各ゲートの間の第２アクティブパターンに不純物拡散領域２４０、２５５、２６５、２７５が形成される。トランスファゲート（Ｔｇ）２３０とリセットゲート（Ｒｇ）２５０の間の不純物拡散領域がフローティングディフュージョン領域（ＦＤ）２４０を構成する。各ゲート及びその両側の不純物拡散領域がトランジスタを構成する。各トランジスタのゲート両側の不純物拡散領域は印加される電圧に応じてソースまたはドレインと呼ばれる。通常ｎ型のチャネルを有するトランジスタの場合、高い電圧が印加される不純物拡散領域をドレインと呼ぶ。したがって、例えばソースフォロワーゲート（Ｄｇ）２６０及びセレクトゲート（Ｓｇ）２７０の間の不純物拡散領域はその所に印加される電圧に応じてドレインまたはソースとして作用できる。フローティングディフュージョン領域（ＦＤ）２４０とソースフォロワーゲート（Ｄｇ）２６０は局所配線によって互いに電気的に連結される。
図１と図２を参照してＣＭＯＳイメージセンサの動作を示せば、まずリセットゲート（Ｒｇ）２５０にゲートオン電圧を印加して、リセットトランジスタＲｘを作動（ｏｎ）させてフローティングディフュージョン領域（ＦＤ）２４０をリセットして初期化させ、トランスファゲート（Ｔｇ）２３０にゲートオン電圧を印加して、トランスファトランジスタＴｘを作動（ｏｎ）させて外部光によって生成された信号電荷をフォトダイオード（ＰＤ）から前記フローティングディフュージョン領域（ＦＤ）２４０に伝達する。前記フローティングディフュージョン領域（ＦＤ）２４０の電荷量による電圧がソースフォロワートランジスタＤｘのソースフォロワーゲート（Ｄｇ）２６０に印加され、外部印加電圧Ｖｄｄが前記ソースフォロワートランジスタＤｘのドレイン２５５に印加されれば、前記ソースフォロワーゲート（Ｄｇ）２６０の電圧による値が前記ソースフォロワートランジスタのソース２６５に増幅して伝達される。したがって、該当のピクセルを選択して駆動する場合、セレクトゲート（Ｓｇ）２７０にゲートオン電圧を印加すれば、セレクトトランジスタＳｘが作動してソースフォロワートランジスタＤｘのソース２６５に伝達された信号電荷がセレクトトランジスタＳｘのドレイン２７５に出力される。
第１実施形態
図３乃至図８は本発明の実施形態１に係るイメージセンサを製造する方法を説明するために図２のＡ-Ａ'に沿って切断した断面図である。
図３乃至図８は本発明の実施形態１に係るイメージセンサを製造する方法を説明するために図２のＡ-Ａ'に沿って切断した断面図である。
図３を参照すれば、半導体基板２００を準備する。例えば、シャロートレンチ隔離（ＳＴＩ:Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）工程を進行して光感知素子及びトランジスタが形成されるアクティブパターン２００Ａ、２００Ｂを画定するフィールド酸化膜２１０を形成する。アクティブパターン２００Ａはフォトダイオードが形成される領域であり、アクティブパターン２００Ｂはトランジスタが形成される領域である。
前記基板２００のアクティブパターン２００Ｂ上にゲート絶縁膜２２０を形成して導電膜を形成した後、パターニング工程を進行してゲートパターン２３０、２５０、２６０、２７０を形成する。このようにされたゲートパターンはトランスファゲート（Ｔｇ）２３０、リセットゲート（Ｒｇ）２５０、ソースフォロワーゲート（Ｄｇ）２６０及びセレクトゲート（Ｓｇ）２７０を含む。
図４を参照すれば、アクティブパターン２００Ａにフォトダイオード３２０とＨＡＤ領域３４０を形成するための第１イオン注入マスク３００を形成する。
前記第１イオン注入マスク３００はフォトダイオードが形成されるアクティブパターン２００Ａを露出させ、トランジスタが形成されるアクティブパターン２００Ｂを覆うように形成され、たとえばフォトレジスト膜を利用して形成されることができる。例えば前記第１イオン注入マスク３００は半導体基板に形成されるフォトダイオード３２０部位とトランスファゲート２３０上部の一部を除いた部分に形成される。燐（Ｐ）またはヒ素（Ａｓ）の不純物イオン３１０を注入してＮ型の導電層を有するフォトダイオード３２０を半導体基板２００のアクティブパターン２００Ａに所定の深さで形成する。
このようにされた前記フォトダイオード３２０の表面にホウ素（Ｂ）またはフッ化ホウ素（ＢＦ２）のイオン３３０を注入してＰ型の導電層を有するＨＡＤ（ｈｏｌｅ ａｃｃｕｍｕｌａｔｉｏｎ ｄｉｏｄｅ）領域３４０を形成する。この時、別途のイオン注入マスクを用いることができるが、第１イオン注入マスク３００を利用して工程を進行することが望ましい。
図５を参照すれば、低濃度領域を形成するための第２イオン注入マスク４００を形成する。前記第２イオン注入マスク４００はフォトダイオード３２０が形成されたアクティブパターン２００Ａを覆い、トランジスタが形成されるアクティブパターン２００Ｂを露出させるように形成される。例えば前記第２イオン注入マスク４００は前記フォトダイオード３２０と前記トランスファゲート（Ｔｇ）２３０上部の一部を覆うように形成され、たとえばフォトレジスト膜を利用して形成されることができる。
約１Ｅ１３（ａｔｏｍｓ／ｃｍ２）から約５Ｅ１４（ａｔｏｍｓ／ｃｍ２）の間の濃度を有する燐（Ｐ）またはヒ素（Ａｓ）の不純物イオン４１０を注入してＮ型の導電層を有する低濃度領域４２０ｔｒ、４２０ｒｄ、４２０ｄｓ、４２０ｓｏをゲートパターンの外側のアクティブパターン２００Ｂに形成する。
前記低濃度領域４２０ｔｒ、４２０ｒｄ、４２０ｄｓ、４２０ｓｏは前記ゲートパターンの間のアクティブパターン２００Ａに形成され、前記ゲートパターンに自己整列されて形成される。
図６を参照すれば、シリコン窒化膜（図示しない）を半導体基板２００の全面に覆ってエッチングして、前記ゲートパターンの両側面にスペーサ５００t、５００r１、５００r２、５００ｄ１、５００ｄ２、５００ｓ１、５００ｓ２を形成する。
この時、前記フォトダイオード３２０と前記トランスファゲート２３０の上部の一部にマスクパターン（図示しない）を形成して、前記スペーサ５００t、５００r１、５００r２、５００ｄ１、５００ｄ２、５００ｓ１、５００ｓ２形成の時、同時に金属イオンなどの不純物が前記フォトダイオード３２０に流入されることを防止するためのブロッキング層５１０を前記フォトダイオード３２０を保護するように形成することが望ましい。
図７を参照すれば、高濃度領域を形成するための第３イオン注入マスク６００Ａ、６００Ｂ、６００Ｃを形成する。前記第３イオン注入マスク６００Ａはフォトダイオード３２０を覆う。また、ソースフォロワーゲート（Ｄｇ）２６０の両側で非対称的な、例えば互いに異なる幅の低濃度不純物領域が画定されるように、前記第３イオン注入マスク６００Ｂ、６００Ｃは前記ソースフォロワーゲート（Ｄｇ）２６０及び前記リセットゲート（Ｒｇ）２５０の間の低濃度不純物領域４２０ｒｄのうち前記ソースフォロワーゲート（Ｄｇ）２６０に隣接した部分または前記リセットゲート（Ｒｇ）２５０に隣接した部分またはこれら二つの部分の全部を覆うように前記ソースフォロワーゲート（Ｄｇ）２６０または／そしてリセットゲート（Ｒｇ）２５０上に形成される。
例えば、前記第３イオン注入マスク６００Ａは前記フォトダイオード３２０と前記トランスファゲート２３０上部の一部に形成される。
前記第３イオン注入マスク６００Ｃは前記ソースフォロワーゲート２６０の一側のスペーサ５００ｄ１及び前記スペーサ５００ｄ１から所定の距離を有する前記半導体基板２００上に形成する。この時、前記第３イオン注入マスク６００Ｃは前記ソースフォロワーゲート２６０上部の一部にさらに形成することが望ましい。
前記第３イオン注入マスク６００Ｂは前記リセットゲート２５０の一側のスペーサ５００r２及び前記スペーサ５００r２から所定の距離を有する前記半導体基板２００上に形成する。この時、前記第３イオン注入マスク６００Ｂは前記リセットゲート２５０上部の一部にさらに形成することが望ましい。
次に、約１Ｅ１５（ａｔｏｍｓ／ｃｍ２）から約９Ｅ１５（ａｔｏｍｓ／ｃｍ２）の間の濃度を有する燐（Ｐ）またはヒ素（Ａｓ）の不純物イオン６１０を注入してＮ型の導電層を有する高濃度領域６２０ＴＲ、６２０ＲＤ、６２０ＤＳ、６２０ＳＯを形成する。前記高濃度領域はゲートスペーサ５００ｔ、５００ｒ１、５００ｄ２、５００ｓ１、５００ｓ２または第３イオン注入マスク６００Ｂ、６００Ｃに自己整列されて形成される。例えば、前記ソースフォロワーゲート２６０の一側の前記高濃度領域６２０ＲＤと前記リセットゲート２５０の一側の前記高濃度領域６２０ＲＤは各々のスペーサ５００r２、５００ｄ１と離隔されて形成され、残りの前記高濃度領域６２０ＴＲ、６２０ＤＳ、６２０Ｓ０は各々のスペーサに自己整列（Ｓｅｌｆ−ａｌｉｇｎ）されて形成される。低濃度不純物領域４２０ｔｒ、４２０ｒｄ、４２０ｄｓ、４２０ｓｏは高濃度不純物領域６２０ＴＲ、６２０ＲＤ、６２０ＤＳ、６２０ＳＯによって各々二つの部分４２０ｔｒ１、４２０ｔｒ２、４２０ｒｄ１、４２０ｒｄ２、４２０ｄｓ１、４２０ｄｓ２、４２０ｓｏ１に区別される。
また、前記第３イオン注入マスク６００Ｂ、６００Ｃによってソースフォロワーゲート（Ｄｇ）２６０の両側の低濃度不純物領域４２０ｒｄ２、４２０ｄｓ１の幅は互いに異なるように形成される。低濃度不純物領域４２０ｒｄ２の幅ｘ１が低濃度不純物領域４２０ｄｓ１の幅ｘ２より広く形成される。同様に、リセットゲートＲｇ・２５０の両側の低濃度不純物領域４２０ｔｒ２、４２０ｒｄ１の幅は互いに異なるように形成される。低濃度不純物領域４２０ｒｄ１の幅ｘ３が低濃度不純物領域４２０ｔｒ２の幅ｘ４より広く形成される。
図８を参照すれば、層間絶縁膜７２０を形成してコンタクトホール工程、金属物質蒸着及びパターニング工程を進行して金属配線７４０、７４２、７４４、７４６、７４８を形成する。金属配線７４０はトランスファゲート２３０に電気的に連結され、金属配線７４２はフローティングディフュージョン領域６２０ＴＲとソースフォロワーゲート２６０を互いに電気的に連結して、金属配線７４４はリセットゲート２５０及びソースフォロワーゲート２６０の間の高濃度不純物領域６２０ＲＤに電気的に連結され、金属配線７４６はセレクトゲート２７０に電気的に連結され、金属配線７４８はセレクトゲート２７０の高濃度不純物領域６２０Ｓ０に電気的に連結される。これら金属配線は同一の工程段階で形成されることができ、または他の工程段階で形成されることができる。
図９は本発明の第１実施形態に係るイメージセンサの断面図である。図９を参照すれば、アクティブピクセルセンサ部（図示しない）と周辺回路部（図示しない）とを有する半導体基板２００にアクティブ領域と素子分離領域とを区別するフィールド酸化膜２１０を形成する。前記フィールド酸化膜２１０の一側の半導体基板にフォトダイオード３２０を形成する。前記フォトダイオード３２０はＮ型の導電層であり、燐（Ｐ）またはヒ素（Ａｓ）不純物イオンからなっている。また、前記フォトダイオード３２０の上部の前記半導体基板２００の表面にＨＡＤ領域３４０をさらに形成する。この時、前記ＨＡＤ領域３４０はＰ型の導電層であり、ホウ素（Ｂ）またはフッ化ホウ素（ＢＦ２）不純物イオンからなっている。各ゲートパターン、すなわちトランスファゲート２３０、リセットゲート２５０、ソースフォロワーゲート２６０及びセレクトゲート２７０の一側または両側にスペーサ５００が形成されている。
前記フォトダイオード３２０の表面と前記トランスファゲート２３０の上部の一部に金属イオンなどによる前記フォトダイオード３２０の不良を防止するためのブロッキング層５１０が形成されている。この時、前記ブロッキング層５１０は前記スペーサ５００と同時に形成され、シリコン窒化膜からなることが望ましい。
各々のトランジスタはソースとドレインとを含み、各々のソース領域とドレイン領域は低濃度領域（Ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｒｅｇｉｏｎ）と高濃度領域（Ｈｉｇｈｌｙ ｄｏｐｅｄ ｒｅｇｉｏｎ）からなっている。
図２と図９を参照すれば、効率的なレイアウトのために各々のソース領域とドレイン領域は同一のアクティブ領域を共有しながら形成することができる。
例えば、前記トランスファトランジスタＴｘのドレイン領域７００、すなわちフローティングディフュージョン領域７００と前記リセットトランジスタＲｘのソース領域７００は同一のアクティブ領域を共有する。また、前記リセットトランジスタＲｘのドレイン領域７１０と前記ソースフォロワートランジスタＤｘのドレイン領域７１０は同一のアクティブ領域を共有する。また、前記ソースフォロワートランジスタＤｘのソース領域７２０と前記セレクトトランジスタＳｘのドレイン領域７２０も同一のアクティブ領域を共有する構造を有する。
図９を参照すれば、少なくとも一つ以上の前記トランジスタは前記ドレイン領域での前記低濃度領域の幅が前記ソース領域での前記低濃度領域の幅と互いに異なるように形成される。
具体的に、前記ドレイン領域で前記低濃度領域の幅が前記ソース領域で前記低濃度領域の幅より大きい少なくとも一つ以上のトランジスタを有する。
例えば、前記ソースフォロワートランジスタＤｘの前記ドレイン領域７１０で前記低濃度領域７１０ｃの幅が前記ソース領域７２０で前記低濃度領域７２０ａ幅より大きい。また、前記リセットトランジスタＲｘの前記ドレイン７１０で前記低濃度領域７１０ａの幅が前記ソース領域７００で前記低濃度領域７００ｃの幅より大きく形成する。
図７で説明したように、前記ソースフォロワートランジスタＤｘの前記ドレイン領域７１０と前記リセットトランジスタＲｘの前記ドレイン７１０の前記高濃度領域７１０ｂを形成する時、イオン注入マスク６００Ｂ、６００Ｃによって各々の前記スペーサ５００ｄ１、５００r２から離隔されて形成されたため、前記ドレイン領域７１０で各々の低濃度領域の幅７１０ａ、７１０ｃが各々の前記ソース領域７００、７２０での低濃度領域７００ｃ、７２０ａの幅より大きく形成される。
また、前記トランジスタは前記ソース領域で前記高濃度領域は前記スペーサに自己整列されて形成され、前記ドレイン領域で前記高濃度領域は前記スペーサから離隔されて形成されることが望ましい。
特に、前記ソース領域及び前記ドレイン領域で各々の前記低濃度領域は前記ゲートパターンに自己整列されて形成されたことを特徴とする。
第２実施形態
図１０は本発明の第２実施形態に係るイメージセンサを製造する方法を説明するために図２のＡ-Ａ'に沿って切断した断面図である。
図１０は本発明の第２実施形態に係るイメージセンサを製造する方法を説明するために図２のＡ-Ａ'に沿って切断した断面図である。
高濃度領域を形成するための第３イオン注入マスクを除いては第１実施形態のイメージセンサと同一であるため、同一の部材に対しては同一の参照符号を用いて、これ以上の説明は略する。
図１０を参照すれば、高濃度領域を形成するための第３イオン注入マスク８００Ａ、８００Ｂを形成する。前記第３イオン注入マスク８００Ａはフォトダイオード３２０を覆う。また、ソースフォロワーゲート（Ｄｇ）２６０の両側で非対称的な、例えば互いに異なる幅の低濃度不純物領域が画定されるように、前記第３イオン注入マスク８００Ｂは前記ソースフォロワーゲート（Ｄｇ）２６０及び前記リセットゲート（Ｒｇ）２５０の間の低濃度不純物領域４２０ｒｄのうち前記ソースフォロワーゲート（Ｄｇ）２６０に隣接した部分を覆うように前記ソースフォロワーゲートＤｇ上に形成される。
例えば、前記第３イオン注入マスク８００Ａは前記フォトダイオード３２０と前記トランスファゲート２３０上部の一部に形成される。前記第３イオン注入マスク８００Ｂは前記ソースフォロワーゲート２６０の一側のスペーサ５００ｄ１及び前記スペーサ５００ｄ１から所定の距離を有する前記半導体基板２００上に形成する。この時、前記第３イオン注入マスク８００Ｂは前記ソースフォロワーゲート２６０の上部の一部にさらに形成することが望ましい。
次に、約１Ｅ１５（ａｔｏｍｓ／ｃｍ２）から約９Ｅ１５（ａｔｏｍｓ／ｃｍ２）の間の濃度を有する燐（Ｐ）またはヒ素（Ａｓ）の不純物イオン８１０を注入してＮ型の導電層を有する高濃度領域８２０ＴＲ、８２０ＲＤ、８２０ＤＳ、８２０ＳＯを形成する。前記高濃度領域はゲートスペーサ５００または第３イオン注入マスク８００に自己整列されて形成される。
例えば、前記ソースフォロワーゲート２６０の一側の前記高濃度領域８２０ＲＤは前記スペーサ５００ｄ１と離隔されて形成され、残りの前記高濃度領域８２０ＴＲ、８２０ＤＳ、８２０ＳＯは各々のスペーサに自己整列されて形成される。
低濃度不純物領域４２０ｔｒ、４２０ｒｄ、４２０ｄｓ、４２０ｓｏが高濃度不純物領域８２０ＴＲ、８２０ＲＤ、８２０ＤＳ、８２０ＳＯによって各々二つの部位４２０ｔｒ１、４２０ｔｒ２、４２０ｒｄ１、４２０ｒｄ２、４２０ｄｓ１、４２０ｄｓ２、４２０ｓｏ１、４２０ｓｏ２に区別される。
前記第３イオン注入マスク８００Ｂによってソースフォロワーゲート（Ｄｇ）２６０の両側の低濃度不純物領域４２０ｒｄ２、４２０ｄｓ１の幅は互いに異なるように形成される。低濃度不純物領域４２０ｒｄ２の幅ｘ１が低濃度不純物領域４２０ｄｓ１の幅ｘ２より広く形成される。
図１１は本発明の第２実施形態に係るイメージセンサの断面図である。図１１を参照すれば、少なくとも一つ以上の前記トランジスタは前記ドレイン領域で前記低濃度領域の幅が前記ソース領域で前記低濃度領域の幅と互いに異なるように形成される。
具体的に、前記ドレイン領域での前記低濃度領域の幅が前記ソース領域での前記低濃度領域の幅より大きい少なくとも一つ以上のトランジスタを有する。
例えば、前記ソースフォロワートランジスタＤｘの前記ドレイン領域９１０での前記低濃度領域９１０ｃの幅が前記ソース領域９２０での前記低濃度領域９２０ａ幅より大きい。
図１０で説明したように、前記ソースフォロワートランジスタＤｘの前記ドレイン領域９１０の前記高濃度領域９１０ｂを形成する時、前記スペーサ８００Ｂから離隔されて形成されたため、前記ドレイン領域９１０での前記低濃度領域の幅９１０ｃが前記ソース領域９２０での低濃度領域９２０ａの幅より大きく形成される。
また、前記トランジスタＤｘは前記ソース領域９２０での前記高濃度領域９２０ｂは前記スペーサに自己整列され、前記ドレイン領域９１０での前記高濃度領域９１０ｂは前記スペーサから離隔されて形成されることが望ましい。
特に、前記ソース領域及び前記ドレイン領域で各々の前記低濃度領域は前記ゲートパターンに自己整列されたことを特徴とする。
以上、添付の図を参照して本発明の実施形態を説明したが、本明細書で用いられた用語及び表現は説明の目的として用いられたものであり、どのような制限を有することではなく、このような用語及び表現の使用は図示され、記述された構成要素またはその一部分の等価物を排除しようとするのではなく、請求された発明のカテゴリ中で多様な変形が可能であることは勿論である。したがって、以上で記述した実施形態はすべての面で例示的なことであり、限定的ではないと理解しなければならない。
１００ 単位ピクセル
２００ 半導体基板
２００Ａ、２００Ｂ アクティブパターン
２１０ フィールド酸化膜
２２０ ゲート絶縁膜
２３０ トランスファゲート（Ｔｇ）
２４０ フローティングディフュージョン領域（ＦＤ）
２５０ リセットゲート（Ｒｇ）
２６０ ソースフォロワーゲート（Ｄｇ）
２７０ セレクトゲート（Ｓｇ）
３００ 第１イオン注入マスク
３１０、４１０、６１０、８１０ 不純物イオン
３２０ フォトダイオード
３３０ イオン
３４０ ＨＡＤ領域
４００ 第２イオン注入マスク
４２０ｔｒ、４２０ｒｄ、４２０ｄｓ、４２０ｓｏ 低濃度領域
５００ｔ、５００ｒ１、５００ｒ２、５００ｄ１、５００ｄ２、５００ｓ１、５００ｓ２ スペーサ
５１０ ブロッキング層
６００Ａ、６００Ｂ、６００Ｃ、８００Ａ、８００Ｂ 第３イオン注入マスク
６２０ＴＲ、６２０ＲＤ、６２０ＤＳ、６２０ＳＯ、８２０ＴＲ、８２０ＲＤ、８２０ＤＳ、８２０ＳＯ 高濃度領域
７２０ 層間絶縁膜
７４０、７４２、７４４、７４６、７４８ 金属配線
２００ 半導体基板
２００Ａ、２００Ｂ アクティブパターン
２１０ フィールド酸化膜
２２０ ゲート絶縁膜
２３０ トランスファゲート（Ｔｇ）
２４０ フローティングディフュージョン領域（ＦＤ）
２５０ リセットゲート（Ｒｇ）
２６０ ソースフォロワーゲート（Ｄｇ）
２７０ セレクトゲート（Ｓｇ）
３００ 第１イオン注入マスク
３１０、４１０、６１０、８１０ 不純物イオン
３２０ フォトダイオード
３３０ イオン
３４０ ＨＡＤ領域
４００ 第２イオン注入マスク
４２０ｔｒ、４２０ｒｄ、４２０ｄｓ、４２０ｓｏ 低濃度領域
５００ｔ、５００ｒ１、５００ｒ２、５００ｄ１、５００ｄ２、５００ｓ１、５００ｓ２ スペーサ
５１０ ブロッキング層
６００Ａ、６００Ｂ、６００Ｃ、８００Ａ、８００Ｂ 第３イオン注入マスク
６２０ＴＲ、６２０ＲＤ、６２０ＤＳ、６２０ＳＯ、８２０ＴＲ、８２０ＲＤ、８２０ＤＳ、８２０ＳＯ 高濃度領域
７２０ 層間絶縁膜
７４０、７４２、７４４、７４６、７４８ 金属配線
Claims (3)
- 光感知素子と、
ゲート、及び、その片側が前記光感知素子に連結され、他の片側に前記ゲートに近接した低濃度領域と前記低濃度領域の外側に配置された高濃度領域からなる不純物領域を有し、前記他の片側のゲート側壁にスペーサが形成されたトランスファトランジスタと、
前記トランスファトランジスタに連結され、各々がゲート及びその両側に前記ゲートに近接した低濃度領域と前記低濃度領域の外側に配置された高濃度領域からなる不純物領域を有し、ゲート側壁にスペーサが形成された、リセットトランジスタ、ソースフォロワートランジスタ及びセレクトトランジスタを含み、
前記トランスファトランジスタのゲート片側の高濃度領域、及び、前記リセットトランジスタ及びセレクトトランジスタのゲート両側の高濃度領域はスペーサに自己整列され、
前記ソースフォロワートランジスタはそのゲート両側に互いに幅が異なる低濃度領域を備え、幅が狭い低濃度領域に結合した高濃度領域はスペーサに自己整列され、幅が広い低濃度領域に結合した高濃度領域はそのゲート側壁のスペーサから離隔されて形成され、
前記高濃度領域に配線が接続されることを特徴とするイメージセンサ。 - 前記ソースフォロワートランジスタのゲート両側の前記低濃度領域のうち相対的に高い電圧が印加される低濃度領域の幅が大きいことを特徴とする請求項１に記載のイメージセンサ。
- 前記低濃度領域の各々は前記ゲートに自己整列されて形成されたことを特徴とする請求項１または２に記載のイメージセンサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050063392A KR100660549B1 (ko) | 2005-07-13 | 2005-07-13 | 이미지 센서 및 그 제조 방법 |
| KR10-2005-0063392 | 2005-07-13 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007027714A JP2007027714A (ja) | 2007-02-01 |
| JP2007027714A5 JP2007027714A5 (ja) | 2009-08-20 |
| JP5219346B2 true JP5219346B2 (ja) | 2013-06-26 |
Family
ID=37660894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006187045A Active JP5219346B2 (ja) | 2005-07-13 | 2006-07-06 | イメージセンサ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7772624B2 (ja) |
| JP (1) | JP5219346B2 (ja) |
| KR (1) | KR100660549B1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9398152B2 (en) * | 2004-02-25 | 2016-07-19 | Avaya Inc. | Using business rules for determining presence |
| KR20080008719A (ko) * | 2006-07-21 | 2008-01-24 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그 제조 방법 |
| US7795655B2 (en) * | 2006-10-04 | 2010-09-14 | Sony Corporation | Solid-state imaging device and electronic device |
| JP2008166361A (ja) * | 2006-12-27 | 2008-07-17 | Sony Corp | 半導体素子及び固体撮像装置並びに撮像装置 |
| KR100832721B1 (ko) * | 2006-12-27 | 2008-05-28 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| KR100929349B1 (ko) * | 2007-01-30 | 2009-12-03 | 삼성전자주식회사 | 유기물 컬러 필터를 포함하지 않는 컬러 픽셀, 이미지 센서, 및 컬러 보간방법 |
| US7858914B2 (en) | 2007-11-20 | 2010-12-28 | Aptina Imaging Corporation | Method and apparatus for reducing dark current and hot pixels in CMOS image sensors |
| KR20100036034A (ko) * | 2008-09-29 | 2010-04-07 | 크로스텍 캐피탈, 엘엘씨 | 트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법 |
| JP5444694B2 (ja) | 2008-11-12 | 2014-03-19 | ソニー株式会社 | 固体撮像装置、その製造方法および撮像装置 |
| CN102136483A (zh) * | 2010-01-22 | 2011-07-27 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器的制作方法 |
| JP5651976B2 (ja) | 2010-03-26 | 2015-01-14 | ソニー株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
| JP5960961B2 (ja) * | 2010-11-16 | 2016-08-02 | キヤノン株式会社 | 固体撮像素子及び撮像システム |
| US8946795B2 (en) * | 2011-03-17 | 2015-02-03 | Omnivision Technologies, Inc. | Backside-illuminated (BSI) image sensor with reduced blooming and electrical shutter |
| JP2015130447A (ja) * | 2014-01-08 | 2015-07-16 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| JP2015130446A (ja) * | 2014-01-08 | 2015-07-16 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| US9853148B2 (en) * | 2016-02-02 | 2017-12-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Power MOSFETs and methods for manufacturing the same |
| JP7013119B2 (ja) * | 2016-07-21 | 2022-01-31 | キヤノン株式会社 | 固体撮像素子、固体撮像素子の製造方法、及び撮像システム |
| KR20230111786A (ko) | 2022-01-19 | 2023-07-26 | 주식회사 디비하이텍 | 후면조사형 이미지 센서 및 제조방법 |
| KR20240046947A (ko) | 2022-10-04 | 2024-04-12 | 주식회사 디비하이텍 | 후면조사형 이미지 센서 및 제조방법 |
| KR20240047586A (ko) | 2022-10-05 | 2024-04-12 | 주식회사 디비하이텍 | 전면조사형 이미지 센서 및 제조방법 |
| KR20240047587A (ko) | 2022-10-05 | 2024-04-12 | 주식회사 디비하이텍 | 후면조사형 이미지 센서 및 제조방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291550A (ja) | 1992-04-08 | 1993-11-05 | Fujitsu Ltd | 固体撮像装置及びその製造方法 |
| JPH0864817A (ja) * | 1994-08-25 | 1996-03-08 | Sony Corp | 高耐圧トランジスタを有する半導体装置およびその製造方法 |
| JPH09167840A (ja) * | 1995-12-15 | 1997-06-24 | Sony Corp | 半導体装置の製造方法 |
| JPH09266255A (ja) * | 1996-03-28 | 1997-10-07 | Sony Corp | 半導体装置の製造方法 |
| KR100291179B1 (ko) * | 1998-06-29 | 2001-07-12 | 박종섭 | 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법 |
| GB2339333B (en) * | 1998-06-29 | 2003-07-09 | Hyundai Electronics Ind | Photodiode having charge function and image sensor using the same |
| JP3624140B2 (ja) * | 1999-08-05 | 2005-03-02 | キヤノン株式会社 | 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ |
| US6333205B1 (en) * | 1999-08-16 | 2001-12-25 | Micron Technology, Inc. | CMOS imager with selectively silicided gates |
| KR100508085B1 (ko) * | 2002-08-20 | 2005-08-17 | 삼성전자주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| US6744084B2 (en) * | 2002-08-29 | 2004-06-01 | Micro Technology, Inc. | Two-transistor pixel with buried reset channel and method of formation |
| KR100494032B1 (ko) | 2002-10-23 | 2005-06-10 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| JP2004304012A (ja) * | 2003-03-31 | 2004-10-28 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| KR100975443B1 (ko) * | 2003-04-30 | 2010-08-11 | 크로스텍 캐피탈, 엘엘씨 | 씨모스 이미지 센서의 단위화소 및 단위화소 어레이 |
| US7071505B2 (en) * | 2003-06-16 | 2006-07-04 | Micron Technology, Inc. | Method and apparatus for reducing imager floating diffusion leakage |
| US7009227B2 (en) * | 2003-06-16 | 2006-03-07 | Micron Technology, Inc. | Photodiode structure and image pixel structure |
| JP4604621B2 (ja) * | 2004-09-15 | 2011-01-05 | ソニー株式会社 | 固体撮像装置の製造方法 |
-
2005
- 2005-07-13 KR KR1020050063392A patent/KR100660549B1/ko active IP Right Grant
-
2006
- 2006-06-28 US US11/426,974 patent/US7772624B2/en active Active
- 2006-07-06 JP JP2006187045A patent/JP5219346B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7772624B2 (en) | 2010-08-10 |
| JP2007027714A (ja) | 2007-02-01 |
| KR100660549B1 (ko) | 2006-12-22 |
| US20070012966A1 (en) | 2007-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5219346B2 (ja) | イメージセンサ | |
| JP5037816B2 (ja) | Ｃｍｏｓイメージセンサ及びその形成方法 | |
| US7675100B2 (en) | CMOS image sensor and method for fabricating the same | |
| US7405437B2 (en) | CMOS image sensor and method for fabricating the same | |
| US7453110B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR102272115B1 (ko) | 개선된 암 전류 성능을 갖는 반도체 이미징 디바이스 | |
| CN103165634A (zh) | 制造光电转换装置的方法 | |
| KR20050070938A (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| US20070272981A1 (en) | CMOS image sensor and method for fabricating the same | |
| US7611918B2 (en) | CMOS image sensor and method for fabricating the same | |
| JP2006191100A (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| JP2007110133A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| US7572663B2 (en) | Method for manufacturing CMOS image sensor | |
| US20070145440A1 (en) | CMOS Image Sensor and Method for Fabricating the Same | |
| US6472699B1 (en) | Photoelectric transducer and manufacturing method of the same | |
| US7534643B2 (en) | CMOS image sensor and method for fabricating the same | |
| US7687306B2 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100521807B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| JP2008198679A (ja) | 固体撮像装置、固体撮像装置の製造方法、半導体装置、および半導体装置の製造方法 | |
| JP2007158312A (ja) | 固体撮像素子 | |
| KR20020045450A (ko) | 씨모스이미지센서 및 그 제조방법 | |
| US20070148847A1 (en) | Method of Fabricating CMOS Image Sensor | |
| KR20050042910A (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| US20060145206A1 (en) | CMOS image sensor and method for fabricating the same | |
| KR20040032542A (ko) | 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090703 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5219346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |