JP5444694B2 - 固体撮像装置、その製造方法および撮像装置 - Google Patents
固体撮像装置、その製造方法および撮像装置 Download PDFInfo
- Publication number
- JP5444694B2 JP5444694B2 JP2008289670A JP2008289670A JP5444694B2 JP 5444694 B2 JP5444694 B2 JP 5444694B2 JP 2008289670 A JP2008289670 A JP 2008289670A JP 2008289670 A JP2008289670 A JP 2008289670A JP 5444694 B2 JP5444694 B2 JP 5444694B2
- Authority
- JP
- Japan
- Prior art keywords
- active region
- gate electrode
- photoelectric conversion
- gate
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 119
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 238000006243 chemical reaction Methods 0.000 claims description 126
- 238000002955 isolation Methods 0.000 claims description 91
- 239000000758 substrate Substances 0.000 claims description 58
- 239000004065 semiconductor Substances 0.000 claims description 55
- 230000015572 biosynthetic process Effects 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 19
- 230000003287 optical effect Effects 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 description 48
- 230000002093 peripheral effect Effects 0.000 description 39
- 208000022010 Lhermitte-Duclos disease Diseases 0.000 description 26
- 229910052581 Si3N4 Inorganic materials 0.000 description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 25
- 238000009792 diffusion process Methods 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- 230000003321 amplification Effects 0.000 description 16
- 238000003199 nucleic acid amplification method Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 15
- 241000894007 species Species 0.000 description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 8
- 230000008901 benefit Effects 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 238000001459 lithography Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 241000519995 Stachys sylvatica Species 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- -1 LDD ions Chemical class 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
従来の固体撮像装置のレイアウトを図24に示す。図24に示すように、アクティブ領域15に形成される画素トランジスタ部13のゲート電極22は、光電変換部12側の素子分離領域16上に乗り上げる状態に形成されている(例えば、特許文献1等参照。)。
また、その等価回路を図25に示す。図25に示すように、画素部10は、4つのフォトダイオードからなる光電変換部12(12A,12B,12C、12D)が備えられている。また画素トランジスタ部13は、転送トランジスタTrT、フローティングディフュージョン(転送ゲートのpn接合一部)FD、リセットトランジスタTrR、増幅トランジスタTrA、選択トランジスタTrSから構成されている。
[固体撮像装置の構成の第1例]
本発明の第1実施の形態に係る固体撮像装置の構成の第一例を、図1(1)の平面レイアウト断面図、図1(2)の図1(1)中のX−X’線断面図、図1(3)の図1(1)中のA−A’線断面図によって説明する。
各光電変換部12A、12B、12C、12Dの中央部の上記半導体基板11には、フローティングディフュージョンFDが形成されている。このフローティングディフュージョンFDは、例えばn型拡散層で形成されている。また、フローティングディフュージョンFDの中央部にはコンタクト領域61が形成されている。
例えば、上記複数のトランジスタのうちのそれぞれのトランジスタのゲート電極22(22R、22A、22S)の少なくとも一つのゲート電極22は、そのゲート幅方向が上記光電変換部12に向いている。
本実施の形態では、上記リセットトランジスタTrRのゲート電極22R、上記増幅トランジスタTrAのゲート電極22A、上記選択トランジスタTrSのゲート電極22Sのゲート幅方向が上記光電変換部12に向いている。
なお、本実施の形態では、リセットトランジスタTrRの他方(図1(1)でのゲート電極22Rの右側)のソース・ドレイン領域と増幅トランジスタTrAの一方のソース・ドレイン領域(図1(1)でのゲート電極22Aの左側)が共通の拡散層で形成されている。また、増幅トランジスタTrRの他方のソース・ドレイン領域(図(1)でのゲート電極22Aの右側)と選択トランジスタTrAの一方のソース・ドレイン領域25が共通の拡散層で形成されている。
上記のように固体撮像装置1が構成されている。
したがって、画素サイズが一定の場合では、ゲート電極22の素子分離領域16側への突き出し量の分だけ、光電変換部12の面積が小さくなり、飽和電荷量が小さくなるという問題が、光電変換部12の形成面積を増大させることができるため解決される。
よって、飽和電荷量を大きくできるという利点がある。
また、ゲート電極22の素子分離領域16側への突き出し量の分だけ、寄生容量が大きくなり、変換効率が小さくなるという問題が、光電変換部12の形成面積を増大させることができるため、画素トランジスタ13のゲート容量を小さくできるので解決される。
よって、変換効率を高めることができるという利点がある。
このように、寄生トランジスタは暗電流の悪化を引き起こす恐れがあった。その暗電流を抑制するためには基板濃度(P-)を高くせざるを得ず、最適化すると光電変換部12のN-型領域とP型領域との接合のN-型領域のN-を打ち消し、レイアウトより実際の光電変換部12の面積が小さくなり、感度が低下する問題があった。
しかしながら、本発明の固体撮像装置1では、素子分離領域16上にゲート電極22R、22A、22Sがかからないため、たとえ素子分離領域16を浅くしても寄生トランジスタの動作を防ぐことができる。
よって、暗電流の発生が低減され、感度の向上が図れる。
すると、アライメント考慮した場合には、オーバーラップ量Y1を(1)式のように定義する。
つまり、アライメントおよび素子分離領域16、ゲート電極22、サイドウォール絶縁膜23等の仕上がり幅のばらつきがあっても、少なくてもサイドウォール絶縁膜23が素子分離領域16にかかり、ソース・ドレイン領域25、26を分離できていればよい。
ウエハ内、チップ内に一部でもサイドウォール絶縁膜23が前記図1(2)に示したようになっていればよい。すなわち、上記条件の範囲内において、アライメントマージン、仕上がり幅マージンを削ることにより、ゲート電極22の素子分離領域16上への突き出し量を最小限にする。
このように一部のサイドウォール絶縁膜23が素子分離領域16上に掛かるレイアウトにすることにより、上記効果を生み出すことができる。またサイドウォール絶縁膜23の幅も上記条件の範囲内において最適化することができる。
また上記固体撮像装置1は、図3に示すように、例えば、ゲート電極22は、ゲート幅方向断面において、一方のサイドウォール絶縁膜23は素子分離領域16と活性領域15との境界をまたぐように形成されている。すなわち、一方のサイドウォール絶縁膜23側のゲート電極22端は、上記活性領域15内の上方に形成されている。また、他方のサイドウォール絶縁膜23側のゲート電極23端は、素子分離領域16上に突き出して形成されている。本発明の固体撮像装置1は、このような構成も含むものである。
[固体撮像装置の構成の第2例]
次に、本発明の第2実施の形態に係る固体撮像装置の構成の一例を、図4(1)の平面レイアウト断面図、図4(2)の図4(1)中のX−X’線断面図、図5(3)の図4(1)中のA−A’線断面図および図5(4)の図4(1)中のB−B’線断面図によって説明する。
すなわち、半導体基板11には、複数の光電変換部12(例えば光電変換部12A、12B、12C、12D)と、画素トランジスタ部13とが形成されている。各光電変換部12の中央部の上記半導体基板11には、フローティングディフュージョンFDが形成されている。さらに、上記各光電変換部12と上記フローティングディフュージョンFDとの間に上記半導体基板11上にはゲート絶縁膜20を介して転送トランジスタTrTの転送ゲート電極21が形成されている。
上記複数のトランジスタのうちのそれぞれのトランジスタのゲート電極22(22R、22A、22S)の少なくとも一つのゲート電極22は、そのゲート幅方向が上記光電変換部12に向いている。本実施の形態では、上記リセットトランジスタTrRのゲート電極22R、上記増幅トランジスタTrAのゲート電極22A、および上記選択トランジスタTrSのゲート電極22Sは、ゲート幅方向が上記光電変換部12に向いている。
なお、本実施の形態では、リセットトランジスタTrRの他方のソース・ドレイン領域と増幅トランジスタTrAの一方のソース・ドレイン領域が共通の拡散層で形成されている。また、増幅トランジスタTrRの他方のソース・ドレイン領域と選択トランジスタTrAの一方のソース・ドレイン領域25が共通の拡散層で形成されている。
上記のように固体撮像装置2が構成されている。
[固体撮像装置の構成の第3例]
次に、本発明の第3実施の形態に係る固体撮像装置の構成の一例を、図6の平面レイアウト断面図によって説明する。
各光電変換部12A、12B、12C、12Dの中央部の上記半導体基板11には、フローティングディフュージョンFDが形成されている。このフローティングディフュージョンFDは、例えばn型拡散層で形成されている。
例えば、上記複数のトランジスタのうちのそれぞれのトランジスタのゲート電極22(22R、22A、22S)の少なくとも一つのゲート電極22は、そのゲート幅方向が上記光電変換部12に向いている。
本実施の形態では、上記リセットトランジスタTrRのゲート電極22Rは、ゲート幅方向が上記光電変換部12に向いている。また上記増幅トランジスタTrAのゲート電極22Aも、ゲート幅方向が上記光電変換部12に向いている。さらに上記選択トランジスタTrSのゲート電極22Sも、ゲート幅方向が上記光電変換部12に向いている。
上記のように固体撮像装置3が構成されている。
したがって、画素サイズが一定の場合では、ゲート電極22の素子分離領域16側への突き出し量の分だけ、光電変換部12の面積が小さくなり、飽和電荷量が小さくなるという問題が、光電変換部12の形成面積を増大させることができるため解決される。
よって、飽和電荷量を大きくできるという利点がある。
さらに、前記固体撮像装置1と同様に、上記固体撮像装置2では、素子分離領域16上にゲート電極22R、22A、22Sがかからないため、寄生トランジスタの動作を防ぐことができる。
よって、暗電流の発生が低減され、感度の向上が図れる。
よって、上記固体撮像装置3では、従来より相対的に光電変換部12の面積を大きくして、ランダムノイズの悪化がない画素特性を得ることができる。
[固体撮像装置の製造方法の第1例]
上記半導体基板11上にパッド酸化膜111、窒化シリコン膜112を形成する。
上記パッド酸化膜111は、例えば熱酸化法により、半導体基板11表面を酸化して形成する。このパッド酸化膜111は、例えば15nmの厚さに形成する。
次に、例えばLP−CVD(Low Pressure CVD)法により、上記パッド酸化膜111上に窒化シリコン膜112を形成する。この窒化シリコン膜112は、例えば160nmの厚さに形成される。
上記説明した構成では、窒化シリコン膜/パッド酸化膜の構造であるが、窒化シリコン膜/ポリシリコン膜またはアモルファスシリコン膜/パッド酸化膜の構造であっても良い。
上記エッチングでは、例えば反応性イオンエッチング(RIE:Reactive Ion Etching)装置または電子サイクロトロン共鳴(ECR:Electron Cyclotron Resonance)エッチング装置などを用いることができる。加工後、アッシング装置などにより上記レジストマスクの除去を行う。
まず、周辺回路部(および画素部)の第2素子分離溝115(および第1素子分離溝114)の第1エッチングを行う。このとき、周辺回路部(および画素部)の各第1、第2素子分離溝115(114)の深さは50nm〜160nmである。
図示はしないが画素部上にレジストマスクを形成し、さらに周辺回路部のみ第2素子分離溝115を延長形成する第2エッチングを行い、周辺回路部のみ第2素子分離溝115の深さを、例えば0.3μmに形成する。その後、レジストマスクを除去する。
また図示はしないが、レジストマスクを用いて画素部に暗電流を抑制するためのホウ素(B)をイオン注入する。そのイオン注入条件は、一例として、打ち込みエネルギーを10keV程度に設定し、ドーズ量を1×1012/cm2〜1×1014/cm2に設定して行う。画素部内の素子分離領域が形成される第1素子分離溝114の周りは、ホウ素濃度が高いほど、暗電流が抑制され、寄生トランジスタ動作が抑制される。しかし、ホウ素の濃度を高くしすぎると、光電変換部を形成するフォトダイオードの面積が小さくなり、飽和電荷量が小さくなるので、上記ドーズ量としている。
次いで、上記窒化シリコン膜112上の余剰な上記絶縁膜を、例えば化学的機械研磨(CMP:Chemical Mechanical Polishing)によって除去し、第2素子分離溝115(第1素子分離溝114)の内部に残して上記絶縁膜で第2素子分離領域15(第1素子分離領域14)を形成する。上記CMPでは、窒化シリコン膜112がストッパとなって、CMPを停止させる。
次いで上記窒化シリコン膜112(前記図10(4)参照)を除去し、パッド酸化膜111を露出させる。上記窒化シリコン膜112は、例えば熱リン酸によるウエットエッチングにより除去される。
また、nウエルを形成する領域上に開口部を設けたレジストマスク(図示せず)を用いて、パッド酸化膜111を形成した状態で、イオン注入により、半導体基板11にnウエル123を形成する。さらに、チャネルイオン注入を行う。その後、上記レジストマスクを除去する。
上記pウエル121は、イオン注入種にホウ素(B)を用い、打ち込みエネルギーを例えば200keV、ドーズ量を例えば1×1013cm-2に設定して行う。上記pウエル121のチャネルイオン注入は、イオン注入種にホウ素(B)を用い、打ち込みエネルギーを例えば10keV〜20keV、ドーズ量を例えば1×1011cm-2〜1×1013cm-2に設定して行う。
上記nウエル123は、イオン注入種に例えばリン(P)を用い、打ち込みエネルギーを例えば200keV、ドーズ量を例えば1×1013cm-2に設定して行う。上記nウエル123のチャネルイオン注入は、イオン注入種に例えばヒ素(As)を用い、打ち込みエネルギーを例えば100keV、ドーズ量を例えば1×1011cm-2〜1×1013cm-2に設定して行う。
また、図示はしないが、次に、光電変換部にフォトダイオードを形成するイオン注入を行い、p型領域を形成する。例えば、光電変換部が形成される半導体基板の表面には、ホウ素(B)のイオン注入を行い、深い領域にヒ素(As)もしくはリン(P)を用いてイオン注入を行、上記p型領域の下部に接合するn-型領域を形成する。このようにして、pn接合の光電変換部を形成する。
次に、半導体基板11上に、高電圧用の厚膜のゲート絶縁膜51Hを形成する。膜厚は、電源電圧3.3V用トランジスタで約7.5nm、2.5V用トランジスタで約5.5nmとする。次いで、高電圧用の厚膜のゲート絶縁膜51H上にレジストマスク(図示せず)を形成し、低電圧用トランジスタ領域に形成された厚膜のゲート絶縁膜51Hを除去する。
上記レジストマスクを除去した後、半導体基板11上に、低電圧用トランジスタ領域に薄膜のゲート絶縁膜51Lを形成する。膜厚は、電源電圧1.0V用トランジスタで約1.2nm〜1.8nmとする。同時に画素部のトランジスタ形成領域にも、薄膜のゲート絶縁膜(図示せず)が、酸化膜、酸窒化膜等で形成される。
上記酸化膜としては、ゲートリークをさらに低減するために酸化ハフニウム膜、酸化ジルコニウム膜等があげられる。上記酸窒化膜としては、酸窒化シリコン膜、酸窒化ハフニウム膜、酸窒化ジルコニウム膜等があげられる。このように、高誘電体膜を用いることができる。
上記半導体基板11には、上記光電変換部12と画素トランジスタ部が形成される活性領域15の分離、画素間の分離、周辺回路部17のトランジスタ間の分離をする素子分離領域16が形成されている。図面では、左側より、光電変換部12と活性領域15の分離、画素間の分離、周辺回路部17のトランジスタ間の分離の順に素子分離領域16が示されている。上記素子分離領域16は、例えばSTI(Shallow Trench Isolation)構造で形成されている。
このような半導体基板11上に形成されたゲート絶縁膜51(前記図13によって説明した51H、51L)、およびゲート絶縁膜20を介してゲート電極形成膜131を形成する。上記ゲート電極形成膜131は、例えばLP−CVD法により、ポリシリコンを堆積して形成する。堆積膜厚は、技術ノードにもよるが、90nmノードでは、150nm〜200nmとする。
また、膜厚は、加工の制御性から一般にゲートアスペクト比を大きくしないため、ノード毎に薄くなる傾向にある。
そして、ゲート空乏化対策として、ポリシリコンの代わりにシリコンゲルマニウム(SiGe)を用いてよい。このゲート空乏化とは、ゲート酸化膜の膜厚が薄膜化するに伴い、物理的なゲート酸化膜の膜厚だけでなくゲートポリシリコン内の空乏層の膜厚の影響が無視できなくなって、実効的なゲート酸化膜の膜厚が薄くならず、トランジスタ性能が落ちてしまうという問題である。
次いで、図示はしていないが、nMOSトランジスタの形成領域上にレジストマスク(図示せず)を形成し、nMOSトランジスタの形成領域の上記ゲート電極形成膜131にp型不純物をドーピングする。このドーピングは、例えばホウ素(B)または二フッ化ホウ素(BF2)またはインジウム(In)をイオン注入して行う。イオン注入量は、約1×1015/cm2〜1×1016/cm2である。その後、上記レジストマスク141を除去する。図面では、レジストマスク132を除去する直前の状態を示した。
上記イオン注入は、どちらを先に行ってもよい。
また、上記各イオン注入において、イオン注入した不純物がゲート絶縁膜の直下に突き抜けるのを防ぐために、窒素(N2)のイオン注入を組み合わせても良い。
前記図1等によって説明したように、上記画素トランジスタ部13のうちのそれぞれのトランジスタのゲート電極22の少なくとも一つのゲート電極22は、そのゲート幅方向が上記光電変換部12に向いている。
そして、各ゲート電極22は、上記活性領域15上にゲート絶縁膜20を介して少なくとも上記光電変換部12側が上記活性領域15内の上方に形成されている。
その後、上記レジストマスク142〔前記図15(3)参照〕を除去し、さらに上記絶縁膜132〔前記図15(3)参照〕をウエットエッチングにより除去する。図15(4)では、レジストマスク142および絶縁膜132を除去した後の状態を示した。
次いで、周辺回路部17のPMOSトランジスタの形成領域に関しては、ゲート電極52(52P)の両側における半導体基板11にポケット拡散層(図示せず)を形成する。このポケット拡散層は、イオン注入により形成され、イオン注入種に例えばヒ素(As)またはリン(P)を用い、ドーズ量を例えば1×1012/cm2〜1×1014/cm2に設定する。
さらにゲート電極52(52P)の両側における半導体基板11にLDD領域(図示せず)を形成する。LDD領域は、イオン注入により形成され、イオン注入種に例えば二フッ化ホウ素(BF2)またはホウ素(B)またはインジウム(In)を用い、ドーズ量を例えば1×1013/cm2〜1×1015/cm2に設定する。
その後、上記レジストマスク143を除去する。図面では、レジストマスク143を除去する直前の状態を示した。
周辺回路部17に形成されるNMOSトランジスタに関しては、各ゲート電極52(52N)の両側における半導体基板11にポケット拡散層(図示せず)を形成する。このポケット拡散層は、イオン注入により形成され、イオン注入種に例えば二フッ化ホウ素(BF2)またはホウ素(B)またはインジウム(In)を用い、ドーズ量を例えば1×1012/cm2〜1×1014/cm2に設定する。
さらに各ゲート電極52(52N)の両側における半導体基板11にLDD領域(図示せず)を形成する。このLDD領域は、イオン注入により形成され、イオン注入種に例えばヒ素(As)もしくはリン(P)を用い、ドーズ量を例えば1×1013/cm2〜1×1015/cm2に設定する。
その後、上記レジストマスク144を除去する。図面では、レジストマスク144を除去する直前の状態を示した。
このように画素部10にLDDイオン注入しないことにより、サイドウォール下にはLDDが形成されていない前記図1に示した断面構造と同様になる。
上記窒化シリコン膜135は、低温で成膜できる原子層蒸着法により成膜されたALD窒化シリコン膜でもよい。
上記窒化シリコン膜135の直下の上記酸化シリコン膜134は、画素部10の光電変換部12上では、その膜厚が薄いほど、光反射を防ぐので、光電変換部12の感度が良くなる。
次に、必要に応じて、上記窒化シリコン膜135上に3層目の酸化シリコン(SiO2)膜(図示せず)を堆積する。この酸化シリコン膜は、NSGまたはLP−TEOSまたはHTO等の堆積膜で形成される。
なお、上記レジストマスク145を形成しないで、上記サイドウォール形成膜137をエッチングし、サイドウォール絶縁膜53を形成することで、工程数を削減してもよい。ただし、このサイドウォール加工の際に、画素部10にエッチダメージが入りやすいので注意が必要となる。なお、エッチングダメージが生じると暗電流の増加が問題となる。
その後、上記レジストマスク145を除去する。図面では、レジストマスク145を除去する直前の状態を示した。
上記画素部10に形成される、サイドウォール絶縁膜23は、上記ゲート電極21、22の側壁に形成された酸化シリコン膜134、窒化シリコン膜135、酸化シリコン膜138からなる。サイドウォール絶縁膜53は、上記ゲート電極52の側壁に形成された酸化シリコン膜134、窒化シリコン膜135、酸化シリコン膜138からなる。そして、ゲート電極22のゲート長方向と平行な方向に形成されている上記サイドウォール絶縁膜23の部分(図示せず)は、前記図1(2)、図3等に示したように、活性領域15と素子分離領域16との境界をまたぐように形成されている。
このレジストマスク146を用いてイオン注入により、周辺回路部17のPMOSトランジスタの形成領域にソース・ドレイン領域54(54P)、55(55P)を形成する。すなわち、各ゲート電極52(52P)の両側に、上記LDD(図示せず)等を介して、半導体基板11に上記ソース・ドレイン領域54P、55Pが形成される。上記ソース・ドレイン領域54P、55Pは、イオン注入により形成され、イオン注入種に例えばホウ素(B)または二フッ化ホウ素(BF2)を用い、ドーズ量を例えば1×1015/cm2〜1×1016/cm2に設定する。
その後、上記レジストマスク146を除去する。図面では、レジストマスク146を除去する直前の状態を示した。
このレジストマスク147を用いてイオン注入により、周辺回路部17のNMOSトランジスタの形成領域にソース・ドレイン領域54(54N)、55(55N)を形成する。すなわち、各ゲート電極52(52N)の両側に、上記LDD(図示せず)等を介して、半導体基板11に上記ソース・ドレイン領域54N、55Nが形成される。上記ソース・ドレイン領域54N、55Nは、イオン注入により形成され、イオン注入種に例えばヒ素(As)またはリン(P)を用い、ドーズ量を例えば1×1015/cm2〜1×1016/cm2に設定する。
その後、上記レジストマスク147を除去する。図面では、レジストマスク147を除去する直前の状態を示した。
このレジストマスク148を用いてイオン注入により、画素部10のウエルコンタクトの形成領域にコンタクト領域126を形成する。すなわち、画素部10のpウエル125にそれよりも高濃度のコンタクト領域126が形成される。上記コンタクト領域126は、イオン注入により形成され、イオン注入種に例えばホウ素(B)または二フッ化ホウ素(BF2)を用い、ドーズ量を例えば1×1015/cm2〜1×1016/cm2に設定する。
その後、上記レジストマスク148を除去する。図面では、レジストマスク148を除去する直前の状態を示した。
また、同時に、ゲート電極21の一方側の半導体基板11にフローティングディフュージョンFDを形成する。
その後、上記レジストマスクを除去する。図面では、レジストマスク149を除去する直前の状態を示した。
上記イオン注入は、上記周辺回路部のNMOSトランジスタの上記ソース・ドレイン領域54N、55Nを形成するイオン注入と兼ねることができる。
よって、飽和電荷量を大きくできるという利点がある。また、画素トランジスタ部13のゲート容量を小さくできるため、変換効率を上げることができる。さらに、感度の向上が図れる。
また、素子分離領域16上にゲート電極22R、22A、22Sがかからないため、寄生トランジスタの動作を防ぐことができる。
よって、暗電流の発生が低減され、高品位な画像が得られる。
[固体撮像装置の製造方法の第2例]
上記画素部12に形成されるMOSトランジスタに関しては、工程削減の観点から、LDDを形成しなくてもよい。もしくは、周辺回路部17に形成されるMOSトランジスタのLDDイオン注入と兼ねてもよい。
その後、上記レジストマスク151を除去する。図面ではレジストマスク151を除去する直前の状態を示した。
[撮像装置の構成の一例]
本発明の第6の実施の形態に係る撮像装置の一例を、図23のブロック図によって説明する。この撮像装置には、例えば、ビデオカメラ、デジタルスチルカメラ、携帯電話のカメラ等がある。
また「撮像」は、通常のカメラ撮影時における像の撮りこみだけではなく、広義の意味として、指紋検出なども含むものである。
Claims (15)
- 半導体基板に形成された光電変換部と、
前記半導体基板の一表面側において前記光電変換部の周囲に配置されたトランジスタと有し、
前記トランジスタは、
前記半導体基板の一表面側において前記光電変換部の外周に沿って延設された形状で素子分離領域によって当該光電変換素子と分離された活性領域と、
前記活性領域の延設方向をゲート長方向として当該活性領域の上部にゲート絶縁膜を介して配置されたゲート電極とを備え、
前記ゲート電極のゲート幅方向の端部のうち前記光電変換部側に位置する端部が、前記活性領域上に位置している
固体撮像装置。 - 前記ゲート電極のゲート幅方向の両端が前記活性領域上に位置している
請求項1記載の固体撮像装置。 - 前記ゲート電極の側壁にサイドウォール絶縁膜が形成され、
前記ゲート電極のゲート幅方向の端部のうち前記活性領域上に配置された端部には、当該活性領域上から前記素子分離領域上にわたる幅で前記サイドウォール絶縁膜が設けられた
請求項1または2に記載の固体撮像装置。 - 前記ゲート電極の側壁にサイドウォール絶縁膜が形成され、
前記ゲート電極の前記ゲート長方向の両側における前記活性領域にソース・ドレイン領域が互いに分離されて形成されている
請求項1〜3の何れかに記載の固体撮像装置。 - 前記ゲート電極の前記ゲート長方向の両側壁に形成された前記サイドウォール絶縁膜下方における前記活性領域に前記ソース・ドレイン領域よりも濃度が低いLDD領域が互いに分離されて形成されている
請求項4記載の固体撮像装置。 - 前記光電変換部は、前記半導体基板の一主面側に沿って複数形成され
前記活性領域は、前記複数の光電変換部の配列に沿って延設されている
請求項1〜5の何れかに記載の固体撮像装置。 - 前記光電変換部の周囲には、
前記活性領域の延設方向をゲート長方向として当該活性領域の上部にゲート絶縁膜を介して配置されたゲート電極を有する複数のトランジスタが設けられ、
前記複数のトランジスタのうちの少なくとも一つのトランジスタのゲート電極において、ゲート幅方向の端部のうち前記光電変換部側に位置する端部が前記活性領域上に位置している
請求項1〜6の何れかに記載の固体撮像装置。 - 前記複数のトランジスタは、前記活性領域を共通としている
請求項7記載の固体撮像装置。 - 前記複数のトランジスタのうちの1つは、アンプトランジスタであり、
前記アンプトランジスタのゲート電極は、ゲート幅方向の両端部が前記素子分離領域上に位置している
請求項7または8に記載の固体撮像装置。 - 半導体基板の一表面側に、光電変換部の形成領域とトランジスタが形成される活性領域とを分離する素子分離領域を形成する工程と、
前記光電変換部の形成領域に光電変換部を形成する工程と、
前記活性領域の上部にゲート絶縁膜を介してゲート電極を形成する工程とを有し、
前記活性領域は、前記光電変換部の外周に沿って延設され、
前記ゲート電極は、前記活性領域の延設方向をゲート長方向とし、ゲート幅方向の端部のうち前記光電変換部側に位置する端部が当該活性領域上に位置するように形成される
固体撮像装置の製造方法。 - 前記ゲート電極を、ゲート幅方向の両端が前記活性領域上に位置するように形成する
請求項10記載の固体撮像装置の製造方法。 - 前記ゲート電極の側壁にサイドウォール絶縁膜を形成する工程と、
前記各ゲート電極およびサイドウォール絶縁膜をマスクにした不純物の導入により、前記活性領域にソース・ドレイン領域を互いに分離して形成する工程を備えた
請求項10または11記載の固体撮像装置の製造方法。 - 前記ゲート電極のゲート幅方向の端部のうち前記活性領域上に配置された端部には、当該活性領域上から前記素子分離領域上にわたる幅で前記サイドウォール絶縁膜を形成する
請求項12記載の固体撮像装置の製造方法。 - 前記サイドウォール絶縁膜を形成する工程の前に、
前記ゲート電極のゲート幅方向の端部のうち前記活性領域上に配置された端部側に、レジストパターンを形成し、
前記ゲート電極と前記レジスト−パターンとをマスクにした不純物導入により、前記ゲート電極のゲート長方向の両側における前記活性領域にLDD領域を互いに分離して形成する工程を行う
請求項12または13記載の固体撮像装置の製造方法。 - 入射光を集光する結像光学部と、
前記結像光学部で集光した光を受光して光電変換する固体撮像装置と、
光電変換された信号を処理する信号処理部を有し、
前記固体撮像装置は、
半導体基板に形成された光電変換部と、
前記半導体基板の一表面側において前記光電変換部の周囲に配置されたトランジスタと有し、
前記トランジスタは、
前記半導体基板の一表面側において前記光電変換部の外周に沿って延設された形状で素子分離領域によって当該光電変換素子と分離された活性領域と、
前記活性領域の延設方向をゲート長方向として当該活性領域の上部にゲート絶縁膜を介して配置されたゲート電極とを備え、
前記ゲート電極のゲート幅方向の端部のうち前記光電変換部側に位置する端部が、前記活性領域上に位置している
撮像装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008289670A JP5444694B2 (ja) | 2008-11-12 | 2008-11-12 | 固体撮像装置、その製造方法および撮像装置 |
US12/614,967 US8605183B2 (en) | 2008-11-12 | 2009-11-09 | Solid-state imaging device, method of manufacturing the same, and imaging apparatus |
CN2009102083830A CN101740590B (zh) | 2008-11-12 | 2009-11-12 | 固态成像器件及其制造方法和成像设备 |
US14/063,235 US9142589B2 (en) | 2008-11-12 | 2013-10-25 | Solid-state imaging device, method of manufacturing the same, and imaging apparatus |
US14/743,467 US9484369B2 (en) | 2008-11-12 | 2015-06-18 | Solid-state imaging device, method of manufacturing the same, and imaging apparatus |
US14/979,325 US9728564B2 (en) | 2008-11-12 | 2015-12-22 | Solid-state imaging device, method of manufacturing the same, and imaging apparatus |
US15/645,604 US11355533B2 (en) | 2008-11-12 | 2017-07-10 | Solid-state imaging device, method of manufacturing the same, and imaging apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008289670A JP5444694B2 (ja) | 2008-11-12 | 2008-11-12 | 固体撮像装置、その製造方法および撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010118435A JP2010118435A (ja) | 2010-05-27 |
JP5444694B2 true JP5444694B2 (ja) | 2014-03-19 |
Family
ID=42164863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008289670A Expired - Fee Related JP5444694B2 (ja) | 2008-11-12 | 2008-11-12 | 固体撮像装置、その製造方法および撮像装置 |
Country Status (3)
Country | Link |
---|---|
US (5) | US8605183B2 (ja) |
JP (1) | JP5444694B2 (ja) |
CN (1) | CN101740590B (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5444694B2 (ja) * | 2008-11-12 | 2014-03-19 | ソニー株式会社 | 固体撮像装置、その製造方法および撮像装置 |
US20120261730A1 (en) * | 2011-04-15 | 2012-10-18 | Omnivision Technologies, Inc. | Floating diffusion structure for an image sensor |
JP2013016676A (ja) * | 2011-07-05 | 2013-01-24 | Sony Corp | 固体撮像装置及びその製造方法、電子機器 |
JP6108280B2 (ja) | 2012-06-27 | 2017-04-05 | パナソニックIpマネジメント株式会社 | 固体撮像装置 |
JP2015130447A (ja) * | 2014-01-08 | 2015-07-16 | キヤノン株式会社 | 固体撮像装置の製造方法 |
CN104867949A (zh) * | 2014-02-21 | 2015-08-26 | 恒景科技股份有限公司 | 影像传感器 |
JP6355401B2 (ja) * | 2014-04-14 | 2018-07-11 | キヤノン株式会社 | 固体撮像装置及びカメラ |
JP6355402B2 (ja) * | 2014-04-14 | 2018-07-11 | キヤノン株式会社 | 固体撮像装置及びカメラ |
JP2016042557A (ja) * | 2014-08-19 | 2016-03-31 | ソニー株式会社 | 固体撮像素子および電子機器 |
JP6555468B2 (ja) * | 2015-04-02 | 2019-08-07 | パナソニックIpマネジメント株式会社 | 撮像装置 |
WO2016194653A1 (ja) * | 2015-06-05 | 2016-12-08 | ソニー株式会社 | 撮像素子、電子機器、並びに、製造装置および方法 |
KR102541701B1 (ko) * | 2016-01-15 | 2023-06-13 | 삼성전자주식회사 | 씨모스 이미지 센서 |
KR102551141B1 (ko) * | 2016-03-31 | 2023-07-03 | 삼성전자주식회사 | 이미지 센서 및 이를 포함하는 전자 장치 |
CN108121933B (zh) * | 2016-11-28 | 2022-02-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
US10079261B1 (en) * | 2017-08-17 | 2018-09-18 | Omnivision Technologies, Inc. | Raised electrode to reduce dark current |
DE102018122798B4 (de) * | 2018-05-31 | 2021-02-11 | Taiwan Semiconductor Manufacturing Co. Ltd. | Halbleiter-Bildgebungsvorrichtung mit verbesserter Dunkelstromleistungsfähigkeit |
US10797091B2 (en) * | 2018-05-31 | 2020-10-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor imaging device having improved dark current performance |
US11107853B2 (en) * | 2018-10-19 | 2021-08-31 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
CN110112166B (zh) * | 2019-05-23 | 2021-07-13 | 德淮半导体有限公司 | 一种倾斜栅极背照式cmos图像传感器 |
JP2022135130A (ja) * | 2021-03-04 | 2022-09-15 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3899363A (en) * | 1974-06-28 | 1975-08-12 | Ibm | Method and device for reducing sidewall conduction in recessed oxide pet arrays |
FR2351502A1 (fr) * | 1976-05-14 | 1977-12-09 | Ibm | Procede de fabrication de transistors a effet de champ a porte en silicium polycristallin auto-alignee avec les regions source et drain ainsi qu'avec les regions d'isolation de champ encastrees |
JP2576506B2 (ja) * | 1987-05-27 | 1997-01-29 | 日本電気株式会社 | Mos半導体装置 |
US6034388A (en) * | 1998-05-15 | 2000-03-07 | International Business Machines Corporation | Depleted polysilicon circuit element and method for producing the same |
JP2000164736A (ja) * | 1998-11-30 | 2000-06-16 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
JP3884600B2 (ja) * | 1999-11-29 | 2007-02-21 | 富士通株式会社 | 光電変換装置及びその製造方法 |
US6274409B1 (en) * | 2000-01-18 | 2001-08-14 | Agere Systems Guardian Corp. | Method for making a semiconductor device |
JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
US6690065B2 (en) * | 2000-12-28 | 2004-02-10 | Industrial Technology Research Institute | Substrate-biased silicon diode for electrostatic discharge protection and fabrication method |
US6649481B2 (en) * | 2001-03-30 | 2003-11-18 | Silicon-Based Technology Corp. | Methods of fabricating a semiconductor device structure for manufacturing high-density and high-performance integrated-circuits |
JP3759435B2 (ja) | 2001-07-11 | 2006-03-22 | ソニー株式会社 | X−yアドレス型固体撮像素子 |
US6806584B2 (en) * | 2002-10-21 | 2004-10-19 | International Business Machines Corporation | Semiconductor device structure including multiple fets having different spacer widths |
US6818930B2 (en) * | 2002-11-12 | 2004-11-16 | Micron Technology, Inc. | Gated isolation structure for imagers |
KR100535924B1 (ko) * | 2003-09-22 | 2005-12-09 | 동부아남반도체 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
US7141468B2 (en) * | 2003-10-27 | 2006-11-28 | Texas Instruments Incorporated | Application of different isolation schemes for logic and embedded memory |
CN100481395C (zh) * | 2003-12-30 | 2009-04-22 | 中芯国际集成电路制造(上海)有限公司 | Rom存储器及其制造方法 |
KR100660324B1 (ko) * | 2004-07-01 | 2006-12-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
JP2006120710A (ja) * | 2004-10-19 | 2006-05-11 | Toshiba Corp | 固体撮像装置 |
KR100630704B1 (ko) * | 2004-10-20 | 2006-10-02 | 삼성전자주식회사 | 비평면 구조의 트랜지스터를 구비한 cmos 이미지 센서및 그 제조 방법 |
US7301185B2 (en) * | 2004-11-29 | 2007-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-voltage transistor device having an interlayer dielectric etch stop layer for preventing leakage and improving breakdown voltage |
KR100690880B1 (ko) * | 2004-12-16 | 2007-03-09 | 삼성전자주식회사 | 픽셀별 광감도가 균일한 이미지 센서 및 그 제조 방법 |
KR100672663B1 (ko) * | 2004-12-28 | 2007-01-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
KR100660549B1 (ko) * | 2005-07-13 | 2006-12-22 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
JP4711061B2 (ja) * | 2005-09-13 | 2011-06-29 | セイコーエプソン株式会社 | 半導体装置 |
KR100698104B1 (ko) * | 2005-10-13 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
JP5320659B2 (ja) * | 2005-12-05 | 2013-10-23 | ソニー株式会社 | 固体撮像装置 |
US7355262B2 (en) * | 2006-03-17 | 2008-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diffusion topography engineering for high performance CMOS fabrication |
JP4191203B2 (ja) * | 2006-05-01 | 2008-12-03 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
US8354726B2 (en) * | 2006-05-19 | 2013-01-15 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
US20080246080A1 (en) * | 2006-07-28 | 2008-10-09 | Broadcom Corporation | Shallow trench isolation (STI) based laterally diffused metal oxide semiconductor (LDMOS) |
US7855414B2 (en) * | 2006-07-28 | 2010-12-21 | Broadcom Corporation | Semiconductor device with increased breakdown voltage |
JP2008147355A (ja) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
KR100853792B1 (ko) * | 2006-12-29 | 2008-08-25 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
JP5104036B2 (ja) * | 2007-05-24 | 2012-12-19 | ソニー株式会社 | 固体撮像素子とその製造方法及び撮像装置 |
JP5122212B2 (ja) * | 2007-08-02 | 2013-01-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
US7915111B2 (en) * | 2007-08-08 | 2011-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with high-K/dual metal gate |
US9748383B2 (en) * | 2008-02-15 | 2017-08-29 | X-Fab Semiconductor Foundries Ag | Transistor |
JP5444694B2 (ja) * | 2008-11-12 | 2014-03-19 | ソニー株式会社 | 固体撮像装置、その製造方法および撮像装置 |
US8487354B2 (en) * | 2009-08-21 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for improving selectivity of epi process |
KR101776926B1 (ko) * | 2010-09-07 | 2017-09-08 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
US8853035B2 (en) * | 2011-10-05 | 2014-10-07 | International Business Machines Corporation | Tucked active region without dummy poly for performance boost and variation reduction |
-
2008
- 2008-11-12 JP JP2008289670A patent/JP5444694B2/ja not_active Expired - Fee Related
-
2009
- 2009-11-09 US US12/614,967 patent/US8605183B2/en active Active
- 2009-11-12 CN CN2009102083830A patent/CN101740590B/zh active Active
-
2013
- 2013-10-25 US US14/063,235 patent/US9142589B2/en active Active
-
2015
- 2015-06-18 US US14/743,467 patent/US9484369B2/en active Active
- 2015-12-22 US US14/979,325 patent/US9728564B2/en active Active
-
2017
- 2017-07-10 US US15/645,604 patent/US11355533B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010118435A (ja) | 2010-05-27 |
US9728564B2 (en) | 2017-08-08 |
US8605183B2 (en) | 2013-12-10 |
CN101740590B (zh) | 2012-06-20 |
CN101740590A (zh) | 2010-06-16 |
US11355533B2 (en) | 2022-06-07 |
US20140051204A1 (en) | 2014-02-20 |
US20150287759A1 (en) | 2015-10-08 |
US20160111459A1 (en) | 2016-04-21 |
US9142589B2 (en) | 2015-09-22 |
US9484369B2 (en) | 2016-11-01 |
US20100118170A1 (en) | 2010-05-13 |
US20170309661A1 (en) | 2017-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5444694B2 (ja) | 固体撮像装置、その製造方法および撮像装置 | |
JP5493382B2 (ja) | 固体撮像装置、その製造方法および撮像装置 | |
JP5446281B2 (ja) | 固体撮像装置、その製造方法および撮像装置 | |
US8431880B2 (en) | Solid-state imaging device, method of producing the same, and imaging device | |
JP4340248B2 (ja) | 半導体撮像装置を製造する方法 | |
JP5428395B2 (ja) | 固体撮像装置およびその製造方法、および撮像装置 | |
JP5100988B2 (ja) | イメージセンサー及びその製造方法 | |
JP4539176B2 (ja) | 固体撮像素子及びその製造方法 | |
WO2014002361A1 (ja) | 固体撮像装置及びその製造方法 | |
US20060022232A1 (en) | Image sensor with improved charge transfer efficiency and method for fabricating the same | |
US20060022205A1 (en) | Image sensor with improved charge transfer efficiency and method for fabricating the same | |
US8304815B2 (en) | Solid-state image pickup apparatus and method of manufacturing the same | |
JP2010212536A (ja) | 固体撮像装置の製造方法 | |
JP2013089652A (ja) | 固体撮像装置およびその製造方法 | |
JP2009088447A (ja) | 固体撮像素子およびその製造方法 | |
WO2013146037A1 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
KR20100100615A (ko) | 고체 촬상 장치와 그 제조 방법, 및 촬상 장치 | |
US20230246043A1 (en) | Semiconductor device and imaging apparatus | |
JP2002190586A (ja) | 固体撮像装置およびその製造方法 | |
US8748955B2 (en) | CMOS image sensor and method for fabricating the same | |
JP2009302103A (ja) | 固体撮像装置およびその製造方法および撮像装置 | |
TWI399851B (zh) | 固態成像裝置,製造固態成像裝置之方法,及成像裝置 | |
JP2009038207A (ja) | 固体撮像装置およびその製造方法 | |
JP2013239473A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
JP2017143159A (ja) | 撮像装置、及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5444694 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |