CN102136483A - Cmos图像传感器的制作方法 - Google Patents
Cmos图像传感器的制作方法 Download PDFInfo
- Publication number
- CN102136483A CN102136483A CN2010101000316A CN201010100031A CN102136483A CN 102136483 A CN102136483 A CN 102136483A CN 2010101000316 A CN2010101000316 A CN 2010101000316A CN 201010100031 A CN201010100031 A CN 201010100031A CN 102136483 A CN102136483 A CN 102136483A
- Authority
- CN
- China
- Prior art keywords
- image sensor
- photodiode
- semiconductor substrate
- cmos image
- photodiode area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 239000004065 semiconductor Substances 0.000 claims abstract description 84
- 239000010410 layer Substances 0.000 claims abstract description 82
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000011241 protective layer Substances 0.000 claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000000428 dust Substances 0.000 claims 1
- 230000000295 complement effect Effects 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 238000003384 imaging method Methods 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
一种CMOS图像传感器的制作方法，所述CMOS图像传感器包括有CMOS晶体管，形成所述CMOS晶体管的间隙壁包括：在半导体衬底及栅电极上形成间隙壁介电层，在所述间隙壁介电层上形成光刻胶层；图形化所述光刻胶层，保留光电二极管区域、与光电二极管区域相邻的MOS晶体管与光电二极管区域相邻一侧轻掺杂区上的间隙壁介电层上的光刻胶层；以所述光刻胶层为掩膜，刻蚀间隙壁介电层，形成MOS晶体管的间隙壁，其中，与光电二极管区域相邻的MOS晶体管只在远离光电二极管区域的栅电极一侧形成间隙壁；同时，光电二极管区域保留的间隙壁介电层作为光电二极管区域半导体衬底的衬底保护层。
Description
技术领域
本发明涉及半导体技术领域，更具体地，本发明涉及CMOS图像传感器的制作方法。
背景技术
图像传感器是一种将光信号转换成电信号的半导体器件。图像传感器通常分为两类：电荷耦合器件(Charger Coupled Device，CCD)和互补金属氧化物半导体(CMOS)图像传感器。CCD图像传感器具有读取噪声低、动态范围大、响应灵敏度高等优点，但是CCD图像传感器的功耗高、制作工艺也比较复杂，难以实现与外围电路的单芯片集成。
CMOS图像传感器采用了与信号处理电路相同的CMOS技术，可以将CMOS图像传感器与传感器外的信号处理电路集成在同一芯片上，与CCD图像传感器相比，CMOS图像传感器具有体积小、功耗低、生产成本低等优点，因此，CMOS图像传感器被广泛应用于各种需要进行光电转换的领域，如数码照相机、数码摄像机、手机等电子产品中。
CMOS图像传感器的基本单元称为像素，由1个光电二极管和3个或4个MOS晶体管构成，简称为3T类型或4T类型。所述光电二极管用于将光信号转换成相应的电流信号，而MOS晶体管用于读取光电二极管转换的电流信号。3T类型的CMOS图像传感器包括复位晶体管、源跟随器晶体管、选择晶体管以及光电二极管；4T类型的CMOS图像传感器包括复位晶体管、源跟随器晶体管、选择晶体管、转移晶体管以及光电二极管；其中，3T类型CMOS图像传感器中复位晶体管或4T类型CMOS图像传感器中转移晶体管的源区与光电二极管的N区直接或间接相连接。
对于目前的CMOS图像传感器，暗电流仍是制约其信号转换质量的重要因素。通常认为，暗电流是在没有入射光时光电二极管的输出电流，其理想值应为零。但实际情况是，只要温度不是绝对零度，CMOS图像传感器内部的电子-空穴对就将处于产生、迁移和复合的动态平衡中，所述电子-空穴对的动态平衡使得光电二极管中始终存在一定大小的电流，即使没有入射光，光电二极管的输出电流也与低亮度入射光照射时的输出电流相当。这种非理想情况的暗电流会增加图像背景噪声并降低动态范围，从而影响CMOS图像传感器的信号转换质量。
暗电流的形成原因主要有两个，一个是由于光电二极管区域衬底表面的可动电荷形成的电流；另一个是由于CMOS图像传感器制作过程中各种刻蚀、光刻工艺对衬底的损伤，因工艺损伤形成的衬底表面缺陷增大了光电二极管区域的电子-空穴对复合，从而增大了暗电流。
为了减少因衬底损伤而引起的暗电流，专利号为US6908839的美国专利提供了一种CMOS图像传感器及其形成方法，通过在光电二极管的半导体衬底表面形成衬底保护层以保护衬底。所述衬底保护层与CMOS晶体管的间隙壁同时形成，需要通过两次光刻、刻蚀工艺进行，即分别形成DMOS晶体管的间隙壁与NMOS晶体管的间隙壁。
然而，在所述间隙壁的刻蚀过程中，经常会发生CMOS晶体管区域的衬底被刻蚀的问题，所述CMOS晶体管区域的衬底损伤会增大MOS晶体管的漏电流，使得MOS晶体管不能正常工作，CMOS图像传感器性能下降。
综上，需要改进CMOS图像传感器的制作工艺，以保护形成CMOS图像传感器的半导体衬底表面。
发明内容
本发明解决的问题是提供了一种CMOS图像传感器的制作工艺，避免了CMOS图像传感器中MOS晶体管间隙壁介电层的重复刻蚀，改善了半导体衬底表面的质量，从而提高了CMOS图像传感器的性能。
为解决上述问题，本发明提供了一种CMOS图像传感器的制作方法，包括：
提供具有第一导电类型的半导体衬底，所述半导体衬底包括光电二极管区域与外围电路区域；
在所述半导体衬底上形成栅介电层；
在光电二极管区域的半导体衬底中形成具有第二导电类型的重掺杂区，所述第二导电类型与第一导电类型相反，所述光电二极管区域的半导体衬底与其中的重掺杂区构成光电二极管；
在外围电路区域的半导体衬底上形成MOS晶体管的栅电极；
在栅电极两侧的半导体衬底中形成MOS晶体管的轻掺杂区；
在MOS晶体管的栅电极两侧形成间隙壁，
其特征在于，形成所述间隙壁包括：
在半导体衬底及栅电极上形成间隙壁介电层，在所述间隙壁介电层上形成光刻胶层；
图形化所述光刻胶层，保留光电二极管区域、与光电二极管区域相邻的MOS晶体管的与光电二极管区域相邻一侧轻掺杂区上的间隙壁介电层上的光刻胶层；
以所述光刻胶层为掩膜，刻蚀间隙壁介电层，形成MOS晶体管的间隙壁，其中，与光电二极管区域相邻的MOS晶体管只在远离光电二极管区域的栅电极一侧形成间隙壁；同时，光电二极管区域保留的间隙壁介电层作为光电二极管区域半导体衬底的衬底保护层。
可选的，所述光电二极管为PN结型的光电二极管。
可选的，还包括在所述光电二极管区域的半导体衬底中形成钉扎二极管，所述钉扎二极管的负极与光电二极管的负极电连接。
可选的，形成所述钉扎二极管包括：在光电二极管区域的重掺杂区中形成具有第一导电类型的表面掺杂区，所述表面掺杂区与重掺杂区构成钉扎二极管。
与现有技术相比，本发明具有以下优点：本发明的CMOS图像传感器的晶体管间隙壁一次刻蚀形成，避免了因光刻及显影误差引起的半导体衬底重复刻蚀，从而减小了半导体衬底的损伤。
附图说明
图1是本发明实施例的CMOS图像传感器制作方法的流程示意图。
图2至图8是本发明实施例的CMOS图像传感器制作方法的剖面结构示意图。
图9是本发明实施例的CMOS图像传感器的剖面结构示意图。
具体实施方式
现有技术在制作CMOS图像传感器时，需要在光电二极管区域的半导体衬底上形成衬底保护层来保护半导体衬底表面。所述衬底保护层通常与CMOS晶体管的间隙壁同时形成，需要通过两次光刻、刻蚀工艺进行，即分别形成PMOS晶体管的间隙壁与NMOS晶体管的间隙壁。
在形成MOS晶体管间隙壁的过程中，如果光刻对准发生偏差或者后续光刻胶显影产生误差，则光刻胶掩膜会发生图形偏差，所述光刻胶掩膜的图形偏差使得半导体衬底被重复刻蚀，进而造成衬底损伤。所述半导体衬底的损伤会增大MOS晶体管的漏电流，使得MOS晶体管不能正常工作。
而为了提高CMOS图像传感器的分辨率，所述CMOS图像传感器的NMOS晶体管与PMOS晶体管间距极小，光刻胶掩膜的图形偏差很难避免。以特征尺寸0.18微米的CMOS图像传感器为例，所述CMOS图像传感器中NMOS晶体管与PMOS晶体管的最小间距为0.2至0.3微米，但光刻、显影工艺的误差只能控制在±80纳米之内，即因光刻、显影工艺误差所引起的光刻胶掩膜的最大误差有可能达到160纳米(即0.16微米)；所述最大误差与晶体管间距相当，因此，所述二次刻蚀形成间隙壁的工艺很难避免衬底不被重复刻蚀。
针对上述问题，发明人提供如下方案，将PMOS晶体管间隙壁与NMOS晶体管间隙壁的刻蚀一步完成，所述间隙壁刻蚀的同时，保留了光电二极管区域半导体衬底上的介电层，以保护光电二极管区域的半导体衬底表面；所述间隙壁形成之后，再以光刻胶为掩膜，对半导体衬底进行两步光刻、注入工艺，分别形成NMOS晶体管的重掺杂区与PMOS晶体管的重掺杂区。
本发明一次刻蚀形成NMOS晶体管与PMOS晶体管间隙壁的方法不会发生现有技术两次刻蚀过程中的光刻对准问题，进而避免了因光刻胶掩膜图形偏差引起的半导体衬底重复刻蚀，减少了半导体衬底的损伤。
为了更好的理解本发明的CMOS图像传感器的制作方法，下面参照附图对本发明的具体实施例作进一步说明，但应认识到，本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对本领域技术人员的广泛教导，而并不作为对本发明的限制。
通常的，CMOS图像传感器分为3T类型或4T类型，为了便于说明，本发明实施例以4T类型的CMOS图像传感器制作方法为例进行说明，所述CMOS图像传感器中与光电二极管相连的晶体管为NMOS晶体管，但应认识到，本发明的CMOS图像传感器制作方法也适用于3T类型的CMOS图像传感器，所述与光电二极管相连的晶体管也可为PMOS晶体管，只需将掺杂类型进行互补的更换即可，不应限制其应用范围。
图1是本发明实施例的CMOS图像传感器制作方法的流程示意图，包括：执行步骤S102，提供具有第一导电类型的半导体衬底，所述半导体衬底分为光电二极管区域与外围电路区域；执行步骤S104，在半导体衬底上形成栅介电层；执行步骤S106，在光电二极管区域的半导体衬底中形成具有第二导电类型的重掺杂区，所述第二导电类型与第一导电类型相反；执行步骤S108，在外围电路区域的半导体衬底上形成MOS晶体管的栅电极；执行步骤S110，在对应栅电极两侧的半导体衬底中形成MOS晶体管的轻掺杂区；执行步骤S112，在半导体衬底上依次形成间隙壁介电层与光刻胶层；执行步骤S114，图形化所述光刻胶层，保留光电二极管区域、与光电二极管区域相邻的MOS晶体管与光电二极管区域相邻一侧轻掺杂区上的间隙壁介电层上的光刻胶层；执行步骤S116，以所述光刻胶层为掩膜，刻蚀间隙壁介电层，形成MOS晶体管的间隙壁，其中，与光电二极管区域相邻的MOS晶体管只在远离光电二极管区域的栅电极一侧形成间隙壁；同时，光电二极管区域保留的间隙壁介电层作为光电二极管区域半导体衬底的衬底保护层。
以下结合附图对本发明实施例的CMOS图像传感器制作方法进行详细的说明。
图2至图8是本发明实施例的CMOS图像传感器制作方法的剖面结构示意图。
如图2所述，提供具有第一导电类型的半导体衬底201，所述半导体衬底201分为相邻的光电二极管区域I与外围电路区域II，在具体实施例中，所述第一导电类型为P型。
光电二极管区域I的半导体衬底201用于形成光电二极管，在具体实施例中，所述光电二极管为PN结型光电二极管；外围电路区域II的半导体衬底201用于形成读取光电二极管输出电流的CMOS晶体管电路，包括用于形成NMOS晶体管的NMOS晶体管区i以及用于形成PMOS晶体管的PMOS晶体管ii；所述NMOS晶体管区i包括转移晶体管区与复位晶体管区，分别位于PMOS晶体管区ii的两侧，其中，所述转移晶体管区的一侧与PMOS晶体管区ii相邻，另一侧与光电二极管区域I相邻，所述转移晶体管区用于形成与光电二极管相连的转移晶体管。
在所述半导体衬底201上形成器件隔离区203，所述器件隔离区203用于隔离相邻的NMOS晶体管与PMOS晶体管。
之后，在半导体衬底201上形成栅介电层208，外围电路区域II的栅介电层208用于形成CMOS晶体管的栅介电层，光电二极管区域I的栅介电层208用于保护半导体衬底201的表面。受限于栅介电层的厚度要求，所述栅介电层208的厚度较薄，需要在其上继续形成较厚的介电层以保护光电二极管区域I的半导体衬底201表面。
接着，对半导体衬底201进行离子注入，在光电二极管区域I的半导体衬底201中形成具有第二导电类型的第一阱区209，所述第二阱区209为重掺杂区，所述第二导电类型与第一导电类型相反，具体为N型；所述第一阱区209与导电类型相反的半导体衬底201构成了光电二极管。
依据CMOS图像传感器电路设计的要求，所述光电二极管的第一阱区209与外围电路区域II的转移晶体管相连，为了减小单元像素的面积以提高CMOS图像传感器的分辨率，在具体实施例中，所述CMOS图像传感器为4T类型CMOS图像传感器，而所述第一阱区209、与光电二极管区域I相邻的MOS晶体管的轻掺杂区共同构成转移晶体管的源区。
对于所述CMOS图像传感器为3T类型CMOS图像传感器的情况，所述第一阱区209、与光电二极管区域I相邻的MOS晶体管的轻掺杂区共同构成复位晶体管的源区。
在形成光电二极管之后，在NMOS晶体管区i的半导体衬底201中形成第二阱区205，在PMOS晶体管区ii的半导体衬底201中形成第三阱区207，在具体实施例中，所述第二阱区205为第一导电类型，具体为P型，所述第三阱区207为第二导电类型，具体为N型。
如图3所示，在PMOS晶体管区ii的栅介电层208上形成PMOS晶体管的栅电极211，在具体实施例中，所述PMOS晶体管的栅电极211为多晶硅。然后，在所述PMOS晶体管的栅电极211两侧的半导体衬底201中形成PMOS晶体管的轻掺杂区213。
相应的，在NMOS晶体管区i的栅介电层208上形成NMOS晶体管的栅电极215，在具体实施例中，所述NMOS晶体管的栅电极215为多晶硅。之后，在所述NMOS晶体管的栅电极215两侧的半导体衬底201中形成NMOS晶体管的轻掺杂区217。
如图4所示，在半导体衬底201上依次形成间隙壁介电层210与第一光刻胶层212，图形化所述第一光刻胶层212，只保留光电二极管区域I、转移晶体管区邻近光电二极管区域I一侧的轻掺杂源区219上间隙壁介电层210上的第一光刻胶层212，在具体实施例中，为了避免对准偏差，所述第一光刻胶层212还可以覆盖转移晶体管栅电极上的间隙壁介电层210邻近光电二极管区域的部分区域。
在具体实施例中，所述间隙壁介电层210为氧化硅或氧化硅、氮化硅、氧化硅的堆叠结构，厚度为500至2000埃，形成所述间隙壁介电层210的方法为化学气相淀积方式。
如图5所示，图形化所述第一光刻胶层之后，以所述第一光刻胶层为掩膜，对间隙壁介电层及其下方的栅介电层208进行干法刻蚀，形成MOS晶体管的间隙壁218；之后移除所述第一光刻胶层。
在外围电路区域I的MOS晶体管间隙壁218形成的同时，光电二极管区域I的半导体衬底201上的间隙壁介电层得以保留，形成了光电二极管的衬底保护层220，所述衬底保护层220用于保护半导体衬底201不受后续离子注入过程中光刻胶的影响，减少半导体衬底201表面的界面缺陷，从而使得光电二极管的暗电流减小。
在前述MOS晶体管间隙壁218的制作过程中，既形成了NMOS晶体管的间隙壁，又形成了PMOS晶体管的间隙壁，所述一次刻蚀形成MOS晶体管间隙壁218的方法避免了现有技术中因光刻及显影误差引起的半导体衬底重复刻蚀，从而减小了半导体衬底的损伤。
如图6所示，在形成间隙壁218与衬底保护层220之后，继续在半导体衬底201上形成第二光刻胶层，图形化所述第二光刻胶层，露出第三阱区207，以所述第二光刻胶层与PMOS晶体管的栅电极211为掩膜，对所述第三阱区207进行离子注入，形成PMOS晶体管的重掺杂区221，所述PMOS晶体管的重掺杂区221为P型掺杂。之后，移除所述第二光刻胶层。
如图7所示，继续在半导体衬底201上形成第三光刻胶层，图形化所述第三光刻胶层，露出第二阱区205，以所述第三光刻胶层与NMOS晶体管的栅电极215为掩膜，对所述第二阱区205进行离子注入，形成NMOS晶体管的重掺杂区222，所述NMOS晶体管的重掺杂区222为N型掺杂；其中，转移晶体管只在远离光电二极管区域I的栅电极一侧通过离子注入形成重掺杂区。之后，移除所述第三光刻胶层。
为了减小CMOS图像传感器的暗电流，还可以在光电二极管的上方形成钉扎二极管，所述钉扎二极管可以减小由于半导体衬底201表面缺陷而引起的暗电流。因此，本发明实施例的CMOS图像传感器的制作方法还包括钉扎二极管的制作。
如图8所示，在完成光电二极管与MOS晶体管的制作之后，在半导体衬底201上形成第四光刻胶层，图形化所述第四光刻胶层，露出光电二极管区域I部分区域的第一阱区209，对所述第一阱区209进行离子注入，形成第一导电类型的表面掺杂区223，即P型的表面轻掺杂区223；所述表面掺杂区223与其下的第一阱区209构成了钉扎二极管。
按照常规工艺，随后要进行金属化、形成层间介电层、接触孔以及形成电极等步骤，所述工艺为本技术领域人员公知技术，在此不加以赘述，由此提供了本发明的CMOS图像传感器。
基于上述工艺实施后，形成本发明实施例的CMOS图像传感器。图9是本发明实施例的CMOS图像传感器的剖面结构示意图，包括：
具有第一导电类型的半导体衬底201，所述半导体衬底201包括相邻的光电二极管区域I与外围电路区域II；
所述光电二极管区域I包括：半导体衬底201中的第一阱区209，所述第一阱区209具有第二导电类型，其与相反导电类型的半导体衬底201构成了光电二极管；所述第一阱区209中的表面掺杂区223，所述表面掺杂区223具有第一导电类型，其与相反导电类型的第一阱区209构成了钉扎二极管；所述半导体衬底201表面还具有用于保护衬底的衬底保护层220。
所述外围电路区域II包括：半导体衬底201中相邻的第二阱区205与第三阱区207，所述第二阱区205的一侧与第三阱区207相邻，另一侧与光电二极管区域I相邻；所述第二阱区205与第三阱区207的导电类型相反。
所述第二阱区205上具有NMOS晶体管的栅介电层212，所述NMOS晶体管的栅介电层212上具有栅电极215，所述NMOS晶体管栅电极215的两侧具有间隙壁218，所述NMOS晶体管栅电极215两侧的半导体衬底201中还包含有NMOS晶体管的轻掺杂区217与重掺杂区222。其中，所述NMOS晶体管包括转移晶体管，所述转移晶体管的源区包括光电二极管区域I的第一阱区209、与光电二极管区域I相邻的MOS晶体管的轻掺杂区。
所述第三阱区207上具有PMOS晶体管的栅介电层214，所述PMOS晶体管的栅介电层214上具有栅电极211，所述PMOS晶体管栅电极211的两侧具有间隙壁218，所述PMOS晶体管栅电极211两侧的半导体衬底201中还包含有PMOS晶体管的轻掺杂区213与重掺杂区221。
与现有技术相比，本发明的CMOS图像传感器中MOS晶体管的间隙壁一次刻蚀形成，避免了因光刻及显影误差引起的半导体衬底重复刻蚀，从而减小了半导体衬底的损伤。
应该理解，此处的例子和实施例仅是示例性的，本领域技术人员可以在不背离本申请和所附权利要求所限定的本发明的精神和范围的情况下，做出各种修改和更正。
Claims (9)
1.一种CMOS图像传感器的制作方法，包括：
提供具有第一导电类型的半导体衬底，所述半导体衬底包括光电二极管区域与外围电路区域；
在所述半导体衬底上形成栅介电层；
在光电二极管区域的半导体衬底中形成具有第二导电类型的重掺杂区，所述第二导电类型与第一导电类型相反，所述光电二极管区域的半导体衬底与其中的重掺杂区构成光电二极管；
在外围电路区域的半导体衬底上形成MOS晶体管的栅电极；
在栅电极两侧的半导体衬底中形成MOS晶体管的轻掺杂区；
在MOS晶体管的栅电极两侧形成间隙壁，
其特征在于，形成所述间隙壁包括：
在半导体衬底及栅电极上形成间隙壁介电层，在所述间隙壁介电层上形成光刻胶层；
图形化所述光刻胶层，保留光电二极管区域、与光电二极管区域相邻的MOS晶体管的与光电二极管区域相邻一侧轻掺杂区上的间隙壁介电层上的光刻胶层；
以所述光刻胶层为掩膜，刻蚀间隙壁介电层，形成MOS晶体管的间隙壁，其中，与光电二极管区域相邻的MOS晶体管只在远离光电二极管区域的栅电极一侧形成间隙壁；同时，光电二极管区域保留的间隙壁介电层作为光电二极管区域半导体衬底的衬底保护层。
2.如权利要求1所述的CMOS图像传感器的制作方法，其特征在于，所述光电二极管为PN结型的光电二极管。
3.如权利要求1所述的CMOS图像传感器的制作方法，其特征在于，还包括在所述光电二极管区域的半导体衬底中形成钉扎二极管，所述钉扎二极管的负极与光电二极管的负极电连接。
4.如权利要求3所述的CMOS图像传感器的制作方法，其特征在于，形成所述钉扎二极管包括：在光电二极管区域的重掺杂区中形成具有第一导电类型的表面掺杂区，所述表面掺杂区与重掺杂区构成钉扎二极管。
5.如权利要求1所述的CMOS图像传感器的制作方法，其特征在于，所述CMOS图像传感器为3T类型CMOS图像传感器；所述CMOS图像传感器的制作方法还包括：将与光电二极管区域相邻的MOS晶体管的与光电二极管区域相邻的轻掺杂区和所述光电二极管的重掺杂区共同构成复位晶体管的源区。
6.如权利要求1所述的CMOS图像传感器的制作方法，其特征在于，所述CMOS图像传感器为4T类型CMOS图像传感器；所述CMOS图像传感器的制作方法还包括：将与光电二极管区域相邻的MOS晶体管的与光电二极管区域相邻的轻掺杂区和所述光电二极管的重掺杂区共同构成转移晶体管的源区。
7.如权利要求1所述的CMOS图像传感器的制作方法，其特征在于，所述间隙壁介电层为氧化硅或氧化硅、氮化硅、氧化硅的堆叠结构。
8.如权利要求1所述的CMOS图像传感器的制作方法，其特征在于，所述间隙壁介电层的厚度为500埃至2000埃。
9.如权利要求1所述的CMOS图像传感器的制作方法，其特征在于，所述刻蚀间隙壁介电层的方法为干法刻蚀。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101000316A CN102136483A (zh) | 2010-01-22 | 2010-01-22 | Cmos图像传感器的制作方法 |
| US13/011,819 US20120052615A1 (en) | 2010-01-22 | 2011-01-21 | Method and structure for reducing dark current in a cmos image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101000316A CN102136483A (zh) | 2010-01-22 | 2010-01-22 | Cmos图像传感器的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102136483A true CN102136483A (zh) | 2011-07-27 |
Family
ID=44296214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101000316A Pending CN102136483A (zh) | 2010-01-22 | 2010-01-22 | Cmos图像传感器的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120052615A1 (zh) |
| CN (1) | CN102136483A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576665A (zh) * | 2013-10-25 | 2015-04-29 | 苏州东微半导体有限公司 | U形沟道半导体感光器件及其制造方法 |
| CN109804267A (zh) * | 2016-08-12 | 2019-05-24 | 索尼深度传感解决方案股份有限公司 | 一种具有生成钉扎光电二极管的载波的解调器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102290502B1 (ko) | 2014-07-31 | 2021-08-19 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376868B1 (en) * | 1999-06-15 | 2002-04-23 | Micron Technology, Inc. | Multi-layered gate for a CMOS imager |
| US6908839B2 (en) * | 2003-09-17 | 2005-06-21 | Micron Technology, Inc. | Method of producing an imaging device |
| KR100660549B1 (ko) * | 2005-07-13 | 2006-12-22 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| CN101625996B (zh) * | 2008-07-08 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 用以减少暗电流的ono侧墙刻蚀工艺 |
-
2010
- 2010-01-22 CN CN2010101000316A patent/CN102136483A/zh active Pending
-
2011
- 2011-01-21 US US13/011,819 patent/US20120052615A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576665A (zh) * | 2013-10-25 | 2015-04-29 | 苏州东微半导体有限公司 | U形沟道半导体感光器件及其制造方法 |
| CN104576665B (zh) * | 2013-10-25 | 2017-09-05 | 苏州东微半导体有限公司 | U形沟道半导体感光器件及其制造方法 |
| CN109804267A (zh) * | 2016-08-12 | 2019-05-24 | 索尼深度传感解决方案股份有限公司 | 一种具有生成钉扎光电二极管的载波的解调器 |
| CN109804267B (zh) * | 2016-08-12 | 2023-09-01 | 索尼深度传感解决方案股份有限公司 | 一种具有生成钉扎光电二极管的载波的解调器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120052615A1 (en) | 2012-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8298851B2 (en) | Method of manufacturing a solid-state imaging device with a silicide blocking layer and electronic apparatus | |
| CN101609837A (zh) | 固体摄像器件、它的驱动方法以及使用它的电子装置 | |
| KR20080031647A (ko) | 고체 촬상 장치 및 전자 기기 | |
| US7719040B2 (en) | Solid-state imaging device | |
| KR102513483B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US9466636B2 (en) | Image sensors including well regions of different concentrations and methods of fabricating the same | |
| JP5329142B2 (ja) | イメージセンサ | |
| CN102136483A (zh) | Cmos图像传感器的制作方法 | |
| TWI556423B (zh) | 影像感測裝置及半導體結構 | |
| US20060145209A1 (en) | Photodiode of CMOS image sensor and method for manufacturing the same | |
| WO2016009835A1 (ja) | 半導体装置および電子機器 | |
| US20050145905A1 (en) | Solid-state imaging device and production method of the same | |
| US7563637B2 (en) | Image sensor | |
| KR20140015308A (ko) | 고체 촬상 소자의 제조 방법, 고체 촬상 소자, 촬상 장치 | |
| US7534643B2 (en) | CMOS image sensor and method for fabricating the same | |
| US20100167459A1 (en) | Method for fabricating cmos image sensor | |
| KR101493870B1 (ko) | 신호 대 잡음 비가 개선된 이미지 소자 및 그 제조방법 | |
| CN104282628A (zh) | 一种cmos图像传感器全局像元存储电容的制作方法 | |
| CN217768380U (zh) | Cmos图像传感器像素结构及其图像传感器 | |
| US20230073606A1 (en) | Method for Preparing Pixel Cell of CMOS Image Sensor | |
| WO2023286330A1 (ja) | 光検出装置及び電子機器 | |
| KR20070034292A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100935764B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100943488B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US8084290B2 (en) | Method for fabricating CMOS image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121102 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121102 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110727 |