JP7013119B2 - 固体撮像素子、固体撮像素子の製造方法、及び撮像システム - Google Patents

固体撮像素子、固体撮像素子の製造方法、及び撮像システム Download PDF

Info

Publication number
JP7013119B2
JP7013119B2 JP2016143096A JP2016143096A JP7013119B2 JP 7013119 B2 JP7013119 B2 JP 7013119B2 JP 2016143096 A JP2016143096 A JP 2016143096A JP 2016143096 A JP2016143096 A JP 2016143096A JP 7013119 B2 JP7013119 B2 JP 7013119B2
Authority
JP
Japan
Prior art keywords
region
photoelectric conversion
conversion unit
transfer transistor
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016143096A
Other languages
English (en)
Other versions
JP2018014409A5 (ja
JP2018014409A (ja
Inventor
宏政 坪井
文洋 乾
昌弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016143096A priority Critical patent/JP7013119B2/ja
Priority to US15/631,391 priority patent/US10424613B2/en
Publication of JP2018014409A publication Critical patent/JP2018014409A/ja
Publication of JP2018014409A5 publication Critical patent/JP2018014409A5/ja
Application granted granted Critical
Publication of JP7013119B2 publication Critical patent/JP7013119B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像素子に関するものであり、より詳細には、画素内において信号電荷を転送する転送トランジスタの特性向上に関するものである。
デジタルスチルカメラやデジタルカムコーダーに用いられる固体撮像素子において、画素の微細化が進んでいる。特許文献１では、微細化に伴って増加する画素間の電荷の混合（クロストーク）を抑制するために、画素の周囲の半導体領域の下方の深い領域に、光電変換素子から信号電荷がリークする際の障壁となる分離領域を設けている。
特開２０１１－９１３６７号公報 特開２０１１－４０５４３号公報
しかしながら、従来技術には以下のような課題が存在する。
分離領域を形成する際には、注入する不純物がレジストの側壁等に衝突してエネルギーを失い、分離領域の上方の半導体領域において不純物濃度が高くなってしまういわゆるレジスト近接効果が発生することが知られている（例えば、特許文献２参照）。特に、固体撮像素子の微細化に伴って隣接する画素間の距離が短くなると、トランジスタ等が配される半導体領域の面積も小さくなるため、レジスト近接効果による影響が無視できなくなる。
特許文献１では、分離領域を、転送トランジスタ等が配される半導体領域の下方の深い領域に設けている。このため、レジスト近接効果によって分離領域の上方に広がって分布する不純物に起因するポテンシャル障壁により、転送トランジスタの閾値がばらついて、転送トランジスタの転送特性が低下してしまうという課題があった。
本発明に係る固体撮像素子は、入射光を光電変換して生じた電荷を蓄積する光電変換部と、前記光電変換部から浮遊拡散部へ前記電荷を転送するＭＯＳ型の転送トランジスタと、前記浮遊拡散部に転送された前記電荷の量に応じた信号を出力する出力部とを、第２導電型のウェル領域に配した画素を備える固体撮像素子であって、前記ウェル領域の第１半導体領域において、前記転送トランジスタの第１導電型のドレイン領域の下方の深い領域に形成され、第２導電型の不純物濃度が前記ウェル領域よりも高い第２導電型の第１分離領域と、前記第１半導体領域の上面から前記光電変換部の第１導電型の不純物濃度がピークとなる深さ位置までの領域に、前記ドレイン領域を囲むように形成され、第１導電型の不純物濃度が前記ドレイン領域よりも低い第１導電型のカウンタードープ領域とを有し、平面視において前記第１半導体領域と直交する方向に延びる第２半導体領域において、前記出力部が有する複数のトランジスタのチャネル領域に形成された第１導電型の埋め込みチャネル領域と、前記埋め込みチャネル領域の下方の深い領域に形成され、第２導電型の不純物濃度が前記ウェル領域よりも高い第２導電型の第２分離領域とを有し、前記カウンタードープ領域の下面の深さ位置が、前記埋め込みチャネル領域の下面の深さ位置よりも深く、前記第１半導体領域の前記第１分離領域の上方において、深さが浅くなるほど第２導電型の不純物濃度が高くなっている第３分離領域を更に有し、前記第２半導体領域の前記第２分離領域の上方において、深さが浅くなるほど第２導電型の不純物濃度が高くなっている第４の分離領域を更に有し、前記光電変換部は、第１光電変換部及び第２光電変換部を含み、前記転送トランジスタは、前記ドレイン領域を共用する第１転送トランジスタ及び第２転送トランジスタを含み、前記第１転送トランジスタは前記第１光電変換部から前記浮遊拡散部へ前記電荷を転送し、前記第２転送トランジスタは前記第２光電変換部から前記浮遊拡散部へ前記電荷を転送し、前記第１転送トランジスタ及び前記第２転送トランジスタは、前記光電変換部と前記ドレイン領域の間のチャネル領域の上方に、絶縁膜を介して形成された第１ゲート電極及び第２ゲート電極をそれぞれ有し、前記ドレイン領域は、平面視における前記第１ゲート電極と前記第２ゲート電極との間に延長部を有し、前記延長部の下面の深さ位置が、前記ドレイン領域の下面の深さ位置よりも浅いことを特徴とする。
また、本発明に係る固体撮像素子の製造方法は、入射光を光電変換して生じた電荷を蓄積する光電変換部と、前記光電変換部から浮遊拡散部へ前記電荷を転送するＭＯＳ型の転送トランジスタと、前記浮遊拡散部に転送された前記電荷の量に応じた信号を出力する出力部とを、第２導電型のウェル領域に配した画素を備える固体撮像素子の製造方法であって、前記ウェル領域の第１半導体領域の深い領域に、第２導電型の不純物濃度が前記ウェル領域よりも高い第２導電型の第１分離領域を形成するステップと、前記第１半導体領域の上面から前記光電変換部の第１導電型の不純物濃度がピークとなる深さ位置までの前記第１半導体領域に、第１導電型の不純物を注入し、第１導電型のカウンタードープ領域を形成するステップと、前記カウンタードープ領域に、第１導電型の不純物濃度が前記カウンタードープ領域よりも高い第１導電型のドレイン領域を形成するステップと、平面視において前記第１半導体領域と直交する方向に延びる第２半導体領域の深い領域に、第２導電型の不純物濃度が前記ウェル領域よりも高い第２導電型の第２分離領域を形成するステップと、前記第２分離領域の上方に、複数のトランジスタを形成するとともに、前記複数のトランジスタのチャネル領域に、第１導電型の埋め込みチャネル領域を形成するステップと、前記第１半導体領域の前記第１分離領域の上方において、深さが浅くなるほど第２導電型の不純物濃度が高くなっている第３分離領域を形成するステップと、前記第２半導体領域の前記第２分離領域の上方において、深さが浅くなるほど第２導電型の不純物濃度が高くなっている第４の分離領域を形成するステップと、を有し、前記カウンタードープ領域を形成するステップと、前記埋め込みチャネル領域を形成するステップとが、異なるフォトマスクを用いて行われ、前記光電変換部は、第１光電変換部及び第２光電変換部を含み、前記転送トランジスタは、前記ドレイン領域を共用する第１転送トランジスタ及び第２転送トランジスタを含み、前記第１転送トランジスタは前記第１光電変換部から前記浮遊拡散部へ前記電荷を転送し、前記第２転送トランジスタは前記第２光電変換部から前記浮遊拡散部へ前記電荷を転送し、前記第１転送トランジスタ及び前記第２転送トランジスタは、前記光電変換部と前記ドレイン領域の間のチャネル領域の上方に、絶縁膜を介して形成された第１ゲート電極及び第２ゲート電極をそれぞれ有し、前記ドレイン領域は、平面視における前記第１ゲート電極と前記第２ゲート電極との間に延長部を有し、前記延長部の下面の深さ位置が、前記ドレイン領域の下面の深さ位置よりも浅いことを特徴とする。
本発明によれば、画素の微細化に伴い分離領域の上方に広がって分布する不純物に起因する転送トランジスタの特性低下を抑制することが可能な固体撮像素子及び固体撮像素子の製造方法を得ることができる。
第１実施形態に係る固体撮像素子における画素の等価回路を示す概略図である。 第１実施形態に係る固体撮像素子における画素の一部のレイアウトを示す概略図である。 第１実施形態に係る固体撮像素子における転送トランジスタの断面を示す第１の概略図である。 第１実施形態に係る固体撮像素子の分離領域における深さ方向のｐ型の不純物濃度分布を示す図である。 第１実施形態に係る固体撮像素子における転送トランジスタの断面を示す第２の概略図である。 第２実施形態に係る固体撮像素子における画素の等価回路を示す概略図である。 第２実施形態に係る固体撮像素子における画素の一部のレイアウトを示す概略図である。 第２実施形態に係る固体撮像素子における画素の断面を示す概略図である。 第３実施形態に係る固体撮像素子における画素の等価回路を示す概略図である。 第３実施形態に係る固体撮像素子における画素の一部のレイアウトを示す概略図である。 第３実施形態に係る固体撮像素子における画素の断面を示す概略図である。 第４実施形態に係る撮像システムの構成例を示すブロック図である。
以下、本発明の実施形態について図面を用いて説明する。なお、本発明は以下の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、以下で説明する図面において、同じ機能を有するものは同一の符号を付し、その説明を省略又は簡潔にすることもある。
（第１実施形態）
図１～図５を参照しながら、第１実施形態に係る固体撮像素子について説明する。図１は、第１実施形態に係る固体撮像素子における画素１の等価回路を示す概略図である。
図１に示す本実施形態の画素１は、光電変換部ＰＤ、転送トランジスタＴＸ、増幅トランジスタＳＦ、リセットトランジスタＲＥＳ、及び選択トランジスタＳＥＬを有する。転送トランジスタＴＸ、リセットトランジスタＲＥＳ、及び選択トランジスタＳＥＬは、不図示の垂直走査回路が出力する制御信号により制御される。本実施形態の画素１は、少なくとも光電変換部ＰＤ及び転送トランジスタＴＸを有していればよく、その他のトランジスタについては省略されることもある。以下の説明において、増幅トランジスタＳＦ、選択トランジスタＳＥＬ、リセットトランジスタＲＥＳを併せて出力部と称することがある。
光電変換部ＰＤは入射光を光電変換するとともに、光電変換によって生じた電子及び正孔のうちの電子を蓄積する。画素１の出力部は光電変換部ＰＤに蓄積された電子の電荷量に応じた画素信号を出力する。なお、光電変換によって生じた電子及び正孔のうちの正孔を蓄積するように光電変換部ＰＤを構成し、蓄積された正孔の電荷量に応じた画素信号を出力するように出力部を構成してもよい。
転送トランジスタＴＸは、光電変換部ＰＤが蓄積している信号電荷を浮遊拡散部ＦＤへ転送する。ここで浮遊拡散部ＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ）とは、転送トランジスタＴＸのドレイン、増幅トランジスタＳＦのゲート、及びリセットトランジスタＲＥＳのソースの３つの端子の接続点に形成される浮遊容量のことをいう。浮遊拡散部ＦＤは、光電変換部ＰＤから転送された信号電荷を保持する。
増幅トランジスタＳＦは、浮遊拡散部ＦＤに転送された信号電荷の量に応じた信号を出力する。選択トランジスタＳＥＬは、増幅トランジスタＳＦが出力する信号を列信号線１３へ出力する。リセットトランジスタＲＥＳは、浮遊拡散部ＦＤに転送された信号電荷をリセットする。列信号線１３の一端には、不図示の電流源が接続されており、増幅トランジスタＳＦ、不図示の電流源、及び列信号線１３が、画素１のソースフォロワ（Ｓｏｕｒｃｅ Ｆｏｌｌｏｗｅｒ）回路を構成している。これらのトランジスタ、及び光電変換部ＰＤには、接地電位等の基準電位が供給される。また、増幅トランジスタＳＦのドレイン端子及びリセットトランジスタＲＥＳのドレイン端子には、電位Ｖｄｄが供給される。
図２は、第１実施形態に係る固体撮像素子における画素１の一部のレイアウト（平面図）を示す概略図である。図２には２行×２列で構成される４つの画素１を示しているが、実際の固体撮像素子はより多くの行及び列を有している。以下の説明では、１つの画素１が１つの光電変換部ＰＤを有することを想定するが、このような構成に限定されるものではなく、後の第２～第３実施形態で説明するように、１つの画素１が複数の光電変換部ＰＤを有していてもよい。
画素１の光電変換部ＰＤの周囲には、光電変換部ＰＤの一辺に沿って第１方向に延びる第１半導体領域１１と、第１方向と直交する第２方向に延びる第２半導体領域１２が設けられている。第１半導体領域１１には、転送トランジスタＴＸのドレイン領域ｄＴＸが形成されている。また、光電変換部ＰＤと転送トランジスタＴＸのドレイン領域ｄＴＸとの間の領域を覆うように、転送トランジスタＴＸのゲート電極ｇＴＸが形成されている。また、第２半導体領域１２には、増幅トランジスタＳＦのゲート電極ｇＳＦ、リセットトランジスタＲＥＳのゲート電極ｇＲＥＳ、及び選択トランジスタＳＥＬのゲート電極ｇＳＥＬが形成されている。
図１で説明したように、浮遊拡散部ＦＤは、転送トランジスタＴＸのドレイン領域ｄＴＸ、増幅トランジスタＳＦのゲート電極ｇＳＦ、及びリセットトランジスタＲＥＳのソース端子に接続されている。また、列信号線１３は、選択トランジスタＳＥＬのソース端子に接続されている。また、電位Ｖｄｄは、増幅トランジスタＳＦのドレイン端子及びリセットトランジスタＲＥＳのドレイン端子に接続されている。
図３は、第１実施形態に係る固体撮像素子における画素１の断面を示す概略図であって、図２に示す平面図におけるＸ１－Ｙ１線に沿った断面を示している。画素１の隣接する画素との境界部には、画素間の電気的な干渉を防止するための画素分離部１０４が形成されている。画素分離部１０４は、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）分離、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）分離、ｐ型拡散層分離等により形成される。
画素１のｐ型のウェル領域１００には、ｎ型領域１０１及びｐ型領域１０２を有する光電変換部ＰＤが形成される。また、ウェル領域１００の第１半導体領域１１の上面には、ＭＯＳ型の転送トランジスタＴＸのドレイン領域ｄＴＸが形成される。前述のように、転送トランジスタＴＸのドレイン領域ｄＴＸは、コンタクト１０５を介して浮遊拡散部ＦＤと電気的に接続されている。光電変換部ＰＤのｎ型領域１０１とドレイン領域ｄＴＸとの間のチャネル領域の上方には、不図示の絶縁膜を介して転送トランジスタＴＸのゲート電極ｇＴＸが形成される。ここで、チャネル領域とはトランジスタが動作している時にチャネルが形成され得る領域をいう。
光電変換部ＰＤのｐ型領域１０２の上方には不図示のカラーフィルタ、マイクロレンズ等が形成される。図３の上方から入射した光は、光電変換部ＰＤにおいて光電変換され、生じた信号電荷は光電変換部ＰＤのｎ型領域１０１に蓄積される。光電変換部ＰＤに蓄積された信号電荷は、転送トランジスタＴＸのゲート電極ｇＴＸがオンされると、浮遊拡散部ＦＤへ転送される。
第１半導体領域１１の深い領域には、隣接する画素１の光電変換部ＰＤへリークする信号電荷の障壁となるｐ型の第１分離領域１１１が形成される。第１分離領域１１１は、例えばイオン注入により、ウェル領域１００にホウ素を注入して形成される。第１分離領域１１１のｐ型の不純物濃度は、ウェル領域１００のｐ型の不純物濃度よりも高くなっている。
第１半導体領域１１の深い領域にイオンを注入して第１分離領域１１１を形成する際には、注入するイオンの入射角がイオンビームの特性によりばらついてしまう場合がある。微細パターンを形成する際に斜めに入射されるイオンの一部は、高アスペクト比のフォトレジストの開口端を通過したり、フォトレジストの側壁で反射したりし、所定の注入エネルギーよりもエネルギーを損失した状態で半導体基板に進入する。このようなエネルギーを損失したイオンは所望の深さに達せず、第１分離領域１１１の上方に分布する。第３分離領域１１２は、このようないわゆるレジスト近接効果によって、第１分離領域１１１を形成する際に、第１分離領域１１１の上方に副次的に形成される。
図４は、第１実施形態に係る固体撮像素子の分離領域における深さ方向のｐ型の不純物濃度分布を示す図である。第１分離領域１１１におけるｐ型の不純物濃度は、注入イオンの射影飛程近傍にピークを持つガウシアンに近い分布である。他方、第３分離領域１１２の不純物濃度は、レジスト近接効果により、深さが浅くなるほどｐ型の不純物濃度が高くなる分布となっている。
近年の固体撮像素子の微細化に伴い、隣接する画素間の距離が短くなり、転送トランジスタＴＸのドレイン領域ｄＴＸが配される第１分離領域１１１の幅も狭くなって、レジスト近接効果による影響が無視できなくなっている。特に、第３分離領域１１２が、光電変換部ＰＤのｎ型領域１０１やゲート電極ｇＴＸの直下の領域にまで広がると、ｎ型領域１０１とゲート電極ｇＴＸとの間にｐ型の不純物によるポテンシャル障壁が生じる。この結果、例えば、転送トランジスタＴＸの閾値が上昇して、光電変換部ＰＤが蓄積している信号電荷を浮遊拡散部ＦＤへ転送することが困難となってしまう。
そこで、本実施形態の転送トランジスタＴＸは、図３に示すように、ドレイン領域ｄＴＸと第３分離領域１１２の間に、レジスト近接効果によるｐ型の不純物濃度を相殺するように形成されたｎ型のカウンタードープ領域１１３を有している。カウンタードープ領域１１３は、レジスト近接効果によってｐ型の不純物濃度が高くなった領域に、例えばヒ素をイオン注入して形成される。カウンタードープ領域１１３のｎ型の不純物濃度は、ドレイン領域ｄＴＸのｎ型の不純物濃度よりも低い。このような構成により、光電変換部ＰＤのｎ型領域１０１とゲート電極ｇＴＸの間にポテンシャル障壁が生じることが抑制されるので、画素１の微細化に伴う転送トランジスタＴＸの転送特性の低下を抑制することができる。
本実施形態では、図３に示すように、カウンタードープ領域１１３の下面の深さ位置を、光電変換部ＰＤのｎ型の不純物濃度がピークとなる深さ位置と同程度としている。これにより、第３分離領域１１２が、光電変換部ＰＤのｎ型領域１０１にまで広がることを抑制できる。また、カウンタードープ領域１１３は、平面視においてゲート電極ｇＴＸと一部重なっており、ドレイン領域ｄＴＸを囲むように形成されている。これにより、第３分離領域１１２が、ゲート電極ｇＴＸの直下のチャネル領域にまで広がることを抑制できる。
この結果、第１分離領域１１１によって画素間のクロストークを抑制しつつ、カウンタードープ領域１１３によって転送トランジスタＴＸの転送特性の低下を抑制することができる。すなわち、画素間のクロストークの抑制と転送トランジスタＴＸの転送特性の低下の抑制とをバランスよく両立させることができる。
なお、カウンタードープ領域１１３は、必ずしも図３に示すような構成には限定されず、第１半導体領域１１の上面から光電変換部ＰＤのｐ型の不純物濃度がピークとなる深さ位置まで、ドレイン領域ｄＴＸを囲むように形成されていればよい。このような構成によれば、第３分離領域１１２が、光電変換部ＰＤやゲート電極ｇＴＸの直下のチャネル領域にまで広がることを抑制できるので、光電変換部ＰＤのｎ型領域１０１とゲート電極ｇＴＸの間にポテンシャル障壁が生じることを抑制できる。
図５は、第１実施形態に係る固体撮像素子における画素１の断面を示す概略図であって、図２に示す平面図におけるＸ２－Ｙ２線に沿った断面を示している。画素１の隣接する画素との境界部には、図３と同様に、画素間の電気的な干渉を防止するための画素分離部１０４が形成されている。
また、第２半導体領域１２の深い領域には、第１半導体領域１１と同様に、隣接する画素１の光電変換部ＰＤへリークする信号電荷の障壁となるｐ型の第２分離領域１２１が形成される。第２分離領域１２１は、例えばイオン注入により、ウェル領域１００にホウ素を注入して形成される。第２分離領域１２１のｐ型の不純物濃度は、ウェル領域１００のｐ型の不純物濃度よりも高くなっている。また、第４分離領域１２２は、第２分離領域１２１を形成する際に、レジスト近接効果によって副次的に形成される。
第２分離領域１２１及び第４分離領域１２２におけるｐ型の不純物濃度の分布は、図４に示す第１分離領域１１１及び第３分離領域１１２におけるｐ型の不純物濃度の分布と同様である。
ウェル領域１００の第２半導体領域１２の上面には、増幅トランジスタＳＦ、リセットトランジスタＲＥＳ、選択トランジスタＳＥＬが形成される。図５には、各トランジスタを構成する各領域を、各トランジスタの名称に「ｇ」（ゲート電極）、「ｃ」（埋め込みチャネル領域）、「ｓ」（ソース領域）、「ｄ」（ドレイン領域）等の接頭辞を付加して示している。例えば、増幅トランジスタＳＦのゲート電極は、「ｇＳＦ」と示している。これらの複数のトランジスタのゲート電極は、例えばポリシリコン（多結晶シリコン）により形成される。また、埋め込みチャネル領域、ソース領域及びドレイン領域は、第２半導体領域１２の上面に例えばヒ素を注入して形成される。
トランジスタのソース領域及びドレイン領域は、異なるトランジスタで共用されることがある。例えば図５では、増幅トランジスタＳＦのソース領域ｓＳＦと、選択トランジスタＳＥＬのドレイン領域ｄＳＥＬが共用されている。また、増幅トランジスタＳＦのドレイン領域ｄＳＦと、リセットトランジスタＲＥＳのドレイン領域ｄＲＥＳが共用されている。
浮遊拡散部ＦＤは、コンタクト１０５を介してリセットトランジスタＲＥＳのソース領域ｓＲＥＳに接続されるとともに、前述のように、増幅トランジスタＳＦのゲート電極ｇＳＦとも接続される。列信号線１３は、別のコンタクト１０５を介して選択トランジスタＳＥＬのソース領域ｓＳＥＬに接続される。また、電位Ｖｄｄは、別のコンタクト１０５を介して、増幅トランジスタＳＦのドレイン領域ｄＳＦ及びリセットトランジスタＲＥＳのドレイン領域ｄＲＥＳに接続される。
増幅トランジスタＳＦは、浮遊拡散部ＦＤが保持する信号電荷の量に応じた信号を出力する。選択トランジスタＳＥＬは、増幅トランジスタＳＦが出力する信号を列信号線１３に出力する。リセットトランジスタＲＥＳは、浮遊拡散部ＦＤが保持する信号電荷をリセットする。
本実施形態では、図３に示す第１分離領域１１１及びカウンタードープ領域１１３と、図５に示す第２分離領域１２１及び複数のトランジスタの埋め込みチャネル領域とを、異なるフォトマスクを用いて形成する。これにより、複数のトランジスタの埋め込みチャネル領域の深さとは独立に、カウンタードープ領域１１３をより深い領域にまで形成させることができる。例えば、第１半導体領域１１のカウンタードープ領域１１３の下面の深さ位置を、複数のトランジスタの埋め込みチャネル領域の深さ位置よりも深くして、光電変換部ＰＤのｎ型の不純物濃度がピークとなる深さ位置と同程度にまで深くすることができる。
また、本実施形態では、図３に示す第１分離領域１１１及びカウンタードープ領域１１３を、同一のフォトマスクを用いて第１半導体領域１１に形成する。また、図５に示す第２分離領域１２１及び複数のトランジスタの埋め込みチャネル領域を、同一のフォトマスクを用いて第２半導体領域１２に形成する。これにより、製造プロセスを簡素化できる。
以上のように、本実施形態の固体撮像素子は、第１半導体領域の上面から光電変換部の第１導電型の不純物濃度がピークとなる深さ位置までの第１半導体領域において、ドレイン領域を囲むように形成されたカウンタードープ領域を有している。そして、カウンタードープ領域の下面の深さ位置が、複数のトランジスタの埋め込みチャネル領域の下面の深さ位置よりも深くなっている。これにより、画素１の微細化に伴い分離領域の上方に広がって分布する不純物に起因する転送トランジスタの特性低下を抑制することが可能な固体撮像素子及び固体撮像素子の製造方法を得ることができる。
（第２実施形態）
次に、図６～図８を参照しながら、第２実施形態に係る固体撮像素子について説明する。第１実施形態では、１つの画素１が１つの光電変換部ＰＤを有する構成について説明した。これに対し本実施形態では、１つの画素１が２つの光電変換部を有する構成について説明する。以下、第１実施形態と異なる構成を中心に説明する。
図６は、第２実施形態に係る固体撮像素子における画素１ｂの等価回路を示す概略図である。図６に示す本実施形態の画素１ｂは、２つの光電変換部ＰＤ１、ＰＤ２を有している点が図１に示す画素１と主に異なる。換言すると、本実施形態の画素１ｂは、２つの光電変換部ＰＤ１、ＰＤ２が１つの浮遊拡散部ＦＤを共用する構成を有している。
また、本実施形態の画素１ｂは、光電変換部ＰＤ１に生じた信号電荷を浮遊拡散部ＦＤへ転送する転送トランジスタＴＸ１と、光電変換部ＰＤ２に生じた信号電荷を浮遊拡散部ＦＤへ転送する転送トランジスタＴＸ２を有する。このような構成によれば、撮像用の信号電荷に加えて、撮像以外の用途に用いる信号電荷を蓄積することができる。撮像以外の信号とは、例えば、位相差検出方式による焦点検出用の信号、距離測定のための信号、異なる波長域の光を光電変換した信号等である。
図７は、第２実施形態に係る固体撮像素子における画素１ｂの一部のレイアウト（平面図）を示す概略図である。図７に示す本実施形態の画素１ｂは、図２に示した光電変換部ＰＤが、２つの光電変換部ＰＤ１、ＰＤ２に分割された構成を有している。光電変換部ＰＤ１、ＰＤ２と浮遊拡散部ＦＤとの間には、それぞれ転送トランジスタＴＸ１、ＴＸ２が形成される。図７には、転送トランジスタＴＸ１、ＴＸ２のゲート電極ｇＴＸ１、ｇＴＸ２を示している。ドレイン領域ｄＴＸは、転送トランジスタＴＸ１と転送トランジスタＴＸ２で共用される。
更に、本実施形態の転送トランジスタＴＸ１、ＴＸ２は、図７に示すように、共通のドレイン領域ｄＴＸにその延長部１０６を有している。延長部１０６は、平面視において、ゲート電極ｇＴＸ１とゲート電極ｇＴＸ２の間に形成される。このような構成により、転送トランジスタＴＸ１、ＴＸ２がオンした際に形成される実効チャネル長を短化することが可能となり、転送トランジスタＴＸ１、ＴＸ２の転送特性を向上させることができる。また、後述するように、光電変換部ＰＤ１、ＰＤ２のそれぞれから延長部１０６を介してドレイン領域ｄＴＸへリークする信号電荷の量が等しくなるので、リーク電荷によるノイズの影響が相殺されて焦点検出等の精度を向上させることができる。
図８は、第２実施形態に係る固体撮像素子における画素１ｂの断面を示す概略図であって、図７に示す平面図におけるＸ３－Ｙ３線に沿った断面を示している。
図７及び図８に示すカウンタードープ領域１１３は、平面視においてゲート電極ｇＴＸ１、ｇＴＸ２とほとんど重なっておらず、かつ、深い位置まで形成されているので、ゲート電極ｇＴＸ１、ｇＴＸ２による制御が及びにくくなっている。このため、光電変換部ＰＤ１、ＰＤ２に蓄積されている信号電荷は、画素１ｂ内においてポテンシャルが相対的に低くなっているカウンタードープ領域１１３へとリークしやすい。
一方で、光電変換部ＰＤ１、ＰＤ２が、例えば製造上のばらつき等によって、図７に示す第１方向にずれて形成された場合、光電変換部ＰＤ１、ＰＤ２の各々からカウンタードープ領域１１３までの距離が異なってしまう。この結果、光電変換部ＰＤ１、ＰＤ２の各々からカウンタードープ領域１１３へリークする信号電荷の量も異なってしまう。これにより、光電変換部ＰＤ１に生じた信号電荷と光電変換部ＰＤ２に生じた信号電荷を比較する際に、リーク電荷による影響が相殺されず、焦点検出等の精度が低下してしまう。
本実施形態では、共通のドレイン領域ｄＴＸに延長部１０６を有しているので、光電変換部ＰＤ１、ＰＤ２に蓄積されている信号電荷は、カウンタードープ領域１１３ではなく共通のドレイン領域ｄＴＸの延長部１０６へとリークする。光電変換部ＰＤ１、ＰＤ２の各々から延長部１０６までの距離は等しいので、光電変換部ＰＤ１、ＰＤ２の各々から延長部１０６を介してドレイン領域ｄＴＸへリークする信号電荷の量も等しくなる。この結果、リーク電荷による影響が相殺されて焦点検出等の精度を向上させることができる。
なお、図８では、平面視において延長部１０６とカウンタードープ領域１１３とが一部重なっているが、重なっていなくてもよい。また、図８では、延長部１０６の下面とカウンタードープ領域１１３の上面とが接触しているが、接触していなくてもよい。例えば、延長部１０６の下面の深さ位置を、ｄＴＸドレイン領域の下面の深さ位置よりも浅くすることによって、光電変換部ＰＤ１、ＰＤ２から延長部１０６へリークする信号電荷の量が大きくなりすぎないよう調整することができる。
以上のように、本実施形態の画素１ｂは、第１光電変換部（光電変換部ＰＤ１）及び第２光電変換部（光電変換部ＰＤ２）を有し、第１転送トランジスタ（転送トランジスタＴＸ１）及び第２転送トランジスタ（転送トランジスタＴＸ２）を有している。そして、共用されるドレイン領域ｄＴＸは、平面視における第１転送トランジスタの第１ゲート電極と第２転送トランジスタの第２ゲート電極との間に延長部１０６を有している。これにより、焦点検出等の精度を向上させることができる。
（第３実施形態）
次に、図９～図１１を参照しながら、第３実施形態に係る固体撮像素子について説明する。本実施形態では、複数の光電変換部が、共通のドレイン領域ｄＴＸを通る対称軸に対して互いに線対称に配置される。以下、第２実施形態と異なる構成を中心に説明する。
図９は、第３実施形態に係る固体撮像素子における画素１ｃの等価回路を示す概略図である。図９に示す本実施形態の画素１ｃは、４つの光電変換部ＰＤ１～ＰＤ４を有している点が図６に示す画素１ｂと主に異なる。換言すると、本実施形態の画素１ｃは、４つの光電変換部ＰＤ１～ＰＤ４が１つの浮遊拡散部ＦＤを共用する構成を有している。また、本実施形態の画素１ｃは、光電変換部ＰＤ１～ＰＤ４に生じた信号電荷を、浮遊拡散部ＦＤへそれぞれ転送する転送トランジスタＴＸ１～ＴＸ４を有する。
図１０は、第３実施形態に係る固体撮像素子における画素１ｃの一部のレイアウト（平面図）を示す概略図である。図１０に示す本実施形態の画素１ｃでは、図７において第２方向に隣接する２つの画素１ｂが、１つの画素１ｃとして統合されている、あるいは第２方向に隣接する２つの画素１ｂを仮想的に１つの画素１ｃとして扱えるように構成されている。
この結果、本実施形態の画素１ｃは、４つの光電変換部ＰＤ１～ＰＤ４を有している。光電変換部ＰＤ１及びＰＤ２と、光電変換部ＰＤ３及びＰＤ４とは、図１０に示すドレイン領域ｄＴＸを通る線を対称軸として互いに線対称に配置されている。また、光電変換部ＰＤ１～ＰＤ４と浮遊拡散部ＦＤとの間には、転送トランジスタＴＸ１～ＴＸ４がそれぞれ形成される。図１０には、転送トランジスタＴＸ１～ＴＸ４のゲート電極ｇＴＸ１～ｇＴＸ４を示している。ドレイン領域ｄＴＸは、転送トランジスタＴＸ１～ＴＸ４で共用される。
図１１は、第３実施形態に係る固体撮像素子における画素１ｃの断面を示す概略図であって、図１０に示す平面図におけるＸ４－Ｙ４線に沿った断面を示している。ゲート電極ｇＴＸ１及びｇＴＸ２と、ゲート電極ｇＴＸ３及びｇＴＸ４とは、ドレイン領域ｄＴＸに対して互いに反対側に配置されている。
このような構成によれば、ドレイン領域ｄＴＸ及びカウンタードープ領域１１３が、画素１ｃの中央部に配置されるので、画素分離部１０４が、ドレイン領域ｄＴＸ及びカウンタードープ領域１１３と接さなくなる。これにより、例えば図８に示す画素分離部１０４とドレイン領域ｄＴＸの界面や、画素分離部１０４とカウンタードープ領域１１３との界面に生じた暗電子が、ドレイン領域ｄＴＸ及びカウンタードープ領域１１３へ流れることを抑制できる。そして、画素信号のＳＮ比を向上させることができる。
以上のように、本実施形態の画素１ｃは、第１光電変換部（光電変換部ＰＤ１）及び第３光電変換部（光電変換部ＰＤ３）を有し、第１転送トランジスタ（転送トランジスタＴＸ１）及び第３転送トランジスタ（転送トランジスタＴＸ３）を有している。そして、第１光電変換部と第３光電変換部とは、平面視において、共用されるドレイン領域ｄＴＸを通る線を対称軸として互いに線対称に配置されている。これにより、画素信号のＳＮ比を向上させることができる。
（第４実施形態）
次に、図１２を参照しながら、第４実施形態に係る撮像システム１２００について説明する。本実施形態の撮像システム１２００は、第１～第３実施形態の固体撮像素子を備えるものであり、例えば、デジタルスチルカメラ、デジタルカムコーダー、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、撮像システム１２００には、レンズなどの光学系と固体撮像素子とを備えるカメラモジュールも含まれる。図１２には、撮像システム１２００の一例としてデジタルスチルカメラのブロック図を示す。図１２に示す撮像システム１２００は、レンズ保護バリア１２０６、レンズ１２０２、絞り１２０４、固体撮像素子１２０１、信号処理部１２０８を備える。また、タイミング発生部１２１０、全体制御・演算部１２１２、メモリ部１２１４、記録媒体制御Ｉ／Ｆ部１２１６、記録媒体１２２０、外部Ｉ／Ｆ部１２１８を備える。
レンズ保護バリア１２０６は、レンズ１２０２を保護する。レンズ１２０２は、被写体の光学像を固体撮像素子１２０１に結像させる。絞り１２０４は、レンズ１２０２を通った光量を可変する。固体撮像素子１２０１は、第１～第３実施形態で説明した固体撮像素子であって、レンズ１２０２により結像された光学像を画像データに変換する。信号処理部１２０８は、固体撮像素子１２０１から出力された画像データに対して、各種の補正やデータ圧縮を行う。タイミング発生部１２１０は、固体撮像素子１２０１及び信号処理部１２０８に対して各種タイミング信号を出力する。全体制御・演算部１２１２は、デジタルスチルカメラ全体を制御する。メモリ部１２１４は、画像データを一時的に記憶する。記録媒体制御Ｉ／Ｆ部１２１６は、記録媒体１２２０の記録又は読み出しを行う。記録媒体１２２０は、画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部１２１８は、外部コンピュータ等と通信する。
なお、タイミング信号は撮像システム１２００の外部から供給されてもよく、本実施形態の撮像システム１２００は、少なくとも固体撮像素子１２０１と、固体撮像素子１２０１から出力された撮像信号を処理する信号処理部１２０８とを備えていればよい。ＡＤ変換部は、固体撮像素子１２０１の半導体基板に設けられていてもよく、固体撮像素子１２０１の半導体基板とは別の半導体基板に設けられていてもよい。また、固体撮像素子１２０１と信号処理部１２０８とは、同一の半導体基板に形成されていてもよい。
（その他の実施形態）
なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、上述の実施形態では、トランジスタの多数キャリアの導電型（第１導電型）がｎ型であり、少数キャリアの導電型（第２導電型）がｐ型であることを想定したが、多数キャリアの導電型と少数キャリアの導電型とが逆であってもよい。また、上述の各実施形態は、組み合わせて適用することも可能である。
１、１ｂ、１ｃ：画素
１１ ：第１半導体領域
１２ ：第２半導体領域
１３ ：列信号線
１００ ：ウェル領域
１０１ ：ｎ型領域
１０２ ：ｐ型領域
１０４ ：画素分離部
１０５ ：コンタクト
１０６ ：延長部
１１１ ：第１分離領域
１１２ ：第３分離領域
１２１ ：第２分離領域
１２２ ：第４分離領域
１１３ ：カウンタードープ領域
ＰＤ ：光電変換部
ＦＤ ：浮遊拡散部
ＲＥＳ ：リセットトランジスタ
ＳＥＬ ：選択トランジスタ
ＳＦ ：増幅トランジスタ
ＴＸ ：転送トランジスタ

Claims (12)

  1. 入射光を光電変換して生じた電荷を蓄積する光電変換部と、前記光電変換部から浮遊拡散部へ前記電荷を転送するＭＯＳ型の転送トランジスタと、前記浮遊拡散部に転送された前記電荷の量に応じた信号を出力する出力部とを、第２導電型のウェル領域に配した画素を備える固体撮像素子であって、
    前記ウェル領域の第１半導体領域において、
    前記転送トランジスタの第１導電型のドレイン領域の下方の深い領域に形成され、第２導電型の不純物濃度が前記ウェル領域よりも高い第２導電型の第１分離領域と、
    前記第１半導体領域の上面から前記光電変換部の第１導電型の不純物濃度がピークとなる深さ位置までの領域に、前記ドレイン領域を囲むように形成され、第１導電型の不純物濃度が前記ドレイン領域よりも低い第１導電型のカウンタードープ領域とを有し、
    平面視において前記第１半導体領域と直交する方向に延びる第２半導体領域において、
    前記出力部が有する複数のトランジスタのチャネル領域に形成された第１導電型の埋め込みチャネル領域と、
    前記埋め込みチャネル領域の下方の深い領域に形成され、第２導電型の不純物濃度が前記ウェル領域よりも高い第２導電型の第２分離領域と
    を有し、
    前記カウンタードープ領域の下面の深さ位置が、前記埋め込みチャネル領域の下面の深さ位置よりも深く、
    前記第１半導体領域の前記第１分離領域の上方において、深さが浅くなるほど第２導電型の不純物濃度が高くなっている第３分離領域を更に有し、
    前記第２半導体領域の前記第２分離領域の上方において、深さが浅くなるほど第２導電型の不純物濃度が高くなっている第４の分離領域を更に有し、
    前記光電変換部は、第１光電変換部及び第２光電変換部を含み、
    前記転送トランジスタは、前記ドレイン領域を共用する第１転送トランジスタ及び第２転送トランジスタを含み、前記第１転送トランジスタは前記第１光電変換部から前記浮遊拡散部へ前記電荷を転送し、前記第２転送トランジスタは前記第２光電変換部から前記浮遊拡散部へ前記電荷を転送し、
    前記第１転送トランジスタ及び前記第２転送トランジスタは、前記光電変換部と前記ドレイン領域の間のチャネル領域の上方に、絶縁膜を介して形成された第１ゲート電極及び第２ゲート電極をそれぞれ有し、
    前記ドレイン領域は、平面視における前記第１ゲート電極と前記第２ゲート電極との間に延長部を有し、
    前記延長部の下面の深さ位置が、前記ドレイン領域の下面の深さ位置よりも浅いことを特徴とする固体撮像素子。
  2. 前記転送トランジスタは、前記光電変換部と前記ドレイン領域の間のチャネル領域の上方に、絶縁膜を介して形成されたゲート電極を更に有し、
    前記カウンタードープ領域が、平面視において前記ゲート電極と一部重なっている
    ことを特徴とする請求項１に記載の固体撮像素子。
  3. 前記複数のトランジスタは、
    前記浮遊拡散部に転送された前記電荷の量に応じた信号を出力する増幅トランジスタと、
    前記浮遊拡散部に転送された前記電荷をリセットするリセットトランジスタと、
    前記増幅トランジスタが出力する信号を列信号線に出力する選択トランジスタと、
    を含む
    ことを特徴とする請求項１または２に記載の固体撮像素子。
  4. 前記光電変換部は、前記第１光電変換部及び第３光電変換部を含み、
    前記転送トランジスタは、前記ドレイン領域を共用する前記第１転送トランジスタ及び第３転送トランジスタを含み、前記第１転送トランジスタは前記第１光電変換部から前記浮遊拡散部へ前記電荷を転送し、前記第３転送トランジスタは前記第３光電変換部から前記浮遊拡散部へ前記電荷を転送し、
    前記第１光電変換部と前記第３光電変換部とは、平面視において、前記ドレイン領域を通る線を対称軸として互いに線対称に配置されている
    ことを特徴とする請求項１または２に記載の固体撮像素子。
  5. 隣接する画素との境界部に形成された画素分離部を更に有し、前記画素分離部が、前記ドレイン領域及び前記カウンタードープ領域と接していない
    ことを特徴とする請求項４に記載の固体撮像素子。
  6. 光電変換部と、前記光電変換部から浮遊拡散部へ電荷を転送する転送トランジスタと、前記浮遊拡散部に転送された前記電荷の量に応じた信号を出力する出力部とを、第２導電型のウェル領域に配した画素と、
    第１の方向に延びる第１半導体領域と、
    平面視において前記第１の方向に直交する第２の方向に延びる第２半導体領域と
    を備える固体撮像素子であって、
    前記第１半導体領域が、
    第１導電型の前記浮遊拡散部の下方に形成された前記第２導電型の第１分離領域と、
    前記浮遊拡散部を囲い、前記浮遊拡散部の前記第１導電型の不純物濃度よりも低い前記第１導電型の不純物濃度を有する、第１導電型の第１カウンタードープ領域と、
    を有し、
    前記第２半導体領域が、
    前記出力部が有する複数のトランジスタのチャネル領域に形成された第１導電型の第２カウンタードープ領域と、
    前記第２カウンタードープ領域の下方に形成された第２導電型の第２分離領域と
    を有し、
    前記第１カウンタードープ領域の下面の深さ位置が、前記第２カウンタードープ領域の下面の深さ位置よりも深く、
    前記第１半導体領域の前記第１分離領域の上方において、深さが浅くなるほど第２導電型の不純物濃度が高くなっている第３分離領域を更に有し、
    前記第２半導体領域の前記第２分離領域の上方において、深さが浅くなるほど第２導電型の不純物濃度が高くなっている第４の分離領域を更に有し、
    前記光電変換部は、第１光電変換部及び第２光電変換部を含み、
    前記転送トランジスタは、ドレイン領域を共用する第１転送トランジスタ及び第２転送トランジスタを含み、前記第１転送トランジスタは前記第１光電変換部から前記浮遊拡散部へ前記電荷を転送し、前記第２転送トランジスタは前記第２光電変換部から前記浮遊拡散部へ前記電荷を転送し、
    前記第１転送トランジスタ及び前記第２転送トランジスタは、前記光電変換部と前記ドレイン領域の間のチャネル領域の上方に、絶縁膜を介して形成された第１ゲート電極及び第２ゲート電極をそれぞれ有し、
    前記ドレイン領域は、平面視における前記第１ゲート電極と前記第２ゲート電極との間に延長部を有し、
    前記延長部の下面の深さ位置が、前記ドレイン領域の下面の深さ位置よりも浅いことを特徴とする固体撮像素子。
  7. 前記転送トランジスタは、前記光電変換部と前記浮遊拡散部の間のチャネル領域の上方に、絶縁膜を介して形成されたゲート電極を更に有し、
    前記第１カウンタードープ領域が、平面視において前記ゲート電極と一部重なっている
    ことを特徴とする請求項６に記載の固体撮像素子。
  8. 前記出力部の前記複数のトランジスタは、
    前記浮遊拡散部に転送された前記電荷の量に応じた信号を出力する増幅トランジスタと、
    前記浮遊拡散部に転送された前記電荷をリセットするリセットトランジスタと、
    前記増幅トランジスタが出力する信号を列信号線に出力する選択トランジスタと、
    を含む
    ことを特徴とする請求項６または７に記載の固体撮像素子。
  9. 前記延長部の下面の深さ位置が、前記第１カウンタードープ領域の下面の深さ位置よりも浅い
    ことを特徴とする請求項８に記載の固体撮像素子。
  10. 前記光電変換部は、前記第１光電変換部及び第３光電変換部を含み、
    前記転送トランジスタは、前記浮遊拡散部を共用する前記第１転送トランジスタ及び第３転送トランジスタを含み、前記第１転送トランジスタは前記第１光電変換部から前記浮遊拡散部へ前記電荷を転送し、前記第３転送トランジスタは前記第３光電変換部から前記浮遊拡散部へ前記電荷を転送し、
    前記第１光電変換部と前記第３光電変換部とは、平面視において、前記浮遊拡散部を通る線を対称軸として互いに線対称に配置されている
    ことを特徴とする請求項６から９のいずれか１項に記載の固体撮像素子。
  11. 隣接する画素との境界部に形成された画素分離部を更に有し、前記画素分離部が、前記浮遊拡散部及び前記第１カウンタードープ領域と接していない
    ことを特徴とする請求項１０に記載の固体撮像素子。
  12. 入射光を光電変換して生じた電荷を蓄積する光電変換部と、前記光電変換部から浮遊拡散部へ前記電荷を転送するＭＯＳ型の転送トランジスタと、前記浮遊拡散部に転送された前記電荷の量に応じた信号を出力する出力部とを、第２導電型のウェル領域に配した画素を備える固体撮像素子の製造方法であって、
    前記ウェル領域の第１半導体領域の深い領域に、第２導電型の不純物濃度が前記ウェル領域よりも高い第２導電型の第１分離領域を形成するステップと、
    前記第１半導体領域の上面から前記光電変換部の第１導電型の不純物濃度がピークとなる深さ位置までの前記第１半導体領域に、第１導電型の不純物を注入し、第１導電型のカウンタードープ領域を形成するステップと、
    前記カウンタードープ領域に、第１導電型の不純物濃度が前記カウンタードープ領域よりも高い第１導電型のドレイン領域を形成するステップと、
    平面視において前記第１半導体領域と直交する方向に延びる第２半導体領域の深い領域に、第２導電型の不純物濃度が前記ウェル領域よりも高い第２導電型の第２分離領域を形成するステップと、
    前記第２分離領域の上方に、複数のトランジスタを形成するとともに、前記複数のトランジスタのチャネル領域に、第１導電型の埋め込みチャネル領域を形成するステップと、
    前記第１半導体領域の前記第１分離領域の上方において、深さが浅くなるほど第２導電型の不純物濃度が高くなっている第３分離領域を形成するステップと、
    前記第２半導体領域の前記第２分離領域の上方において、深さが浅くなるほど第２導電型の不純物濃度が高くなっている第４の分離領域を形成するステップと、
    を有し、
    前記カウンタードープ領域を形成するステップと、前記埋め込みチャネル領域を形成するステップとが、異なるフォトマスクを用いて行われ、
    前記光電変換部は、第１光電変換部及び第２光電変換部を含み、
    前記転送トランジスタは、前記ドレイン領域を共用する第１転送トランジスタ及び第２転送トランジスタを含み、前記第１転送トランジスタは前記第１光電変換部から前記浮遊拡散部へ前記電荷を転送し、前記第２転送トランジスタは前記第２光電変換部から前記浮遊拡散部へ前記電荷を転送し、
    前記第１転送トランジスタ及び前記第２転送トランジスタは、前記光電変換部と前記ドレイン領域の間のチャネル領域の上方に、絶縁膜を介して形成された第１ゲート電極及び第２ゲート電極をそれぞれ有し、
    前記ドレイン領域は、平面視における前記第１ゲート電極と前記第２ゲート電極との間に延長部を有し、
    前記延長部の下面の深さ位置が、前記ドレイン領域の下面の深さ位置よりも浅いことを特徴とする固体撮像素子の製造方法。
JP2016143096A 2016-07-21 2016-07-21 固体撮像素子、固体撮像素子の製造方法、及び撮像システム Active JP7013119B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016143096A JP7013119B2 (ja) 2016-07-21 2016-07-21 固体撮像素子、固体撮像素子の製造方法、及び撮像システム
US15/631,391 US10424613B2 (en) 2016-07-21 2017-06-23 Solid-state imaging device, manufacturing method of solid-state imaging device, and imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016143096A JP7013119B2 (ja) 2016-07-21 2016-07-21 固体撮像素子、固体撮像素子の製造方法、及び撮像システム

Publications (3)

Publication Number Publication Date
JP2018014409A JP2018014409A (ja) 2018-01-25
JP2018014409A5 JP2018014409A5 (ja) 2019-09-05
JP7013119B2 true JP7013119B2 (ja) 2022-01-31

Family

ID=60988148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016143096A Active JP7013119B2 (ja) 2016-07-21 2016-07-21 固体撮像素子、固体撮像素子の製造方法、及び撮像システム

Country Status (2)

Country Link
US (1) US10424613B2 (ja)
JP (1) JP7013119B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6789653B2 (ja) * 2016-03-31 2020-11-25 キヤノン株式会社 光電変換装置およびカメラ
JP6957157B2 (ja) 2017-01-26 2021-11-02 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の製造方法
JP6701108B2 (ja) 2017-03-21 2020-05-27 キヤノン株式会社 固体撮像装置及び撮像システム
JP6929114B2 (ja) 2017-04-24 2021-09-01 キヤノン株式会社 光電変換装置及び撮像システム
US10818715B2 (en) 2017-06-26 2020-10-27 Canon Kabushiki Kaisha Solid state imaging device and manufacturing method thereof
JP6987562B2 (ja) 2017-07-28 2022-01-05 キヤノン株式会社 固体撮像素子
JP7091080B2 (ja) 2018-02-05 2022-06-27 キヤノン株式会社 装置、システム、および移動体
US11916095B2 (en) * 2018-04-16 2024-02-27 Sony Semiconductor Solutions Corporation Imaging device and method of manufacturing imaging device
JP7161317B2 (ja) 2018-06-14 2022-10-26 キヤノン株式会社 撮像装置、撮像システム及び移動体
JP7150504B2 (ja) 2018-07-18 2022-10-11 キヤノン株式会社 固体撮像装置及びその駆動方法
JPWO2020090403A1 (ja) * 2018-10-30 2021-09-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
US11393870B2 (en) 2018-12-18 2022-07-19 Canon Kabushiki Kaisha Photoelectric conversion device, imaging system, and mobile apparatus
JP7292868B2 (ja) 2018-12-18 2023-06-19 キヤノン株式会社 検出器
US11056519B2 (en) 2019-02-25 2021-07-06 Canon Kabushiki Kaisha Photoelectric conversion device, imaging system, and mobile apparatus
JP2020194912A (ja) * 2019-05-29 2020-12-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
JP7345301B2 (ja) 2019-07-18 2023-09-15 キヤノン株式会社 光電変換装置および機器
CN112449129B (zh) * 2019-08-28 2023-02-10 天津大学青岛海洋技术研究院 一种具有环绕驱动的网状像素结构
KR20210133739A (ko) * 2020-04-29 2021-11-08 에스케이하이닉스 주식회사 이미지 센서
KR20220045476A (ko) 2020-10-05 2022-04-12 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 시스템
DE102021103062A1 (de) * 2021-02-10 2022-08-11 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Stator

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004023107A (ja) 2002-06-20 2004-01-22 Samsung Electronics Co Ltd イメージセンサ及びその製造方法
JP2005197674A (ja) 2003-12-12 2005-07-21 Canon Inc 光電変換装置とその製造方法、及び撮像システム
JP2006294871A (ja) 2005-04-11 2006-10-26 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2007027714A (ja) 2005-07-13 2007-02-01 Samsung Electronics Co Ltd イメージセンサ及びその製造方法
JP2010045292A (ja) 2008-08-18 2010-02-25 Canon Inc 光電変換装置及びその製造方法
JP2010205951A (ja) 2009-03-04 2010-09-16 Sony Corp 固体撮像装置およびその製造方法、および撮像装置
JP2011082329A (ja) 2009-10-07 2011-04-21 Sony Corp 固体撮像装置、撮像装置および固体撮像装置の製造方法
JP2011249461A (ja) 2010-05-25 2011-12-08 Toshiba Corp 固体撮像装置
JP2012164943A (ja) 2011-02-09 2012-08-30 Canon Inc 固体撮像装置
JP2015188049A (ja) 2014-03-14 2015-10-29 キヤノン株式会社 固体撮像装置及び撮像システム
JP2016058635A (ja) 2014-09-11 2016-04-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016025331A5 (ja) 2014-07-24 2017-08-31

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274461A (ja) * 1998-03-23 1999-10-08 Sony Corp 固体撮像装置とその製造方法
JP3833125B2 (ja) 2002-03-01 2006-10-11 キヤノン株式会社 撮像装置
JP4455435B2 (ja) 2004-08-04 2010-04-21 キヤノン株式会社 固体撮像装置及び同固体撮像装置を用いたカメラ
EP1788797B1 (en) 2005-11-18 2013-06-26 Canon Kabushiki Kaisha Solid-state image pickup device
JP5132102B2 (ja) 2006-08-01 2013-01-30 キヤノン株式会社 光電変換装置および光電変換装置を用いた撮像システム
JP4818018B2 (ja) 2006-08-01 2011-11-16 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP5127536B2 (ja) 2008-03-31 2013-01-23 キヤノン株式会社 固体撮像装置の駆動方法及び撮像システム
JP4494492B2 (ja) 2008-04-09 2010-06-30 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP5213501B2 (ja) 2008-04-09 2013-06-19 キヤノン株式会社 固体撮像装置
JP4759590B2 (ja) 2008-05-09 2011-08-31 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP2009278241A (ja) 2008-05-13 2009-11-26 Canon Inc 固体撮像装置の駆動方法および固体撮像装置
JP5279352B2 (ja) 2008-06-06 2013-09-04 キヤノン株式会社 固体撮像装置
JP2010268080A (ja) 2009-05-12 2010-11-25 Canon Inc 固体撮像装置
JP4977181B2 (ja) 2009-08-10 2012-07-18 株式会社東芝 固体撮像装置およびその製造方法
JP5539104B2 (ja) 2009-09-24 2014-07-02 キヤノン株式会社 光電変換装置およびそれを用いた撮像システム
JP5960961B2 (ja) 2010-11-16 2016-08-02 キヤノン株式会社 固体撮像素子及び撮像システム
JP2013093553A (ja) 2011-10-04 2013-05-16 Canon Inc 光電変換装置及びその製造方法、並びに光電変換システム
JP6053505B2 (ja) 2012-01-18 2016-12-27 キヤノン株式会社 固体撮像装置
JP5967944B2 (ja) 2012-01-18 2016-08-10 キヤノン株式会社 固体撮像装置およびカメラ
JP2014049727A (ja) 2012-09-04 2014-03-17 Canon Inc 固体撮像装置
JP6148580B2 (ja) 2013-09-03 2017-06-14 キヤノン株式会社 撮像装置及びカメラ
JP6261361B2 (ja) 2014-02-04 2018-01-17 キヤノン株式会社 固体撮像装置およびカメラ
JP6274567B2 (ja) 2014-03-14 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム
JP6541347B2 (ja) 2014-03-27 2019-07-10 キヤノン株式会社 固体撮像装置および撮像システム
JP6408372B2 (ja) 2014-03-31 2018-10-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその駆動制御方法、並びに、電子機器
JP6406911B2 (ja) 2014-07-24 2018-10-17 キヤノン株式会社 撮像装置及び撮像装置の製造方法
JP2016058538A (ja) 2014-09-09 2016-04-21 キヤノン株式会社 固体撮像装置およびカメラ
JP6417197B2 (ja) 2014-11-27 2018-10-31 キヤノン株式会社 固体撮像装置
JP6555890B2 (ja) * 2015-01-23 2019-08-07 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
JP2016218115A (ja) 2015-05-14 2016-12-22 キヤノン株式会社 光学素子の設計方法、光学素子アレイ、センサアレイおよび撮像装置
JP6506614B2 (ja) 2015-05-14 2019-04-24 キヤノン株式会社 固体撮像装置およびカメラ
US9768213B2 (en) * 2015-06-03 2017-09-19 Canon Kabushiki Kaisha Solid-state image sensor and camera
US10205894B2 (en) 2015-09-11 2019-02-12 Canon Kabushiki Kaisha Imaging device and imaging system
JP6570384B2 (ja) 2015-09-11 2019-09-04 キヤノン株式会社 撮像装置及び撮像システム
JP6541523B2 (ja) 2015-09-11 2019-07-10 キヤノン株式会社 撮像装置、撮像システム、および、撮像装置の制御方法
JP2017059589A (ja) 2015-09-14 2017-03-23 キヤノン株式会社 固体撮像素子及び撮像装置
JP2017195215A (ja) * 2016-04-18 2017-10-26 キヤノン株式会社 撮像素子及びその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004023107A (ja) 2002-06-20 2004-01-22 Samsung Electronics Co Ltd イメージセンサ及びその製造方法
JP2005197674A (ja) 2003-12-12 2005-07-21 Canon Inc 光電変換装置とその製造方法、及び撮像システム
JP2006294871A (ja) 2005-04-11 2006-10-26 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2007027714A (ja) 2005-07-13 2007-02-01 Samsung Electronics Co Ltd イメージセンサ及びその製造方法
JP2010045292A (ja) 2008-08-18 2010-02-25 Canon Inc 光電変換装置及びその製造方法
JP2010205951A (ja) 2009-03-04 2010-09-16 Sony Corp 固体撮像装置およびその製造方法、および撮像装置
JP2011082329A (ja) 2009-10-07 2011-04-21 Sony Corp 固体撮像装置、撮像装置および固体撮像装置の製造方法
JP2011249461A (ja) 2010-05-25 2011-12-08 Toshiba Corp 固体撮像装置
JP2012164943A (ja) 2011-02-09 2012-08-30 Canon Inc 固体撮像装置
JP2015188049A (ja) 2014-03-14 2015-10-29 キヤノン株式会社 固体撮像装置及び撮像システム
JP2016025331A5 (ja) 2014-07-24 2017-08-31
JP2016058635A (ja) 2014-09-11 2016-04-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20180026073A1 (en) 2018-01-25
US10424613B2 (en) 2019-09-24
JP2018014409A (ja) 2018-01-25

Similar Documents

Publication Publication Date Title
JP7013119B2 (ja) 固体撮像素子、固体撮像素子の製造方法、及び撮像システム
US11729530B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR100758321B1 (ko) 포토다이오드 영역을 매립한 이미지 센서 및 그 제조 방법
US9209215B2 (en) Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus
JP5539104B2 (ja) 光電変換装置およびそれを用いた撮像システム
CN1812112B (zh) 具有非平面晶体管的固态图像传感器设备及其制造方法
KR101683307B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
JP5812692B2 (ja) 固体撮像装置の製造方法
JP6406585B2 (ja) 撮像装置
US20120119272A1 (en) Solid-state image sensor, method of manufacturing the same, and imaging system
US20210020676A1 (en) Image sensor and method of fabricating the same
US12087781B2 (en) Image sensor having P-type isolation structure
JP2006294871A (ja) 固体撮像装置
KR20130043716A (ko) 블랙 레벨 안정화를 위한 이미지 센서
KR20170051304A (ko) 반도체 장치 및 그 제조 방법
JP2017195215A (ja) 撮像素子及びその製造方法
US8338868B2 (en) Shared photodiode image sensor
JP6727897B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および撮像システム
KR101016552B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법
US7763909B2 (en) Image sensor and method for manufacturing the same
JP6039773B2 (ja) 固体撮像装置の製造方法
KR20050093061A (ko) Ｃｍｏｓ 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20171214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220119