JP7345301B2 - 光電変換装置および機器 - Google Patents

Description

本発明は、光電変換装置および機器に関する。

特許文献１には、画素チップと画素信号処理チップとを積層したイメージセンサが記載されている。画素チップは、複数の画素を有し、画素信号処理チップは、画素チップから送信されてくる電気信号の一時的な記憶、および、電気信号に対する演算などを行う。画素信号処理チップは、画素の画素信号線に接続された画素メモリ信号線に接続された画素メモリクリップレファレンストランジスタを有する。画素メモリクリップレファレンストランジスタは、画素メモリクリップレファレンスパルスの電位に基づいて、画素メモリ信号線の電圧を制限する。画素メモリクリップレファレンストランジスタは、高輝度の光が入射した画素による黒沈み現象および横筋現象を抑圧する。

特開２０１２－２５７０３７号公報

高輝度の光が入射すると、光電変換素子で発生した電荷がフローティングディフュージョンに漏れ込み、フローティングディフュージョンの電位が低下する。これに応じて、増幅トランジスタによって駆動される信号線の電位が低下し、やがて増幅トランジスタがオフする。信号線の電位を制限する制限回路（特許文献１では、画素メモリクリップレファレンストランジスタ）は、高輝度の光の入射によって信号線の電位が所定レベルまで低下したときに導通する。このような制限回路を含む積層イメージセンサにおいて、制限回路の駆動力を調整する調整部に関する検討が十分になされていない。

本発明は、撮像される画像の品質の低下を抑制するために有利な技術を提供することを目的とする。

本発明の１つの側面は、互いに積層された第１基板および第２基板を有する光電変換装置に係り、前記第１基板は、複数の画素を有する画素アレイを含み、前記第２基板は、前記画素アレイから信号線を介して信号を読み出す読出回路を含み、前記読出回路は、前記信号線を電位の振幅を制限する制限回路を含み、前記制限回路の駆動力を調整する調整部が前記第２基板に配されている。

本発明によれば、撮像される画像の品質の低下を抑制するために有利な技術が提供される。

第１実施形態の光電変換装置を構成する第１基板の構成を例示する図。 第１実施形態の光電変換装置を構成する第２基板の構成を例示する図。 第１実施形態の光電変換装置の構成を模式的に示す図。 第１実施形態の光電変換装置における画素の構成を例示する図。 第２実施形態の光電変換装置を構成する第１基板の構成を例示する図。 第２実施形態の光電変換装置を構成する第２基板の構成を例示する図。 第３実施形態の光電変換装置を構成する第１基板の構成を例示する図。 第３実施形態の光電変換装置を構成する第２基板の構成を例示する図。 クリップ動作に関連する画素の動作を示す波形を例示する図。 第３実施形態の変形例を示す図。 実施形態の機器の構成を示す図。 他の実施形態の機器の構成を示す図。

以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

以下の説明において、「接続」は、電気的な接続を意味する。また、２つの要素の接続（電気的な接続）は、該２つの要素を直接に接続することの他、他の要素を介して接続することを含みうる。また、「接合」は、電気的な接続を提供する。

図１、図２、図３、図４を参照しながら第１実施形態の光電変換装置１について説明する。図３に模式的に示されるように、第１実施形態の光電変換装置１は、第１基板１０と第２基板２０とを積層して構成されうる。第１基板１０に設けられた接合部１３０と第２基板２０に設けられた接合部１３１とは相互に接合されうる。接合部１３０、１３１には、電源パッドから電源電位（ＶＤＤ）が与えられうる。第１基板１０に設けられた接合部１６０と第２基板２０に設けられた接合部１６１とは相互に接合されうる。接合部１６０、１６１には、電源パッドから画素アレイ内の導電線を介して電源電位が与えられうる。

図１には、第１基板１０の構成例が模式的に示され、図２には、第２基板２０の構成例が模式的に示されている。第１基板１０は、複数行および複数列を構成するように複数の画素１００を有する画素アレイ１１０を含む。また、第１基板１０は、画素アレイ１１０に配置され複数の画素１００の少なくとも１つの画素１００に対して第１基板１０において接続された接合部（第１接合部）１６０を含む。第２基板２０は、第１基板１０の画素アレイ１１０から信号を読み出す読出回路２００と、接合部１６０に接合された接合部（第２接合部）１６１とを含む。画素アレイ１１０には、複数の列信号線（信号線）１７０が配置されている。各列信号線１７０には、画素アレイ１１０における行数に対応する個数の画素１００が接続されうる。

列信号線１７０は、接合部１２０に接続されている。接合部１２０は、第２基板２０に設けられた接合部１２１と接続される。図３では、接合部１２０および接合部１２１は不図示であるが、接合部１６０と接合部１６１との接合と同様の形態で、接合部１２０と接合部１２１とが接合される。接合部１２０および接合部１２１は、第１基板１０の画素アレイ１１０の列信号線１７０と第２基板２０の読出回路２００とを接続するために使用されうる。第１基板１０は、電源電位が与えられる接合部１３０と、電源電位が与えられる接合部（第１接合部）１６０とを有しうる。第２基板２０は、電源電位が与えられる接合部１３１と、電源電位が与えられる接合部（第２接合部）１６１とを有しうる。第１基板１０の接合部１３０と第２基板２０の接合部１３１とは相互に接続されうる。第１基板１０の接合部１６０と第２基板２０の接合部１６１とは相互に接続されうる。

接合部１３０は、画素アレイ１１０の外側に配置され導電線（電源線）１４０に接続され、接合部１６０は、画素アレイ１１０に配置され導電線１４０に接続されている。つまり、接合部１３０と接合部１６０とは、導電線１４０によって相互に接続されている。導電線１４０には、抵抗１８０および抵抗１８４が寄生しうる。抵抗１８０は、画素アレイ１１０の外側における導電線１４０の抵抗であり、抵抗１８４は、画素アレイ１１０における導電線１４０のうち画素アレイ１１０の端部と接合部１６０との間の抵抗である。

第２基板２０は、画素アレイ１１０から信号を読み出す読出回路２００を有し、読出回路２００は、１つの列信号線１７０に１つの列回路ＣＣが対応するように設けられた複数の列回路ＣＣを有しうる。図２では、３つの列回路ＣＣのみが示されている。第２基板２０は、接合部１３１に電源電位を外部から与えるための電源パッド１９０を備えうる。ここで、１つの接合部１３１に１つの電源パッド１９０が対応するように複数の電源パッド１９０が設けられうる。

読出回路２００（列回路ＣＣ）は、画素１００から列信号線１７０、接合部１２０および接合部１２１を介して信号を読み出すように構成されうる。他の観点において、読出回路２００（列回路ＣＣ）は、画素１００から列信号線１７０、接合部１２０および接合部１２１を介して与えられる信号を処理するように構成されうる。読出回路２００（列回路ＣＣ）は、電源パッド１９０から画素アレイ１１０に配置された導電線１４０（および接合部１３１、１３０、１６０、１６１）を介して電源電位が供給される電源端子ＰＴを有しうる。

読出回路２００（列回路ＣＣ）は、例えば、画素１００から列信号線１７０、接合部１２０および接合部１２１を介して与えられる信号（アナログ信号）に対応するデジタル信号を生成するＡＤ変換器として動作するように構成されうる。読出回路２００は、例えば、電流源２１０、差動増幅器（比較器）２２０、第１キャパシタ２３０、第２キャパシタ２４０、第３キャパシタ２５０を含みうる。読出回路２００は、参照電位としてのランプ信号を各列回路ＣＣに供給する供給源２６０を含みうる。

差動増幅器２２０は、第１入力端子ＩＮ１および第２入力端子ＩＮ２を有する。電流源２１０は、画素アレイ１１０の列信号線１７０（に接続された接合部１２１）と接地電位とを接続する経路に配置されている。第１キャパシタ２３０は、列信号線１７０（に接続された接合部１２１）と第１入力端子ＩＮ１とを接続する経路に配置される。第２キャパシタ２４０は、参照電位としてのランプ信号の供給源２６０と第２入力端子ＩＮ２とを接続する経路に配置される。第３キャパシタ２５０は、第２入力端子ＩＮ２と接地電位とを接続する経路に配置される。図示されていないが、読出回路２００は、ＡＤ変換の開始時にカウントを開始し、カウント値を生成するカウンタを有する。また、列回路ＣＣは差動増幅器（比較器）２２０の出力端子に接続されるとともに、該カウンタからカウント値が入力されるメモリを有する。該メモリは、差動増幅器（比較器）２２０の出力の反転に応じて、カウント値を保持する。このカウント値は、画素１００の信号に対応するデジタル信号となる。なお、ＡＤ変換器の構成は、この例に限定されるものではなく、例えば、列回路ＣＣのそれぞれに、差動増幅器（比較器）２２０の出力端子に接続されたカウンタを設けるようにしてもよい。この場合、カウンタは、差動増幅器（比較器）２２０の出力の反転に応じて、カウントを停止する。これにより、カウンタによって、画素１００の信号に対応するデジタル信号が生成される。

読出回路２００（列回路ＣＣ）は、接合部１２０、１２１を介して列信号線１７０に接続され、列信号線１７０の電位の振幅を制限するクリップ回路ＣＬ（制限回路）を含みうる。クリップ回路ＣＬは、例えば、電源端子ＰＴと列信号線１７０（接合部１２１）とを接続する経路を形成するように配置されたトランジスタ（クリップトランジスタ）６１０を含みうる。接合部１６０が接続された画素１００と第２接合部１６１が電源端子ＰＴに接続されたクリップ回路ＣＬとは、同一の列信号線１７０に接続されうる。光電変換装置１は、クリップ回路ＣＬの駆動力を調整する調整部６００を含んでもよい。調整部６００は、第２基板２０に配置されうる。調整部６００には、第２基板２０に配置された電源パッド１９０を通して電源電位が供給されうる。調整部６００は、トランジスタ６１０のゲートに与えるバイアス電位を調整するように構成されうる。

図４には、第１基板１０の画素アレイ１１０に配置される１つの画素１００の構成例が示されている。画素１００は、例えば、光電変換素子４００、転送トランジスタ４１０、電荷電圧変換部（フローティングディフュージョン）４２０、ソースフォロワトランジスタ（増幅トランジスタ）４３０およびリセットトランジスタ４６０を含みうる。光電変換素子４００は、例えば、アノードが接地線４５０に接続されたフォトダイオードで構成され、入射した光を光電変換し、発生した電荷を蓄積しうる。転送トランジスタ４１０は、不図示の行駆動回路によって駆動される読出信号ＲＥＡＤがアクティブレベルになると、光電変換素子４００に蓄積された電荷を電荷電圧変換部４２０に転送しうる。電荷電圧変換部４２０には、転送された電荷の量に応じた電位が現れる。ソースフォロワトランジスタ４３０は、列信号線１７０に接続された電流源２１０とともにソースフォロワ回路を構成し、電荷電圧変換部４２０の電位に応じた信号を列信号線１７０に出力する。ソースフォロワトランジスタ４３０は、接合部１６０を介して電源電位が供給される電源線４７０と列信号線１７０とを接続するように配置されている。リセットトランジスタ４６０は、行駆動回路によって駆動されるリセット信号ＲＥＳがアクティブレベルになると、電荷電圧変換部４２０の電位をリセットする。

画素１００は、選択トランジスタ４４０を更に含みうる。選択トランジスタ４４０は、行駆動回路によって駆動される選択信号ＳＥＬがアクティブレベルになると（つまり、画素１００が選択されると）オンして、ソースフォロワトランジスタ４３０による列信号線１７０の駆動を可能にする。選択トランジスタ４４０は、省略可能であり、選択トランジスタ４４０が省略される場合には、リセットトランジスタ４６０によってリセットされる電荷電圧変換部４２０の電位を制御することによって画素１００の選択状態または非選択状態に制御することができる。

図２を参照しながら画素１００からの信号の読出動作を説明する。列信号線１７０に現れる画素１００の信号は、接合部１２０および接合部１２１を介して列回路ＣＣの第１キャパシタ２３０の１つの端子に供給される。一方、供給源２６０が発生する参照電位としてのランプ信号は、列回路ＣＣの第２キャパシタ２４０の１つの端子に供給される。差動増幅器２２０は、比較器として動作する。供給源２６０から列回路ＣＣに供給されるランプ信号の傾きは、第３キャパシタ２５０と第２キャパシタ２４０との容量比に依存する。第２キャパシタ２４０の容量に対して第３キャパシタ２５０の容量が大きいほど、差動増幅器２２０に供給されるランプ信号の傾きが大きくなる。換言すると、第２キャパシタ２４０の容量に対して第３キャパシタ２５０の容量が大きいほど、ＡＤ変換のゲインが大きくなる。第３キャパシタ２５０および／または第２キャパシタ２４０の容量値を変更可能にすることによって、ＡＤ変換のゲインを変更可能にしてもよい。

一例において、ランプ信号は、その電位が徐々に低下するように生成され、第２入力端子ＩＮ２の電位が第１入力端子ＩＮ１の電位を下回ると、比較器としての差動増幅器２２０の出力信号が反転し、これにより前述のカウンタによるカウントが停止する。これにより、画素１００の信号がデジタル信号として読み出される。

以下、電源電位の供給形態について説明する。電源パッド１９０は、第２基板２０に配置されうる。電源パッド１９０に供給される電源電位は、接合部１３１および接合部１３０を介して第１基板１０の導電線（電源線）１４０に供給されうる。ここで、複数の電源パッド１９０を第１基板１０に配置することができ、これに応じて複数の接合部１３１、複数の接合部１３０および複数の導電線１４０が設けられうる。第１基板１０の導電線１４０に供給された電源電位は、その導電線１４０に対応する画素の画素１００の電源線４７０（図４参照）に供給される。また、画素アレイ１１０に供給された電源電位は、更に、接合部１６０および接合部１６１を介して第２基板２０のクリップ回路ＣＬの電源端子ＰＴに供給される。

クリップ回路ＣＬを構成するトランジスタ６１０は、列信号線１７０の電位が低下し過ぎることを抑制するように動作しうる。以下では、この動作をクリップ動作と呼ぶ。図２においては、トランジスタ６１０のドレインに対して、第１基板１０の画素アレイ１１０を通る導電線１４０を介して電源電位を供給することにより、クリップ動作が起こる際の電源線４７０の電位変化を低減することができる。具体的には、高輝度の光が画素１００に入射した場合、光電変換素子４００で発生した電荷が電荷電圧変換部４２０に溢れ出す現象（ブルーミング）が発生し、これにより電荷電圧変換部４２０の電位が低下し、列信号線１７０の電位も低下する。これに応答して、ソースフォロワトランジスタ４３０がオフし、トランジスタ６１０がオンすることにより、列信号線１７０の電位の過剰な低下が防止される。この時、抵抗１８０を介して画素１００の電源線４７０に供給されていた電流は、抵抗１８０を介してトランジスタ６１０へ流れ込む。よって、クリップ動作が起こる際の電源線４７０の電位変化が低減される。これにより、クリップ回路ＣＬに起因する画質の劣化が抑制される。例えば、ブルーミングが発生した画素起因で、他の画素の電源線４７０の電源電位が変動し、それが電荷電圧変換部４２０にノイズとして伝わって画質が低下するという現象を抑制することができる。

また、トランジスタ６１０のゲートに与えるバイアス電位を調整する調整部６００に対して、第２基板２０に配置された電源パッド１９０を通して電源電位が供給される構成は、シェーディングの低減に有利である。これとは異なり、第１基板１０に配置された導電線１４０（および接合部１６０、接合部１６１）を介して調整部６００に電源電位を供給する構成では、導電線１４０を流れる電流が大きくなる。シェーディングの発生が懸念される。これによって、画素１００の電源線４７０に供給される電源電位が変動し、電荷電圧変換部４２０のリセット電位にばらつきが生じ、これがシェーディングをもたらしうる。

図１および図２に示された例では、複数列毎に接合部１６０、１６１が配置されているが、各列に接合部１６０、１６１が配置されてもよい。また、調整部６００に対して電源電位を供給するための電源パッド１９０と導電線１４０に電源電位を供給するための電源パッド１９０とを共通化してもよく、この場合、電源パッド１９０の数を削減することができる。

以下、図５および図６を参照しながら第２実施形態の光電変換装置１について説明する。第２実施形態として言及しない事項は、第１実施形態に従いうる。第２実施形態では、第２基板２０は、第２基板２０において導電線１４５を通して接合部１６０に接続された電源パッド１９０を含む。電源パッド１９０に印加された電源電位は、第２基板２０の導電線１４５によってクリップ回路ＣＬに供給されるとともに接合部１６１および接合部１６０を介して第１基板１０の画素１００に供給される。接合部１６０が接続された画素１００と第２接合部１６１が電源端子ＰＴに接続されたクリップ回路ＣＬとは、同一の列信号線１７０に接続されうる。

第２実施形態においても、クリップ回路ＣＬに起因する画質の劣化が抑制される。例えば、ブルーミングが発生した画素起因で、他の画素の電源線４７０の電源電位が変動し、それが電荷電圧変換部４２０にノイズとして伝わって画質が低下するという現象を抑制することができる。

以下、図７、図８および図９を参照しながら第３実施形態の光電変換装置１について説明する。第２実施形態として言及しない事項は、第１又は第２実施形態に従いうる。第３実施形態では、クリップ回路ＣＬは、電源端子ＰＴと列信号線１７０とを接続する経路を形成するように並列に配置された複数のトランジスタ６１０、６２０を含む。また、クリップ回路ＣＬは、複数のトランジスタ６１０、６２０のうちクリップ動作のために使用されるトランジスタを選択する選択回路を含む。該選択回路は、例えば、電源端子ＰＴとトランジスタ６１０とを接続する経路に配置されたスイッチ６３０と、電源端子ＰＴとトランジスタ６２０とを接続する経路に配置されたスイッチ６４０とを含みうる。調整部６００は、予め設定された制御情報に基づいて該選択回路を制御することによって、クリップ回路ＣＬの駆動力を調整しうる。

トランジスタ６１０、６２０は、互いに異なる駆動力を有するように、互いに異なる特性を有しうる。トランジスタ６１０、６２０は、例えば、閾値、ゲート幅、ゲート長の少なくとも１つが互いに異なりうる。上記の制御情報は、第１基板１０における画素１００のプロセスばらつき等に応じて予め設定されうる。より具体的には、制御情報は、ソースフォロワトランジスタ４３０の閾値ばらつきに応じてトランジスタが選択されるように準備されうる。これにより、対応するソースフォロワトランジスタ４３０の閾値に応じたトランジスタを使用してクリップ動作を行うことができ、例えば、列信号線１７０の電圧範囲を拡大することができる。

第３実施形態では、第２基板２０は、第２基板２０に電源パッド１９０を有し、電源パッド１９０に印加された電源電位は、第２基板２０の導電線１４５によってクリップ回路ＣＬに供給される。

図９には、クリップ動作に関連する画素１００の動作を示す波形が例示されている。図９において、ＳＥＬ、ＲＥＳ、ＲＥＡＤは、図４に示された画素１００の選択トランジスタ４４０、リセットトランジスタ４６０、転送トランジスタ４１０のそれぞれのゲートに与えられる制御信号である。列信号線１７０の波形の例として、ａ、ｂ、ｃの３通りが例示されている。ａはソースフォロワトランジスタ４３０の閾値が低めの場合、ｂはソースフォロワトランジスタ４３０の閾値が標準的な場合、ｃはソースフォロワトランジスタ４３０の閾値が高めの場合である。図９において、ｘは、ソースフォロワトランジスタ４３０の閾値ばらつきに依存し、これはプロセスに依存する。

時刻ｔ０でＳＥＬとＲＥＳがハイレベルになっており、選択トランジスタ４４０およびリセットトランジスタ４６０がオンする。これにより、電荷電圧変換部４２０の電位に応じた信号が列信号線１７０に出力可能となり、また、電荷電圧変換部４２０の電位がリセットされる。時刻ｔ１でＲＥＳがローレベルとなり、電荷電圧変換部４２０のリセットが終了する。時刻ｔ２でＲＥＡＤがハイレベルとなり、転送トランジスタ４１０がオンすることにより、光電変換素子４００に蓄積されていた電荷が電荷電圧変換部４２０に転送され、電荷電圧変換部４２０の電位が低下することにより、列信号線１７０の電位が低下する。時刻ｔ３でＴＸがローレベルとなり、電荷の転送が終了する。列信号線１７０がとりうる電圧範囲が十分である場合には、時刻ｔ０～ｔ２における列信号線１７０の電位レベルと時刻ｔ３以降における列信号線１７０の電位レベルは、電荷電圧変換部４２０の電圧範囲で決まる。そして、列信号線１７０の電位レベルは、ソースフォロワトランジスタ４３０の閾値ばらつきに応じて、ａ、ｂ、ｃのように変化する。

図９のｄは、光電変換素子４００でブルーミングが発生し、ＴＸをハイレベルにする前から電荷電圧変換部４２０へ電荷が流れ込んで列信号線１７０の電位が低下した場合に、トランジスタ６１０又は６２０で列信号線１７０の電位をクリップするレベルを示す。ｃとｄの間に電位差ｙが設けられているのは、ブルーミングが発生していない場合に、わずかにトランジスタ６１０又は６２０がオンすることで、列信号線１７０の電位に誤差を生じてしまうのを避けるためである。

図９において、ｚで示された電圧範囲が使用可能な信号の電圧範囲であり、これはソースフォロワトランジスタ４３０の閾値ばらつきによって制限を受ける。そこで、第３実施形態では、互いに駆動力が異なる複数のトランジスタ６１０、６２０を設け、使用するクリップトランジスタを第１基板１０のプロセスばらつき情報に応じて選択することが可能にされている。これにより、信号の電圧範囲ｚを広げることができる。具体的には、図９のｃの場合には、トランジスタ６１０、６２０のうち駆動力が低いクリップトランジスタを選択し、ｄの電位を上げないようにし、十分なｙを確保する。この時、信号の電圧レンジはｚ＋２ｘとなる。一方、図９のａの場合には、信号の電圧範囲がｚとなってしまうのを避けるために、トランジスタ６１０、６２０のうち駆動力が高いクリップトランジスタを選択し、ｄの電位を上げることにより、信号の電圧範囲ｚを大きくする。これにより、信号の電圧範囲を拡大することが可能となる。

図１０には、第３実施形態の変形例が示されている。この変形例は、クリップ回路ＣＬの構成が図８に示されたクリップ回路ＣＬの構成と異なる。クリップ回路ＣＬは、電源端子ＰＴと列信号線１７０（接合部１２１）とを接続する経路を形成するように直列に配置された複数のトランジスタ６１０、６２０を含む。また、クリップ回路ＣＬは、複数のトランジスタ６１０、６２０の少なくとも１つのトランジスタのソース・ドレイン間を短絡するスイッチ６４０を含む。調整部６００は、スイッチ６４０を制御することによって、クリップ回路ＣＬの駆動力を調整する。

例えば、トランジスタ６１０の閾値は、トランジスタ６２０の閾値よりも低い。トランジスタ６１０のみを使用する場合は、スイッチ６４０をオン状態とすることでトランジスタ６２０を無効とする。一方、トランジスタ６２０を使用する場合はスイッチ６４０をオフ状態とする。これにより、トランジスタ６１０、６２０が直列に接続されるので、トータルの駆動力が低下する。

複数のトランジスタ６１０、６２０を設けることに代えて、調整部６００がトランジスタ６１０に与えるバイアス電位を調整することによって、クリップ回路ＣＬ（トランジスタ６１０）の駆動力を調整してもよい。この場合、調整部６００は、第１基板１０のプロセスばらつきに応じて予め設定された制御情報に基づいてトランジスタ６１０に与えるバイアス電位を発生しうる。

上記の実施形態に代表される光電変換装置１は、光学像または光強度分布を電気的な画像信号をとして検出する撮像装置として構成されうる。以下、撮像装置として構成される光電変換装置１の応用例として、該撮像装置が組み込まれたカメラやスマートフォン、汎用コンピュータなどの電子機器、自動車などの輸送機器について例示的に説明する。ここで、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータやタブレットのような携帯端末など）も含まれる。なお、撮像装置が組み込まれた機器は、複写機やスキャナ等の事務機器、放射線診断や内視鏡観察を行う医療機器、産業用ロボットなどの産業機器、電子顕微鏡等の分析機器であってもよい。

図１１は、撮像装置ＩＳＤとして構成される光電変換装置１を搭載した機器ＥＱＰの模式図である。機器ＥＱＰの一例は、カメラやスマートフォンなどの電子機器（情報機器）、自動車や船舶、飛行機などの輸送機器である。撮像装置ＩＳＤは、半導体基板（半導体チップ）を含む半導体デバイスＩＣの他に、半導体デバイスＩＣを収容するパッケージＰＫＧを含みうる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹの少なくともいずれかをさらに備え得る。光学系ＯＰＴは撮像装置ＩＳＤに光学像を形成するものであり、例えばレンズやシャッタ、ミラーである。制御装置ＣＴＲＬは撮像装置ＩＳＤの動作を制御するものであり、例えばＡＳＩＣなどの半導体デバイスである。処理装置ＰＲＣＳは撮像装置ＩＳＤから出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体デバイスである。表示装置ＤＳＰＬは撮像装置ＩＳＤで得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、撮像装置ＩＳＤで得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置ＭＣＨＮはモーターやエンジン等の可動部あるいは推進部を有する。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッタ動作のために光学系ＯＰＴの部品を駆動することができる。機器ＥＱＰでは、撮像装置ＩＳＤから出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、撮像装置ＩＳＤが組み込まれうる制御／信号処理回路などに含まれる記憶回路部や演算回路部とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを更に備えていてもよい。

上述したように、光電変換装置１は、シェーディング低減に有利である。したがって、光電変換装置１が組み込まれたカメラは、監視カメラや、自動車や鉄道車両などの輸送機器に搭載される車載カメラなどに好適である。ここでは、光電変換装置１が組み込まれたカメラを輸送機器に適用した例を説明する。輸送機器２１００は、例えば、図１２（ａ）、（ｂ）に示す車載カメラシステム２１０１を備えた自動車でありうる。図１２（ａ）は、輸送機器２１００の外観と主な内部構造を模式的に示している。輸送機器２１００は、光電変換装置２１０２、撮像システム用集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２１０３、警報装置２１１２、制御装置２１１３を備える。

光電変換装置２１０２には、上述の光電変換装置１が用いられる。警報装置２１１２は、撮像システム、車両センサ、制御ユニットなどから異常を示す信号を受けたときに、運転手へ向けて警告を行う。制御装置２１１３は、撮像システム、車両センサ、制御ユニットなどの動作を統括的に制御する。なお、輸送機器２１００が制御装置２１１３を備えていなくてもよい。この場合、撮像システム、車両センサ、制御ユニットが個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）。

図１２（ｂ）は、輸送機器２１００のシステム構成を示すブロック図である。輸送機器２１００は、第１の光電変換装置２１０２と第２の光電変換装置２１０２とを含む。つまり、本実施形態の車載カメラはステレオカメラである。光電変換装置２１０２には、光学部２１１４により被写体像が結像される。光電変換装置２１０２から出力された画素信号は、画像前処理部２１１５によって処理され、そして、撮像システム用集積回路２１０３に伝達される。画像前処理部２１１５は、Ｓ－Ｎ演算や、同期信号付加などの処理を行う。上述の信号処理部９０２は、画像前処理部２１１５および撮像システム用集積回路２１０３の少なくとも一部に相当する。

撮像システム用集積回路２１０３は、画像処理部２１０４、メモリ２１０５、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８、異常検出部２１０９、および、外部インターフェース（Ｉ／Ｆ）部２１１６を備える。画像処理部２１０４は、光電変換装置２１０２のそれぞれの画素から出力される信号を処理して画像信号を生成する。また、画像処理部２１０４は、画像信号の補正や異常画素の補完を行う。メモリ２１０５は、画像信号を一時的に保持する。また、メモリ２１０５は、既知の光電変換装置２１０２の異常画素の位置を記憶していてもよい。光学測距部２１０６は、画像信号を用いて被写体の合焦または測距を行う。視差演算部２１０７は、視差画像の被写体照合（ステレオマッチング）を行う。物体認知部２１０８は、画像信号を解析して、輸送機器、人物、標識、道路などの被写体の認知を行う。異常検出部２１０９は、光電変換装置２１０２の故障、あるいは、誤動作を検知する。異常検出部２１０９は、故障や誤動作を検知した場合には、制御装置２１１３へ異常を検知したことを示す信号を送る。外部Ｉ／Ｆ部２１１６は、撮像システム用集積回路２１０３の各部と、制御装置２１１３あるいは種々の制御ユニット等との間での情報の授受を仲介する。

輸送機器２１００は、車両情報取得部２１１０および運転支援部２１１１を含む。車両情報取得部２１１０は、速度・加速度センサ、角速度センサ、舵角センサ、測距レーダ、圧力センサなどの車両センサを含む。

運転支援部２１１１は、衝突判定部を含む。衝突判定部は、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８からの情報に基づいて、物体との衝突可能性があるか否かを判定する。光学測距部２１０６や視差演算部２１０７は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。

運転支援部２１１１が他の物体と衝突しないように輸送機器２１００を制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。

輸送機器２１００は、さらに、エアバッグ、アクセル、ブレーキ、ステアリング、トランスミッション、エンジン、モーター、車輪、プロペラ等の、移動あるいはその補助に用いられる駆動装置を具備する。また、輸送機器２１００は、それらの制御ユニットを含む。制御ユニットは、制御装置２１１３の制御信号に基づいて、対応する駆動装置を制御する。

本実施形態に用いられた撮像システムは、自動車や鉄道車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの機器にも適用することができる。加えて、輸送機器に限らず、高度道路交通システム（ＩＴＳ）など、広く物体認識を利用する機器に適用することができる。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１：光電変換装置、１０：第１基板、２０：第２基板、１１０：画素アレイ、１６０：接合部、１６１：接合部、ＣＣ：読出回路、ＣＬ：クリップ回路（制限回路）

Claims (21)

1. 互いに積層された第１基板および第２基板を有する光電変換装置であって、
   前記第１基板は、複数の画素を有する画素アレイを含み、
   前記第２基板は、前記画素アレイから信号線を介して信号を読み出す読出回路を含み、前記読出回路は、前記信号線を電位の振幅を制限する制限回路を含み、
   前記制限回路の駆動力を調整する調整部が前記第２基板に配されている、
   ことを特徴とする光電変換装置。
2. 前記第１基板は、前記画素アレイに配置され前記複数の画素の少なくとも１つの画素に対して前記第１基板において接続された第１接合部と、前記第１接合部に接続された電源パッドとを更に含み、
   前記第２基板は、前記第１接合部と接合された第２接合部を更に含み、
   前記電源パッドに印加された電源電位は、前記少なくとも１つの画素に供給されるとともに前記第１接合部および前記第２接合部を介して前記制限回路の電源端子に供給される、
   ことを特徴とする請求項１に記載の光電変換装置。
3. 前記第１基板は、前記画素アレイに配置され前記複数の画素の少なくとも１つの画素に対して前記第１基板において接続された第１接合部を更に含み、
   前記第２基板は、前記第１接合部と接合された第２接合部と、前記第２基板において前記第２接合部に接続された電源パッドとを更に含み、
   前記電源パッドに印加された電源電位は、前記制限回路の電源端子に供給されるとともに前記第１接合部および前記第２接合部を介して前記少なくとも１つの画素に供給される、
   ことを特徴とする請求項１に記載の光電変換装置。
4. 互いに積層された第１基板および第２基板を有する光電変換装置であって、
   前記第１基板は、複数の画素を有する画素アレイを含み、
   前記第２基板は、前記画素アレイから信号線を介して信号を読み出す読出回路を含み、前記読出回路は、前記信号線を電位の振幅を制限する制限回路を含み、
   前記制限回路の駆動力を調整する調整部が配され、
   前記複数の画素の少なくとも１つの画素および前記調整部に対して電源電位を供給する電源パッドと、前記電源パッドに供給される前記電源電位を前記少なくとも１つの画素に供給する第１配線と、前記電源パッドに供給される前記電源電位を前記調整部に供給する第２配線とが配され、
   前記第１配線と前記第２配線との接続部が前記第２基板に配される、
   ことを特徴とする光電変換装置。
5. 前記第１基板は、前記画素アレイに配置され前記複数の画素の少なくとも１つの画素に対して前記第１基板において接続された第１接合部と、前記第１接合部に接続された前記電源パッドとを更に含み、
   前記第２基板は、前記第１接合部と接合された第２接合部を更に含み、
   前記電源パッドに印加された電源電位は、前記少なくとも１つの画素に供給されるとともに前記第１接合部および前記第２接合部を介して前記制限回路の電源端子に供給される、
   ことを特徴とする請求項４に記載の光電変換装置。
6. 前記第１基板は、前記画素アレイに配置され前記複数の画素の少なくとも１つの画素に対して前記第１基板において接続された第１接合部を更に含み、
   前記第２基板は、前記第１接合部と接合された第２接合部と、前記第２基板において前記第２接合部に接続された前記電源パッドとを更に含み、
   前記電源パッドに印加された電源電位は、前記制限回路の電源端子に供給されるとともに前記第１接合部および前記第２接合部を介して前記少なくとも１つの画素に供給される、
   ことを特徴とする請求項４に記載の光電変換装置。
7. 前記第１基板は、前記第１接合部に接続された第３接合部を更に含み、
   前記第２基板は、前記第３接合部に接合された第４接合部を更に含み、
   前記電源パッドに印加された前記電源電位は、前記第１接合部および前記第２接合部および前記第３接合部および前記第４接合部を介して、前記少なくとも１つの画素に供給されるとともに前記制限回路の前記電源端子に供給される、
   ことを特徴とする請求項２、３、５、６のいずれか１項に記載の光電変換装置。
8. 前記調整部は、複数の駆動力から前記制限回路の駆動力を選択することを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
9. 互いに積層された第１基板および第２基板を有する光電変換装置であって、
   前記第１基板は、複数の画素を有する画素アレイと、前記画素アレイに配置され前記複数の画素の少なくとも１つの画素に対して前記第１基板において接続された第１接合部とを含み、
   前記第２基板は、前記画素アレイから信号線を介して信号を読み出す読出回路と、前記第１接合部と接合された第２接合部と、前記第２基板において前記第２接合部に接続された電源パッドとを含み、前記読出回路は、前記信号線の電位の振幅を制限する制限回路を含み、前記制限回路の電源端子は、前記第２基板において前記電源パッドに接続され、
   前記電源パッドに印加された電源電位は、前記制限回路の前記電源端子に供給されるとともに前記第１接合部および前記第２接合部を介して前記少なくとも１つの画素に供給される、
   ことを特徴とする光電変換装置。
10. 前記第１接合部が接続された前記少なくとも１つの画素と前記第２接合部が前記電源端子に接続された前記制限回路とは、同一の前記信号線に接続されている、
    ことを特徴とする請求項９に記載の光電変換装置。
11. 前記制限回路の駆動力を調整する調整部を更に備える、
    ことを特徴とする請求項９又は１０に記載の光電変換装置。
12. 前記電源パッドに供給される前記電源電位を前記少なくとも１つの画素に供給する第１配線と、前記電源パッドに供給される前記電源電位を前記調整部に供給する第２配線とが配され、
    前記第１配線と前記第２配線との接続部が前記第２基板に配される、
    ことを特徴とする請求項１１に記載の光電変換装置。
13. 前記調整部は、前記第２基板に配置されている、
    ことを特徴とする請求項４乃至６、１１、１２のいずれか１項に記載の光電変換装置。
14. 前記調整部は、前記第２基板において前記制限回路と接続されている、
    ことを特徴とする請求項１乃至３、１３のいずれか１項に記載の光電変換装置。
15. 前記調整部に対して、前記第２基板に配置された電源パッドを通して電源電位が供給される、
    ことを特徴とする請求項１に記載の光電変換装置。
16. 前記制限回路は、前記制限回路の電源端子と前記信号線とを接続する経路を形成するように配置されたトランジスタを含み、
    前記調整部は、前記トランジスタのゲートに与える電位を調整するように構成される、
    ことを特徴とする請求項１乃至７、１１乃至１５のいずれか１項に記載の光電変換装置。
17. 前記制限回路は、前記制限回路の電源端子と前記信号線とを接続する経路を形成するように並列に配置された複数のトランジスタと、前記複数のトランジスタのうちクリップ動作のために使用されるトランジスタを選択する選択回路とを有し、
    前記調整部は、制御情報に基づいて前記選択回路を制御することによって、前記制限回路の駆動力を調整する、
    ことを特徴とする請求項１乃至７、１１乃至１５のいずれか１項に記載の光電変換装置。
18. 前記制限回路は、前記制限回路の電源端子と前記信号線とを接続する経路を形成するように直列に配置された複数のトランジスタと、前記複数のトランジスタの少なくとも１つのトランジスタのソース・ドレイン間を短絡するスイッチとを含み、
    前記調整部は、前記スイッチを制御することによって、前記制限回路の駆動力を調整する、
    ことを特徴とする請求項１乃至７、１１乃至１５のいずれか１項に記載の光電変換装置。
19. 前記読出回路は、前記信号線から信号が供給される第１入力端子および参照電位が供給される第２入力端子を有する差動増幅器を含む、
    ことを特徴とする請求項１乃至１８のいずれか１項に記載の光電変換装置。
20. 前記読出回路は、前記信号線と接地電位とを接続する経路に配置された電流源と、前記信号線と前記第１入力端子とを接続する経路に配置された第１キャパシタと、前記参照電位の供給源と前記第２入力端子とを接続する経路に配置された第２キャパシタと、前記第２入力端子と接地電位とを接続する経路に配置された第３キャパシタと、を含む、
    ことを特徴とする請求項１９に記載の光電変換装置。
21. 請求項１乃至２０のいずれか１項に記載の光電変換装置と、
    前記光電変換装置に接続された装置と、
    を備えることを特徴とする機器。

Images