JP7379563B2 - 光電変換装置及び撮像システム - Google Patents

光電変換装置及び撮像システム Download PDF

Info

Publication number
JP7379563B2
JP7379563B2 JP2022036301A JP2022036301A JP7379563B2 JP 7379563 B2 JP7379563 B2 JP 7379563B2 JP 2022036301 A JP2022036301 A JP 2022036301A JP 2022036301 A JP2022036301 A JP 2022036301A JP 7379563 B2 JP7379563 B2 JP 7379563B2
Authority
JP
Japan
Prior art keywords
power supply
supply voltage
photoelectric conversion
chip
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022036301A
Other languages
English (en)
Other versions
JP2022079487A (ja
Inventor
享裕 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2022036301A priority Critical patent/JP7379563B2/ja
Publication of JP2022079487A publication Critical patent/JP2022079487A/ja
Application granted granted Critical
Publication of JP7379563B2 publication Critical patent/JP7379563B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Nonlinear Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Description

本発明は、光電変換装置及び撮像システムに関する。
フォトダイオードに到来する光子の数をデジタル的に計数し、その計数値を光電変換されたデジタル信号として画素から出力する光電変換装置が知られている。ノイズや信号演算処理の点で、画素信号をデジタル化する利点は大きく、特許文献１には、光電変換されたデジタル信号を出力する画素を複数配列した撮像装置が記載されている。
米国特許出願公開第２０１５／０１１５１３１号明細書
特許文献１に開示されているように、フォトダイオード部と回路部の基板を分け、積層構造にすることにより、光電変換装置の高集積化や高速化が可能である。ところで、特許文献１記載の光電変換装置は、アバランシェ降伏を利用するため、フォトダイオード部には高電圧電源が用いられる。一方、回路部は、高集積化及び高速化のため、低電圧電源を用いることが好ましい。しかし、特許文献１には、複数の電源電圧を用いる場合の素子構成については、検討がされていない。
そこで、本発明の目的は、デジタル信号を出力する光電変換部を備え、かつ、複数の電源電圧を用いる光電変換装置において、好適な構成を提供することにある。
本発明に係る光電変換装置は、第１基板に配されたアバランシェ増幅型のダイオードと、第１配線層と、を有する第１チップと、第２基板に配され、前記ダイオードから出力された信号を処理する信号処理回路と、第２配線層と、を有する第２チップと、を有し、前記第１チップと前記第２チップとが積層された光電変換装置であって、前記第１配線層と前記第２配線層とは前記第１基板と前記第２基板との間に配され、前記ダイオードには、第１電源電圧と第２電源電圧が供給され、前記信号処理回路には、第３電源電圧と第４電源電圧が供給され、前記第１電源電圧と前記第２電源電圧の差は、前記第３電源電圧と前記第４電源電圧の差よりも大きく、前記光電変換装置の外部から前記第２電源電圧を供給するための第１端子と、前記光電変換装置の外部から前記第４電源電圧を供給するための第２端子と、の双方が前記第１チップに設けられていることを特徴とする。
本発明によれば、デジタル信号を出力する光電変換部を備え、かつ、複数の電源電圧を用いる光電変換装置において、好適な構成を提供することができる。
第１実施形態に係る光電変換装置の構成図である。 第１実施形態に係る光電変換装置の等価回路図である。 第１実施形態に係る光電変換装置の等価回路図である。 第１実施形態に係る光電変換装置の断面図である。 第２実施形態に係る光電変換装置の構成図である。 第２実施形態に係る光電変換装置の構成図である。 第２実施形態に係る光電変換装置の構成図である。 第２実施形態に係る光電変換装置の等価回路図である。 第２実施形態に係る光電変換装置の断面図である。 第３実施形態に係る光電変換装置の構成図である。 第３実施形態に係る光電変換装置の断面図である 第４実施形態に係る光電変換装置の構成図である。 第４実施形態に係る光電変換装置の断面図である 第５実施形態に係る撮像システムの構成図である。 第６実施形態に係る移動体の構成図である。
（第１実施形態）
本実施形態に係る光電変換装置は、図１に示すように、第１半導体基板１上に形成され、センサ部１０、回路部２０、第１端子３０、第２端子３１を備える。
第１端子３０は、センサ部１０に配されたフォトダイオードに供給される高電圧電源（電圧ＶＤＤ１）の端子であり、配線３２を介して、センサ部１０と接続されている。
第２端子３１は、センサ部１０に配された画素回路および回路部２０に供給される低電圧電源（電圧ＶＤＤ２）の端子であり、配線３３を介して、センサ部１０と回路部２０に接続されている。
センサ部１０は、複数の単位画素１１を備える。単位画素１１は、光の入射に応じて信号を出力する。複数の単位画素１１は、センサ部１０に行列状に配置される。図１では、センサ部１０が、Ｐ００からＰ５５で示される６行６列の単位画素１１を配列した場合を示している。
回路部２０は、単位画素１１を駆動する垂直選択回路２１、単位画素１１から出力された信号を処理する信号処理回路２２、信号処理回路２２から信号を読み出すための水平選択回路２３、各回路の動作を制御する制御回路２４を備える。図１では、垂直選択回路２１からの信号を与える信号線をＰＶＳＥＬで示し、各単位画素１１からの信号を出力する出力信号線をＰＯＵＴで示し、水平選択回路２３からの信号を与える信号線をＰＨＳＥＬで示している。また、信号処理回路２２からの信号出力線をＳＯＵＴで示している。
複数の単位画素１１の成す各列のそれぞれに対応して、複数の信号処理回路２２のそれぞれが設けられる。信号処理回路２２は、単位画素１１から出力された信号を保持する機能を持つ。１つの列の単位画素１１に、複数の出力信号線（図１ではｎ本の出力信号線）が接続される。従って、各列に対応する信号処理回路２２は、１つの単位画素から出力される複数の信号を保持し得る。
（単位画素１１の構成）
単位画素１１の具体的な構成例を、図２を用いて説明する。
図２は、単位画素１１の構成例を示した等価回路図である。図２において単位画素１１は、アバランシェ増幅型のダイオード１２、ＰＭＯＳトランジスタ１３ａ～１３ｃ、ＮＭＯＳトランジスタ１４ａ～１４ｄ、カウンタ回路１５を含む。
ダイオード１２には、ブレイクダウン電圧以上の大きさの逆バイアスが印加されており、ガイガーモードで動作するように設定されている。具体的には、ダイオード１２のアノード側に電源線２０２０から電圧ＶＢＩＡＳ（第１電源電圧）、カソード側に電源線２０００から電圧ＶＤＤ１（第２電源電圧）が印加され、この電圧ＶＢＩＡＳと電圧ＶＤＤ１の電圧差がブレイクダウン電圧以上となっている。例えば、第１電源電圧は、第２電源電圧よりも高い電圧であり、第１電源電圧は－２０Ｖ、第２電源電圧は３．３Ｖである。
ＰＭＯＳトランジスタ１３ａはクエンチ素子であり、電圧ＶＱＮＣにより所定のクエンチング抵抗を形成している。ダイオード１２へ光子が入射すると、アバランシェ現象により複数の電子（及び正孔）が発生する。アバランシェ現象により発生した電流がクエンチ素子１３ａを流れることで電圧降下が起こり、ダイオード１２の動作領域は、ガイガーモードから外れる。これによりダイオード１２のアバランシェ現象が停止し、クエンチ素子１３ａによる電圧降下が元に戻ることで、ダイオード１２の動作領域は、再びガイガーモードとなる。
ＰＭＯＳトランジスタ１３ｂとＮＭＯＳトランジスタ１４ａは、インバータ回路１６を形成し、ダイオード１２のカソードの電位の変化を反転増幅する。インバータ回路１６により、単位画素１１は、光子入射の有無をパルス信号に整形することができるため、インバータ回路を、「パルス整形回路」ともいう。
ＰＭＯＳトランジスタ１３ｃとＮＭＯＳトランジスタ１４ｂは、インバータ回路１７を形成し、インバータ回路１６の出力の反転信号をカウンタ回路１５に出力する。
カウンタ回路１５は、インバータ回路１７から出力されたパルス数をカウントし、累算したカウント結果をＮＭＯＳトランジスタ１４ｃと１４ｄのスイッチを介して、出力信号線ＰＯＵＴに出力する。
ＮＭＯＳトランジスタ１４ｃと１４ｄのＯＮ／ＯＦＦ制御は信号線ＰＶＳＥＬにて行われる。図２では、一例として２ビットカウンタを備えた場合を示している。
ＰＭＯＳトランジスタ１３ａのソース、ＰＭＯＳトランジスタ１３ｂの基板とソースは、電源線２０００に接続され、電圧ＶＤＤ１が供給される。また、カウンタ回路１５は電源線２０１０に接続され、電圧ＶＤＤ２が供給される。
ここで、クエンチ素子１３ａに印加される電圧ＶＤＤ１（第２電源電圧）は、前述したダイオード１２のガイガーモード動作の観点から、高電圧が必要となる。例えば、上記のとおり、電源線２０２０に供給される電圧ＶＢＩＡＳ（第１電源電圧）を－２０Ｖとした場合、電圧ＶＤＤ１（第２電源電圧）は３．３Ｖとする必要がある。また、インバータ回路１６に供給される電圧も、クエンチ素子１３ａからのアナログ信号の振幅に合わせる必要がある。クエンチ素子のＰＭＯＳトランジスタ１３ａは、電圧ＶＱＮＣよりＯＮ状態にある。そのため、光子の入射がない場合、ダイオード１２のカソード端子の電位はＶＤＤ１となる。光子の入射によるダイオード１２のアバランシェ現象により、ＰＭＯＳトランジスタ１３ａには大電流が流れる。このとき、ダイオード１２のカソード端子の電位は、電圧降下が起こるが、その振幅はダイオード１２やＰＭＯＳトランジスタ１３ａの特性に依存し、バラつきも大きい。そのため、インバータ回路１６により、光子入射の有無を確実にパルス信号に整形するためには、インバータ回路１６に供給される電圧を高電圧にする必要がある。本実施形態では、インバータ回路１６に供給される電圧は、電源線２０００から供給されるように構成され、インバータ回路１６には、電圧ＶＤＤ１が印加されている。例えば、電圧ＶＤＤ１は３．３Ｖであり、電源線２０３０の電圧ＶＳＳは０Ｖである。
他方、カウンタ回路１５を構成するトランジスタは、回路を構成する素子数や動作速度を考慮すると、クエンチ素子１３ａやインバータ回路１６を構成するトランジスタよりも微細化されたトランジスタ、すなわち、低電圧で駆動するトランジスタが用いられる。具体的には、カウンタ回路１５には、電源線２０３０から電圧ＶＳＳ（第３電源電圧）が供給され、かつ、電源線２０１０から電圧ＶＤＤ２（第４電源電圧）が供給されている。このため、カウンタ回路１５におけるパルス信号の振幅は、第３電源電圧と第４電源電圧の差となる。例えば、電圧ＶＳＳが０Ｖ、電圧ＶＤＤ２が１．８Ｖの場合、パルス信号の振幅は１．８Ｖである。
このように、本実施形態においては、第１電源電圧と第２電源電圧の差は、第３電源電圧と第４電源電圧の差よりも大きくなっている。また、第４電源電圧は第２電源電圧よりも低い電圧となっている。
ところで、インバータ回路１６には、電源線２０３０から電圧ＶＳＳ（第５電源電圧）が供給され、かつ、電源線２０００から電圧ＶＤＤ１（第６電源電圧）が供給されている。このため、インバータ回路１６から出力されるパルス信号の振幅は、第５電源電圧と第６電源電圧の差となる。例えば、電圧ＶＳＳが０Ｖ、電圧ＶＤＤ１が３．３Ｖの場合、インバータ回路１６から出力されるパルス信号の振幅は３．３Ｖである。
カウンタ回路１５におけるパルス信号の振幅（例：１．８Ｖ）と、インバータ回路１６から出力されるパルス信号の振幅（例：３．３Ｖ）が異なる値となっている。微細化及び高速化のため、低電圧で動作するトランジスタでカウンタ回路を構成する場合、耐圧や信頼性の観点からは、これらのパルス信号の振幅をできるだけ合わせる方が好ましい。そこで、本実施形態では、インバータ回路１７を設けることにより、インバータ回路１６から出力された第１振幅を有するパルス信号を、第１振幅よりも小さい第２振幅を有するパルス信号に変換している。このような機能を奏するため、インバータ回路１７は「パルス変換回路」ともいう。
例えば、インバータ回路１７に供給されている電源線２０３０の電圧ＶＳＳ（第７電源電圧）を０Ｖ、電源線２０１０の電圧ＶＤＤ２（第８電源電圧）を１．８Ｖとする。この場合、インバータ回路１７の入力前後で、パルス信号の振幅は、３．３Ｖから１．８Ｖに変換する。上記のとおり、カウンタ回路におけるパルス信号の振幅は、例えば１．８Ｖであるため、インバータ回路１７を設けることにより、カウンタ回路１５に入力されるパルス信号の振幅が適切な値に設定されることになる。
（パルス整形回路の変形例）
図３は、上記で説明したパルス整形回路（インバータ回路１６）と、パルス変換回路（インバータ回路１７）の別の構成例を示したものである。
図３に示すパルス整形回路１６は、ＰＭＯＳトランジスタ１３ｄ～１３ｆとＮＭＯＳトランジスタ１４ｆ～１４ｇから成る。ＰＭＯＳトランジスタ１３ｅ及びＮＭＯＳトランジスタ１４ｆは、インバータを構成している。ＰＭＯＳトランジスタ１３ｄのドレインとＰＭＯＳトランジスタ１３ｆのソースとが、ＰＭＯＳトランジスタ１３ｅのソースに接続されている。更に、ＰＭＯＳトランジスタ１３ｄのソースは電源線２０００に、ＰＭＯＳトランジスタ１３ｆのドレインは電源線２０３０に、それぞれ接続されている。ＰＭＯＳトランジスタ１３ｄと１３ｆは、それぞれのゲート電位によってそれらのドレインを介しＰＭＯＳトランジスタ１３ｅのソース電位を制御する。同様に、ＮＭＯＳトランジスタ１４ｅのドレインとＮＭＯＳトランジスタ１４ｇのソースとが、ＮＭＯＳトランジスタ１４ｆのソースに接続されている。更に、ＮＭＯＳトランジスタ１４ｅのソースは電源線２０３０に、ＮＭＯＳトランジスタ１４ｇのドレインは電源線２０００に、それぞれ接続されている。ＮＭＯＳトランジスタ１４ｅと１４ｇは、それぞれのゲート電位によってそれらのドレインを介しＮＭＯＳトランジスタ１４ｆのソース電位を制御する。したがって、パルス整形回路１６は、入力電位の変化に対して出力状態がヒステリシスを持って変化するシュミット・トリガ回路を構成している。
パルス変換回路１７は、ＰＭＯＳトランジスタ１３ｇとＮＭＯＳトランジスタ１４ｈから成るインバータ回路であり、出力パルスのハイレベルを電圧ＶＤＤ１から電圧ＶＤＤ２に変換している。
図３に示すように、パルス整形回路１６をシュミット・トリガ回路とすることで、ダイオード１２の出力信号をパルス化する際の閾値を調整しやすいという利点がある。
（断面図）
図４は、本実施形態に係る光電変換装置の断面図である。
第１チップ１０１は第１基板１０４を有しており、第１基板１０４は、例えばシリコン基板である。第１基板１０４において、配線層が形成される面を主面１０５とし、その反対の面を裏面１０６とする。第１チップ１０１の第１基板１０４の主面１０５側の上部には、第１配線層１２１と第２配線層１２２とを含む多層配線構造１０７を有する。ここで、第１配線層１２１の配線と第２配線層１２２の配線との接続や、ゲート電極と第１配線層の配線との接続などは、例えばタングステンからなるプラグによって接続されている。
第１基板１０４には、例えばＰ型のウエル１１０が設けられており、素子分離領域１１３によって、活性領域と非活性領域（フィールド領域）が区分されている。
ウエル１１０の中には、ダイオード１２を構成するＮ型領域１１１とＰ型領域１１２が設けられている。ダイオード１２に光が入射すると、アバランシェ現象により生じた複数の電子が、Ｎ型領域１１１を介して読み出される。
ウエル１１０の中には、ゲート１１６ａ、ソース・ドレイン領域１１５ａ、Ｎ型ウエル領域１１４ａを有するＰＭＯＳトランジスタ（第１ＰＭＯＳトランジスタ）が設けられている。第１ＰＭＯＳトランジスタは、電圧ＶＤＤ１を用いるトランジスタである。例えば、第１ＰＭＯＳトランジスタは、ＰＭＯＳトランジスタ１３ａ、１３ｂである。
また、ウエル１１０の中には、ゲート１１６ｂ、ソース・ドレイン領域１１５ｂ、Ｎ型ウエル領域１１４ｂを有するＰＭＯＳトランジスタ（第２ＰＭＯＳトランジスタ）が設けられている。第２ＰＭＯＳトランジスタは、電圧ＶＤＤ２を用いるトランジスタである。例えば、第２ＰＭＯＳトランジスタは、ＰＭＯＳトランジスタ１３ｃである。
第１基板１０４には、ウエル１１０の中にＰ型のウエル領域１１８が設けられる。ウエル領域１１８には、ゲート１１６ｃ、ソース・ドレイン領域１１５ｃ、Ｎ型ウエル領域１１４ｃを有するＰＭＯＳトランジスタ（第３ＰＭＯＳトランジスタ）が設けられる。すなわち、第３ＰＭＯＳトランジスタは、第１および第２のＰＭＯＳトランジスタとは異なるウエルの中に形成されるトランジスタである。第３ＰＭＯＳトランジスタは、電圧ＶＤＤ２を用いるトランジスタである。例えば、第３ＰＭＯＳトランジスタは、カウンタ回路１５を構成するＰＭＯＳトランジスタである。
第１ＰＭＯＳトランジスタのソース・ドレイン領域１１５ａには、各配線層の配線を介して、電圧ＶＤＤ１を供給する第１配線３２が電気的に接続されている。また、第１配線３２には、第１端子（第１ＰＡＤ）３０が電気的に接続されており、第１端子３０を介して、チップの外部から電圧ＶＤＤ１が供給される。
また、第２ＰＭＯＳトランジスタのソース・ドレイン領域１１５ｂ及び第３ＰＭＯＳトランジスタのソース・ドレイン領域１１５ｃには、各配線層の配線を介して、電圧ＶＤＤ２を供給する第２配線３３が電気的に接続されている。第２配線３３には、第２端子（第２ＰＡＤ）３１が電気的に接続されており、第２端子３１を介して、チップの外部から電圧ＶＤＤ２が供給される。
多層配線構造１０７の上には、カラーフィルタ層１３０が設けられ、カラーフィルタ層１３０の上には、マイクロレンズ１３１が設けられている。
なお、図４に示した各部材は模式的なものであり、ダイオード１２を構成するＮ型領域１１１とＰ型領域１１２は、より広い面積となるように構成してもよい。また、本実施形態では、各ダイオードに対して、インバータ回路１６、１７が対応して設けられている。このため、図４に示すように、マイクロレンズ１３１はダイオード１２に対応して設けられており、また、マイクロレンズ１３１はインバータ回路１６、１７を構成するトランジスタとも対応して設けられる。この場合、平面視において、マイクロレンズ１３１は、インバータ回路１６、１７を構成するトランジスタと重複するように設けられることとなる。
（変形例）
上記では、第３電源電圧と第４電源電圧の差の値を、第７電源電圧と第８電源電圧の差の値と等しくした例を説明した。すなわち、カウンタ回路１５のパルス信号の振幅とインバータ回路１７からの出力のパルス信号の振幅を等しくした。しかし、本発明の技術課題は、インバータ回路１６から出力されるパルス信号の振幅と、カウンタ回路１５のパルス信号の振幅とが異なることに着目し、この差異を緩和することにあるため、この条件は、必須の条件ではない。すなわち、（第５電源電圧と第６電源電圧の差）＞（第７電源電圧と第８電源電圧の差）≧（第３電源電圧と第４電源電圧の差）という条件を満たす限りにおいて、各電源電圧の値は適宜設定することが可能である。すなわち、第５から第８電源電圧に関しては、第７電源電圧と第８電源電圧の差を、第３電源電圧と第４電源電圧の差以上としてもよい。
また、別の観点からは、インバータ回路１７によって、インバータ回路１６から出力されるパルス信号の振幅の値を小さくすれば、本発明の技術課題を解決することができるともいえる。この場合、（第５電源電圧と第６電源電圧の差）＞（第７電源電圧と第８電源電圧の差）という条件を満たす限りにおいて、各電源電圧の値は適宜設定することが可能である。
さらに、第１電源電圧から第８電源電圧まで異なる値を有する電圧とすることも可能である。ただし、本実施形態の構成のように、第２電源電圧と第６電源電圧を同じ値とすれば、電源線を共通化することができ、デバイス構造の単純化を図ることができる。同様に、第３電源電圧と、第５電源電圧と、第７電源電圧とを同じ値として、電源線を共通化することも可能である。同様に、第４電源電圧と第８電源電圧を同じ値として、電源線を共通化することも可能である。
（第２実施形態）
本実施形態は、第１チップと第２チップとが積層されている点で、第１実施形態とは異なる形態である。
図５は、本実施形態に係る光電変換装置の概略構成図である。第１チップ１０１にはセンサ部１０が設けられており、第２チップ２０１には回路部２０が設けられている。第１チップ１０１と第２チップ２０１は積層されている。第１端子３０からは、第１配線３２を介して、センサ部１０に電圧ＶＤＤ１が供給される。また、第２端子３１からは、第２配線３３を介して、センサ部１０に電圧ＶＤＤ２が供給される。また、第１チップ１０１の第１接続部３４と第２チップ２０１の第２接続部３５は、電気的に接続されており、電圧ＶＤＤ２は、第２配線３３、第１接続部３４、第２接続部３５を介して、回路部２０にも供給されるように構成されている。
図６は、第１チップ１０１に設けられているセンサ部１０の概略構成図である。複数の単位画素１１が行列状に配置されており、電圧ＶＤＤ１が各単位画素１１に供給される。図６では、センサ部１０が、Ｐ００からＰ５５で示される６行６列の単位画素１１を配列した場合を示しており、Ｐ００からＰ５５は少なくともダイオード１２を有している。
図７は、第２チップ２０１に設けられている回路部２０の概略構成図である。複数の単位画素１１が行列状に配置されており、電圧ＶＤＤ２が各単位画素１１に供給される。図７では、センサ部１０が、Ｃ００からＣ５５で示される６行６列の単位画素１１を配列した場合を示しており、Ｃ００からＣ５５は、少なくともダイオード１２から出力された信号を処理する回路を有している。
図８は、単位画素１１の構成例を示した等価回路図である。第１実施形態で説明した図２と異なるのは、インバータ回路１６、１７が第１チップ１０１に設けられており、カウンタ回路１５が第２チップ２０１に設けられている点である。ここで、カウンタ回路１５を構成する複数のトランジスタは、微細化を図るために、ゲート酸化膜が薄くなっている。他方、インバータ回路１７はパルス変換部として機能するために、電圧ＶＤＤ１と電圧ＶＤＤ２が供給されている。インバータ回路１７に入力されるパルスのハイレベルが電圧ＶＤＤ１であることを考慮すると、インバータ回路１７を構成するトランジスタは、耐圧を確保するために、ある程度厚いゲート酸化膜を有することになる。このため、仮にインバータ回路１７を第２チップ２０１に設けると、第２チップ２０１には、ゲート酸化膜の厚さが異なるトランジスタが混在することになる。この結果、第２チップ２０１を製造する際のプロセスが複雑化することになる。そこで、本実施形態では、パルス変換部となるインバータ回路１７を、第２チップ２０１ではなく、第１チップ１０１に設けている。
図９は、本実施形態に係る光電変換装置の断面図である。マイクロレンズ１３１は第１基板１０４の主面１０５側ではなく、裏面１０６側に設けられている点が、図４に示した第１の実施形態とは異なる。また、接合面１００を介して、第１チップ１０１と第２チップ２０１が接合されている。
第２チップ２０１は、第２基板２０４を有し、第２基板２０４は、主面２０５と裏面２０６を有する。素子分離領域２１３により、活性領域と非活性領域が区分されている。第２基板２０４にはウエル２２０が形成され、ゲート２１６、ソース・ドレイン領域２１５、ウエル領域２１４（２１７）を有する複数のトランジスタが形成されている。図９において、例えば、Ｎ型のウエル領域２１４を有するのはＰＭＯＳトランジスタであり、Ｐ型のウエル領域２１７を有するのはＮＭＯＳトランジスタである。このように、第２基板２０４には、複数のＮＭＯＳトランジスタとＰＭＯＳトランジスタが適宜配置されている。
多層配線構造１０７の最上層である第２配線層１２２の配線と、多層配線構造２０７の最上層である第２配線層２２２の配線は、接合面１００で接触することにより、電気的な接続を確保している。
第１端子３０は、第１チップのセンサ部１０に配されたフォトダイオードに供給される電圧ＶＤＤ１を供給するための端子であり、配線３２を介して、センサ部１０と接続されている。また、第２端子３１は、第１チップのセンサ部１０と第２チップの回路部２０の両方に供給される電圧ＶＤＤ２を供給するための端子である。
本実施形態では、両方のチップに電圧ＶＤＤ２を供給するために、配線３３が、第１チップと第２チップの接合面１００を通過するように構成されている。また、配線３３は第１接続部３４と第２接続部３５を有し、第１接続部３４と第２接続部３５は接合面１００において接触している。第１端子３０と第２端子３１の端子を片方のチップである第１チップ１０１のみに設けることにより、端子用の開口（パッド開口）を形成する工程数を少なくすることができる。また、第１端子３０と第２端子３１を同一の配線層に設けることにより、端子用の開口を形成するプロセスを簡便化することができる。
（第３実施形態）
本実施形態は、第１チップと第２チップが積層されている点では、第２実施形態と共通する。しかし、電源回路部が設けられ、外部と接続する端子が１つとなっている点において、第２実施形態とは異なる。
図１０は、本実施形態の光電変換装置に係る概略構成図である。第１チップ１０１にはセンサ部１０が設けられており、第２チップ２０１には回路部２０が設けられている。第１チップ１０１には、更に電源回路部１９が設けられており、第３端子（第３ＰＡＤ）３６を介して外部から供給される電圧から、電源回路部１９は、電圧ＶＤＤ１と電圧ＶＤＤ２を生成する。電源回路部１９で生成された電圧ＶＤＤ１は、第１配線３２を介して、センサ部１０に供給される。また、電源回路部１９で生成された電圧ＶＤＤ２は、第２配線３３を介してセンサ部１０に供給される。第１チップ１０１の第１接続部３４と第２チップ２０１の第２接続部３５は、電気的に接続されており、電圧ＶＤＤ２は、第１接続部３４と第２接続部３５を介して回路部２０にも供給される。
図１１は、本実施形態に係る光電変換装置の断面図である。電源回路部１９が生成する電圧ＶＤＤ２は、両方のチップに電圧ＶＤＤ２を供給するために、配線３３が第１チップと第２チップの接合面１００を通過するように構成されている。また、配線３３は第１接続部３４と第２接続部３５を有し、第１接続部３４と第２接続部３５は接合面１００において接触している。電源回路部１９を設けることにより、端子を少なくすることができるため、端子用の開口（パッド開口）を形成する工程数を少なくすることができる。
（第４実施形態）
本実施形態は、第１チップと第２チップが積層されている点では、第２および第３実施形態と共通する。しかし、２つの端子が設けられている点で第３実施形態と異なり、２つの端子が第１チップではなく、第２チップに設けられている点で第２実施形態と異なる。
図１２は、本実施形態の光電変換装置に係る概略構成図である。第１チップ１０１にはセンサ部１０が設けられており、第２チップ２０１には回路部２０が設けられている。第４端子（第４ＰＡＤ）３７は、電圧ＶＤＤ１の端子であり、配線３２、第３接続部３９、第４接続部４０を介して、センサ部１０と接続されている。また、第５端子（第５ＰＡＤ）３８は、電圧ＶＤＤ２の端子であり、配線３３を介して、回路部２０に電圧ＶＤＤ２を供給している。また、配線３３、第５接続部４１、第６接続部４２を介して、センサ部１０に電圧ＶＤＤ２を供給している。
図１３は、本実施形態に係る光電変換装置の断面図である。第４端子３７と第５端子３８は、両方とも第２チップ２０１に設けられ、また、同一の配線層に設けられている。本実施形態では、両方のチップに電圧ＶＤＤ２を供給するために、電圧ＶＤＤ２を供給する配線３３が、第１チップと第２チップに設けられ、かつ、第１チップと第２チップの接合面１００を通過するように構成されている。配線３３は、第５接続部４１と第６接続部４２を有しており、第５接続部４１と第６接続部４２は接合面１００において接触している。また、本実施形態では、両方のチップに電圧ＶＤＤ１を供給するための配線３２が設けられているため、配線３２は接合面１００を通過するように構成されている。配線３２は、第３接続部３９と第４接続部４０を有しており、第３接続部３９と第４接続部４０は、接合面１００において接触している。
第４端子３７と第５端子３８の両方を片方のチップである第２チップのみに設けることにより、端子用の開口（パッド開口）を形成する工程数を少なくすることができる。また、第４端子３７と第５端子３８を同一の配線層に設けることにより、端子用の開口を形成するプロセスを簡便化することができる。
本実施形態では、電圧ＶＤＤ１（第２電源電圧）を供給する配線、および、電圧ＶＤＤ２（第４電源電圧）を供給する配線の両方が、第１チップと前記第２チップの接合面を通過するように配されている。しかし、本発明においては、実施形態２および３に例示されるように、第２電源電圧を供給する配線および第４電源電圧を供給する配線の少なくとも一方が、接合面を通過するように配されていればよい。
（第５実施形態）
本発明の第５実施形態による撮像システムについて、図１４を用いて説明する。図１４は、本実施形態による撮像システムの概略構成を示すブロック図である。
上記第１乃至第４実施形態で述べた光電変換装置は、種々の撮像システムに適用可能である。適用可能な撮像システムとしては、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星、医療用カメラなどの各種の機器が挙げられる。また、レンズなどの光学系と光電変換装置とを備えるカメラモジュールも、撮像システムに含まれる。図１４にはこれらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
撮像システム５００は、光電変換装置１０００、撮像光学系５０２、ＣＰＵ５１０、レンズ制御部５１２、撮像装置制御部５１４、画像処理部５１６、絞りシャッタ制御部５１８、表示部５２０、操作スイッチ５２２、記録媒体５２４を備える。
撮像光学系５０２は、被写体の光学像を形成するための光学系であり、レンズ群、絞り５０４等を含む。絞り５０４は、その開口径を調節することで撮影時の光量調節を行なう機能を備えるほか、静止画撮影時には露光秒時調節用シャッタとしての機能も備える。レンズ群及び絞り５０４は、光軸方向に沿って進退可能に保持されており、これらの連動した動作によって変倍機能（ズーム機能）や焦点調節機能を実現する。撮像光学系５０２は、撮像システムに一体化されていてもよいし、撮像システムへの装着が可能な撮像レンズでもよい。
撮像光学系５０２の像空間には、その撮像面が位置するように光電変換装置１０００が配置されている。光電変換装置１０００は、第１乃至第４実施形態で説明した光電変換装置である。光電変換装置１０００は、撮像光学系５０２により結像された被写体像を光電変換し、画像信号や焦点検出信号として出力する。
レンズ制御部５１２は、撮像光学系５０２のレンズ群の進退駆動を制御して変倍操作や焦点調節を行うためのものであり、その機能を実現するように構成された回路や処理装置により構成されている。絞りシャッタ制御部５１８は、絞り５０４の開口径を変化して（絞り値を可変として）撮影光量を調節するためのものであり、その機能を実現するように構成された回路や処理装置により構成される。
ＣＰＵ５１０は、カメラ本体の種々の制御を司るカメラ内の制御装置であり、演算部、ＲＯＭ、ＲＡＭ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、通信インターフェイス回路等を含む。ＣＰＵ５１０は、ＲＯＭ等に記憶されたコンピュータプログラムに従ってカメラ内の各部の動作を制御し、撮像光学系５０２の焦点状態の検出（焦点検出）を含むＡＦ、撮像、画像処理、記録等の一連の撮影動作を実行する。ＣＰＵ５１０は、信号処理部でもある。
撮像装置制御部５１４は、光電変換装置１０００の動作を制御するとともに、光電変換装置１０００から出力された信号をＡ／Ｄ変換してＣＰＵ５１０に送信するためのものであり、それら機能を実現するように構成された回路や制御装置により構成される。Ａ／Ｄ変換機能は、光電変換装置１０００が備えていてもかまわない。画像処理部５１６は、Ａ／Ｄ変換された信号に対してγ変換やカラー補間等の画像処理を行って画像信号を生成するためのものであり、その機能を実現するように構成された回路や制御装置により構成される。表示部５２０は、カメラの撮影モードに関する情報、撮影前のプレビュー画像、撮影後の確認用画像、焦点検出時の合焦状態等を表示する。操作スイッチ５２２は、電源スイッチ、レリーズ（撮影トリガ）スイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等で構成される。記録媒体５２４は、撮影済み画像等を記録するためのものであり、撮像システムに内蔵されたものでもよいし、メモリカード等の着脱可能なものでもよい。
このようにして、第１乃至第４実施形態による光電変換装置１０００を適用した撮像システム５００を構成することにより、高性能の撮像システムを実現することができる。
（第６実施形態）
本発明の第６実施形態による撮像システム及び移動体について、図１５（Ａ）及び図１５（Ｂ）を用いて説明する。図１５（Ａ）及び図１５（Ｂ）は、本実施形態による撮像システム及び移動体の構成を示す図である。
図１５（Ａ）は、車載カメラに関する撮像システム４００の一例を示したものである。撮像システム４００は、光電変換装置４１０を有する。光電変換装置４１０は、上述の第１乃至第４実施形態に記載の光電変換装置のいずれかである。撮像システム４００は、光電変換装置４１０により取得された複数の画像データに対し、画像処理を行う処理装置である画像処理部４１２を有する。また、撮像システム４００は、光電変換装置４１０により取得された複数のデータから視差の算出を行う処理装置である視差取得部４１４を有する。また、撮像システム４００は、算出された視差に基づいて対象物までの距離を算出する処理装置である距離取得部４１６と、算出された距離に基づいて衝突可能性があるか否かを判定する処理装置である衝突判定部４１８と、を有する。ここで、視差取得部４１４や距離取得部４１６は、対象物までの距離情報等の情報を取得する情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部４１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。上述した各種の処理装置は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールに基づいて演算を行う汎用のハードウェアによって実現されてもよい。また、処理装置は、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ ＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよい。また、これらの組合せによって実現されてもよい。
撮像システム４００は、車両情報取得装置４２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム４００は、衝突判定部４１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ４３０が接続されている。すなわち、制御ＥＣＵ４３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム４００は、衝突判定部４１８での判定結果に基づいて、ドライバーへ警報を発する警報装置４４０とも接続されている。例えば、衝突判定部４１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ４３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置４４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム４００で撮像する。図１５（Ｂ）に、車両前方（撮像範囲４５０）を撮像する場合の撮像システム４００を示した。車両情報取得装置４２０は、撮像システム４００を動作させ撮像を実行させるように指示を送る。上述の第１乃至第４実施形態の光電変換装置を光電変換装置４１０として用いることにより、本実施形態の撮像システム４００は、測距の精度をより向上させることができる。
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（輸送機器）に適用することができる。移動体（輸送機器）における移動装置はエンジン、モーター、車輪、プロペラなどの各種の移動手段である。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１２ ダイオード
１５ カウンタ回路
１６ インバータ回路（パルス整形回路）
１７ インバータ回路（パルス変換回路）

Claims (16)

  1. 第１基板に配されたアバランシェ増幅型のダイオードと、第１配線層と、を有する第１チップと、
    第２基板に配され、前記ダイオードから出力された信号を処理する信号処理回路と、第２配線層と、を有する第２チップと、を有し、
    前記第１チップと前記第２チップとが積層された光電変換装置であって、
    前記第１配線層と前記第２配線層とは前記第１基板と前記第２基板との間に配され、
    前記ダイオードには、第１電源電圧と第２電源電圧が供給され、
    前記信号処理回路には、第３電源電圧と第４電源電圧が供給され、
    前記第１電源電圧と前記第２電源電圧の差は、前記第３電源電圧と前記第４電源電圧の差よりも大きく、
    前記光電変換装置の外部から前記第２電源電圧を供給するための第１端子と、前記光電変換装置の外部から前記第４電源電圧を供給するための第２端子と、の双方が前記第１チップに設けられていることを特徴とする光電変換装置。
  2. 第１基板に配されたアバランシェ増幅型のダイオードと、第１配線層と、を有する第１チップと、
    第２基板に配され、前記ダイオードから出力された信号を処理する信号処理回路と、第２配線層と、を有する第２チップと、を有し、
    前記第１チップと前記第２チップとが積層された光電変換装置であって、
    前記第１配線層と前記第２配線層とは前記第１基板と前記第２基板との間に配され、
    前記ダイオードには、第１電源電圧と第２電源電圧が供給され、
    前記信号処理回路には、第３電源電圧と第４電源電圧が供給され、
    前記第１電源電圧と前記第２電源電圧の差は、前記第３電源電圧と前記第４電源電圧の差よりも大きく、
    前記光電変換装置の外部から前記第２電源電圧を供給するための第１端子と、前記光電変換装置の外部から前記第４電源電圧を供給するための第２端子と、の双方が前記第１配線層または前記第２配線層のいずれか一方に設けられていることを特徴とする光電変換装置。
  3. 前記第１電源電圧は、前記ダイオードのアノード側の電圧であり、前記第２電源電圧は、前記ダイオードのカソード側の電圧であることを特徴とする請求項１または２に記載の光電変換装置。
  4. 前記第１端子と前記第２端子は、前記第１配線層に設けられていることを特徴とする請求項１から請求項３のいずれか１項に記載の光電変換装置。
  5. 断面視において、前記第１端子と前記第２端子は、同じ高さに設けられていることを特徴とする請求項１から請求項４のいずれか１項に記載の光電変換装置。
  6. 前記第２チップは、前記第２基板としてのシリコン基板を有し、
    前記シリコン基板には素子分離領域が設けられており、
    平面視において、前記第１端子または前記第２端子と、前記素子分離領域が重複することを特徴とする請求項１から５のいずれか１項に記載の光電変換装置。
  7. 前記第１チップは、前記第１基板としてのシリコン基板と、マイクロレンズと、前記第１チップの前記シリコン基板と前記マイクロレンズとの間に設けられた層を有し、
    平面視において、前記層が、前記第１チップの端部と前記第１端子との間、または、前記第１チップの端部と前記第２端子との間に設けられていることを特徴とする請求項１から６のいずれか１項に記載の光電変換装置。
  8. 第１基板に配されたアバランシェ増幅型のダイオードと、第１配線層と、を有する第１チップと、
    第２基板に配され、前記ダイオードから出力された信号を処理する信号処理回路と、第２配線層と、を有する第２チップと、を有し、
    前記第１チップと前記第２チップとが積層された光電変換装置であって、
    前記第１配線層と前記第２配線層とは前記第１基板と前記第２基板との間に配され、配線構造を構成し、
    前記ダイオードには、第１電源電圧と第２電源電圧が供給され、
    前記信号処理回路には、第３電源電圧と第４電源電圧が供給され、
    前記第１電源電圧と前記第２電源電圧の差は、前記第３電源電圧と前記第４電源電圧の差よりも大きく、
    前記第２電源電圧を供給する配線および前記第４電源電圧を供給する配線の少なくとも一方が前記配線構造に設けられ、
    前記第２電源電圧と前記第４電源電圧を生成する電源回路部を有することを特徴とする光電変換装置。
  9. 前記第１チップに設けられた第１接続部と、前記第２チップに設けられた第２接続部を有し、
    前記第１接続部と前記第２接続部は、前記第１チップと前記第２チップの接合面で接触していることを特徴とする請求項１から８のいずれか１項に記載の光電変換装置。
  10. 前記第１接続部と隣り合い、かつ、前記第１チップに設けられている第１部分と、
    前記第２接続部と隣り合い、かつ、前記第２チップに設けられている第２部分と、を有し、
    前記第１部分は前記第１接続部と異なる部材であり、
    前記第２部分は前記第２接続部と異なる部材であり、
    前記第１部分と前記第２部分は、前記接合面で接触していることを特徴とする請求項９に記載の光電変換装置。
  11. 前記第１電源電圧を供給する配線は、前記接合面を通過しないように配されていることを特徴とする請求項９または１０に記載の光電変換装置。
  12. 前記第４電源電圧を供給する配線が前記接合面を通過するように配されていることを特徴とする請求項９から１１のいずれか１項に記載の光電変換装置。
  13. 前記第３電源電圧を供給する配線が前記接合面を通過するように配されていることを特徴とする請求項９から１２のいずれか１項に記載の光電変換装置。
  14. 前記第１電源電圧が供給される配線は前記第１配線層に配され、前記第２配線層に配されないことを特徴とする請求項１から７のいずれか１項に記載の光電変換装置。
  15. 請求項１から１４のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する処理装置と、
    を有することを特徴とする撮像システム。
  16. 移動体であって、
    請求項１から１４のいずれか１項に記載の光電変換装置と、
    移動装置と、
    前記光電変換装置から出力される信号から情報を取得する処理装置と、
    前記情報に基づいて前記移動装置を制御する制御装置と、
    を有することを特徴とする移動体。
JP2022036301A 2018-02-09 2022-03-09 光電変換装置及び撮像システム Active JP7379563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022036301A JP7379563B2 (ja) 2018-02-09 2022-03-09 光電変換装置及び撮像システム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018022023A JP7039310B2 (ja) 2018-02-09 2018-02-09 光電変換装置及び撮像システム
JP2022036301A JP7379563B2 (ja) 2018-02-09 2022-03-09 光電変換装置及び撮像システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018022023A Division JP7039310B2 (ja) 2018-02-09 2018-02-09 光電変換装置及び撮像システム

Publications (2)

Publication Number Publication Date
JP2022079487A JP2022079487A (ja) 2022-05-26
JP7379563B2 true JP7379563B2 (ja) 2023-11-14

Family

ID=65279467

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018022023A Active JP7039310B2 (ja) 2018-02-09 2018-02-09 光電変換装置及び撮像システム
JP2022036301A Active JP7379563B2 (ja) 2018-02-09 2022-03-09 光電変換装置及び撮像システム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018022023A Active JP7039310B2 (ja) 2018-02-09 2018-02-09 光電変換装置及び撮像システム

Country Status (4)

Country Link
US (4) US10798327B2 (ja)
EP (2) EP3525450B1 (ja)
JP (2) JP7039310B2 (ja)
CN (1) CN110138364B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7039310B2 (ja) 2018-02-09 2022-03-22 キヤノン株式会社 光電変換装置及び撮像システム
JP2021027277A (ja) * 2019-08-08 2021-02-22 キヤノン株式会社 光電変換装置、光電変換システム
JP2021158320A (ja) * 2020-03-30 2021-10-07 キヤノン株式会社 半導体装置及びその製造方法、機器
CN112019777B (zh) * 2020-09-16 2021-10-26 南京大学 基于时间延迟积分(tdi)的图像传感器及其成像方法
JP7358410B2 (ja) * 2021-01-22 2023-10-10 キヤノン株式会社 光電変換装置及び光検出システム
JP2022119632A (ja) * 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置、光電変換システムおよび移動体
WO2023131997A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
WO2023131995A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置及び光検出システム
JP2023183169A (ja) * 2022-06-15 2023-12-27 ソニーセミコンダクタソリューションズ株式会社 光検出素子

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193675A (ja) 2002-12-06 2004-07-08 Victor Co Of Japan Ltd イメージセンサ
JP2011071753A (ja) 2009-09-25 2011-04-07 Seiko Instruments Inc 半導体集積回路装置
JP2013109391A (ja) 2011-11-17 2013-06-06 Fuji Heavy Ind Ltd 車外環境認識装置および車外環境認識方法
JP2015025770A (ja) 2013-07-29 2015-02-05 株式会社リコー 検知装置、車両
JP2015084424A (ja) 2010-01-08 2015-04-30 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
US20150115131A1 (en) 2013-10-28 2015-04-30 Omnivision Technologies, Inc. Stacked chip spad image sensor
WO2015125443A1 (ja) 2014-02-19 2015-08-27 パナソニックＩｐマネジメント株式会社 受光デバイスおよびその製造方法
WO2016042734A1 (ja) 2014-09-19 2016-03-24 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP2017054911A (ja) 2015-09-09 2017-03-16 リコーイメージング株式会社 撮像素子および撮像装置
JP2017143256A (ja) 2016-02-03 2017-08-17 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP2017520134A5 (ja) 2015-04-07 2018-05-31
JP2019140524A (ja) 2018-02-09 2019-08-22 キヤノン株式会社 光電変換装置及び撮像システム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8179296B2 (en) * 2005-09-30 2012-05-15 The Massachusetts Institute Of Technology Digital readout method and apparatus
US20090228686A1 (en) 2007-05-22 2009-09-10 Koenck Steven E Energy efficient processing device
JP5424592B2 (ja) 2008-07-30 2014-02-26 株式会社Ｊｖｃケンウッド 固体撮像装置
JP5521721B2 (ja) 2009-08-28 2014-06-18 ソニー株式会社 撮像素子およびカメラシステム
US8410416B2 (en) * 2010-04-29 2013-04-02 King Abdulaziz City For Science And Technology Reduction of delay between subsequent capture operations of a light-detection device
CN102538988B (zh) * 2012-02-08 2014-05-07 南京邮电大学 一种单光子雪崩二极管成像器件的淬灭与读出电路
CN103148950B (zh) * 2013-03-15 2015-06-03 中国电子科技集团公司第四十四研究所 一种集成门控主动式淬火恢复电路
TWI659652B (zh) * 2013-08-05 2019-05-11 新力股份有限公司 攝像裝置、電子機器
GB201317968D0 (en) * 2013-10-10 2013-11-27 Univ Glasgow Endoscopy capsule
US9952323B2 (en) 2014-04-07 2018-04-24 Samsung Electronics Co., Ltd. High resolution, high frame rate, low power image sensor
FR3034204A1 (ja) * 2015-03-23 2016-09-30 Stmicroelectronics (Grenoble 2) Sas
JP2017117828A (ja) * 2015-12-21 2017-06-29 ソニー株式会社 固体撮像素子および電子装置
CN106712752B (zh) * 2016-12-09 2023-09-26 南京邮电大学 一种用于单光子雪崩二极管探测器的淬灭复位电路
US10834349B2 (en) * 2017-07-06 2020-11-10 Canon Kabushiki Kaisha Solid-state image sensor, image capturing apparatus and image capturing method
EP3503534B1 (en) * 2017-12-20 2021-08-18 Canon Kabushiki Kaisha Solid-state image sensor, image capturing apparatus, and image capturing method

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193675A (ja) 2002-12-06 2004-07-08 Victor Co Of Japan Ltd イメージセンサ
JP2011071753A (ja) 2009-09-25 2011-04-07 Seiko Instruments Inc 半導体集積回路装置
JP2015084424A (ja) 2010-01-08 2015-04-30 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
JP2013109391A (ja) 2011-11-17 2013-06-06 Fuji Heavy Ind Ltd 車外環境認識装置および車外環境認識方法
JP2015025770A (ja) 2013-07-29 2015-02-05 株式会社リコー 検知装置、車両
US20150115131A1 (en) 2013-10-28 2015-04-30 Omnivision Technologies, Inc. Stacked chip spad image sensor
WO2015125443A1 (ja) 2014-02-19 2015-08-27 パナソニックＩｐマネジメント株式会社 受光デバイスおよびその製造方法
WO2016042734A1 (ja) 2014-09-19 2016-03-24 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP2017520134A5 (ja) 2015-04-07 2018-05-31
JP2017054911A (ja) 2015-09-09 2017-03-16 リコーイメージング株式会社 撮像素子および撮像装置
JP2017143256A (ja) 2016-02-03 2017-08-17 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP2019140524A (ja) 2018-02-09 2019-08-22 キヤノン株式会社 光電変換装置及び撮像システム

Also Published As

Publication number Publication date
EP3525450B1 (en) 2021-04-21
US20200412989A1 (en) 2020-12-31
CN110138364B (zh) 2024-03-19
US20240073561A1 (en) 2024-02-29
JP2019140524A (ja) 2019-08-22
US10798327B2 (en) 2020-10-06
EP3866459A1 (en) 2021-08-18
JP7039310B2 (ja) 2022-03-22
CN110138364A (zh) 2019-08-16
US11856306B2 (en) 2023-12-26
JP2022079487A (ja) 2022-05-26
EP3525450A2 (en) 2019-08-14
EP3525450A3 (en) 2019-09-04
US20220321814A1 (en) 2022-10-06
US20190253654A1 (en) 2019-08-15
US11418743B2 (en) 2022-08-16

Similar Documents

Publication Publication Date Title
JP7379563B2 (ja) 光電変換装置及び撮像システム
JP7345301B2 (ja) 光電変換装置および機器
US10804310B2 (en) Photoelectric conversion device and imaging system
JP7327949B2 (ja) 光電変換装置、光電変換システム、及び移動体
US10652496B2 (en) Photoelectric conversion device, photoelectric conversion system, and movable body
JP2020195118A (ja) 光電変換装置および機器
TWI782208B (zh) 成像設備、成像系統、移動體以及用於層壓的半導體基板
JP7043284B2 (ja) 撮像装置および撮像システム、および移動体
US11631712B2 (en) Photoelectric conversion device, imaging system, and moving body with upper electrode and conductive layer at same potential or connected to each other
JP7114264B2 (ja) 光電変換装置及び撮像システム
JP7154795B2 (ja) 撮像装置、撮像システム、および移動体
JP2018201078A (ja) 撮像装置、撮像システム、移動体
US12058456B2 (en) Solid-state imaging device
WO2023058720A1 (ja) 撮像装置
US20210280627A1 (en) Semiconductor device and equipment
JP7427646B2 (ja) 光電変換装置、光電変換システム、移動体
US20240128285A1 (en) Photoelectric conversion device and equipment
JP2024152342A (ja) 半導体装置および機器
JP2020170784A (ja) 光電変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231101

R151 Written notification of patent or utility model registration

Ref document number: 7379563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151