CN112019777B - 基于时间延迟积分(tdi)的图像传感器及其成像方法 - Google Patents

基于时间延迟积分(tdi)的图像传感器及其成像方法 Download PDF

Info

Publication number
CN112019777B
CN112019777B CN202010971985.8A CN202010971985A CN112019777B CN 112019777 B CN112019777 B CN 112019777B CN 202010971985 A CN202010971985 A CN 202010971985A CN 112019777 B CN112019777 B CN 112019777B
Authority
CN
China
Prior art keywords
array
stage
counter
linear array
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010971985.8A
Other languages
English (en)
Other versions
CN112019777A (zh
Inventor
毛成
孔祥顺
闫锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN202010971985.8A priority Critical patent/CN112019777B/zh
Publication of CN112019777A publication Critical patent/CN112019777A/zh
Priority to KR1020237012941A priority patent/KR20230069212A/ko
Priority to EP21868653.3A priority patent/EP4203462A4/en
Priority to PCT/CN2021/118533 priority patent/WO2022057831A1/zh
Priority to JP2023517763A priority patent/JP2023543709A/ja
Priority to US18/026,547 priority patent/US20230345148A1/en
Application granted granted Critical
Publication of CN112019777B publication Critical patent/CN112019777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/768—Addressed sensors, e.g. MOS or CMOS sensors for time delay and integration [TDI]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/711—Time delay and integration [TDI] registers; TDI shift registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

公开了一种基于时间延迟积分(TDI)的图像传感器及其成像方法。其中，基于时间延迟积分TDI的图像传感器包括：多级线阵阵列，包括沿图像传感器的扫描方向布置的多个单级线阵，其中，每个单级线阵包括沿线阵方向排布的多个像素；其中，每一级单级线阵响应于第一控制信号进入计数模式，响应于第二控制信号进入转移模式，其中，在所述计数模式下，每一级单级线阵对入射到像素上的光信号进行计数并获得计数值，而在所述转移模式下，每一级单级线阵停止计数，除最后一级单级线阵之外，其他各级单级线阵将获得的当前计数值输出给下一级单级线阵，而最后一级单级线阵将获得的当前计数值输出。

Description

基于时间延迟积分(TDI)的图像传感器及其成像方法
技术领域
本公开涉及一种基于时间延迟积分(Time delay integration，TDI)的图像传感器及其成像方法，具体涉及采用单光子雪崩二极管(SPAD，single photon avalanchediode)实现时间延迟积分的图像传感器以及相应的成像方法。
背景技术
时间延时积分是一种在高速扫描成像模式中提高图像信噪比的成像方法，其通常用于CCD(charge coupled device)技术中，即TDI-CCD图像传感器。图1示出了一种TDI图像传感器用于成像的示意图。在线阵扫描系统中，TDI图像传感器级数增加方向为相机扫描方向，通过不同级的线阵阵列对同一处场景进行多次曝光成像，可以延长成像的等效积分时间，有利于提高信噪比。信噪比与TDI传感器的级数之间存在正相关的关系，当TDI图像传感器的级数越多，同一成像条件下可以实现的图像的信噪比越高。通常来说，TDI技术广泛用于线阵扫描应用，如工业流水线扫描、中低轨卫星扫描等应用，尤其适用于低照度、高速成像系统中，可在相对较短的时间内获得较高信噪比的图像。
然而，TDI-CCD图像传感器存在制备成本高、工作电压高等一些劣势，业界最近提出了基于CMOS工艺的TDI图像传感器。TDI-CMOS技术兼容CMOS工艺，成本较低，但其转移方式一般是在行列读出后再进行模拟域累加或数字域累加，容易引入噪声，且需要复杂的控制时序。总体而言，TDI-CMOS图像传感器噪声水平和成像质量均和TDI-CCD存在一定差距。
发明内容
为此，本公开一种基于时间延迟积分的图像传感器及其成像方法，具体涉及采用单光子雪崩二极管实现时间延迟积分的图像传感器以及相应的成像方法，尤其适用于低照度、高速扫描成像系统中。
根据本公开的一方面，提出了一种基于时间延迟积分TDI的图像传感器，包括：
多级线阵阵列，包括沿图像传感器的扫描方向布置的多个单级线阵，其中图像传感器的扫描方向作为级数方向；其中，每个单级线阵包括沿线阵方向排布的多个像素，线阵方向与级数方向垂直；
其中，每一级单级线阵响应于第一控制信号进入计数模式，响应于第二控制信号进入转移模式，其中，在所述计数模式下，每一级单级线阵对入射到像素上的光信号进行计数并获得计数值，而在所述转移模式下，每一级单级线阵停止计数，除最后一级单级线阵之外，其他各级单级线阵将获得的当前计数值输出给下一级单级线阵，而最后一级单级线阵将获得的当前计数值输出。
根据本公开的一示例，其中，所述光信号是光子，每个像素包括：像素单元，检测所述光子并输出脉冲信号，其中脉冲信号的数量与光子的数量相关；计数器，接收像素单元输出的脉冲信号，响应于所述第一控制信号对脉冲信号的数量进行计数并获得所述计数值，以及响应于所述第二控制信号停止计数并且输出获得的当前计数值。
根据本公开的一示例，其中，像素单元包括单光子雪崩二极管SPAD，其中SPAD连接到一反向偏置电压使得该SPAD工作在盖革模式下。
根据本公开的一示例，其中，每个像素还包括：
与SPAD连接的淬灭电路，在SPAD接收到单个光子发生雪崩击穿后，降低SPAD的反向偏置电压使得雪崩淬灭，并且输出一脉冲信号。
根据本公开的一示例，其中，每个像素还包括：与淬灭电路连接的脉冲整形电路，对淬灭电路输出的脉冲信号进行整形，并且向计数器输出数字脉冲信号。
根据本公开的一示例，图像传感器还包括：锁存电路，响应于所述第二控制信号，对最后一级单级线阵输出的计数值进行锁存；地址选择电路，读取锁存电路锁存的计数值，供后级处理电路基于计数值生成图像信息。
根据本公开的一示例，图像传感器还包括：时序控制电路，生成所述第一控制信号和所述第二控制信号，并将其提供给多级线阵阵列中的每一级。
根据本公开的一示例，其中，在每个单级线阵中，像素单元和计数器分别沿阵列方向形成像素单元线阵和计数器线阵。
根据本公开的一示例，其中，像素单元线阵和计数器线阵在多级线阵阵列中彼此交替排布，并且被布置在同一层上；或者像素单元线阵和计数器线阵分别形成像素单元阵列和计数器阵列，并且像素单元阵列和计数器阵列被布置在同一层上，像素单元阵列中的像素单元和计数器阵列中的对应计数器进行电连接。
根据本公开的一示例，其中，像素单元线阵和计数器线阵分别形成像素单元阵列和计数器阵列，并且像素单元阵列和计数器阵列被布置在不同层上。
根据本公开的一示例，像素单元阵列和计数器阵列基于3D堆栈工艺被布置在不同层上，并且像素单元阵列中的像素单元和计数器阵列中的对应计数器进行电连接。
根据本公开的一示例，其中，所述淬灭电路和所述脉冲整形电路中的至少一个被集成在所述像素单元中。
根据本公开的一示例，其中，计数器包括多级级联的触发单元，其中，在多级级联的触发单元中，每一级触发单元包括一触发器、与触发器连接的第一数据选择器以及第二数据选择器，其中，每级触发器包括：
数据输入端，连接第一数据选择器的输出端；
时钟输入端，连接第二数据选择器的输出端；
第一输出端，输出计数脉冲；以及
第二输出端，连接到第一数据选择器的第一输入端；
其中，除第一级触发单元之外，其他各级触发单元中的第二数据选择器的第一输入端连接到上一级触发单元中的触发器的第二输出端，第一级触发单元的第二数据选择器的第一输入端连接到脉冲整形电路的输出端；
各级触发单元中的第二数据选择器的第二输入端接收第二控制信号。
根据本公开的一示例，其中，除第一级单级线阵之外，其他各级单级线阵的像素中的第一数据选择器的第二输入端连接到上一级单级线阵的对应触发器的第一输出端；
第一级单级线阵的像素的第一数据选择器的第二输入端接收第一电平信号；
最后一级单级线阵的像素的触发器的第一输出端连接到锁存电路。
根据本公开的一示例，其中，触发单元中的第一数据选择器和第二数据选择器的控制端接收第一控制信号。
根据本公开的一示例，其中，触发器为D触发器。
根据本公开的一示例，其中，触发器为JK触发器、RS触发器和T触发器之一，其中，触发单元还包括与所述触发器连接的逻辑门电路，以便利用JK触发器、RS触发器或T触发器实现D触发器的功能。
根据本公开的另一方面，提供了一种基于时间延迟积分TDI的成像方法，包括：利用沿图像传感器的扫描方向布置的多个单级线阵对待成像对象进行扫描，其中图像传感器的扫描方向作为级数方向；每个单级线阵包括沿线阵方向排布的多个像素，线阵方向与级数方向垂直；其中，响应于第一控制信号，使得每个单级线阵进入计数模式，响应于第二控制信号，使得每个单级线阵进入转移模式，其中，在所述计数模式下，利用每一级单级线阵对入射到像素上的光信号进行计数并获得计数值，而在所述转移模式下，使得每一级单级线阵停止计数，并且将除最后一级单级线阵之外的其他各级单级线阵获得的当前计数值转移到下一级单级线阵，而将最后一级单级线阵获得的当前计数值输出。
根据本公开的一示例，其中，所述光信号是光子，所述成像方法还包括：利用像素单元检测光子并输出脉冲信号，其中脉冲信号的数量与光子的数量相关；以及利用计数器接收像素单元输出的脉冲信号，响应于所述第一控制信号对脉冲信号的数量进行计数并获得所述计数值，以及响应于所述第二控制信号停止计数并且输出获得的当前计数值。
根据本公开的一示例，其中，采用单光子雪崩二极管SPAD来检测光子并输出脉冲信号；其中，将SPAD连接到一反向偏置电压使得该SPAD工作在盖革模式下。
根据本公开的一示例，成像方法还包括：响应于所述第二控制信号，对最后一级单级线阵输出的计数值进行锁存；以及读取锁存的计数值以便基于计数值生成图像信息。
本公开提出的时间延迟积分型SPAD图像传感器，其成像过程和转移过程均为纯数字化过程，噪声引入水平低，MTF受转移次数影响小，故相对于现有TDI-CCD图像传感器技术具有低读出噪声、低转移噪声、TDI级数受MTF限制较小以及低成本等优势。
附图说明
图1是基于线阵扫描系统的利用时间延迟积分型图像传感器进行成像的示意图；
图2是根据本公开的原理提出的时间延迟积分型图像传感器的一种线阵阵列排布方案的示意图；
图3是根据本公开的原理提出的一种时间延迟积分型图像传感器中包括的单个像素的电路结构示意图；
图4是根据本公开的原理提出的一种可转移型计数器的电路结构示意图；
图5是根据本公开的原理提出的一种可转移型计数器的工作时序示意图；
图6是根据本公开的原理在可转移型计数器内采用JK触发器实现触发单元的示意图；
图7是根据本公开的原理的时间延迟积分型图像传感器的另一种线阵阵列排布方案的示意图；
图8是根据本公开的原理的时间延迟积分型图像传感器的又一种线阵阵列排布方案的示意图；
图9是根据本公开的原理提出一种基于时间延迟积分(TDI)的图像传感器进行成像的方法；以及
图10示出了根据本公开的原理的图像传感器与现有的TDI-CCD进行成像时转移效率和TDI级数的关系的比较。
具体实施方式
下面将结合附图及具体实施例对本公开进行详细描述，所描述的具体实施例仅用于对本公开的原理进行解释说明，不旨在限制本公开技术方案的范围。应理解的是，尽管本文可以使用第一和第二等术语来描述各种要素，但是这些要素不应受到这些术语的限制。这些术语仅用于将一个要素与另一个要素进行区分。
图1是基于线阵扫描系统的利用时间延迟积分型图像传感器进行成像的示意图。如图1所示，在基于线阵扫描系统进行成像时，时间延迟积分型图像传感器由线阵阵列构成，其中，级数方向为相对运动方向，即相机的扫描方向；与级数方向垂直的方向为线阵方向，该方向上排布的像素共同形成单级线阵。在扫描过程中，不同级的单级线阵先后对同一场景进行曝光成像，并将所得的光电信号向后级传输，传输到后级的信号与下一级曝光所得的光电信号完成叠加后再次向后级传输。因此，通过不同级单级线阵对同一处场景进行多次曝光成像与叠加，实际上延长了成像的等效积分时间，有利于提高信噪比。其中，信噪比与线阵阵列的级数之间存在正相关的关系，TDI传感器包括的线阵阵列的级数越多，同一成像条件下获得的对应图像的信噪比越高。
如上所述，目前存在的两种类型的TDI图像传感器，一种是TDI-CCD图像传感器，其存在制备成本高、工作电压高等一些劣势；另一种是基于CMOS工艺的TDI图像传感器，但TDI-CMOS图像传感器在线阵阵列的各级之间的转移方式一般是在行列读出后再进行模拟域累加或数字域累加，容易引入噪声，且需要复杂的控制时序，由此导致TDI-CMOS图像传感器的噪声水平和成像质量等方面和TDI-CCD存在一定差距。
本公开提出了采用一种可转移型计数器来实现本级输出的数字信号向后级转移的功能，累加功能则由计数器计数实现。由于本公开提出的在各级单级线阵之间采用基于可转移型计数器的图像传感器没有模数转换过程，而是采用全数字电路，因此具有低读出噪声、低转移噪声、TDI级数受调制传递函数(Modulation Transfer Function，MTF)限制较小以及低成本等优势。
图2是根据本公开的原理提出的时间延迟积分型图像传感器的一种线阵阵列排布方案的示意图。如图2所示，时间延迟积分型图像传感器包括多级单线线阵阵列200和相关功能电路，例如，时序控制电路204、锁存器及地址选择电路205等。其中，多级线阵阵列200包括沿图像传感器的扫描方向布置的多个单级线阵，例如第一级单级线阵、第二级单级线阵、…第N级单级线阵，图像传感器的扫描方向作为多级单线线阵的级数方向。其中，每一级单级线阵包括沿与级数方向垂直的线阵方向排布的多个像素201，每个像素201包括像素单元202以及对应的可转移型计数器203。
其中，每一级单级线阵响应于第一控制信号进入计数模式，而响应于第二控制信号进入转移模式，其中，在所述计数模式下，每一级单级线阵对入射到像素上的光信号进行计数并获得计数值，而在所述转移模式下，每一级单级线阵停止计数，除最后一级单级线阵之外，其他各级单级线阵将获得的当前计数值输出给下一级单级线阵，最后一级单级线阵将获得的当前计数值输出。
如图2所示，时序控制电路204产生第一控制信号和第二控制信号，并且向多级线阵阵列200的每一级提供第一控制信号和第二控制信号。
应注意，图2中示意性地示出了作为最后一级的单级线阵的输出连接到锁存器及地址选择电路。作为示例，多级线阵阵列200的最后一级单级线阵的输出连接锁存电路，并且锁存电路与地址选择电路连接。作为示例，锁存电路，响应于第二控制信号，对最后一级单级线阵输出的计数值进行锁存；地址选择电路，读取锁存电路锁存的计数值，供后级处理电路基于计数值生成图像信息。
实际上，根据本公开的原理，时序控制电路、锁存电路和地址选择电路，分别用于实现转移时序控制、最后一级单级线阵的计数值缓存以及计数值的读出控制。
根据本公开的一实施例，在像素单元中，采用了单光子雪崩二极管(SPAD，singlephoton avalanche diode)来实现基于TDI的成像，即采用TDI-SPAD技术来实现成像。具体而言，SPAD是一种工作在盖革模式下的雪崩光电二极管。当单个光子入射到SPAD有源区时，其有一定概率产生一个持续的雪崩击穿。当雪崩击穿由淬灭电路淬灭后，被脉冲整形电路整形并对外输出一个数字脉冲信号。因此，一序列光子入射到SPAD上发生响应输出的信号表现为时间轴上离散的一个接一个的脉冲信号。通过计数器统计脉冲的个数可以反演出入射光强，从而还原图像灰度信息。当利用多个SPAD像素单元和计数器组成单级线阵进行扫描时，在曝光时间不够长时，单级线阵获得的信号有限，需要由单级线阵构成多级线阵阵列来实现信噪比的提升。为此，本公开提出了在各级单级线阵之间采用可转移型计数器来实现转移累加功能从而提升信噪比。
具体地，图3示出了根据本公开的原理提出的一种时间延迟积分型图像传感器中包括的单个像素的电路结构示意图。如图3所示，像素单元包含单光子雪崩二极管(SPAD)301，SPAD301与对应的淬灭电路302以及脉冲整形电路303连接。其中，单光子雪崩二极管301连接到一反向偏置电压Vbias，以便工作在盖革模式下。当单个光子入射到单光子雪崩二极管301的有源区时，其有一定概率产生一个持续的雪崩击穿。当雪崩击穿由淬灭电路302淬灭后，被脉冲整形电路303整形并对外输出一个数字脉冲信号。由此，当一序列光子入射到单光子雪崩二极管301上时，经由脉冲整形电路输出的信号在时间轴上表现为离散的一个接一个的脉冲信号。通过利用计数器统计脉冲的个数可以反演出入射光强，从而可以还原图像信息。
根据本公开的一示例，每个像素包括：像素单元，检测光子并输出脉冲信号，其中脉冲信号的数量与光子的数量相关；计数器，接收像素单元输出的脉冲信号，响应于所述第一控制信号对脉冲信号的数量进行计数并获得所述计数值，以及响应于所述第二控制信号停止计数并且输出获得的当前计数值。
作为示例，像素单元包括单光子雪崩二极管SPAD，其中SPAD连接到一反向偏置电压使得该SPAD工作在盖革模式下。
作为示例，每个像素还包括：与SPAD连接的淬灭电路，在SPAD接收到单个光子发生雪崩击穿后，降低SPAD的反向偏置电压使得雪崩淬灭，并且输出一脉冲信号。
作为示例，每个像素还包括：与淬灭电路连接的脉冲整形电路，对淬灭电路输出的脉冲信号进行整形，并且向计数器输出数字脉冲信号。
根据本公开的上述示例，像素单元主要包括单光子雪崩二极管，像素单元与计数器对应连接，计数器输出数字脉冲信号。在本公开中，计数器是一种可转移型计数器，即一种具有脉冲计数能力和数字转移能力的计数器，用于接收由对应像素单元输出的数字脉冲信号并记录脉冲个数，以及在特定时序控制下将本级可转移型计数器的当前计数值传输至后级可转移型计数器。
具体而言，本公开提出了采用N位可转移型计数器作为各个像素中的计数器对光子的数量进行计数，其具体结构和工作原理将结合图4和图5进行描述。
图4示出了一种采用D触发器构成可转移型计数器的电路结构示意图。如图4所示，水平方向上示出了对应于某个像素单元的由D触发器形成的N位可转移型计数器，其中，从左向右是计数值从低位到高位的方向，垂直方向示出了在线阵阵列级数增加的方向上与相邻像素对应的N位可转移型计数器。以图4为例，第一行表示第一级单级线阵的一像素单元对应的N位可转移型计数器，第二行表示第二级单级线阵的一像素单元对应的N位可转移型计数器。作为示例，这两个像素单元在图2所示的线阵阵列排布方案中属于同一行相邻的两级像素单元。
具体地，如图4所示，对于不同级数的单级线阵中具有相同位置的像素单元，每级像素单元的输出均连接一个可转移型计数器。例如，如图4所示，可转移型计数器401的输入端称为对应于第一级像素单元的输入端、可转移型计数器402的输入端称为对应于第二级像素单元的输入端，以此类推。以可转移型计数器401为例，其包括多级触发单元，每级触发单元包括一触发器以及对应的逻辑门单元，每级触发单元对应于计数值的1位(bit，比特)，其中，靠近计数器的输入端的触发单元输出计数值的低位，远离计数器的输入端的触发单元输出计数值的高位，从左向右，计数值的位数依次升高。如图4所示，每级触发单元包含一个D触发器403和作为逻辑门单元的两个数据选择器404，405。在图4所示的电路中，采用二选一双路选择器作为数据选择器的示例。具体地，D触发器403的数据输入端D端连接第一二选一双路选择器404的输出端，D触发器403的时钟输入端clk端接第二二选一双路选择器405的输出端；D触发器403的Q端作为数据输出端对外输出计数值的一位(1比特)，同时连接后一级单级线阵中相同位置的触发单元的第一二选一双路选择器404的第一输入端1；D触发器403的Qn端连接所在位置的触发单元的第一二选一双路选择器404的第二输入端2，同时连接下一级触发单元的第二二选一双路选择器405的第一输入端1’。
根据本公开的示例，与第一级单级线阵中的像素单元对应的第一级可转移型计数器的第一二选一双路选择器404的第一输入端1均连接第一电平。作为示例，第一电平是零电平，以便实现转移过程中对计数器的置零操作。
在图4中，每级触发单元中的第二二选一双路选择器405的第二输入端2’接收第二控制信号trans_sig，用于触发计数值在各级单级线阵之间的转移过程。第一二选一双路选择器404和第二二选一双路选择器405的选通控制端3接收第一控制信号trans_sel。根据一示例，当第一控制信号trans_sel信号为“0”为时，触发可转移型计数器的计数模式，当trans_sel信号为“1”时，触发可转移型计数器的转移模式。具体地，当第一控制信号trans_sel为“0”，选通第一二选一双路选择器404的第二输入端2上输入的信号连接到D触发器的D端，并且选通第二二选一双路选择器405的第一输入端1’上输入的信号连接到D触发器的时钟输入端clk，即选通四条数据线中靠中间的两条数据线，此时可转移型计数器工作于正常的“计数模式”；当第一控制信号trans_sel信号的电平为“1”时，选通第一二选一双路选择器404的第一输入端1上输入的信号连接到D触发器的D端，并且选通第二二选一双路选择器405的第二输入端2’上输入的信号连接到D触发器的时钟输入端clk，即选通四条数据线中靠外侧的两条数据线，此时可转移型计数器工作于“转移模式”。
以下结合图5所示的可转移型计数器的工作时序图来说明图4所示的可转移型计数器的工作原理。如图5所示，信号pulse表示每一级单级线阵的像素单元输入给对应的可转移型计数器的信号，当第一控制信号trans_sel的电平为“0”时，可转移型计数器工作于“计数模式”；此时，当信号pulse的一个脉冲的上升沿到达可转移型计数器的第一级触发单元的输入端时，计数器的计数值将增加1，Stage N-2、Stage N-1、Stage N分别表示第N-2级、第N-1级、第N级可转移型计数器的计数值。当第一控制信号trans_sel的电平为“1”时，触发可转移型计数器工作于“转移模式”。如上所述，两个二选一双路选择器选通四条数据线中靠外侧的两条数据线，即，选通第一二选一双路选择器404的第一输入端1上输入的信号连接到D触发器的D端，并且选通第二二选一双路选择器405的第二输入端2’上输入的信号连接到D触发器的时钟输入端clk；此时，当第二控制信号trans_sig的上升沿到来时，将触发所有D触发器，使其Q端输出由第一二选一双路选择器404的第一输入端1上输入的信号，由此将上一级计数器的计数值转移给下一级计数器，从而完成计数值的全局转移；需要特别说明的是：第一级可转移型计数器的所有Q端输出复位信号“0”，而最后一级可转移型计数器的值被转移到锁存器中。之后，第一控制信号trans_sel的电平再次改变为“0”，使得可转移型计数器由“转移模式”切换到“计数模式”。
此外，在图4中，以D触发器为例，描述了可转移型计数器的实现方式。例如，图4所示的可转移型计数器的基本组成单元包括D触发器和二选一双路选择器,但在实际电路设计中并不局限于此。如本领域技术人员所熟知的，也可以采用其他类型的触发器来实现可转移型计数器。例如，采用JK触发器、SR触发器、T触发器等触发器，配合必要的逻辑门电路，也可以实现同样的功能。
图6示出了基于JK触发器配合必要的逻辑门电路，将其转换成D触发器的示意图。根据JK触发器601的两个输入端J和K转换公式：J＝D,
Figure BDA0002684403320000111
JK触发器的J端通过一反相器进行电平反向后连接到JK触发器的K端，JK触发器的J端作为触发器的数据输入端，JK触发器两个输出端Q和QN分别对应D触发器的两个输出端Q和QN，JK触发器的时钟信号端CLK对应D触发器的时钟信号端CLK。由此，可以通过逻辑门电路“非门”将JK触发器转换为D触发器。此外，还可以将上述的JK触发器和反相器组成的电路封装成一体电路作为D触发器电路。使用该JK触发器形成的D触发器与普通D触发器功能相同，组成的触发单元以及转移型计数器与电路的其他部分的连接关系与之前结合图4描述的方式相同。
类似地，还可以通过T触发器、SR触发器等电路组成类似的触发单元以及相应的转移型计数器电路，在此不再赘述。
如上所述，根据本公开的原理，计数器包括多级级联的触发单元，其中，在多级级联的触发单元中，每一级触发单元包括一触发器、与触发器连接的第一数据选择器以及第二数据选择器，其中，每级触发器包括：数据输入端，连接第一数据选择器的输出端；时钟输入端，连接第二数据选择器的输出端；第一输出端，输出计数脉冲；以及第二输出端，连接到第一数据选择器的第一输入端；其中，除第一级触发单元之外，其他各级触发单元中的第二数据选择器的第一输入端连接到上一级触发单元中的触发器的第二输出端，第一级触发单元的第二数据选择器的第一输入端连接到脉冲整形电路的输出端；各级触发单元中的第二数据选择器的第二输入端接收第二控制信号。
根据本公开的一示例，除第一级单级线阵之外，其他各级单级线阵的像素中的第一数据选择器的第二输入端连接到上一级单级线阵的对应像素的触发器的第一输出端；第一级单级线阵的像素的第一数据选择器的第二输入端接收第一电平信号；最后一级单级线阵的像素的触发器的第一输出端连接到锁存电路。
根据本公开的一示例，触发单元中的第一数据选择器和第二数据选择器的控制端接收第一控制信号。
根据本公开的一示例，其中的触发器可以是D触发器。
根据本公开的一示例，触发器可以是为JK触发器、RS触发器和T触发器之一，其中，触发单元还包括与所述触发器连接的逻辑门电路，以便利用JK触发器、RS触发器或T触发器实现D触发器的功能。
根据本公开的原理，除了在图2所示的像素单元线阵和计数器线阵在多级线阵阵列中彼此交替排布并且被布置在同一层上的排布方案之外，TDI图像传感器还可以采用其他形式的线阵阵列的排布方案。
例如，根据本公开的另一实施例，像素单元线阵和计数器线阵分别形成像素单元阵列和计数器阵列，并且像素单元阵列和计数器阵列被布置在同一层上，其中像素单元阵列中的像素单元和计数器阵列中的对应计数器进行电连接。例如，如图7所示，像素单元阵列和计数器阵列分别以两个独立阵列形式单独设计排布，通过金属线将其像素单元和计数器一一对应连接，而时序控制电路、锁存电路及地址选择电路等相关功能电路排布在外围。
根据本公开的又一实施例，还可以采用以下的线阵阵列的排布方案：像素单元线阵和计数器线阵分别形成像素单元阵列和计数器阵列，并且像素单元阵列和计数器阵列被布置在不同层上。例如，像素单元阵列和计数器阵列基于3D堆栈工艺被布置在不同层上，并且像素单元阵列中的像素单元和计数器阵列中的对应计数器进行电连接。例如，可以通过硅通孔TSV方式进行电连接。具体地，如图8所示，通过采用3D堆栈工艺，将像素单元阵列和计数器阵列及相关功能电路进行分层设计，两层之间通过像素单元与计数器一一对应的电连接。作为示例，可以采用硅通孔(TSV)技术实现像素单元与计数器一一对应的电连接。
在线阵阵列的排布中，可以将淬灭电路和/或整形电路与单光子雪崩二极管SPAD集成在像素单元中，也可以根据需要，不将淬灭电路和/或整形电路与SPAD集成在像素单元中，而是置于像素单元的外部，甚至与像素单元阵列分别位于不同层上。
根据本公开的另一方面，还提供了一种基于时间延迟积分TDI的成像方法。如图9所示，该方法包括：S910，利用沿图像传感器的扫描方向布置的多个单级线阵对待成像对象进行扫描，其中图像传感器的扫描方向作为级数方向；每个单级线阵包括沿线阵方向排布的多个像素，线阵方向与级数方向垂直；其中，响应于第一控制信号，使得每个单级线阵进入计数模式，响应于第二控制信号，使得每个单级线阵进入转移模式，其中，在所述计数模式下，利用每一级单级线阵对入射到像素上的光信号进行计数并获得计数值，而在所述转移模式下，使得每一级单级线阵停止计数，并且将除最后一级单级线阵之外的其他各级单级线阵获得的当前计数值转移到下一级单级线阵，而将最后一级单级线阵获得的当前计数值输出。
作为示例，在该方法中，所述光信号是光子，该方法包括利用像素单元检测光子并输出脉冲信号，其中脉冲信号的数量与光子的数量相关；以及利用计数器接收像素单元输出的脉冲信号，响应于所述第一控制信号对脉冲信号的数量进行计数并获得所述计数值，以及响应于所述第二控制信号停止计数并且输出获得的当前计数值。
作为示例，在该方法中，采用单光子雪崩二极管SPAD来检测光子并输出脉冲信号；其中，将SPAD连接到一反向偏置电压使得该SPAD工作在盖革模式下。
作为示例，该方法还包括：响应于所述第二控制信号，对最后一级单级线阵输出的计数值进行锁存；以及读取锁存的计数值以便基于计数值生成图像信息。
根据本公开提出的时间延迟积分型图像传感器，其成像过程和转移过程均为纯数字化过程，噪声引入水平低，MTF受转移次数影响小。如图10所示，MTF与转移效率以及阵列的级数相关，由于传统的TDI-CCD转移过程中存在电荷残留，转移效率小于1，因此，随着级数的增加，MTF会下降。相反，本公开采用的可转移型计数器的时间积分型图像传感器，可以实现转移效率p＝1，且不受级数限制，故相对于现有TDI-CCD图像传感器技术具有低读出噪声、低转移噪声、TDI级数受MTF限制较小以及低成本等优势。
本文描述的实施方式可以以例如方法或过程、装置、软件程序、数据流或信号来实施。即使仅在单一实施方式形式的环境中讨论(例如，仅作为方法或设备讨论)，所讨论的特征的实施方式也可以以其他形式来实施(例如，程序)。装置可以用例如适当的硬件、软件和固件来实施。这些方法可以在例如诸如处理器的装置中实施，其通常指处理设备，包括例如计算机、微处理器、集成电路或可编程逻辑设备。处理器还包括通信设备，诸如计算机、手机、便携式/个人数字助理以及便于终端用户之间的信息通信的其他设备。
已经描述了许多实施方式。然而，应当理解的是，可以进行各种修改。例如，可以对不同实施方式的元件进行组合、补充、修改或移除以产生其他实施方式。另外，本领域普通技术人员可理解的是，可以用其他结构和过程代替所公开的结构和过程，并且所产生的实施方式将以至少基本上相同的方式执行至少基本上相同的功能，以至少实现与所公开的实施方式基本相同的结果。因此，本申请考虑了这些和其他实施方式。

Claims (18)

1.一种基于时间延迟积分TDI的图像传感器，包括：
多级线阵阵列，包括沿图像传感器的扫描方向布置的多个单级线阵，其中图像传感器的扫描方向作为级数方向，每个单级线阵包括沿线阵方向排布的多个像素，线阵方向与级数方向垂直；
其中，每一级单级线阵响应于第一控制信号进入计数模式，响应于第二控制信号进入转移模式，其中，在所述计数模式下，每一级单级线阵对入射到像素上的光信号进行计数并获得计数值，而在所述转移模式下，每一级单级线阵停止计数，除最后一级单级线阵之外，其他各级单级线阵将获得的当前计数值输出给下一级单级线阵，而最后一级单级线阵将获得的当前计数值输出；
其中，所述光信号是光子，每个像素包括：像素单元和计数器；
其中，在每个单级线阵中，像素单元和计数器分别沿阵列方向形成像素单元线阵和计数器线阵；
其中，像素单元线阵和计数器线阵在多级线阵阵列中彼此交替排布，并且被布置在同一层上；或者
像素单元线阵和计数器线阵分别形成像素单元阵列和计数器阵列，并且像素单元阵列和计数器阵列被布置在同一层上，像素单元阵列中的像素单元和计数器阵列中的对应计数器进行电连接；或者
像素单元线阵和计数器线阵分别形成像素单元阵列和计数器阵列，并且像素单元阵列和计数器阵列被布置在不同层上。
2.根据权利要求1所述的图像传感器，其中
像素单元检测所述光子并输出脉冲信号，其中脉冲信号的数量与光子的数量相关；
计数器接收像素单元输出的脉冲信号，响应于所述第一控制信号对脉冲信号的数量进行计数并获得所述计数值，以及响应于所述第二控制信号停止计数并且输出获得的当前计数值。
3.根据权利要求2所述的图像传感器，其中，
像素单元包括单光子雪崩二极管SPAD，其中SPAD连接到一反向偏置电压使得该SPAD工作在盖革模式下。
4.根据权利要求3所述的图像传感器，其中，每个像素还包括：
与SPAD连接的淬灭电路，在SPAD接收到单个光子发生雪崩击穿后，降低SPAD的反向偏置电压使得雪崩淬灭，并且输出一脉冲信号。
5.根据权利要求4所述的图像传感器，其中，每个像素还包括：
与淬灭电路连接的脉冲整形电路，对淬灭电路输出的脉冲信号进行整形，并且向计数器输出数字脉冲信号。
6.根据权利要求1-5任一项所述的图像传感器，还包括：
锁存电路，响应于所述第二控制信号，对最后一级单级线阵输出的计数值进行锁存；
地址选择电路，读取锁存电路锁存的计数值，供后级处理电路基于计数值生成图像信息。
7.根据权利要求1-5任一项所述的图像传感器，还包括：
时序控制电路，生成所述第一控制信号和所述第二控制信号，并将其提供给多级线阵阵列中的每一级。
8.根据权利要求1所述的图像传感器，其中，在像素单元线阵和计数器线阵分别形成像素单元阵列和计数器阵列，并且像素单元阵列和计数器阵列被布置在不同层上的情况下，像素单元阵列和计数器阵列基于3D堆栈工艺被布置在不同层上，并且像素单元阵列中的像素单元和计数器阵列中的对应计数器进行电连接。
9.根据权利要求5所述的图像传感器，其中，所述淬灭电路和所述脉冲整形电路中的至少一个被集成在所述像素单元中。
10.根据权利要求6所述的图像传感器，其中，计数器包括多级级联的触发单元，其中，在多级级联的触发单元中，每一级触发单元包括一触发器、与触发器连接的第一数据选择器以及第二数据选择器，其中，每级触发器包括：
数据输入端，连接第一数据选择器的输出端；
时钟输入端，连接第二数据选择器的输出端；
第一输出端，输出计数脉冲；以及
第二输出端，连接到第一数据选择器的第一输入端；
其中，除第一级触发单元之外，其他各级触发单元中的第二数据选择器的第一输入端连接到上一级触发单元中的触发器的第二输出端，第一级触发单元的第二数据选择器的第一输入端连接到脉冲整形电路的输出端；
各级触发单元中的第二数据选择器的第二输入端接收第二控制信号。
11.根据权利要求10所述的图像传感器，其中，除第一级单级线阵之外，其他各级单级线阵的像素中的第一数据选择器的第二输入端连接到上一级单级线阵的对应触发器的第一输出端；
第一级单级线阵的像素的第一数据选择器的第二输入端接收第一电平信号；
最后一级单级线阵的像素的触发器的第一输出端连接到锁存电路。
12.根据权利要求10所述的图像传感器，其中，触发单元中的第一数据选择器和第二数据选择器的控制端接收第一控制信号。
13.根据权利要求10所述的图像传感器，其中，触发器为D触发器。
14.根据权利要求10所述的图像传感器，其中，触发器为JK触发器、RS触发器和T触发器之一，其中，触发单元还包括与所述触发器连接的逻辑门电路，以便利用JK触发器、RS触发器或T触发器实现D触发器的功能。
15.一种基于时间延迟积分TDI的成像方法，包括：
利用沿包括多级线性阵列的图像传感器的扫描方向布置的多个单级线阵对待成像对象进行扫描，其中图像传感器的扫描方向作为级数方向；每个单级线阵包括沿线阵方向排布的多个像素，线阵方向与级数方向垂直；
其中，响应于第一控制信号，使得每个单级线阵进入计数模式，响应于第二控制信号，使得每个单级线阵进入转移模式，
其中，在所述计数模式下，利用每一级单级线阵对入射到像素上的光信号进行计数并获得计数值，而在所述转移模式下，使得每一级单级线阵停止计数，并且将除最后一级单级线阵之外的其他各级单级线阵获得的当前计数值转移到下一级单级线阵，而将最后一级单级线阵获得的当前计数值输出，
其中，所述光信号是光子，每个像素包括：像素单元和计数器；
其中，在每个单级线阵中，像素单元和计数器分别沿阵列方向形成像素单元线阵和计数器线阵；
其中，像素单元线阵和计数器线阵在多级线阵阵列中彼此交替排布，并且被布置在同一层上；或者
像素单元线阵和计数器线阵分别形成像素单元阵列和计数器阵列，并且像素单元阵列和计数器阵列被布置在同一层上，像素单元阵列中的像素单元和计数器阵列中的对应计数器进行电连接；或者
像素单元线阵和计数器线阵分别形成像素单元阵列和计数器阵列，并且像素单元阵列和计数器阵列被布置在不同层上。
16.根据权利要求15所述的成像方法，其中，所述光信号是光子，所述成像方法还包括：
利用像素单元检测光子并输出脉冲信号，其中脉冲信号的数量与光子的数量相关；以及
利用计数器接收像素单元输出的脉冲信号，响应于所述第一控制信号对脉冲信号的数量进行计数并获得所述计数值，以及响应于所述第二控制信号停止计数并且输出获得的当前计数值。
17.根据权利要求16所述的成像方法，其中，
采用单光子雪崩二极管SPAD来检测光子并输出脉冲信号；其中，将SPAD连接到一反向偏置电压使得该SPAD工作在盖革模式下。
18.根据权利要求15-17任一项所述的成像方法，还包括：
响应于所述第二控制信号，对最后一级单级线阵输出的计数值进行锁存；以及
读取锁存的计数值以便基于计数值生成图像信息。
CN202010971985.8A 2020-09-16 2020-09-16 基于时间延迟积分(tdi)的图像传感器及其成像方法 Active CN112019777B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010971985.8A CN112019777B (zh) 2020-09-16 2020-09-16 基于时间延迟积分(tdi)的图像传感器及其成像方法
KR1020237012941A KR20230069212A (ko) 2020-09-16 2021-09-15 시간 지연 적분 (tdi)에 기초한 이미지 센서 및 이미징 방법
EP21868653.3A EP4203462A4 (en) 2020-09-16 2021-09-15 TIME DELAY INTEGRATION (TDI) BASED IMAGE SENSOR AND IMAGING METHOD THEREOF
PCT/CN2021/118533 WO2022057831A1 (zh) 2020-09-16 2021-09-15 基于时间延迟积分(tdi)的图像传感器及其成像方法
JP2023517763A JP2023543709A (ja) 2020-09-16 2021-09-15 時間遅延積分（ｔｄｉ）に基づく画像センサ及びそのイメージング方法
US18/026,547 US20230345148A1 (en) 2020-09-16 2021-09-15 Time delay integration (tdi)-based image sensor and imaging method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010971985.8A CN112019777B (zh) 2020-09-16 2020-09-16 基于时间延迟积分(tdi)的图像传感器及其成像方法

Publications (2)

Publication Number Publication Date
CN112019777A CN112019777A (zh) 2020-12-01
CN112019777B true CN112019777B (zh) 2021-10-26

Family

ID=73521551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010971985.8A Active CN112019777B (zh) 2020-09-16 2020-09-16 基于时间延迟积分(tdi)的图像传感器及其成像方法

Country Status (6)

Country Link
US (1) US20230345148A1 (zh)
EP (1) EP4203462A4 (zh)
JP (1) JP2023543709A (zh)
KR (1) KR20230069212A (zh)
CN (1) CN112019777B (zh)
WO (1) WO2022057831A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12041370B2 (en) * 2020-03-31 2024-07-16 Sony Semiconductor Solutions Corporation Imaging apparatus and electronic device
CN112019777B (zh) * 2020-09-16 2021-10-26 南京大学 基于时间延迟积分(tdi)的图像传感器及其成像方法
CN113810621B (zh) * 2021-09-18 2023-06-16 凌云光技术股份有限公司 一种应用于多线线阵相机的分时曝光和tdi并行处理装置及方法
CN114268740B (zh) * 2022-01-05 2023-07-18 南京大学 基于双向时间延迟积分(tdi)的图像传感器及其成像方法
CN116029351B (zh) * 2023-03-30 2023-06-13 南京大学 基于光电存算单元的模拟域累加读出电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668887A (en) * 1992-05-29 1997-09-16 Eastman Kodak Company Coating density analyzer and method using non-synchronous TDI camera
CN101854489A (zh) * 2010-04-12 2010-10-06 中国科学院长春光学精密机械与物理研究所 实现面阵cmos图像传感器时间延迟积分的装置
CN102256070A (zh) * 2010-05-17 2011-11-23 原子能和代替能源委员会 具有高视频捕获速率的cmos技术中的图像传感器
CN102595067A (zh) * 2012-03-07 2012-07-18 天津大学 模拟、数字混合累加型tdi-cis图像传感器
CN102801930A (zh) * 2012-07-13 2012-11-28 天津大学 低功耗时间延时积分型 cmos 图像传感器
CN102870407A (zh) * 2010-05-04 2013-01-09 E2V半导体公司 具有采样器阵列的图像传感器
CN107105177A (zh) * 2017-04-26 2017-08-29 天津大学 单光子雪崩光电二极管时间延迟积分cmos图像传感器
CN110138364A (zh) * 2018-02-09 2019-08-16 佳能株式会社 光电转换装置及摄像系统
CN111405210A (zh) * 2020-03-20 2020-07-10 中国电子科技集团公司第四十四研究所 像元级倍增内线帧转移ccd像素结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029793B2 (en) * 1998-11-05 2015-05-12 Siemens Aktiengesellschaft Imaging device
SE523681C2 (sv) * 2002-04-05 2004-05-11 Integrated Vision Prod System och sensor för avbildning av egenskaper hos ett objekt
US6853698B1 (en) * 2004-04-20 2005-02-08 Xilinx, Inc. Ripple counter circuits and methods providing improved self-testing functionality
US8179296B2 (en) * 2005-09-30 2012-05-15 The Massachusetts Institute Of Technology Digital readout method and apparatus
CN102595066B (zh) * 2012-03-05 2013-07-24 天津大学 低功耗数字域累加cmos-tdi图像传感器
US9746376B2 (en) * 2013-11-12 2017-08-29 EO Vista, LLC Apparatus and methods for hyperspectral imaging with parallax measurement
CN106454164B (zh) * 2016-11-04 2019-07-12 天津大学 电荷与数字混合累加型cmos-tdi图像传感器
JP7114396B2 (ja) * 2018-08-03 2022-08-08 キヤノン株式会社 撮像装置、撮像システム、移動体
CN112019777B (zh) * 2020-09-16 2021-10-26 南京大学 基于时间延迟积分(tdi)的图像传感器及其成像方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668887A (en) * 1992-05-29 1997-09-16 Eastman Kodak Company Coating density analyzer and method using non-synchronous TDI camera
CN101854489A (zh) * 2010-04-12 2010-10-06 中国科学院长春光学精密机械与物理研究所 实现面阵cmos图像传感器时间延迟积分的装置
CN102870407A (zh) * 2010-05-04 2013-01-09 E2V半导体公司 具有采样器阵列的图像传感器
CN102256070A (zh) * 2010-05-17 2011-11-23 原子能和代替能源委员会 具有高视频捕获速率的cmos技术中的图像传感器
CN102595067A (zh) * 2012-03-07 2012-07-18 天津大学 模拟、数字混合累加型tdi-cis图像传感器
CN102801930A (zh) * 2012-07-13 2012-11-28 天津大学 低功耗时间延时积分型 cmos 图像传感器
CN107105177A (zh) * 2017-04-26 2017-08-29 天津大学 单光子雪崩光电二极管时间延迟积分cmos图像传感器
CN110138364A (zh) * 2018-02-09 2019-08-16 佳能株式会社 光电转换装置及摄像系统
CN111405210A (zh) * 2020-03-20 2020-07-10 中国电子科技集团公司第四十四研究所 像元级倍增内线帧转移ccd像素结构

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"SPAD Image Sensor With Analog Counting Pixel for Time-Resolved Fluorescence Detection";Lucio Pancheri etc.;《IEEE Transactions on Electron Devices》;20131031;第60卷(第10期);全文 *
"SPAD Sensors with 256×2 Linear Array for Time Delay Integration Demonstration";Xiangshun Kong etc.;《2018 IEEE Sensors》;20181031;第1页左栏第3段-第3页右栏第2段，图1-3 *
"TDI图像传感特征提取与低功耗研究";吴强;《中国优秀硕士学位论文全文数据库（电子期刊）》;20181015;全文 *

Also Published As

Publication number Publication date
WO2022057831A1 (zh) 2022-03-24
KR20230069212A (ko) 2023-05-18
EP4203462A4 (en) 2024-01-03
JP2023543709A (ja) 2023-10-18
CN112019777A (zh) 2020-12-01
EP4203462A1 (en) 2023-06-28
US20230345148A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
CN112019777B (zh) 基于时间延迟积分(tdi)的图像传感器及其成像方法
US8111309B2 (en) Solid-state image pickup device and signal processing method using solid-state image pickup device
JP4289206B2 (ja) カウンタ回路
TWI392352B (zh) 固態影像擷取裝置，固態影像擷取裝置的類比／數位轉換方法，及影像擷取裝置
JP5359521B2 (ja) バイナリ値変換回路およびその方法、ａｄ変換装置、固体撮像素子、並びにカメラシステム
JP4743227B2 (ja) Ａｄ変換方法およびａｄ変換装置、並びに物理量分布検知の半導体装置および電子機器
US8817146B2 (en) Imaging device including latch circuits with switching devices in between
TWI793576B (zh) 具有共享格雷碼產生器及平行縱行算術邏輯單元之影像感測器
US20220377273A1 (en) Image sensor and method of operating an image sensor
JP2012151613A (ja) 固体撮像装置及び撮像装置
US9338384B2 (en) Solid-state imaging apparatus including electrically connected substrates
US8907835B2 (en) A/D conversion circuit and solid-state image pickup device
CN114268740B (zh) 基于双向时间延迟积分(tdi)的图像传感器及其成像方法
US9160318B2 (en) Data processing circuit and solid-state imaging device
CN111083403A (zh) 一种片内复用型像素控制电路
US10785429B2 (en) Image sensor having improved efficiency by reducing noise and time taken for capturing image
CN116190397A (zh) 半导体器件
TW201834449A (zh) 影像感測器及用於讀取影像感測器之方法
US11968466B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN117367580A (zh) 一种适用于梯度成像的spad阵列
US20230199345A1 (en) Image sensing device, method for sensing image, and electronic device
KR20230078482A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant