TWI793576B - 具有共享格雷碼產生器及平行縱行算術邏輯單元之影像感測器 - Google Patents

具有共享格雷碼產生器及平行縱行算術邏輯單元之影像感測器 Download PDF

Info

Publication number
TWI793576B
TWI793576B TW110114300A TW110114300A TWI793576B TW I793576 B TWI793576 B TW I793576B TW 110114300 A TW110114300 A TW 110114300A TW 110114300 A TW110114300 A TW 110114300A TW I793576 B TWI793576 B TW I793576B
Authority
TW
Taiwan
Prior art keywords
coupled
phase
aligned
binary
stage
Prior art date
Application number
TW110114300A
Other languages
English (en)
Other versions
TW202147829A (zh
Inventor
范理杭
瞿旻
育昇 楊
卿樂 吳
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW202147829A publication Critical patent/TW202147829A/zh
Application granted granted Critical
Publication of TWI793576B publication Critical patent/TWI793576B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Image Analysis (AREA)

Abstract

一種供在一影像感測器中使用之讀出電路包含複數個比較器。該複數個比較器中之每一者經耦合以接收一斜坡信號及來自複數個縱行位元線中之一各別者之一各別類比影像資料信號以便產生一各別比較器輸出。複數個算術邏輯單元(ALU)中之每一者經耦合以接收由一格雷碼(GC)產生器產生之經相位對準GC輸出。該複數個ALU中之每一者進一步耦合至該複數個比較器中之一各別者以接收該各別比較器輸出。該複數個ALU中之每一者經耦合以回應於該各別比較器輸出而鎖存該等經相位對準GC輸出以便產生一各別數位影像資料信號。

Description

具有共享格雷碼產生器及平行縱行算術邏輯單元之影像感測器
本發明大體而言係關於影像感測器，且特定而言但非排他地，係關於包含讀出電路之影像感測器。
影像感測器係無所不在的且現在廣泛用於數位相機、蜂巢式電話、安全相機以及醫學、汽車及其他應用中。當將影像感測器整合至一更寬廣範圍之電子裝置中時，透過裝置架構設計以及影像獲取處理兩者以儘可能多的方式增強影像感測器之功能性、效能度量及諸如此類(例如，解析度、電力消耗、動態範圍等)係合意的。
一典型影像感測器回應於來自一外部場景之影像光入射於影像感測器上而操作。影像感測器包含具有光敏元件(例如，光電二極體)之一像素陣列，該等光敏元件吸收入射影像光之一部分且在吸收影像光後旋即產生影像電荷。由像素光生之影像電荷可作為縱行位元線上隨入射影像光而變之類比輸出影像信號來量測。換言之，所產生之影像電荷之量與影像光之強度成比例，其被作為類比信號自縱行位元線讀出且轉換為數位值以產生表示外部場景之數位影像(亦即，影像資料)。
位元線上之類比影像信號通常被饋送至一類比轉數位轉換器(ADC)中以供轉換為數位影像信號。一斜坡型ADC通常與影像感測器一起使用來將類比影像信號轉換為數位影像信號。對於一斜坡型ADC，一計數器在一斜坡信號開始且被與類比影像信號進行比較時開始計數。當斜坡信號與類比影像信號相等時，計數器之值被鎖存作為類比影像信號之數位表示。為了達成較高解析度數位影像信號輸出，要增加計數器之時間解析度。此需要增加計數器之時脈頻率。然而，當時脈信號之頻率增加時且當影像感測器之解析度增加時，計數器之電力消耗亦增加。一習用基於縱行之紋波計數器在ADC週期期間具有一非常大的電流浪湧。此較大瞬時電流浪湧平均化為用於每一橫列讀出之時間期間之一非常大的平均電力汲取。此外，電力消耗係非均勻的且取決於光強度。尤其在高圖框速率及/或大像素計數影像感測器中，此並非係一適合的解決方案。另外，大的電流浪湧導致大的電壓(IR)降，此進一步限制最大ADC時脈速度。
本文中闡述針對於自具有讀出電路之一影像感測器中之縱行位元線讀出類比影像信號之各種實例，該讀出電路具有包含一共享格雷碼產生器及平行縱行算術邏輯單元之縱行類比轉數位轉換。在以下說明中，陳述眾多特定細節以便提供對實例之一透徹理解。然而，熟習此項技術者將認識到，本文中所闡述之技術可在不具有該等特定細節中之一或多者之情況下實踐或者可利用其他方法、組件、材料等來實踐。在其他例項中，未詳細展示或闡述眾所周知之結構、材料或操作以避免使某些態樣模糊。
遍及本說明書對「一項實例」或「一項實施例」之提及意指結合該實例所闡述之一特定特徵、結構或特性包含於本發明之至少一項實例中。因此，遍及本說明書在各個位置中片語「在一項實例中」或「在一項實施例中」之出現未必全部指代同一實例。此外，在一或多項實例中可以任何適合方式組合該等特定特徵、結構或特性。
諸如「底下」、「下面」、「下部」、「下方」、「上面」、「上部」、「頂部」、「底部」、「左」、「右」、「中心」、「中間」及諸如此類空間相對術語可在本文中為便於說明而用於闡述如各圖中所圖解說明之一個元件或特徵相對於另一(些)元件或特徵之關係。將理解，除了圖中繪示之定向外，該等空間相對術語亦打算涵蓋裝置在使用或操作時之不同定向。舉例而言，若將圖中之裝置旋轉或翻轉，則闡述為「在」其他元件或特徵「下面」或「底下」或者「下方」之元件將定向為「在」其他元件或特徵「上面」。因此，例示性術語「下面」及「下方」可涵蓋上面及下面之一定向兩者。裝置可按其他方式定向(旋轉90度或處於其他定向)且相應地解釋本文中所使用之空間相對描述語。另外，亦將理解，當將一層稱為「在」兩個層「之間」時，其可係兩個層之間僅有的層，或者亦可存在一或多個介入層。
遍及本說明書，使用數個技術術語。此等術語將呈現其在其所屬領域中之普通含義，除非本文中另外具體定義或其使用之內容脈絡將另外清晰地暗示。應注意，在本文件中，元件名稱及符號可互換使用(例如，Si與矽)；然而，其兩者具有相同含義。
如將論述，揭示影像感測器讀出電路之各種實例，其中類比影像信號透過一影像感測器之縱行位元線自一像素陣列平行讀出。在各種實例中，像素陣列之每一縱行位元線耦合至一各別比較器之輸入中之一者。每一比較器之另一輸入經耦合以接收一全域斜坡信號。每一比較器之輸出耦合至一各別縱行算術邏輯單元(ALU)，該各別縱行ALU經耦合以自像素陣列輸出類比影像信號之數位或二進制表示。在各種實例中，縱行ALU經耦合以產生相關雙取樣(CDS)輸出，該等CDS輸出基於自像素陣列讀出之影像資料之經取樣與保持信號(SHS)值和經取樣與保持重設(SHR)值之間的差。在各種實例中，根據本發明之教示，一共享格雷碼(GC)產生器用於產生經相位對準GC輸出，該等經相位對準GC輸出經耦合以由縱行ALU中之每一者接收以執行自縱行位元線讀出之影像資料之平行類比轉數位轉換(ADC)。
為了圖解說明，圖1 圖解說明根據本發明之一實施例之包含一像素陣列102之一成像系統100之一項實例，類比影像信號透過縱行位元線112自該像素陣列平行讀出至讀出電路106。如下文將更詳細地論述，在各種實例中，根據本發明之教示，讀出電路106包含用以執行來自像素陣列102之影像資料之類比轉數位轉換(ADC)之電路，其利用平行算術邏輯單元(ALU)及一共享格雷碼(GC)產生器進行相關雙取樣(CDS)。
特定而言，圖1 中所繪示之實例展示包含像素陣列102、控制電路110、讀出電路106及功能邏輯108之一成像系統100。在一項實例中，像素陣列102係包含複數個像素電路104之二維(2D)陣列，該等像素電路包含光電二極體(例如，P1、P2、…、Pn)。如所繪示之實例中所圖解說明，像素電路104被配置成若干橫列(例如，R1至Ry)及若干縱行(例如，C1至Cx)以獲取一人、地方、物件等之影像資料，然後可使用該影像資料再現一人、地方、物件等之一影像。
在該實例中，每一像素電路104經組態以回應於入射光而光生影像電荷。在每一像素電路104已獲取其影像電荷之後，讀出電路106透過縱行位元線112讀出對應類比影像電荷資料。在各種實例中，讀出電路透過縱行位元線112平行讀出來自像素電路104之每一橫列之影像電荷。在各種實例中，根據本發明之教示，將類比影像電荷信號轉換為數位值，該等數位值然後被傳送至功能邏輯108。在各種實例中，利用包含於讀出電路106中之平行ALU及共享格雷碼產生器執行類比轉數位轉換。在各種實例中，讀出電路106亦執行來自像素陣列102之影像資料之相關雙取樣。功能邏輯108可儲存影像資料或甚至藉由應用後影像效應(例如，裁剪、旋轉、移除紅眼、調整亮度、調整對比度或其他)而操縱影像資料。
圖2 圖解說明根據本發明之教示之包含具有一共享格雷碼產生器及平行縱行算術邏輯單元(ALU)之縱行類比轉數位轉換的讀出電路206之一部分之一項實例。應瞭解，圖 2 之讀出電路206可係如圖 1 中所展示之影像感測器100之讀出電路106之一項實例，且上文所闡述之類似命名及編號之元件在下文類似地耦合及起作用。
如圖 2 中所繪示之實例中所展示，讀出電路206之部分包含複數個比較器216。複數個比較器216中之每一者經耦合以接收一斜坡信號214，在一項實例中，該斜坡信號係一全域斜坡信號。複數個比較器216中之每一者進一步耦合至來自一影像感測器之複數個縱行位元線212中之一各別者以自影像感測器之一縱行接收一各別類比影像資料信號。如該實例中所展示，複數個比較器216之輸出並聯耦合至各別縱行ALU 218。複數個ALU 218中之每一者亦經耦合以接收由一共享格雷碼(GC)產生器220產生之經相位對準格雷碼(GC)輸出222，如所展示。在一項實例中，由GC產生器220產生之經相位對準GC輸出222係11位元格雷碼信號。
在操作中，複數個比較器216中之每一者經耦合以回應於自各別位元線212接收之各別類比影像資料信號與斜坡信號214之一比較而產生一各別比較器輸出。在一項實例中，當斜坡信號214之電壓斜降至等於或小於由各別縱行位元線212攜載之類比影像資料信號之電壓之一值時，在各別比較器216之輸出處發生一下降沿。在該實例中，每一各別縱行ALU 218經耦合以在於耦合至各別縱行ALU 218之各別比較器216之輸出處發生下降沿時對自GC產生器220接收之11位元格雷碼信號222進行取樣與保持或鎖存。如將論述，在各種實例中，每一縱行ALU 218然後經耦合以對經鎖存之經相位對準GC碼信號222執行格雷碼轉二進制碼轉換。在各種實例中，根據本發明之教示，縱行ALU 218亦可經耦合以對來自各別縱行位元線212之經取樣與保持重設(SHR)值取樣及經取樣與保持信號(SHS)取樣平行執行相關雙取樣(CDS)操作以自影像感測器產生經規範化數位影像信號資料。在一項實例中，自縱行ALU 218產生之數位影像信號資料可然後輸出至讀出電路206之各別全域讀取位元線。
在一項實例中，圖2 中所展示之讀出電路206之部分可係讀出電路206之跨越一影像感測器陣列之縱行重複或「拼接在一起」之複數個部分中之一者。在圖 2 中所展示之實例中，來自縱行ALU 218之影像信號輸出可因此透過讀出電路206之每一部分之縱行ALU 218且利用耦合至影像感測器陣列之第一縱行及最後一縱行並散置於每N縱行之間的移位暫存器讀出224自「右」向「左」中繼，以自影像感測器陣列讀出影像資料。例如，在一48兆像素感測器陣列之一實例中，存在8,000縱行。在該實例中，一單個GC產生器220在感測器陣列之每N = 500縱行當中共享，使得圖 2 中所展示之讀出電路206之總共16x個部分包含於耦合至第一縱行及最後一縱行並散置於每500縱行之間的移位暫存器讀出224之間以自感測器陣列讀出影像信號輸出。換言之，移位讀出暫存器224耦合至各別ALU 218，該等各別ALU耦合至影像感測器之第一縱行及最後一縱行。另外，移位暫存器耦合至複數個讀出電路206中之每一者之複數個ALU 218且散置於該複數個ALU之間以自複數個ALU 218讀出各別數位影像資料信號。
圖3 圖解說明根據本發明之教示之一格雷碼(GC)產生器320之一項實例。應瞭解，圖 3 之GC產生器320可係如圖 2 中所展示之GC產生器220之一項實例，且上文所闡述之類似命名及編號之元件在下文類似地耦合及起作用。應注意，出於解釋目的，本發明中所論述之GC產生器320產生11位元經相位對準GC碼322。應瞭解，在其他實例中，根據本發明之教示，一GC產生器320可擴展為包含更大數目個或更少數目個格雷碼位元。
在本發明中所闡述之實例中，由GC產生器320產生之GC碼322當中之相位被良好地對準以防止碼錯誤。在一習用格雷碼產生器中，由於格雷碼之性質，需要依據一時脈信號將第N位元除以2N+1 。當N增加時，該除法運算變成一大規模除法運算，此在產生一格雷碼之較高位元時在需要所有GC位元對準且同相時提出許多挑戰。舉例而言，需要藉由時脈信號將一格雷碼之位元10除以211 ，此將轉化成2,048個D正反器串聯連接以達成此一大的除法比。儘管，較高位元可利用較低位元作為一時脈源，但若所利用之時脈源不相同，則較低位元與較高位元之間的相位很難對準，因此導致產生錯誤格雷碼。
然而，在圖 3 中所繪示之實例中，根據本發明之教示，實例GC產生器320藉由利用耦合至二進制轉格雷碼轉換器340之一經同步化二進制計數器336而產生經相位對準格雷碼(GC)輸出322，該二進制轉格雷碼轉換器耦合至包含除法電路328、330、332及相位對準電路334之相位移位與對準電路，如所展示。在所圖解說明之實例中，除法電路328、330及332回應於一時脈323而產生經相位對準GC位元322中之較低GC位元Q_GC 0、Q_GC 1及Q_GC 2。在該實例中，由於經相位對準GC位元322中之較低GC位元Q_GC 0、Q_GC 1及Q_GC 2係回應於同一時脈323而產生，因此較低GC位元Q_GC 0、Q_GC 1及Q_GC 2之相位被良好地對準。在一項實例中，時脈323係由一鎖相迴路(PLL)電路產生。在圖 3 中所繪示之實例中，回應於時脈323而產生一第一時脈信號cnt_clk 324及一第二時脈信號cnt_clk_b 326。如所展示，第一時脈信號cnt_clk 324經產生作為經耦合以接收時脈323之偶數個串聯耦合之反相器電路之一輸出，而第二時脈信號cnt_clk_b 326經產生作為經耦合以接收時脈323之奇數個串聯耦合之反相器電路之一輸出。cnt_clk 324與cnt_clk_b 326之相位係使用延遲匹配而對準。特定而言，第一時脈信號cnt_clk 324經產生作為兩個串聯耦合之反相器之一輸出，且第二時脈信號cnt_clk_b 326經產生作為一個反相器及一傳輸閘電路之一輸出。如此，在所繪示之實例中，第一時脈信號cnt_clk 324與第二時脈信號cnt_clk_b 326係彼此之補數或反相版本。
繼續圖 3 中所繪示之實例，除法電路328係一除2電路且經耦合以回應於第一時脈信號cnt_clk 324而產生經相位對準GC輸出322之Q_GC 0位元。在一項實例中，除法電路328之除2電路可利用一D正反器來實施。除法電路330係一除4電路且經耦合以回應於第二時脈信號cnt_clk_b 326而產生經相位對準GC輸出322之Q_GC 1位元。在一項實例中，除法電路330之除4電路可利用兩個串聯耦合之D正反器來實施。除法電路332係一除8電路且經耦合以回應於第二時脈信號cnt_clk_b 326而產生經相位對準GC輸出322之Q_GC 2位元。在一項實例中，除法電路332之除8電路可利用四個串聯耦合之D正反器來實施。
如圖 3 中所繪示之實例中所展示，經同步化二進制計數器336包含一第一二進制計數器336-1，其經耦合以回應於經相位對準GC輸出322之Q_GC 1位元而產生第一複數個二進制位元BC1 2、BC1 3、BC1 4及BC1 5。二進制轉格雷碼轉換器340包含一第一二進制轉GC轉換器340-1，其經耦合以回應於第一複數個二進制位元BC1 2、BC1 3、BC1 4及BC1 5而產生包含GC 3、GC 4及GC 5之複數個中間GC位元，如所展示。如下文將更詳細地闡述，相位對準電路334經耦合以回應於複數個中間GC位元GC 3、GC 4及GC 5且經由第二時脈信號cnt_clk_b 326回應於時脈323而產生經相位對準GC輸出322之複數個經相位對準中間GC位元Q_GC 3、Q_GC 4及Q_GC 5。
繼續圖 3 中所繪示之實例，經同步化二進制計數器336包含一第二二進制計數器336-2，其經耦合以回應於經相位對準GC輸出322之Q_GC 4位元而產生第二複數個二進制位元BC2 5、BC2 6、BC2 7、BC2 8及BC2 9。二進制轉格雷碼轉換器340包含一第二二進制轉GC轉換器340-2，其經耦合以回應於第二複數個二進制位元BC2 5、BC2 6、BC2 7、BC2 8及BC2 9而產生包含GC 6、GC 7、GC 8、GC 9及GC 10之複數個較高GC位元，如所展示。如下文將更詳細地闡述，相位對準電路334經耦合以回應於複數個較高GC位元GC 6、GC 7、GC 8、GC 9及GC 10且經由第二時脈信號cnt_clk_b 326回應於時脈323而產生包含經相位對準GC輸出322之Q_GC 6、Q_GC 7、Q_GC 8、Q_GC 9及Q_GC 10之複數個經相位對準較高GC位元。
往回參考經同步化二進制計數器336，應注意，在所繪示之實例中，第一二進制計數器336-1係一4位元二進制計數器且第二二進制計數器336-2係一5位元二進制計數器。在該實例中，第一二進制計數器336-1之最高有效位元(MSB) BC1 5實質上相同於或實質上等於第二二進制計數器336-2之最低有效位元(LSB) BC2 5。
參考二進制轉格雷碼轉換器340，應注意，在圖 3 中所繪示之實例中，第一二進制轉GC轉換器340-1包含經耦合以回應於來自第一二進制計數器336-1之BC1 2及BC1 3位元而產生GC 3位元之一XOR閘、經耦合以回應於來自第一二進制計數器336-1之BC1 3及BC1 4位元而產生GC 4位元之一XOR閘，及經耦合以回應於來自第一二進制計數器336-1之BC1 4及BC1 5位元而產生GC 5位元之一XOR閘，如所展示。類似地，第二二進制轉GC轉換器340-2包含經耦合以回應於來自第二二進制計數器336-2之BC2 5及BC2 6位元而產生GC 6位元之一XOR閘、經耦合以回應於來自第二二進制計數器336-2之BC2 6及BC2 7位元而產生GC 7位元之一XOR閘、經耦合以回應於來自第二二進制計數器336-2之BC2 7及BC2 8位元而產生GC 8位元之一XOR閘，及經耦合以回應於來自第二二進制計數器336-2之BC2 8及BC2 9位元而產生GC 9位元之一XOR閘，如所展示。在該實例中，複數個較高GC位元之MSB位元GC 10實質上相同於或實質上等於來自第二二進制計數器336-2之MSB位元BC2 9位元。
圖4 展示圖解說明根據本發明之教示之一格雷碼產生器中之信號之間的相對關係之時序圖之實例。應瞭解，圖 4 中所圖解說明之實例信號亦可係如圖 3 中所展示之格雷碼產生器320中所圖解說明之實例或如圖 2 中所展示之格雷碼產生器220中所存在之實例信號之實例，且上文所闡述之類似命名及編號之元件可因此在下文類似地耦合及起作用。
如所圖解說明之實例中所展示，第一時脈信號cnt_clk 424及第二時脈信號cnt_clk_b 426係彼此之補數或反相版本。在該實例中，經相位對準GC輸出信號Q_GC＜2:0＞ 422-1直接由第一時脈信號cnt_clk 424及第二時脈信號cnt_clk_b 426產生，如圖 3 中所闡述，此意味著其具有相同時脈源(例如，時脈323)且相位因此被良好地對準。應注意，圖 4 中之Q_GC＜2:0＞ 422-1脈衝中之數字(例如，「0」、「1」、「3」、「2」、「6」、「7」、「5」…等)為了參考及便利起見表示格雷碼值Q_GC＜2＞、Q_GC＜1＞、Q_GC＜0＞之二進制碼等效值。
如所圖解說明之實例中所展示及論述，較低經相位對準GC值422-1之Q_GC＜1＞位元用作一時脈源來為經同步化二進制計數器(例如，第一二進制計數器336-1，其係一N+1位元二進制計數器，其中N=3，如上文圖 3 中所論述)提供時脈以產生二進制碼BC1＜5:2＞ 436-1。N+1位元二進制碼BC1＜5:2＞ 436-1被轉換為一N位元格雷碼GC＜5:3＞ 440-1 (例如，利用第一二進制轉GC轉換器340-1之XOR閘，如上文圖 3 中所論述)。
在所繪示之實例中，N位元格雷碼GC＜5:3＞ 440-1然後回應於第二時脈信號cnt_clk_b 426而被移位且相位對準(例如，利用圖 3 之相位對準電路334)以產生經相位對準格雷碼值Q_GC＜5:3＞ 422-2。在所圖解說明之實例中，相位對準電路334經耦合以藉由計數第二時脈信號cnt_clk_b 426中之3個下降沿而對格雷碼值GC＜5:3＞ 440-1之轉變444進行相位移位及對準。舉例而言，圖 4 展示根據本發明之教示，在格雷碼值GC＜5:3＞ 440-1之轉變444-1之後，經相位對準GC值Q_GC＜5:3＞ 422-2之對應轉變446-1被相位移位或同步化以回應於第二時脈信號cnt_clk_b 426之第3下降沿而發生。因此，根據本發明之教示，經相位對準GC值Q_GC＜5:0＞ 422-3之最終輸出之對應轉變448-1因此亦被同步化或相位對準，如圖 4 中所展示。
圖5 展示圖解說明根據本發明之教示之一格雷碼產生器中之額外信號之間的相對關係之時序圖之另一實例。應瞭解，圖 5 中所圖解說明之實例信號亦可係圖 4 中所圖解說明之信號之額外實例或如圖 3 中所展示之格雷碼產生器320中所圖解說明之實例或者如圖 2 中所展示之格雷碼產生器220中所存在之實例信號之實例，且上文所闡述之類似命名及編號之元件可因此在下文類似地耦合及起作用。
特定而言，根據本發明之教示，圖5 中所圖解說明之實例展示上文圖 4 中闡述為使經相位對準GC值Q_GC＜5:0＞ 422-3之最終輸出同步化之結構及設計解決方案類似地擴展至較高經相位對準GC位元。例如，圖5 中所展示之實例展示與上文圖 4 中詳細論述之第一二進制計數器或較低4位元經同步化二進制計數器輸出相關聯之二進制碼值BC1＜5:2＞ 536-1及格雷碼值GC＜5:3＞ 540-1以供參考。圖 5 中之實例擴展了較高位元之實例且展示與第二二進制計數器或較高(higher/upper) 5位元經同步化二進制計數器輸出相關聯之對應碼值BC2＜9:5＞ 536-2及格雷碼值GC＜10:6＞ 540-2。
在所圖解說明之實例中，另一經同步化二進制計數器(例如，第二二進制計數器336-2，其係一M位元二進制計數器，其中在上文圖 3 中所論述之實例中，M=5)使用Q_GC＜N+1＞作為時脈源(其中N=3，如上文所論述)，以產生二進制碼位元BC2＜9:5＞ 536-2。二進制碼位元BC2＜9:5＞ 536-2使用例如如上文圖 3 中詳細論述之第二二進制轉GC轉換器340-2之XOR閘轉換為M位元格雷碼GC＜10:6＞ 540-2。繼續該實例，格雷碼GC＜10:6＞ 540-2如上文所論述類似地回應於第二時脈信號cnt_clk_b (例如，426)之對應下降沿而相位移位且對準以產生經相位對準GC值Q_GC＜M+N+2:N+3＞，其等於Q_GC＜5+3+2:3+3＞(其中M=5且N=3)，在圖 5 中展示為現在被同步化且與較低位元相位對準之經相位對準GC值Q_GC＜10:6＞ 522-2。實際上，如圖 5 中所繪示之實例中所展示，根據本發明之教示，在格雷碼值GC＜10:6＞ 540-2之轉變544-1之後，經相位對準GC值Q_GC＜10:6＞ 522-3之對應轉變546-1回應於第二時脈信號cnt_clk_b (例如，426)而相位移位或同步化以在先前格雷碼「1」脈衝542-1之中心處發生，如圖 5 中所展示。因此，根據本發明之教示，經相位對準GC值Q_GC＜10:0＞ 522之最終11位元格雷碼輸出因此亦被同步化，如圖 5 中所展示。
圖6 圖解說明根據本發明之教示之複數個算術邏輯單元(ALU) 618中之一者之一項實例。應瞭解，圖 6 之ALU 618可係如圖 2 中所展示之複數個縱行ALU 218中之一者之一項實例，且上文所闡述之類似命名及編號之元件在下文類似地耦合及起作用。
如下文將在各種實例中展示，應注意，複數個ALU 618中之每一者經耦合以回應於一比較器輸出616而對所接收經相位對準11位元格雷碼Q_GC＜10:0＞ 622進行取樣與保持或鎖存。在一項實例中，每一ALU 618經耦合以回應於比較器輸出616之一下降沿之到來而鎖存經相位對準11位元格雷碼Q_GC＜10:0＞ 622以藉由將經鎖存之經相位對準11位元格雷碼Q_GC＜10:0＞ 622轉換為二進制值而完成類比轉數位轉換。
在各種實例中，複數個ALU 618進一步經耦合以藉由鎖存兩個經相位對準11位元格雷碼Q_GC＜10:0＞ 622信號值且然後產生該兩個值之間的差以產生自影像感測器接收之影像資料之一經規範化數位或二進制輸出值而平行執行相關雙取樣(CDS)。例如，在一項實例中，一第一經鎖存之經相位對準格雷碼Q_GC＜10:0＞ 622信號值可表示來自影像感測器之一經取樣與保持重設(SHR)值。一第二經鎖存之經相位對準格雷碼Q_GC＜10:0＞ 622信號值可表示來自影像感測器之一經取樣與保持信號(SHS)值。根據本發明之教示，在操作中，ALU將兩個經鎖存格雷碼值轉換為二進制碼，且然後輸出該兩個值之間的差。
為了圖解說明，圖6 中所展示之實例ALU 618包含一前端鎖存器級652，其經耦合以回應於比較器輸出616而接收且鎖存經相位對準格雷碼Q_GC＜10:0＞ 622信號值。在所圖解說明之實例中，前端鎖存器級652包含複數個正反器652-0至652-10，其中之每一者具有經耦合以接收經相位對準格雷碼Q_GC＜10:0＞ 622之一各別位元之一資料輸入D。
在該實例中，ALU 618亦包含一脈衝產生器650，其經耦合以自縱行之各別比較器(例如，比較器216)接收比較器輸出616。在一項實例中，脈衝產生器650經耦合以回應於比較器輸出616中之一下降沿之到來而產生一前端鎖存器啟用信號LAT_FE_EN 664。在一項實例中，前端鎖存器啟用信號LAT_FE_EN 664之脈衝耦合至前端鎖存器級652之複數個正反器652-0至652-10中之每一者之一時脈輸入。
圖6 中之實例展示ALU 618亦包含一GC轉二進制級656，其經耦合以產生自前端鎖存器級652接收之經相位對準格雷碼Q_GC＜10:0＞ 622信號值之二進制表示。在所圖解說明之實例中，GC轉二進制級656包含複數個XOR閘656-0至656-10，其中之每一者具有經耦合以產生對應二進制位元之一輸出及經耦合以接收前端鎖存器級652之複數個正反器652-0至652-10之一各別Q輸出之一第一輸入。另外，複數個XOR閘656-0至656-9中之每一者具有經耦合以接收GC轉二進制級656之相鄰較高位元XOR閘之輸出之一第二輸入。在該實例中，與GC轉二進制級656之最高有效位元對應的XOR閘656-10之第二輸入經耦合以接收一邏輯低位準(例如，「0」)。
在該實例中，ALU 618亦包含一中間鎖存器級658，其耦合至GC轉二進制級656之輸出以回應於一中間鎖存器啟用信號LAT_INT_EN 666而鎖存自前端鎖存器級652接收之經相位對準格雷碼Q_GC＜10:0＞ 622信號值之二進制表示。在所圖解說明之實例中，中間鎖存器級658包含複數個正反器658-0至658-10，其中之每一者具有經耦合以自GC轉二進制級656之各別XOR閘接收一各別位元之一資料輸入D。另外，複數個正反器658-0至658-10中之每一者包含經耦合以接收中間鎖存器啟用信號LAT_INT_EN 666之一時脈輸入。
在所圖解說明之實例中，由於ALU 618亦經耦合以對兩個經鎖存之經相位對準11位元格雷碼Q_GC＜10:0＞ 622信號值執行相關雙取樣(CDS)操作，因此ALU 618亦包含一全加法器級660，其包含複數個全加法器660-0至660-10，該等全加法器中之每一者具有耦合至GC轉二進制級656之一輸出之一第一輸入「A」、耦合至中間鎖存器級658之一反相輸出「Qb」之一第二輸入「B」，及經耦合以接收一邏輯高進位輸入值之一第三輸入「CI」。如此，應瞭解，加法器級660經耦合以產生一輸出「S」，其表示GC轉二進制級656之輸出與鎖存於中間鎖存器級658中之一經相位對準GC輸出之二進制表示之間的一差。根據本發明之教示，GC轉二進制級656之輸出與鎖存於中間鎖存器級658中之經相位對準GC輸出之二進制表示之間的差係各別數位影像資料信號之CDS表示。
應瞭解，全加法器級660經耦合以藉由將鎖存於中間鎖存器級658中之經相位對準GC輸出之二進制表示之一「負」版本與GC轉二進制級656之輸出相加而找出GC轉二進制級656之輸出與鎖存於中間鎖存器級658中之經相位對準GC輸出之二進制表示之間的差。特定而言，應注意，加法器級660之每一全加法器之「B」輸入耦合至複數個正反器658-0至658-10中之每一者之反相「Qb」輸出。另外，經耦合以接收中間鎖存器級658之最低有效位元(LSB)之全加法器660-0亦經耦合以在其進位「CI」輸入處接收一邏輯高(例如，「1」)。如此，全加法器級660經耦合以將GC轉二進制級656之輸出與等效於鎖存在中間鎖存器級658中之經相位對準GC輸出之二進制表示之2的補數相加。
繼續所圖解說明之實例，ALU 618亦包括耦合於加法器級660與ALU 618之一ALU輸出之間的一資料鎖存器級662。在操作中，資料鎖存器級662經耦合以回應於一資料鎖存器啟用信號LATA_DAT_EN 668而鎖存加法器級660之輸出。在所圖解說明之實例中，資料鎖存器級662包含複數個正反器662-0至662-10，其中之每一者具有經耦合以自全加法器級660接收一各別輸出位元「S」之一資料輸入D。另外，複數個正反器662-0至662-10中之每一者包含經耦合以接收資料鎖存器啟用信號LAT_DAT_EN 668之一時脈輸入。
在所繪示之實例中，複數個傳輸閘670-0至670-10耦合於複數個正反器662-0至662-10之各別「Q」輸出與ALU輸出之間。在一項實例中，ALU輸出耦合至一全域讀取位元線。在一項實例中，ALU輸出經由一移位暫存器讀出耦合至一全域讀取位元線，例如上文圖 2 中所圖解說明及闡述。
圖7 展示圖解說明根據本發明之教示之一成像系統中之一實例算術邏輯單元中之信號之間的相對關係之時序圖之實例。應瞭解，圖 7 中所圖解說明之實例信號亦可係與相關聯於如圖 3 中所展示之格雷碼產生器320之實例信號互動的圖 6 中所展示之ALU 618或與如圖 2 中所展示之格雷碼產生器220互動之複數個縱行ALU 218中所圖解說明之實例，且上文所提及之類似命名及編號之元件可因此在下文類似地耦合及起作用。
在所繪示之實例中，將根據本發明之教示之一實例ALU闡述為執行一第一橫列(例如，橫列0)及然後一第二橫列(例如，橫列1)之讀出。另外，針對每一橫列，執行來自每一縱行位元線(例如，212)之類比影像資料之兩次取樣。第一取樣係來自影像感測器之橫列0之一重設(SHR)值之取樣與保持。如所展示，在ADC啟用信號714被脈衝化為高時執行SHR值之一類比轉數位轉換(ADC)。此時，在該實例中，在ADC啟用信號714為高時，斜坡信號(例如，214)開始斜降。在斜坡信號214斜降時，經相位對準格雷碼產生器(例如，320)使經相位對準格雷碼輸出(例如，322)遞增。當比較器(例如，216)偵測到斜坡信號214之電壓等於或下降至低於縱行位元線212上之類比影像資料之電壓時，比較器輸出信號716具有致使前端鎖存器啟用信號LAT_FE_EN 764脈衝化之一下降沿，此致使前端鎖存器級(例如，652)對經相位對準格雷碼輸出(例如，Q_GC＜10:0＞ 622)進行取樣與保持或鎖存。在ADC啟用信號714脈衝化已發生且ADC啟用信號714下降至一低值之後，中間鎖存器啟用信號LAT_INT_EN 766脈衝化，此致使中間鎖存器級(例如，658)鎖存來自格雷碼轉二進制級656之對自前端鎖存器級652接收之經相位對準格雷碼Q_GC＜10:0＞ 622信號值之二進制表示。因此，SHR取樣值之二進制表示在此時鎖存於中間鎖存器級(例如，658)中。
在SHR取樣值之二進制表示被鎖存之後，執行來自影像感測器之橫列0之一信號(SHS)值之取樣與保持。如所展示，在ADC啟用信號714再次被脈衝化為高時執行SHS值之ADC。此時，在ADC啟用信號714為高時，斜坡信號(例如，214)再次開始斜降。在斜坡信號214斜降時，經相位對準格雷碼產生器(例如，320)再次使經相位對準格雷碼輸出(例如，322)遞增。當比較器(例如，216)偵測到斜坡信號214之電壓等於或下降至低於縱行位元線212上之類比影像資料之電壓時，比較器輸出信號716具有致使前端鎖存器啟用信號LAT_FE_EN 764再次脈衝化之一下降沿，此致使前端鎖存器級(例如，652)對經相位對準格雷碼輸出(例如，Q_GC＜10:0＞ 622)進行取樣與保持或鎖存。
在第二ADC啟用信號714脈衝化已發生且ADC啟用信號714第二次下降至一低值之後，全加法器級660之「A」輸入經耦合以接收表示SHS值的經相位對準格雷碼Q_GC＜10:0＞ 622信號值之二進制表示，而全加法器級660之「B」輸入及進位位元輸入「CI」經耦合以接收表示SHR值的經相位對準格雷碼Q_GC＜10:0＞ 622信號值之2的補數或負二進制表示。如此，全加法器級660之「S」輸出產生該兩個值之間的差，且影像資料之數位或二進制表示之經規範化CDS值然後自橫列0之縱行位元線212讀出。
因此，此時，當可自全加法器級660獲得橫列0之影像資料之數位或二進制表示之經規範化CDS值時，資料鎖存器啟用信號LAT_DAT_EN 768被脈衝化，此致使影像資料之數位或二進制表示之CDS值鎖存至ALU 618之資料鎖存器級662中。
接下來，移位暫存器讀取啟用信號724被脈衝化，從而允許透過移位暫存器讀出(例如，224)自ALU 618讀出影像資料之數位或二進制表示之經規範化CDS值。
接下來，下一橫列(例如，橫列1)之讀出可開始，且針對橫列1重複上文關於橫列0所闡述之程序。應注意，在移位暫存器讀取啟用信號724為高時指示允許橫列0之讀出時間之週期。在圖 7 中所展示之實例中，移位暫存器讀取啟用信號724為高以允許讀出經數位化橫列0影像資料之此時間介於資料鎖存器啟用信號LAT_DAT_EN 768脈衝化之間。
因此，應注意，在資料鎖存器級662儲存橫列0之影像資料之數位或二進制表示之經規範化CDS值之情況下，移位暫存器讀取啟用信號724可保持高以使得能夠在橫列1 SHR及SHS影像資料之類比轉數位轉換發生之同時讀出橫列0經數位化影像資料。
圖8 圖解說明根據本發明之教示之複數個算術邏輯單元818中之一者之另一實例。應瞭解，圖 8 之ALU 818可係圖 6 之ALU 618之另一實例或如圖 2 中所展示之複數個縱行ALU 218中之一者之另一實例，且上文所闡述之類似命名及編號之元件在下文類似地耦合及起作用。亦應瞭解，圖 8 之ALU 818與圖 6 之ALU 618共享許多類似之處。
例如，如圖 8 中所展示，ALU 818包含一前端鎖存器級852，其經耦合以回應於比較器輸出816而接收且鎖存經相位對準格雷碼Q_GC＜10:0＞ 822信號值。在所圖解說明之實例中，前端鎖存器級852包含複數個正反器852-0至852-10，其中之每一者具有經耦合以接收經相位對準格雷碼Q_GC＜10:0＞ 822之一各別位元之一資料輸入D。
在該實例中，前端鎖存器級852亦包含一脈衝產生器850，其經耦合以自縱行之各別比較器(例如，比較器216)接收比較器輸出816。在一項實例中，脈衝產生器850經耦合以回應於比較器輸出816中之一下降沿之到來而產生一前端鎖存器啟用信號LAT_FE_EN 864。在一項實例中，前端鎖存器啟用信號LAT_FE_EN 864之脈衝耦合至前端鎖存器級852之複數個正反器852-0至852-10中之每一者之一時脈輸入。
圖8 中之實例展示ALU 818亦包含一GC轉二進制級856，其經耦合以產生自前端鎖存器級852接收之經相位對準格雷碼Q_GC＜10:0＞ 822信號值之二進制表示。在所圖解說明之實例中，GC轉二進制級856包含複數個XOR閘856-0至856-10，其中之每一者具有經耦合以產生對應二進制位元之一輸出及經耦合以接收前端鎖存器級852之複數個正反器852-0至852-10之一各別Q輸出之一第一輸入。另外，複數個XOR閘856-0至856-9中之每一者具有經耦合以接收GC轉二進制級856之相鄰較高位元XOR閘之輸出之一第二輸入。在該實例中，與GC轉二進制級856之最高有效位元對應的XOR閘856-10之第二輸入經耦合以接收一邏輯低位準(例如，「0」)。
在該實例中，ALU 818亦包含一中間鎖存器級858，其耦合至GC轉二進制級856之輸出以回應於一中間鎖存器啟用信號LAT_INT_EN 866而鎖存在前端鎖存器級852中鎖存之經相位對準格雷碼Q_GC＜10:0＞ 822信號值之二進制表示。在所圖解說明之實例中，中間鎖存器級858包含複數個正反器858-0至858-10，其中之每一者具有經耦合以自GC轉二進制級856之各別XOR閘接收一各別位元之一資料輸入D。另外，複數個正反器858-0至858-10中之每一者包含經耦合以接收中間鎖存器啟用信號LAT_INT_EN 866之一時脈輸入。
在所圖解說明之實例中，由於ALU 818亦經耦合以對兩個經鎖存之經相位對準11位元格雷碼Q_GC＜10:0＞ 822信號值執行相關雙取樣(CDS)操作，因此ALU 818亦包含一全加法器級860，其包含複數個全加法器860-0至860-10，該等全加法器中之每一者具有耦合至GC轉二進制級856之一輸出之一第一輸入「A」、耦合至中間鎖存器級858之一反相輸出「Qb」之一第二輸入「B」，及經耦合以接收一邏輯高進位輸入值之一第三輸入「CI」。如此，應瞭解，加法器級860經耦合以產生表示「A」輸入處的GC轉二進制級856之輸出與等效於在「B」輸入處接收之鎖存於中間鎖存器級858中之一經相位對準GC輸出之二進制表示之2的補數之一和的一輸出「S」以判定SHS及SHR取樣之間的差。根據本發明之教示，GC轉二進制級856之輸出與鎖存於中間鎖存器級858中之經相位對準GC輸出之二進制表示之間的差係各別數位影像資料信號之CDS表示且在全加法器級860之「S」輸出處產生。
圖8 之ALU 818與圖 6 之ALU 618之一個不同之處係圖 8 之ALU 818不包含如圖 6 中所展示之資料鎖存器級662之一等效物。替代地，複數個傳輸閘870-0至870-10耦合於複數個全加法器860-0至860-10之各別「S」輸出與ALU輸出之間。在一項實例中，ALU輸出耦合至一全域讀取位元線。在一項實例中，ALU輸出經由一移位暫存器讀出耦合至一全域讀取位元線，例如上文圖 2 中所圖解說明及闡述。
圖9 展示圖解說明根據本發明之教示之另一實例算術邏輯單元中之信號之間的相對關係之時序圖之實例。應瞭解，圖 9 中所圖解說明之實例信號亦可係與相關聯於如圖 3 中所展示之格雷碼產生器320之實例信號互動之圖 8 中所展示之ALU 818或與如圖 2 中所展示之格雷碼產生器220互動之複數個縱行ALU 218中所圖解說明之實例，且上文所提及之類似命名及編號之元件可因此在下文類似地耦合及起作用。
如上文所論述，圖8 之ALU 818與圖 6 之ALU 618之間的一個不同之處係圖 8 之ALU 818不包含如圖 6 中所展示之資料鎖存器級662之一等效物。因此，圖 8 之實例ALU 818受益於一較小大小佈局，但係以較緩慢感測器橫列時序為代價。為了圖解說明，圖 9 展示ALU 818執行一第一橫列(例如，橫列0)及然後一第二橫列(例如，橫列1)之一讀出之一實例。針對每一橫列，執行來自每一縱行位元線(例如，212)之類比影像資料之兩次取樣。第一取樣係來自影像感測器之橫列0之一重設(SHR)值之取樣與保持。如所展示，在ADC啟用信號914被脈衝化為高時執行SHR值之一類比轉數位轉換(ADC)。此時，在該實例中，在ADC啟用信號914為高時，斜坡信號(例如，214)開始斜降。在斜坡信號214斜降時，經相位對準格雷碼產生器(例如，320)使經相位對準格雷碼輸出(例如，322)遞增。當比較器(例如，216)偵測到斜坡信號214之電壓等於或下降至低於縱行位元線212上之類比影像資料之電壓時，比較器輸出信號916具有致使前端鎖存器啟用信號LAT_FE_EN 964脈衝化之一下降沿，此致使前端鎖存器級(例如，852)對經相位對準格雷碼輸出(例如，Q_GC＜10:0＞ 822)進行取樣與保持或鎖存。在ADC啟用信號914脈衝化已發生且ADC啟用信號914下降至一低值之後，中間鎖存器啟用信號LAT_INT_EN 966脈衝化，此致使中間鎖存器級(例如，858)鎖存來自格雷碼轉二進制級956之對自前端鎖存器級852接收之經相位對準格雷碼Q_GC＜10:0＞ 822信號值之二進制表示。因此，SHR取樣值之二進制表示在此時鎖存於中間鎖存器級(例如，858)中。
在SHR取樣值之二進制表示被鎖存之後，執行來自影像感測器之橫列0之一信號(SHS)值之取樣與保持。如所展示，在ADC啟用信號914再次被脈衝化為高時執行SHS值之ADC。此時，在ADC啟用信號914為高時，斜坡信號(例如，214)再次開始斜降。在斜坡信號214斜降時，經相位對準格雷碼產生器(例如，320)再次使經相位對準格雷碼輸出(例如，322)遞增。當比較器(例如，216)偵測到斜坡信號214之電壓等於或下降至低於縱行位元線212上之類比影像資料之電壓時，比較器輸出信號916具有致使前端鎖存器啟用信號LAT_FE_EN 964再次脈衝化之一下降沿，此致使前端鎖存器級(例如，852)對經相位對準格雷碼輸出(例如，Q_GC＜10:0＞ 822)進行取樣與保持或鎖存。
在第二ADC啟用信號914脈衝化已發生且ADC啟用信號914第二次下降至一低值之後，全加法器級860之「A」輸入經耦合以接收表示SHS值的經相位對準格雷碼Q_GC＜10:0＞ 822信號值之二進制表示，而全加法器級860之「B」輸入及進位位元輸入「CI」經耦合以接收表示SHR值的經相位對準格雷碼Q_GC＜10:0＞ 822信號值之2的補數或負二進制表示。如此，全加法器級860之「S」輸出產生該兩個值之間的差，且來自橫列0之縱行位元線212之影像資料之數位或二進制表示之經規範化CDS值然後準備好被讀出。
如此，移位暫存器讀取啟用信號924被脈衝化，從而允許透過移位暫存器讀出(例如，224)自ALU 818讀出影像資料之數位或二進制表示之經規範化CDS值。
然而，在下一橫列(例如，橫列1)之讀出可開始之前，移位暫存器讀取啟用信號924之脈衝必須在下一橫列(例如，橫列1)之讀出可在ALU 818中開始之前下降回至一低值。否則，在資料鎖存器級將不鎖存橫列0輸出資料之情況下，若橫列1發生類比轉數位轉換而橫列0仍要讀出，則資料將被毀壞。在移位暫存器讀取啟用信號924下降至低之後，重複上文關於橫列0所闡述之程序以讀出橫列1。
圖10A 圖解說明根據本發明之教示之複數個算術邏輯單元1018A中之一者之又一實例。應瞭解，圖 10A 之ALU 1018A可係圖 8 之ALU 818之另一實例或圖 6 之ALU 618之另一實例或者如圖 2 中所展示之複數個縱行ALU 218中之一者之另一實例，且上文所闡述之類似命名及編號之元件在下文類似地耦合及起作用。亦應瞭解，圖 10A 之ALU 1018A與圖 8 之ALU 818或圖 6 之ALU 618共享許多類似之處。
例如，如圖 10A 中所展示，ALU 1018A包含一前端鎖存器級1052，其經耦合以回應於比較器輸出1016而接收且鎖存經相位對準格雷碼Q_GC＜10:0＞ 1022信號值。在所圖解說明之實例中，前端鎖存器級1052包含複數個正反器1052-0至1052-10，其中之每一者具有經耦合以接收經相位對準格雷碼Q_GC＜10:0＞ 1022之一各別位元之一資料輸入D。在該實例中，前端鎖存器級1052經耦合以回應於一前端鎖存器啟用信號LAT_FE_EN 1064而鎖存經相位對準格雷碼Q_GC＜10:0＞ 1022，該前端鎖存器啟用信號回應於來自縱行之各別比較器(例如，比較器216)之一比較器輸出1016。在圖 10A 中所展示之實例中，一脈衝產生器1050經耦合以回應於比較器輸出1016中之一下降沿之到來而產生前端鎖存器啟用信號LAT_FE_EN 1064。在一項實例中，前端鎖存器啟用信號LAT_FE_EN 1064之脈衝耦合至前端鎖存器級1052之複數個正反器1052-0至1052-10中之每一者之一時脈輸入。
圖10A 之ALU 1018A與圖 8 之ALU 818A或圖 6 之ALU 618之間的不同之處中之一者係圖 10A 之ALU 1018A包含耦合於圖 10A 之脈衝產生器1050輸入與輸出之間以實施一旁路模式之一旁路開關1074。旁路模式之原因係在各種實例中，脈衝產生器1050可能對VDD供應器中之雜訊及/或接地中之雜訊較敏感，此可能導致不想要之影像假影。因此，在過度雜訊狀況中，繞過脈衝產生器1050可係合意的。在操作中，當旁路開關1074閉合時，旁路模式被啟用。在旁路模式被啟用時，前端鎖存器啟用信號LAT_FE_EN 1064實質上相同於或實質上等於比較器輸出1016。當旁路開關1074斷開時，旁路模式被停用。當旁路模式停用時，前端鎖存器啟用信號LAT_FE_EN 1064實質上相同於或實質上等於來自脈衝產生器1050之輸出脈衝。
當旁路模式啟用時副效應中之一者係前端鎖存器級1052之複數個正反器1052-0至1052-10中之每一者之時脈輸入接收比較器輸出1016，該比較器輸出保持為高直至斜坡信號(例如，214)之電壓等於或小於縱行位元線(例如，212)上之類比影像資料信號之電壓為止。因此，在前端鎖存器級1052之複數個正反器1052-0至1052-10中之每一者之時脈輸入為高時，該等正反器之「Q」輸出保持對其各別「D」輸入有回應或敏感，此將因此通常導致下游XOR閘及全加法器電路在經相位對準格雷碼Q_GC＜10:0＞ 1022繼續計數或遞增時不斷雙態切換。
然而，為了限制前端鎖存器級1052之「Q」輸出之此不斷雙態切換之下游效應，ALU 1018A亦包含耦合至前端鎖存器級1052之輸出及一GC轉二進制級1056之一閘控級1054。在操作中，閘控級1054經組態以回應於一資料鎖存器啟用信號LAT_DAT_EN 1068或一中間鎖存器啟用信號LAT_INT_EN 1066而將GC轉二進制級1056之一輸入耦合至前端鎖存器級1052之輸出。在圖 10A 中所繪示之實例中，閘控級1054包含一「或」閘1076，其具有經耦合以接收中間鎖存器啟用信號LAT_INT_EN 1066之一第一輸入及經耦合以接收資料鎖存器啟用信號LAT_DAT_EN 1068之一第二輸入。因此，閘控級1054經組態以回應於「或」閘之一輸出而將GC轉二進制級1056之一輸入耦合至前端鎖存器級1052之一輸出。
圖10A 中所繪示之實例亦圖解說明閘控級1054亦包含複數個「及」閘1054A-0至1054A-10。複數個「及」閘1054A-0至1054A-10中之每一者具有耦合至前端鎖存器級1052之複數個鎖存器1052-0至1052-10中之一各別者之「Q」輸出之一第一輸入。複數個「及」閘1054A-0至1054A-10中之每一者具有耦合至「或」閘1076之輸出之一第二輸入。複數個「及」閘1054A-0至1054A-10中之每一者具有耦合至GC轉二進制級1056之輸入之一輸出。
繼續所圖解說明之實例，GC轉二進制級1056經耦合以產生鎖存於前端鎖存器級1052中且透過閘控級1054傳遞之經相位對準格雷碼Q_GC＜10:0＞ 1022信號值之二進制表示。在所圖解說明之實例中，GC轉二進制級1056包含複數個XOR閘1056-0至1056-10，其中之每一者具有經耦合以產生對應二進制位元之一輸出及經耦合以透過閘控級1054接收前端鎖存器級1052之複數個正反器1052-0至1052-10之一各別Q輸出之一第一輸入。另外，複數個XOR閘1056-0至1056-9中之每一者具有經耦合以接收GC轉二進制級1056之相鄰較高位元XOR閘之輸出之一第二輸入。在該實例中，與GC轉二進制級1056之最高有效位元對應的XOR閘1056-10之第二輸入經耦合以接收一邏輯低位準(例如，「0」)。
在該實例中，ALU 1018A亦包含中間鎖存器級1058，其耦合至GC轉二進制級1056之輸出以回應於中間鎖存器啟用信號LAT_INT_EN 1066而鎖存在前端鎖存器級1052中鎖存之經相位對準格雷碼Q_GC＜10:0＞ 1022信號值之二進制表示。在所圖解說明之實例中，中間鎖存器級1058包含複數個正反器1058-0至1058-10，其中之每一者具有經耦合以自GC轉二進制級1056之各別XOR閘接收一各別位元之一資料輸入D。另外，複數個正反器1058-0至1058-10中之每一者包含經耦合以接收中間鎖存器啟用信號LAT_INT_EN 1066之一時脈輸入。
在所圖解說明之實例中，由於ALU 1018A亦經耦合以對兩個經鎖存之經相位對準11位元格雷碼Q_GC＜10:0＞ 1022信號值執行相關雙取樣(CDS)操作，因此ALU 1018A亦包含全加法器級1060，其包含複數個全加法器1060-0至1060-10，該複數個全加法器中之每一者具有耦合至GC轉二進制級1056之一輸出之一第一輸入「A」、耦合至中間鎖存器級1058之一反相輸出「Qb」之一第二輸入「B」，及經耦合以接收一邏輯高進位輸入值之一第三輸入「CI」。如此，應瞭解，加法器級1060經耦合以產生表示「A」輸入處的GC轉二進制級1056之輸出與等效於在「B」輸入處接收之鎖存於中間鎖存器級1058中之一經相位對準GC輸出之二進制表示之2的補數之一和的一輸出「S」以判定SHS及SHR取樣之間的差。根據本發明之教示，GC轉二進制級1056之輸出與鎖存於中間鎖存器級1058中之經相位對準GC輸出之二進制表示之間的差係各別數位影像資料信號之CDS表示且在全加法器級1060之「S」輸出處產生。
繼續所圖解說明之實例，ALU 1018A亦包括耦合於加法器級1060與ALU 1018A之一ALU輸出之間的一資料鎖存器級1062。在操作中，資料鎖存器級1062經耦合以回應於資料鎖存器啟用信號LATA_DAT_EN 1068而鎖存加法器級1060之輸出。在所圖解說明之實例中，資料鎖存器級1062包含複數個正反器1062-0至1062-10，其中之每一者具有經耦合以自全加法器級1060接收一各別輸出位元「S」之一資料輸入D。另外，複數個正反器1062-0至1062-10中之每一者包含經耦合以接收資料鎖存器啟用信號LAT_DAT_EN 1068之一時脈輸入。
在所繪示之實例中，複數個傳輸閘1070-0至1070-10耦合於複數個正反器1062-0至1062-10之各別「Q」輸出與ALU輸出之間。在一項實例中，ALU輸出耦合至一全域讀取位元線。在一項實例中，ALU輸出經由一移位暫存器讀出耦合至一全域讀取位元線，例如上文圖 2 中所圖解說明及闡述。
圖10B 圖解說明根據本發明之教示之複數個算術邏輯單元1018B中之一者之再一實例。應瞭解，圖 10B 之ALU 1018B可係圖 10A 之ALU 1018A或圖 8 之ALU 818之另一實例或者圖 6 之ALU 618之另一實例或者如圖 2 中所展示之複數個縱行ALU 218中之一者之另一實例，且上文所闡述之類似命名及編號之元件在下文類似地耦合及起作用。亦應瞭解，圖 10B 之ALU 1018B與圖 10A 之ALU 1018A或圖 8 之ALU 818或者圖 6 之ALU 618共享許多類似之處。
例如，如圖 10B 中所展示，ALU 1018B包含一前端鎖存器級1052，其經耦合以回應於比較器輸出1016而接收且鎖存經相位對準格雷碼Q_GC＜10:0＞ 1022信號值。在所圖解說明之實例中，前端鎖存器級1052包含複數個正反器1052-0至1052-10，其中之每一者具有經耦合以接收經相位對準格雷碼Q_GC＜10:0＞ 1022之一各別位元之一資料輸入D。在該實例中，前端鎖存器級1052經耦合以回應於一前端鎖存器啟用信號LAT_FE_EN 1064而鎖存經相位對準格雷碼Q_GC＜10:0＞ 1022，該前端鎖存器啟用信號回應於來自縱行之各別比較器(例如，比較器216)之一比較器輸出1016。
在圖 10B 中所展示之實例中，一脈衝產生器1050經耦合以回應於比較器輸出1016中之一下降沿之到來而產生前端鎖存器啟用信號LAT_FE_EN 1064。在一項實例中，前端鎖存器啟用信號LAT_FE_EN 1064之脈衝耦合至前端鎖存器級1052之複數個正反器1052-0至1052-10中之每一者之一時脈輸入。一旁路開關1074耦合於圖 10B 之脈衝產生器1050之輸入與輸出之間以實施一旁路模式。在操作中，當旁路開關1074閉合時，旁路模式被啟用。在旁路模式被啟用時，前端鎖存器啟用信號LAT_FE_EN 1064實質上相同於或實質上等於比較器輸出1016。當旁路開關1074斷開時，旁路模式被停用。當旁路模式停用時，前端鎖存器啟用信號LAT_FE_EN 1064實質上相同於或實質上等於來自脈衝產生器1050之輸出脈衝。
在所繪示之實例中，ALU 1018B亦包含一閘控級1054，其耦合至前端鎖存器級1052之輸出及一GC轉二進制級1056。在操作中，閘控級1054經組態以回應於一資料鎖存器啟用信號LAT_DAT_EN 1068或一中間鎖存器啟用信號LAT_INT_EN 1066而將GC轉二進制級1056之一輸入耦合至前端鎖存器級1052之輸出。在圖 10B 中所繪示之實例中，閘控級1054包含一「或」閘1076，其具有經耦合以接收中間鎖存器啟用信號LAT_INT_EN 1066之一第一輸入及經耦合以接收資料鎖存器啟用信號LAT_DAT_EN 1068之一第二輸入。因此，閘控級1054經組態以回應於「或」閘之一輸出而將GC轉二進制級1056之一輸入耦合至前端鎖存器級1052之一輸出。
圖10B 之ALU 1018B與圖 10A 之ALU 1018A之間的不同之處中之一者係在圖 10B 之ALU 1018B中，閘控級1054包含複數個閘控鎖存器1054B-0至1054B-10而非複數個「及」閘1054A-0至1054A-10。複數個閘控鎖存器1054B-0至1054B-10中之每一者具有耦合至前端鎖存器級1052之複數個鎖存器1052-0至1052-10中之一各別者之「Q」輸出之一資料輸入。複數個閘控鎖存器1054B-0至1054B-10中之每一者具有耦合至「或」閘1076之輸出之一時脈輸入。複數個閘控鎖存器1054B-0至1054B-10中之每一者具有耦合至GC轉二進制級1056之輸入之一「Q」輸出。
繼續所圖解說明之實例，GC轉二進制級1056經耦合以產生鎖存於前端鎖存器級1052中且透過閘控級1054傳遞之經相位對準格雷碼Q_GC＜10:0＞ 1022信號值之二進制表示。在所圖解說明之實例中，GC轉二進制級1056包含複數個XOR閘1056-0至1056-10，其中之每一者具有經耦合以產生對應二進制位元之一輸出及經耦合以透過閘控級1054接收前端鎖存器級1052之複數個正反器1052-0至1052-10之一各別Q輸出之一第一輸入。另外，複數個XOR閘1056-0至1056-9中之每一者具有經耦合以接收GC轉二進制級1056之相鄰較高位元XOR閘之輸出之一第二輸入。在該實例中，與GC轉二進制級1056之最高有效位元對應的XOR閘1056-10之第二輸入經耦合以接收一邏輯低位準(例如，「0」)。
在該實例中，ALU 1018B亦包含中間鎖存器級1058，其耦合至GC轉二進制級1056之輸出以回應於中間鎖存器啟用信號LAT_INT_EN 1066而鎖存在前端鎖存器級1052中鎖存之經相位對準格雷碼Q_GC＜10:0＞ 1022信號值之二進制表示。在所圖解說明之實例中，中間鎖存器級1058包含複數個正反器1058-0至1058-10，其中之每一者具有經耦合以自GC轉二進制級1056之各別XOR閘接收一各別位元之一資料輸入D。另外，複數個正反器1058-0至1058-10中之每一者包含經耦合以接收中間鎖存器啟用信號LAT_INT_EN 1066之一時脈輸入。
在所圖解說明之實例中，由於ALU 1018B亦經耦合以對兩個經鎖存之經相位對準11位元格雷碼Q_GC＜10:0＞ 1022信號值執行相關雙取樣(CDS)操作，因此ALU 1018B亦包含全加法器級1060，其包含複數個全加法器1060-0至1060-10，該複數個全加法器中之每一者具有耦合至GC轉二進制級1056之一輸出之一第一輸入「A」、耦合至中間鎖存器級1058之一反相輸出「Qb」之一第二輸入「B」，及經耦合以接收一邏輯高進位輸入值之一第三輸入「CI」。如此，應瞭解，加法器級1060經耦合以產生表示「A」輸入處的GC轉二進制級1056之輸出與等效於在「B」輸入處接收之鎖存於中間鎖存器級1058中之一經相位對準GC輸出之二進制表示之2的補數之一和的一輸出「S」以判定SHS及SHR取樣之間的差。根據本發明之教示，GC轉二進制級1056之輸出與鎖存於中間鎖存器級1058中之經相位對準GC輸出之二進制表示之間的差係各別數位影像資料信號之CDS表示且在全加法器級1060之「S」輸出處產生。
繼續所圖解說明之實例，ALU 1018B亦包括耦合於加法器級1060與ALU 1018B之一ALU輸出之間的一資料鎖存器級1062。在操作中，資料鎖存器級1062經耦合以回應於資料鎖存器啟用信號LATA_DAT_EN 1068而鎖存加法器級1060之輸出。在所圖解說明之實例中，資料鎖存器級1062包含複數個正反器1062-0至1062-10，其中之每一者具有經耦合以自全加法器級1060接收一各別輸出位元「S」之一資料輸入D。另外，複數個正反器1062-0至1062-10中之每一者包含經耦合以接收資料鎖存器啟用信號LAT_DAT_EN 1068之一時脈輸入。
在所繪示之實例中，複數個傳輸閘1070-0至1070-10耦合於複數個正反器1062-0至1062-10之各別「Q」輸出與ALU輸出之間。在一項實例中，ALU輸出耦合至一全域讀取位元線。在一項實例中，ALU輸出經由一移位暫存器讀出耦合至一全域讀取位元線，例如上文圖 2 中所圖解說明及闡述。
圖11 展示圖解說明根據本發明之教示之算術邏輯單元之又一些實例中之信號之間的相對關係之時序圖之實例。應瞭解，圖 11 中所圖解說明之實例信號亦可係與相關聯於如圖 3 中所展示之格雷碼產生器320之實例信號互動之圖 10A 之ALU 1018A中或圖 10B 之ALU 1018B中或與如圖 2 中所展示之格雷碼產生器220互動之複數個縱行ALU 218中所圖解說明之實例，且上文所提及之類似命名及編號之元件可因此在下文類似地耦合及起作用。
如上文所論述， 圖10A 之ALU 1018A或圖 10B 之ALU 1018B與圖 8 之ALU 818或圖 6 之ALU 618之間的一個不同之處係圖 10A 之ALU 1018A或圖 10B 之ALU 1018B包含一旁路模式及閘控級1054。因此，當旁路模式啟用時，在比較器輸出為高時，前端鎖存器級1052之「Q」輸出雙態切換，此利用閘控級1054得以解決。
為了圖解說明，圖11 展示ALU 1018A及/或ALU 1018B執行一第一橫列(例如，橫列0)及然後一第二橫列(例如，橫列1)之一讀出之一實例。針對每一橫列，執行來自每一縱行位元線(例如，212)之類比影像資料之兩次取樣。第一取樣係來自影像感測器之橫列0之一重設(SHR)值之取樣與保持。如所展示，在ADC啟用信號1114被脈衝化為高時執行SHR值之一類比轉數位轉換(ADC)。此時，在該實例中，在ADC啟用信號1114為高時，斜坡信號(例如，214)開始斜降。在斜坡信號214斜降時，經相位對準格雷碼產生器(例如，320)使經相位對準格雷碼輸出(例如，322)遞增。如所論述，在斜坡信號214之電壓仍大於縱行位元線212上之類比影像資料之電壓時，經相位對準格雷碼輸出(例如，Q_GC＜10:0＞ 1022)繼續雙態切換或遞增。圖 11 展示當脈衝產生器1050處於旁路模式中(例如，旁路開關1074閉合)時，前端鎖存器啟用信號LAT_FE_EN 1164A實質上等於比較器輸出1116，且當脈衝產生器1050不處於旁路模式中(例如，旁路開關1074斷開)時，前端鎖存器啟用信號LAT_FE_EN 1164A實質上等於脈衝產生器1150之輸出脈衝。
繼續該實例，當比較器(例如，216)偵測到斜坡信號214之電壓等於或下降至低於縱行位元線212上之類比影像資料之電壓時，比較器輸出信號1116具有一下降沿，此在處於旁路模式中時致使前端鎖存器啟用信號LAT_FE_EN 1164A具有一對應下降沿或在不處於旁路模式中時致使前端鎖存器啟用信號LAT_FE_EN 1164B脈衝化，此兩種情況皆致使前端鎖存器級(例如，1052)對經相位對準格雷碼輸出(例如，Q_GC＜10:0＞ 1022)進行取樣與保持或鎖存。在ADC啟用信號1114脈衝化已發生且ADC啟用信號1114下降至一低值之後，中間鎖存器啟用信號LAT_INT_EN 1166脈衝化，此致使閘控級1054將前端鎖存器級1052之輸出傳遞至格雷碼轉二進制級1056。另外，中間鎖存器啟用信號LAT_INT_EN 1166脈衝化致使中間鎖存器級(例如，1058)鎖存來自格雷碼轉二進制級1056之對自前端鎖存器級1052接收之經相位對準格雷碼Q_GC＜10:0＞ 1022信號值之二進制表示。因此，SHR取樣值之二進制表示在此時鎖存於中間鎖存器級(例如，1058)中。
在SHR取樣值之二進制表示被鎖存之後，執行來自影像感測器之橫列0之一信號(SHS)值之取樣與保持。如所展示，在ADC啟用信號1114再次被脈衝化為高時執行SHS值之ADC。此時，在ADC啟用信號1114為高時，斜坡信號(例如，214)再次開始斜降。在斜坡信號214斜降時，經相位對準格雷碼產生器(例如，320)再次使經相位對準格雷碼輸出(例如，322)遞增。如先前所論述，在斜坡信號214之電壓仍大於縱行位元線212上之類比影像資料之電壓時，經相位對準格雷碼輸出(例如，Q_GC＜10:0＞ 1022)再次繼續雙態切換或遞增。圖 11 再次展示當脈衝產生器1050處於旁路模式中(例如，旁路開關1074閉合)時，前端鎖存器啟用信號LAT_FE_EN 1164A實質上等於比較器輸出1116，且當脈衝產生器1050不處於旁路模式中(例如，旁路開關1074斷開)時，前端鎖存器啟用信號LAT_FE_EN 1164A實質上等於脈衝產生器1150之輸出脈衝。
繼續該實例，當比較器(例如，216)偵測到斜坡信號214之電壓等於或下降至低於縱行位元線212上之類比影像資料之電壓時，比較器輸出信號1116具有一下降沿，此在處於旁路模式中時致使前端鎖存器啟用信號LAT_FE_EN 1164A具有一對應下降沿或在不處於旁路模式中時致使前端鎖存器啟用信號LAT_FE_EN 1164B脈衝化，此兩種情況皆再次致使前端鎖存器級(例如，1052)對經相位對準格雷碼輸出(例如，Q_GC＜10:0＞ 1022)進行取樣與保持或鎖存。
在第二ADC啟用信號1114脈衝化已發生且ADC啟用信號1114第二次下降至一低值之後，資料鎖存器啟用信號LAT_DATA_EN 1168脈衝化，此致使閘控級1054將前端鎖存器級1052之輸出傳遞至格雷碼轉二進制級1056。此時，全加法器級1060之「A」輸入因此現在經耦合以自格雷碼轉二進制級1056接收對來自前端鎖存器級1052之經相位對準格雷碼Q_GC＜10:0＞ 1022信號值之二進制表示(其現在表示SHS值)，而全加法器級1060之「B」輸入及進位位元輸入「CI」經耦合以接收來自中間鎖存器級1058之經相位對準格雷碼Q_GC＜10:0＞ 1022信號值之2的補數或負二進制表示(其表示SHR值)。如此，全加法器級1060之「S」輸出產生該兩個值之間的差，且來自橫列0之縱行位元線212之影像資料之數位或二進制表示之經規範化CDS值然後準備好自全加法器級1060之輸出讀出。資料鎖存器啟用信號LAT_DAT_EN 1168脈衝化亦致使資料鎖存器級(例如，1062)鎖存來自全加法器級1060之輸出之影像資料之數位或二進制表示之經規範化CDS值。
如此，接下來，移位暫存器讀取啟用信號1124被脈衝化，從而允許透過移位暫存器讀出(例如，224)自ALU 1018A或ALU 1018B讀出影像資料之數位或二進制表示之經規範化CDS值。
接下來，下一橫列(例如，橫列1)之讀出可開始，且針對橫列1重複上文關於橫列0所闡述之程序。應注意，在移位暫存器讀取啟用信號1124為高時指示允許橫列0之讀出時間之週期。應注意，在圖 11 中所展示之實例中，在包含資料鎖存器級1062之情況下，移位暫存器讀取啟用信號1124為高以允許讀出經數位化橫列0影像資料之可用時間與在讀出橫列1影像資料期間可發生ADC操作之時間具有至少某一重疊。
包含發明摘要中所闡述之內容之本發明之所圖解說明之實例之以上說明並非意欲係窮盡性的或將本發明限制於所揭示之精確形式。雖然出於說明性目的而在本文中闡述了本發明之特定實例，但如熟習相關技術者將認識到，可在本發明之範疇內做出各種修改。
可鑒於以上詳細說明對本發明做出此等修改。隨附申請專利範圍中所使用之術語不應理解為將本發明限制於本說明書中所揭示之特定實例。而是，本發明之範疇將完全由隨附申請專利範圍來判定，該申請專利範圍將根據所創建之請求項解釋原則來加以理解。
100:成像系統/影像感測器 102:像素陣列 104:像素電路 106:讀出電路 108:功能邏輯 110:控制電路 112:縱行位元線 206:讀出電路 212-1至212-8:縱行位元線/位元線 214:斜坡信號 216-1至216-8:比較器 218-1至218-8:縱行算術邏輯單元/算術邏輯單元 220:共享格雷碼產生器/格雷碼產生器 222:經相位對準格雷碼輸出/11位元格雷碼信號/經相位對準格雷碼信號 224:移位暫存器讀出/移位讀出暫存器 320:格雷碼產生器/經相位對準格雷碼產生器 322:11位元經相位對準格雷碼/格雷碼/經相位對準格雷碼輸出/經相位對準格雷碼位元 323:時脈 324:第一時脈信號 326:第二時脈信號 328:除法電路 330:除法電路 332:除法電路 334:相位對準電路 336:經同步化二進制計數器 336-1:第一二進制計數器 336-2:第二二進制計數器 340:二進制轉格雷碼轉換器 340-1:第一二進制轉格雷碼轉換器 340-2:第二二進制轉格雷碼轉換器 422-1:經相位對準格雷碼輸出信號/較低經相位對準格雷碼值 422-2:經相位對準格雷碼值 422-3:經相位對準格雷碼值 424:第一時脈信號 426:第二時脈信號 436-1:二進制碼/N+1位元二進制碼 440-1:N位元格雷碼/格雷碼值 444-1:轉變 446-1:轉變 448-1:轉變 522:經相位對準格雷碼值 522-2:經相位對準格雷碼值 522-3 經相位對準格雷碼值 536-1:二進制碼值 536-2:碼值/二進制碼位元 540-1:格雷碼值 540-2:格雷碼值/M位元格雷碼/格雷碼 542-1:先前格雷碼「1」脈衝 544-1:轉變 546-1:轉變 616:比較器輸出 618:算術邏輯單元 622-0至622-10:所接收經相位對準11位元格雷碼/經相位對準11位元格雷碼/經相位對準格雷碼/經相位對準格雷碼輸出 650:脈衝產生器 652:前端鎖存器級 652-0至652-10:正反器 656:格雷碼轉二進制級 656-0至656-10:「互斥或」閘 658:中間鎖存器級 658-0至658-10：正反器 660:全加法器級/加法器級 660-0至660-10:全加法器 662:資料鎖存器級 662-0至662-10:正反器 664:前端鎖存器啟用信號 666:中間鎖存器啟用信號 668:資料鎖存器啟用信號 670-0至670-10:傳輸閘 714:類比轉數位轉換啟用信號 716:比較器輸出信號 724:移位暫存器讀取啟用信號 764:前端鎖存器啟用信號 766:中間鎖存器啟用信號 768:資料鎖存器啟用信號 816:比較器輸出 818:算術邏輯單元 822-0至822-10:經相位對準格雷碼/經相位對準11位元格雷碼/經相位對準格雷碼輸出 850:脈衝產生器 852:前端鎖存器級 852-0至852-10:正反器 856:格雷碼轉二進制級 856-0至856-10:「互斥或」閘 858:中間鎖存器級 858-0至858-10：正反器 860:全加法器級/加法器級 860-0至860-10:全加法器 866:中間鎖存器啟用信號 870-0至870-10:傳輸閘 914:類比轉數位轉換啟用信號 916:比較器輸出信號 924:移位暫存器讀取啟用信號 964:前端鎖存器啟用信號 966:中間鎖存器啟用信號 1016:比較器輸出 1018A:算術邏輯單元 1018B:算術邏輯單元 1022-0至1022-10:經相位對準格雷碼/經相位對準11位元格雷碼/經相位對準格雷碼輸出 1050:脈衝產生器 1052:前端鎖存器級 1052-0至1052-10:正反器/鎖存器 1054:閘控級 1054A-0至1054A-10:「及」閘 1054B-0至1054B-10:閘控鎖存器 1056:格雷碼轉二進制級 1056-0至1056-10:「互斥或」閘 1058:中間鎖存器級 1058-0至1058-10：正反器 1060:全加法器級/加法器級 1060-0至1060-10:全加法器 1062:資料鎖存器級 1062-0至1062-10:正反器 1064:前端鎖存器啟用信號 1066:中間鎖存器啟用信號 1068:資料鎖存器啟用信號 1070-0至1070-10:傳輸閘 1074:旁路開關 1076:「或」閘 1114:類比轉數位轉換啟用信號 1116:比較器輸出/比較器輸出信號 1124:移位暫存器讀取啟用信號 1164A:前端鎖存器啟用信號 1164B:前端鎖存器啟用信號 1166:中間鎖存器啟用信號 1168:資料鎖存器啟用信號 BC1 2:第一二進制位元/位元 BC1 3:第一二進制位元/位元 BC1 4:第一二進制位元/位元 BC1 5:第一二進制位元/位元/最高有效位元 BC1＜5:2＞:二進制碼/N+1位元二進制碼 BC2 5:第二二進制位元/位元/最低有效位元 BC2 6:第二二進制位元/位元 BC2 7:第二二進制位元/位元 BC2 8:第二二進制位元/位元 BC2 9:第二二進制位元/位元/最高有效位元 BC2＜9:5＞:碼值/二進制碼位元 C1至Cx:縱行 cnt_clk:第一時脈信號 cnt_clk_b:第二時脈信號 GC 3:中間格雷碼位元/位元 GC 4:中間格雷碼位元/位元 GC 5:中間格雷碼位元/位元 GC 6:較高格雷碼位元/位元 GC 7:較高格雷碼位元/位元 GC 8:較高格雷碼位元/位元 GC 9:較高格雷碼位元/位元 GC 10:較高格雷碼位元/最高有效位元 GC＜5:3＞:N位元格雷碼/格雷碼值 GC＜10:6＞:格雷碼值/M位元格雷碼/格雷碼 LAT_DAT_EN:資料鎖存器啟用信號 LAT_FE_EN:前端鎖存器啟用信號 LAT_INT_EN:中間鎖存器啟用信號 Q_GC 0:較低格雷碼位元/位元 Q_GC 1:較低格雷碼位元/位元 Q_GC 2:較低格雷碼位元/位元 Q_GC 3:經相位對準中間格雷碼位元 Q_GC 4:經相位對準中間格雷碼位元/位元 Q_GC 5:經相位對準中間格雷碼位元 Q_GC 6:經相位對準較高格雷碼位元 Q_GC 7:經相位對準較高格雷碼位元 Q_GC 8:經相位對準較高格雷碼位元 Q_GC 9:經相位對準較高格雷碼位元 Q_GC 10:經相位對準較高格雷碼位元 Q_GC＜0＞:格雷碼值 Q_GC＜1＞:格雷碼值/位元 Q_GC＜2＞:格雷碼值 Q_GC＜2:0＞:經相位對準格雷碼輸出信號 Q_GC＜5:0＞:經相位對準格雷碼值 Q_GC＜5:3＞:經相位對準格雷碼值 Q_GC＜10:0＞:經相位對準格雷碼值/所接收經相位對準11位元格雷碼/經相位對準格雷碼/經相位對準11位元格雷碼/經相位對準格雷碼輸出 Q_GC＜10:6＞:經相位對準格雷碼值 P1至Pn:光電二極體 R1至Ry:橫列
參考以下圖闡述本發明之非限制性及非窮盡性實施例，其中除非另有規定，否則遍及各個視圖，相似元件符號係指相似部件。
圖1 圖解說明根據本發明之教示之包含具有讀出電路之一影像感測器之一成像系統之一項實例，該讀出電路包含一共享格雷碼產生器及平行縱行算術邏輯單元。
圖2 圖解說明根據本發明之教示之包含具有一共享格雷碼產生器及平行縱行算術邏輯單元之縱行類比轉數位轉換的讀出電路之一部分之一項實例。
圖3 圖解說明根據本發明之教示之一格雷碼產生器之一項實例。
圖4 展示圖解說明根據本發明之教示之一格雷碼產生器中之信號之間的相對關係之時序圖之實例。
圖5 展示圖解說明根據本發明之教示之一格雷碼產生器中之額外信號之間的相對關係之時序圖之實例。
圖6 圖解說明根據本發明之教示之複數個算術邏輯單元中之一者之一項實例。
圖7 展示圖解說明根據本發明之教示之一實例算術邏輯單元中之信號之間的相對關係之時序圖之實例。
圖8 圖解說明根據本發明之教示之複數個算術邏輯單元中之一者之另一實例。
圖9 展示圖解說明根據本發明之教示之另一實例算術邏輯單元中之信號之間的相對關係之時序圖之實例。
圖10A 圖解說明根據本發明之教示之複數個算術邏輯單元中之一者之又一實例。
圖10B 圖解說明根據本發明之教示之複數個算術邏輯單元中之一者之再一實例。
圖11 展示圖解說明根據本發明之教示之又一實例算術邏輯單元中之信號之間的相對關係之時序圖之實例。
遍及圖式之數個視圖，對應參考字符指示對應組件。熟習此項技術者將瞭解，圖中之元件係為簡單及清晰起見而圖解說明的，且未必按比例繪製。舉例而言，為幫助改善對本發明之各種實施例之理解，各圖中之元件中之某些元件之尺寸可能相對於其他元件而被放大。另外，通常未繪示一商業上可行之實施例中有用或必需的常見而眾所周知之元件以便促進對本發明之此等各種實施例之一較不受阻礙之觀看。
206:讀出電路
212-1至212-8:縱行位元線/位元線
214:斜坡信號
216-1至216-8:比較器
218-1至218-8:縱行算術邏輯單元/算術邏輯單元
220:共享格雷碼產生器/格雷碼產生器
222:經相位對準格雷碼輸出/11位元格雷碼信號/經相位對準格雷碼信號
224:移位暫存器讀出/移位讀出暫存器

Claims (41)

  1. 一種供在一影像感測器中使用之讀出電路，其包括： 複數個比較器，其中該複數個比較器中之每一者經耦合以接收一斜坡信號，其中該複數個比較器中之每一者進一步耦合至來自該影像感測器之複數個縱行位元線中之一各別者以接收一各別類比影像資料信號，其中該複數個比較器中之每一者經耦合以回應於該各別類比影像資料信號與該斜坡信號之一比較而產生一各別比較器輸出； 一格雷碼(GC)產生器，其經耦合以產生經相位對準GC輸出；及 複數個算術邏輯單元(ALU)，其中該複數個ALU中之每一者經耦合以接收該等經相位對準GC輸出，其中該複數個ALU中之每一者進一步耦合至該複數個比較器中之一各別者以接收該各別比較器輸出，其中該複數個ALU中之每一者經耦合以回應於該各別比較器輸出而鎖存該等經相位對準GC輸出以便產生一各別數位影像資料信號。
  2. 如請求項1之讀出電路，其中該讀出電路係耦合至該影像感測器之該複數個縱行位元線之複數個讀出電路中之一者，其中移位讀出暫存器耦合至各別ALU，該等各別ALU耦合至該影像感測器之第一縱行及最後一縱行，且其中移位讀出暫存器耦合至該複數個讀出電路中之每一者之該複數個ALU且散置於該複數個ALU之間以自該複數個ALU讀出該等各別數位影像資料信號。
  3. 如請求項1之讀出電路，其中該GC產生器包括： 複數個除法電路，其經耦合以回應於一時脈而產生複數個較低GC位元； 一第一二進制計數器，其經耦合以回應於該複數個較低GC位元中之一者而產生第一複數個二進制位元； 一第一二進制轉GC轉換器，其經耦合以回應於該第一複數個二進制位元而產生複數個中間GC位元； 一相位對準電路，其經耦合以回應於該時脈及該複數個中間GC位元而產生複數個經相位對準中間GC位元； 一第二二進制計數器，其經耦合以回應於該複數個經相位對準中間GC位元中之一者而產生第二複數個二進制位元；及 一第二二進制轉GC轉換器，其經耦合以回應於該第二複數個二進制位元而產生複數個較高GC位元， 其中該相位對準電路進一步經耦合以回應於該時脈及該複數個較高GC位元而產生複數個經相位對準較高GC位元，其中該等經相位對準GC輸出包括該複數個較低GC位元、該複數個經相位對準中間GC位元及該複數個經相位對準較高GC位元。
  4. 如請求項3之讀出電路，其中該複數個除法電路包括： 一第一除法電路，其經耦合以回應於該時脈而產生該等經相位對準GC輸出之一第一位元； 一第二除法電路，其經耦合以回應於該時脈而產生該等經相位對準GC輸出之一第二位元；及 一第三除法電路，其經耦合以回應於該時脈而產生該等經相位對準GC輸出之一第三位元。
  5. 如請求項4之讀出電路，其中該時脈包括一第一計數時脈及一第二計數時脈，其中該第一計數時脈與該第二計數時脈係彼此之補數， 其中該第一除法電路包括一除2電路，該除2電路經耦合以回應於該第一計數時脈而產生該等經相位對準GC輸出之一第一位元， 其中該第二除法電路包括一除4電路，該除4電路經耦合以回應於該第二計數時脈而產生該等經相位對準GC輸出之一第二位元，且 其中該第三除法電路包括一除8電路，該除8電路經耦合以回應於該第二計數時脈而產生該等經相位對準GC輸出之一第三位元。
  6. 如請求項5之讀出電路，其中該第一二進制計數器經耦合以回應於該等經相位對準GC輸出之該第二位元而產生該第一複數個二進制位元。
  7. 如請求項6之讀出電路，其中該相位對準電路經耦合以回應於該第二計數時脈及該複數個中間GC位元而產生該複數個經相位對準中間GC位元，且其中該相位對準電路進一步經耦合以回應於該第二計數時脈及該複數個較高GC位元而產生該複數個經相位對準較高GC位元。
  8. 如請求項7之讀出電路， 其中該複數個經相位對準中間GC位元包括該等經相位對準GC輸出之一第四位元、該等經相位對準GC輸出之一第五位元及該等經相位對準GC輸出之一第六位元，且 其中該複數個經相位對準較高GC位元包括該等經相位對準GC輸出之一第七位元、該等經相位對準GC輸出之一第八位元、該等經相位對準GC輸出之一第九位元、該等經相位對準GC輸出之一第十位元及該等經相位對準GC輸出之一第十一位元。
  9. 如請求項8之讀出電路，其中該第二二進制計數器經耦合以回應於該等經相位對準GC輸出之該第五位元而產生該第二複數個二進制位元。
  10. 如請求項9之讀出電路，其中由該第一二進制計數器產生之該第一複數個二進制位元中之一最高有效位元實質上等於由該第二二進制計數器產生之該第二複數個二進制位元中之一最低有效位元。
  11. 如請求項10之讀出電路， 其中該第一二進制轉GC轉換器包括第一複數個「互斥或」(XOR)閘，其中該第一複數個XOR閘中之每一者經耦合以回應於來自該第一二進制計數器之該第一複數個二進制位元而產生該複數個中間GC位元中之一各別者， 其中該複數個較高GC位元中之一最高有效位元實質上等於來自該第二二進制計數器之該第二複數個二進制位元中之一最高有效位元，且 其中該第二二進制轉GC轉換器包括第二複數個「互斥或」(XOR)閘，其中該第二複數個XOR閘中之每一者經耦合以回應於來自該第二二進制計數器之該第二複數個二進制位元中之剩餘較低有效位元而產生該複數個較高GC位元中之剩餘較低有效位元中之一各別者。
  12. 如請求項1之讀出電路，其中該複數個ALU中之每一者進一步經耦合以回應於兩個各別比較器輸出而鎖存兩個經相位對準GC輸出以便產生該各別數位影像資料信號之一相關雙取樣(CDS)表示。
  13. 如請求項12之讀出電路，其中該複數個ALU中之該每一者包括： 一前端鎖存器級，其經耦合以回應於該各別比較器輸出而鎖存該等經相位對準GC輸出； 一GC轉二進制級，其經耦合以產生鎖存於該前端鎖存器級中之該等經相位對準GC輸出之二進制表示； 一中間鎖存器級，其經耦合以回應於一中間鎖存器啟用信號而鎖存在該前端鎖存器級中鎖存之該等經相位對準GC輸出之該等二進制表示； 一加法器級，其具有耦合至該GC轉二進制級之一輸出之一第一輸入、耦合至該中間鎖存器級之一反相輸出之一第二輸入及經耦合以接收一邏輯高進位輸入值之一第三輸入，其中該加法器級經耦合以產生表示該GC轉二進制級之該輸出與鎖存於該中間鎖存器級中之一經相位對準GC輸出之二進制表示之間的一差之一輸出，其中該GC轉二進制級之該輸出與鎖存於該中間鎖存器級中之該經相位對準GC輸出之該二進制表示之間的該差係該各別數位影像資料信號之該CDS表示；及 一ALU輸出，其耦合至該加法器級之一輸出。
  14. 如請求項13之讀出電路，其中該複數個ALU中之該每一者進一步包括經耦合以回應於該各別比較器輸出而產生一前端鎖存器啟用信號之一脈衝產生器，其中該前端鎖存器級經耦合以回應於該前端鎖存器啟用信號而鎖存該等經相位對準GC輸出。
  15. 如請求項14之讀出電路，其中該複數個ALU中之該每一者進一步包括耦合於該加法器級與該ALU輸出之間的一資料鎖存器級，其中該資料鎖存器級經耦合以回應於一資料鎖存器啟用信號而鎖存該加法器級之該輸出。
  16. 如請求項15之讀出電路，其中該複數個ALU中之該每一者進一步包括耦合於該脈衝產生器之一輸入與該脈衝產生器之一輸出之間的旁路開關，其中在該旁路開關閉合時，該前端鎖存器啟用信號實質上等於該各別比較器之一輸出，其中在該旁路開關斷開時，該前端鎖存器啟用信號實質上等於該脈衝產生器之一輸出。
  17. 如請求項16之讀出電路，其中該複數個ALU中之該每一者進一步包括耦合於該前端鎖存器級與該GC轉二進制級之間的一閘控級，其中該閘控級經組態以回應於該資料鎖存器啟用信號或該中間鎖存器啟用信號而將該GC轉二進制級之一輸入耦合至該前端鎖存器級之一輸出。
  18. 如請求項17之讀出電路，其中該閘控級包括一「或」閘，該「或」閘具有經耦合以接收該中間鎖存器啟用信號之一第一輸入及經耦合以接收該資料鎖存器啟用信號之一第二輸入，其中該閘控級經組態以回應於該「或」閘之一輸出而將該GC轉二進制級之一輸入耦合至該前端鎖存器級之一輸出。
  19. 如請求項18之讀出電路，其中該閘控級進一步包括複數個「及」閘，其中該複數個「及」閘中之每一者具有耦合至該前端鎖存器級之複數個鎖存器中之一各別者之一輸出的一第一輸入，其中該複數個「及」閘中之每一者具有耦合至該「或」閘之該輸出之一第二輸入，且其中該複數個「及」閘中之每一者具有耦合至該GC轉二進制級之該輸入之一輸出。
  20. 如請求項18之讀出電路，其中該閘控級進一步包括複數個閘控鎖存器，其中該複數個閘控鎖存器中之每一者具有耦合至該前端鎖存器級之複數個鎖存器中之一各別者之一輸出的一資料輸入，其中該複數個閘控鎖存器中之每一者具有耦合至該「或」閘之該輸出之一時脈輸入，且其中該複數個閘控鎖存器中之每一者具有耦合至該GC轉二進制級之該輸入之一輸出。
  21. 一種成像系統，其包括： 一像素陣列，其包含配置成若干橫列及若干縱行之複數個像素電路，其中該複數個像素電路中之每一者經耦合以回應於入射光而產生一類比影像資料信號； 控制電路，其耦合至該像素陣列以控制該像素陣列之操作；及 一讀出電路，其透過複數個縱行位元線耦合至該像素陣列，其中該讀出電路包括： 複數個比較器，其中該複數個比較器中之每一者經耦合以接收一斜坡信號，其中該複數個比較器中之每一者進一步耦合至複數個縱行位元線中之一各別者以接收一各別類比影像資料信號，其中該複數個比較器中之每一者經耦合以回應於該各別類比影像資料信號與該斜坡信號之一比較而產生一各別比較器輸出； 一格雷碼(GC)產生器，其經耦合以產生經相位對準GC輸出；及 複數個算術邏輯單元(ALU)，其中該複數個ALU中之每一者經耦合以接收該等經相位對準GC輸出，其中該複數個ALU中之每一者進一步耦合至該複數個比較器中之一各別者以接收該各別比較器輸出，其中該複數個ALU中之每一者經耦合以回應於該各別比較器輸出而鎖存該等經相位對準GC輸出以便產生一各別數位影像資料信號。
  22. 如請求項21之成像系統，其進一步包括耦合至該讀出電路以儲存自該像素陣列讀出之該影像資料之功能邏輯。
  23. 如請求項21之成像系統，其中該讀出電路係耦合至影像感測器之該複數個縱行位元線之複數個讀出電路中之一者，其中移位讀出暫存器耦合至各別ALU，該等各別ALU耦合至該影像感測器之第一縱行及最後一縱行，且其中移位讀出暫存器耦合至該複數個讀出電路中之每一者之該複數個ALU且散置於該複數個ALU之間以自該複數個ALU讀出該等各別數位影像資料信號。
  24. 如請求項21之成像系統，其中該GC產生器包括： 複數個除法電路，其經耦合以回應於一時脈而產生複數個較低GC位元； 一第一二進制計數器，其經耦合以回應於該複數個較低GC位元中之一者而產生第一複數個二進制位元； 一第一二進制轉GC轉換器，其經耦合以回應於該第一複數個二進制位元而產生複數個中間GC位元； 一相位對準電路，其經耦合以回應於該時脈及該複數個中間GC位元而產生複數個經相位對準中間GC位元； 一第二二進制計數器，其經耦合以回應於該複數個經相位對準中間GC位元中之一者而產生第二複數個二進制位元；及 一第二二進制轉GC轉換器，其經耦合以回應於該第二複數個二進制位元而產生複數個較高GC位元， 其中該相位對準電路進一步經耦合以回應於該時脈及該複數個較高GC位元而產生複數個經相位對準較高GC位元，其中該等經相位對準GC輸出包括該複數個較低GC位元、該複數個經相位對準中間GC位元及該複數個經相位對準較高GC位元。
  25. 如請求項24之成像系統，其中該複數個除法電路包括： 一第一除法電路，其經耦合以回應於該時脈而產生該等經相位對準GC輸出之一第一位元； 一第二除法電路，其經耦合以回應於該時脈而產生該等經相位對準GC輸出之一第二位元；及 一第三除法電路，其經耦合以回應於該時脈而產生該等經相位對準GC輸出之一第三位元。
  26. 如請求項25之成像系統，其中該時脈包括一第一計數時脈及一第二計數時脈，其中該第一計數時脈與該第二計數時脈係彼此之補數， 其中該第一除法電路包括一除2電路，該除2電路經耦合以回應於該第一計數時脈而產生該等經相位對準GC輸出之一第一位元， 其中該第二除法電路包括一除4電路，該除4電路經耦合以回應於該第二計數時脈而產生該等經相位對準GC輸出之一第二位元，且 其中該第三除法電路包括一除8電路，該除8電路經耦合以回應於該第二計數時脈而產生該等經相位對準GC輸出之一第三位元。
  27. 如請求項26之成像系統，其中該第一二進制計數器經耦合以回應於該等經相位對準GC輸出之該第二位元而產生該第一複數個二進制位元。
  28. 如請求項27之成像系統，其中該相位對準電路經耦合以回應於該第二計數時脈及該複數個中間GC位元而產生該複數個經相位對準中間GC位元，且其中該相位對準電路進一步經耦合以回應於該第二計數時脈及該複數個較高GC位元而產生該複數個經相位對準較高GC位元。
  29. 如請求項28之成像系統， 其中該複數個經相位對準中間GC位元包括該等經相位對準GC輸出之一第四位元、該等經相位對準GC輸出之一第五位元及該等經相位對準GC輸出之一第六位元，且 其中該複數個經相位對準較高GC位元包括該等經相位對準GC輸出之一第七位元、該等經相位對準GC輸出之一第八位元、該等經相位對準GC輸出之一第九位元、該等經相位對準GC輸出之一第十位元及該等經相位對準GC輸出之一第十一位元。
  30. 如請求項29之成像系統，其中該第二二進制計數器經耦合以回應於該等經相位對準GC輸出之該第五位元而產生該第二複數個二進制位元。
  31. 如請求項30之成像系統，其中由該第一二進制計數器產生之該第一複數個二進制位元中之一最高有效位元實質上等於由該第二二進制計數器產生之該第二複數個二進制位元中之一最低有效位元。
  32. 如請求項31之成像系統， 其中該第一二進制轉GC轉換器包括第一複數個「互斥或」(XOR)閘，其中該第一複數個XOR閘中之每一者經耦合以回應於來自該第一二進制計數器之該第一複數個二進制位元而產生該複數個中間GC位元中之一各別者， 其中該複數個較高GC位元中之一最高有效位元實質上等於來自該第二二進制計數器之該第二複數個二進制位元中之一最高有效位元，且 其中該第二二進制轉GC轉換器包括第二複數個「互斥或」(XOR)閘，其中該第二複數個XOR閘中之每一者經耦合以回應於來自該第二二進制計數器之該第二複數個二進制位元中之剩餘較低有效位元而產生該複數個較高GC位元中之剩餘較低有效位元中之一各別者。
  33. 如請求項21之成像系統，其中該複數個ALU中之每一者進一步經耦合以回應於兩個各別比較器輸出而鎖存兩個經相位對準GC輸出以便產生該各別數位影像資料信號之一相關雙取樣(CDS)表示。
  34. 如請求項33之成像系統，其中該複數個ALU中之該每一者包括： 一前端鎖存器級，其經耦合以回應於該各別比較器輸出而鎖存該等經相位對準GC輸出； 一GC轉二進制級，其經耦合以產生鎖存於該前端鎖存器級中之該等經相位對準GC輸出之二進制表示； 一中間鎖存器級，其經耦合以回應於一中間鎖存器啟用信號而鎖存在該前端鎖存器級中鎖存之該等經相位對準GC輸出之該等二進制表示； 一加法器級，其具有耦合至該GC轉二進制級之一輸出之一第一輸入、耦合至該中間鎖存器級之一反相輸出之一第二輸入及經耦合以接收一邏輯高進位輸入值之一第三輸入，其中該加法器級經耦合以產生表示該GC轉二進制級之該輸出與鎖存於該中間鎖存器級中之一經相位對準GC輸出之二進制表示之間的一差之一輸出，其中該GC轉二進制級之該輸出與鎖存於該中間鎖存器級中之該經相位對準GC輸出之該二進制表示之間的該差係該各別數位影像資料信號之該CDS表示；及 一ALU輸出，其耦合至該加法器級之一輸出。
  35. 如請求項34之成像系統，其中該複數個ALU中之該每一者進一步包括經耦合以回應於該各別比較器輸出而產生一前端鎖存器啟用信號之一脈衝產生器，其中該前端鎖存器級經耦合以回應於該前端鎖存器啟用信號而鎖存該等經相位對準GC輸出。
  36. 如請求項35之成像系統，其中該複數個ALU中之該每一者進一步包括耦合於該加法器級與該ALU輸出之間的一資料鎖存器級，其中該資料鎖存器級經耦合以回應於一資料鎖存器啟用信號而鎖存該加法器級之該輸出。
  37. 如請求項36之成像系統，其中該複數個ALU中之該每一者進一步包括耦合於該脈衝產生器之一輸入與該脈衝產生器之一輸出之間的旁路開關，其中在該旁路開關閉合時，該前端鎖存器啟用信號實質上等於該各別比較器之一輸出，其中在該旁路開關斷開時，該前端鎖存器啟用信號實質上等於該脈衝產生器之一輸出。
  38. 如請求項37之成像系統，其中該複數個ALU中之該每一者進一步包括耦合於該前端鎖存器級與該GC轉二進制級之間的一閘控級，其中該閘控級經組態以回應於該資料鎖存器啟用信號或該中間鎖存器啟用信號而將該GC轉二進制級之一輸入耦合至該前端鎖存器級之一輸出。
  39. 如請求項38之成像系統，其中該閘控級包括一「或」閘，該「或」閘具有經耦合以接收該中間鎖存器啟用信號之一第一輸入及經耦合以接收該資料鎖存器啟用信號之一第二輸入，其中該閘控級經組態以回應於該「或」閘之一輸出而將該GC轉二進制級之一輸入耦合至該前端鎖存器級之一輸出。
  40. 如請求項39之成像系統，其中該閘控級進一步包括複數個「及」閘，其中該複數個「及」閘中之每一者具有耦合至該前端鎖存器級之複數個鎖存器中之一各別者之一輸出的一第一輸入，其中該複數個「及」閘中之每一者具有耦合至該「或」閘之該輸出之一第二輸入，且其中該複數個「及」閘中之每一者具有耦合至該GC轉二進制級之該輸入之一輸出。
  41. 如請求項39之成像系統，其中該閘控級進一步包括複數個閘控鎖存器，其中該複數個閘控鎖存器中之每一者具有耦合至該前端鎖存器級之複數個鎖存器中之一各別者之一輸出的一資料輸入，其中該複數個閘控鎖存器中之每一者具有耦合至該「或」閘之該輸出之一時脈輸入，且其中該複數個閘控鎖存器中之每一者具有耦合至該GC轉二進制級之該輸入之一輸出。
TW110114300A 2020-04-21 2021-04-21 具有共享格雷碼產生器及平行縱行算術邏輯單元之影像感測器 TWI793576B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/854,765 2020-04-21
US16/854,765 US11431936B2 (en) 2020-04-21 2020-04-21 Image sensor with shared gray code generator and parallel column arithmetic logic units

Publications (2)

Publication Number Publication Date
TW202147829A TW202147829A (zh) 2021-12-16
TWI793576B true TWI793576B (zh) 2023-02-21

Family

ID=78082379

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110114300A TWI793576B (zh) 2020-04-21 2021-04-21 具有共享格雷碼產生器及平行縱行算術邏輯單元之影像感測器

Country Status (3)

Country Link
US (2) US11431936B2 (zh)
CN (1) CN113542641B (zh)
TW (1) TWI793576B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11632512B2 (en) * 2021-02-19 2023-04-18 Omnivision Technologies, Inc. Arithmetic logic unit design in column analog to digital converter with shared gray code generator for correlated multiple samplings
US11991458B2 (en) 2022-09-21 2024-05-21 Omnivision Technologies, Inc. Column arithmetic logic unit design for dual conversion gain sensor supporting correlated multiple sampling and three readout phase detection autofocus
US20240129650A1 (en) * 2022-10-18 2024-04-18 Omnivision Technologies, Inc. Image signal and phase detection autofocus signal extraction and storage in an arithmetic logic unit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110100431A (zh) * 2016-12-27 2019-08-06 索尼半导体解决方案公司 摄像元件、摄像元件的控制方法、摄像装置和电子设备
CN110299920A (zh) * 2018-03-22 2019-10-01 三星电子株式会社 格雷码生成器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201351889A (zh) * 2012-05-21 2013-12-16 Sony Corp Ａ／ｄ轉換器、固體攝像裝置及電子機器
US9554074B2 (en) * 2015-04-16 2017-01-24 Omnivision Technologies, Inc. Ramp generator for low noise image sensor
US9848140B2 (en) * 2016-03-31 2017-12-19 Omnivision Technologies, Inc. Horizontal banding reduction with ramp generator isolation in an image sensor
US11570424B2 (en) * 2019-06-24 2023-01-31 Infineon Technologies Ag Time-of-flight image sensor resolution enhancement and increased data robustness using a binning module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110100431A (zh) * 2016-12-27 2019-08-06 索尼半导体解决方案公司 摄像元件、摄像元件的控制方法、摄像装置和电子设备
CN110299920A (zh) * 2018-03-22 2019-10-01 三星电子株式会社 格雷码生成器

Also Published As

Publication number Publication date
TW202147829A (zh) 2021-12-16
US11431936B2 (en) 2022-08-30
CN113542641A (zh) 2021-10-22
US20230283925A1 (en) 2023-09-07
US20210329185A1 (en) 2021-10-21
CN113542641B (zh) 2024-04-02

Similar Documents

Publication Publication Date Title
TWI793576B (zh) 具有共享格雷碼產生器及平行縱行算術邏輯單元之影像感測器
US7671317B2 (en) Physical quantity detecting apparatus and method for driving the same
US7952510B2 (en) Solid-state imaging device, driving method thereof, and camera
US9197233B2 (en) Low power ADC for high dynamic range integrating pixel arrays
US7990304B2 (en) Double data rate (DDR) counter, analog-to-digital converter (ADC) using the same, CMOS image sensor using the same and methods in DDR counter, ADC and CMOS image sensor
US8111309B2 (en) Solid-state image pickup device and signal processing method using solid-state image pickup device
TWI706675B (zh) 包括具有混合式計數器結構之類比對數位轉換之影像感測器讀出電器
US7995123B2 (en) Digital double sampling method, a related CMOS image sensor, and a digital camera comprising the CMOS image sensor
JP4953970B2 (ja) 物理量検知装置およびその駆動方法
KR102104564B1 (ko) 디지털 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서
US9001241B2 (en) A/D conversion circuit and image pick-up device
US20110122274A1 (en) Ddr counter circuits, analog to digital converters, image sensors and digital imaging systems including the same
US9019142B2 (en) Solid-state imaging device, imaging system, and method for driving solid-state imaging device
JP4953959B2 (ja) 物理量検知装置およびその駆動方法
JP2011023887A (ja) Ａ／ｄ変換器及びそれを備えた固体撮像装置
US20120154649A1 (en) Counter circuits, analog to digital converters, image sensors and digital imaging systems including the same
CN114979508B (zh) 用于相关多重取样的具有共享格雷码生成器的列模/数转换器中的算术逻辑单元设计
US8330834B2 (en) Signal processing method and solid-state image sensing device
US11991458B2 (en) Column arithmetic logic unit design for dual conversion gain sensor supporting correlated multiple sampling and three readout phase detection autofocus
US20230262363A1 (en) Gray code-to-binary code converter and devices including the same