JP2017117828A - 固体撮像素子および電子装置 - Google Patents

固体撮像素子および電子装置 Download PDF

Info

Publication number
JP2017117828A
JP2017117828A JP2015248480A JP2015248480A JP2017117828A JP 2017117828 A JP2017117828 A JP 2017117828A JP 2015248480 A JP2015248480 A JP 2015248480A JP 2015248480 A JP2015248480 A JP 2015248480A JP 2017117828 A JP2017117828 A JP 2017117828A
Authority
JP
Japan
Prior art keywords
pixel
substrate
junction
wiring
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015248480A
Other languages
English (en)
Inventor
恭範 佃
Yasunori Tsukuda
恭範 佃
健一 高宮
Kenichi Takamiya
健一 高宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2015248480A priority Critical patent/JP2017117828A/ja
Priority to TW105132148A priority patent/TWI740850B/zh
Priority to CN201680073463.8A priority patent/CN108370426B/zh
Priority to KR1020187014322A priority patent/KR102615344B1/ko
Priority to US16/061,935 priority patent/US10917602B2/en
Priority to PCT/JP2016/086466 priority patent/WO2017110482A1/en
Publication of JP2017117828A publication Critical patent/JP2017117828A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/628—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for reducing horizontal stripes caused by saturated regions of CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/314—Bonding techniques, e.g. hybrid bonding characterized by direct bonding of pads or other interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】複数の基板を積層するに際して、省面積、且つ、寄生抵抗を生じさせることなく基板間の電気的な接続を確立する。【解決手段】本開示の第１の側面である固体撮像素子は、画素基板と、前記画素基板に積層された論理基板と、前記画素基板と前記論理基板それぞれの最上層メタルが接合された、前記画素基板と前記論理基板とを電気的に接続する接合部とを備え、前記画素基板は、所定の数の画素毎に画素ブロックに区分けられており、前記接合部は、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で、電源配線を接続する第１の接合点またはグラウンド配線を接続する第２の接合点の少なくとも一方を有する。本開示は、CMOSイメージセンサに適用できる。【選択図】図２

Description

本開示は、固体撮像素子および電子装置に関し、特に、複数の基板を積層して構成するようにした固体撮像素子および電子装置に関する。
従来、固体撮像素子の構成として、ＰＤ（フォトダイオード）等の光電変換素子を含む画素が縦横に配置されている画素基板と、画素信号となる電気信号を画素基板から読み出してＡＤ変換を行う回路などが搭載されている論理基板とを積層する構成が知られている（例えば、特許文献１参照）。
積層された画素基板と論理基板は、両基板に形成されている導電性材料から成るマイクロバンプ同士を接触させたり、両基板を貫くTCV（シリコン貫通電極）を形成したりすることによって電気的に接続されており、マイクロバンプやTCVを介して画素信号などが通信される。
特開２０１２−２４４３３１号公報
積層する基板間の電気的な接続にマイクロバンプを用いた場合、その断面積（例えば、１５×１５μｍ程）が広いため、基板を占めるマイクロバンプの面積が大きくなり、画素の微細化や固体撮像素子の小型化の妨げとなってしまう。また、積層する基板間の距離がマイクロバンプの分だけ空いてしまうことから、基板間の容量結合が弱くなってしまい、積層する基板の配線をデカップリング容量として用いる場合の効果が減少する。
積層する基板間の電気的な接続にTCVを用いた場合、TCVの配置は、その構造上、ＰＤなど光電変換素子が配置されていない位置に限定されてしまうため、寄生抵抗を無視することができずに、接続されている両基板を同一ノードとみなすことができないことがあった。
本開示はこのような状況に鑑みてなされたものであり、複数の基板を積層するに際して、省面積、且つ、寄生抵抗を生じさせることなく基板間の電気的な接続を確立できるようにするものである。
本開示の第１の側面である固体撮像素子は、光電変換素子を含む複数の画素が縦横に配置されている画素基板と、前記画素基板に積層され、前記画素基板から画素信号となる電気信号を読み出して所定の処理を行う論理基板と、前記画素基板と前記論理基板それぞれの最上層メタルが接合された、前記画素基板と前記論理基板とを電気的に接続する接合部とを備え、前記画素基板は、所定の数の画素毎に画素ブロックに区分けられており、前記接合部は、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で、電源配線を接続する第１の接合点またはグラウンド配線を接続する第２の接合点の少なくとも一方を有する。
前記接合部は、さらに、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で所定の信号配線を接続する１または複数の第３の接合点を有することができる。
前記接合部における前記所定の信号配線は、前記電源配線または前記グラウンド配線の少なくとも一方によってシールドされているようにすることができる。
前記第１乃至第３の接合点は、前記画素基板と前記論理基板それぞれの最上層メタルが１：１、１:複数、複数：１、または複数：複数の接点で接合されているようにすることができる。
前記最上層メタルは、Ｃｕとすることができる。
前記画素基板における前記電源配線または前記グラウンド配線の一方と、前記論理基板における前記電源配線または前記グラウンド配線の他方とは、部分的に並走するように配置されているようにすることができる。
前記論理基板は、前記所定の信号配線としての垂直信号線を介して、前記画素基板から画素信号となる電気信号を読み出してＡＤ変換を行う読み出し部を含むことができる。
前記論理基板には、前記画素基板の前記画素ブロック毎に１の前記読み出し部が形成されているようにすることができる。
前記論理基板は、前記光電変換素子の電荷の転送タイミングを制御する画素制御信号を生成し、生成した前記画素制御信号を画素制御配線を介して前記画素基板に出力する画素制御部を含むことができ、前記接合部は、さらに、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で前記画素制御配線を接続する第４の接合点を有することができる。
前記論理基板は、前記画素基板上のＦＤを初期化するためのＦＤ初期化電圧を生成し、生成したＦＤ初期化電圧をＦＤ初期化電圧配線を介して前記画素基板に出力する電圧生成部を含むことができ、前記接合部は、さらに、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で前記ＦＤ初期化電圧配線を接続する第５の接合点を有することができる。
本開示の第２の側面である電子装置は、固体撮像素子が搭載されている電子装置において、前記固体撮像素子が、光電変換素子を含む複数の画素が縦横に配置されている画素基板と、前記画素基板に積層され、前記画素基板から画素信号となる電気信号を読み出して所定の処理を行う論理基板と、前記画素基板と前記論理基板それぞれの最上層メタルが接合された、前記画素基板と前記論理基板とを電気的に接続する接合部とを備え、前記画素基板は、所定の数の画素毎に画素ブロックに区分けられており、前記接合部は、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で、電源配線を接続する第１の接合点またはグラウンド配線を接続する第２の接合点の少なくとも一方を有する。
本開示の第１および第２の側面においては、接合部により、画素ブロックと画素ブロックに対応する論理基板の領域との間で、電源配線またはグラウンド配線の少なくとも一方が電気的に接続される。
本開示の第１および第２の側面によれば、複数の基板を積層するに際して、省面積、且つ、寄生抵抗を生じさせることなく基板間の電気的な接続を確立することができる。
本開示を適用した固体撮像素子の上面図である。 固体撮像素子の第１の構成例を示す回路図である。 固体撮像素子の第２の構成例を示す回路図である。 固体撮像素子の第３の構成例を示す回路図である。 Cu-Cu接合部の接続例を示す図である。 本開示を適用した電子装置の使用例を示す図である。
以下、本開示を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。
＜本開示の実施の形態である固体撮像素子の構成例＞
図１は、本開示の実施の形態である固体撮像素子の構成例を示す上面図である。
この固体撮像素子は、画素基板１０と論理基板３０とが積層されて構成されており、両基板は、それぞれの最上層に配置されている配線用メタル（例えば、Ｃｕ）同士が接続されたCu-Cu接合部２０により電気的な接続が確立されている。Cu-Cu接合部２０が占める面積（例えば、２×２μｍ程）は、マイクロバンプに要する面積（例えば、１５×１５μｍ程）に比較して狭いものとなる。
なお、画素基板１０と論理基板３０それぞれの最上層の配置されている配線用メタルはＣｕに限られず、例えばＡｕなどの導電性材料が用いられていることがある。その場合、Cu-Cu接合部２０の代わりにAu-Au接合部を形成すればよい。
画素基板１０には、Ｎ×Ｍ画素から成る複数の画素ブロック１１が配置されている。論理基板３０には、画素基板１０の各画素ブロック１１に対応して、画素ブロック１１のＮ×Ｍ画素からの画素信号を読み出して所定の処理を行う１つの読み出し回路３３（図２）等が配置されている。
＜固体撮像素子の第１の構成例＞
図２は、該固体撮像素子の第１の構成例を示す回路図である。ただし、同図の画素基板１０は、１画素分の回路構成のみ示しており、論理回路３０は、画素基板１０の画素ブロック１１に対応する回路構成を示している。
画素基板１０には、１画素分の回路構成として、ＰＤ１１、ＴＧトランジスタ１２、ＦＤ（フローティングデュフージョン）１３、AMPトランジスタ１４、SELトランジスタ１５、およびRSTトランジスタ１６が形成されている。
ＰＤ１１は、光電変換素子の一例であり、光電変換によって入射光に応じた電荷を発生、蓄積する。ＰＤ１１は、そのアノードがVSS（グラウンド配線）２２に接続され、そのカソードがＴＧトランジスタ１２のソースに接続されている。ここで、VSS２２は、動作状態において両基板の外部から電圧を印可し、平均的に電流が流出する配線を指すものとする。
ＴＧトランジスタ１２は、ＰＤ１１に蓄積された電荷をＦＤ（フローティングデュフージョン）１３に転送するためのトランジスタである。ＴＧトランジスタ１２は、そのソースがＰＤ１１のカソードに接続され、そのドレインがＦＤ１３を介して、AMPトランジスタ１４のゲートに接続されている。ＦＤ１３は、ＰＤ１１から転送された電荷を電圧に変換する。
AMPトランジスタ１４は、ＦＤ１３の電圧を入力として、画素基板１０のソースフォロアとして作用するトランジスタである。AMPトランジスタ１４は、そのゲートがＦＤ１３に接続され、そのドレインがVDD（電源配線）２１に接続されている。また、AMPトランジスタ１４のソースは、SELトランジスタ１５のドレインに接続されている。ここで、VDD２１は、動作状態において両基板の外部から電圧を印可し平均的に電流が流入する配線を指すものとする。
SELトランジスタ１５は、VSL（垂直信号線）２３に対する電気信号（電圧）の出力を選択するためのトランジスタである。SELトランジスタ１５のソースは、VSL２３に接続されている。
RSTトランジスタ１６は、ＦＤ１３に蓄積された電荷（電圧（電位））をリセットするためのトランジスタである。RSTトランジスタ１６は、そのドレインがVDD２１に接続され、そのソースがＦＤ１３に接続されている。
一方、論理基板３０には、トランジスタ３１、VSL駆動用電流電源３２、および読み出し回路３３が形成されている。
トランジスタ３１は、論理基板３０のソースフォロアであり、VSL２３の電位の下がり過ぎを防ぐクランプ回路として動作する。以下、クランプ回路３１とも称する。
読み出し回路３３は、Cu-Cu接合部２０−４の直下に配置されてVSL２３に接続されており、画素基板１０から画素信号としても電気信号を読み出してAD変換を行い、その結果を後段に出力する。
画素基板１０と論理基板３０の両基板間のVDD２１はCu-Cu接合部２０−１を介して接続されている。また、両基板間のVSS２２はCu-Cu接合部２０−２および２０−３を介して接続されている。さらに、両基板間のVSL２３はCu-Cu接合部２０−４を介して接続されている。
Cu-Cu接合部２０−４の周囲は、両基板間のVSS２２を接続するCu-Cu接合部２０−２および２０−３によって囲まれているので、両基板間におけるVSL２３は、VSS２２によってシールドされているとみなすことができる。なお、図示は省略するが、Cu-Cu接合部２０−４の周囲を、両基板間のVDD２１を接続する複数のCu-Cu接合部２０−１によって囲むことにより、両基板間におけるVSL２３を、VDD２１によってシールドするようにしてもよい。
画素基板１０におけるVSS２２の一部と、論理基板３０におけるVDD２１の一部は、Cu-Cu接合部２０付近を並走しているものとする。または、図示は省略するが、VDD２１またはVSS２２の少なくとも一方は、両基板で互いに直交する方向に配線されているようにしてもよい。
＜固体撮像素子の第１の構成例の作用＞
該第１の構成例においては、ＦＤ１３により電荷から変換された電位が極端に大きい場合、VSL２３が許容できない急激な電圧降下が発生し得る。そして、これを防ぐために論理基板３０のソースフォロア（クランプ回路３１）が動作すると、画素基板１０のソースフォロア（AMPトランジスタ１４）が電流供給しないことにより電圧が低下し、逆に論理基板３０の電圧降下が増加してしまうことになる。このような状態になると、VSL２３に接続している読み出し回路３３が電圧降下の影響を受け、本来出力すべきＡＤ変換結果に対して誤差があるＡＤ変換結果を出力してしまうことになる。
ただし、該第１の構成例では、読み出し回路３３の上方に配置されているCu-Cu接合部２０−４が、基板間の電圧変動を高い周波数特性で平均化する作用を生じさせるので、電圧降下量の変化による読み出し回路３３の出力に誤差が生じることを抑止できる。
両基板間におけるVSL２３がVSS２２によってシールドされていることにより、VSL２３は、隣接するVSLや近接している他の信号線からの容量を介して結合による相互干渉を防ぐことができる。
画素基板１０におけるVSS２２の一部と、論理基板３０におけるVDD２１の一部がCu-Cu接合部２０付近を並走していることにより、両基板間で並走するVSS２２とVDD２１との間の寄生容量で構成されたデカップリング容量３５の周波数特性を高周波まで良好に保つことができる。これにより、両基板の電源ノイズ体制を向上させることができる。
両基板間のVDD２１をCu-Cu接合部２０−１によって接続するので、画素基板１０側の配線幅が十分でなくても、多層配線が容易な論理基板３０側に多層配線を配置すれば、低インピーダンスで必要な電流を供給することが可能となる。
＜固体撮像素子の第２の構成例＞
図３は、該固体撮像素子の第２の構成例を示す回路図である。ただし、同図の画素基板１０は、１画素分の回路構成のみ示しており、論理回路３０は、画素基板１０の画素ブロック１１に対応する回路構成を示している。また、図２に示された第１の構成例と共通する構成要素については、同一の符号を付しているので、その説明は適宜省略する。
第２の構成例における画素基板１０には、１画素分の回路構成として、ＰＤ１１、ＴＧトランジスタ１２、ＦＤ１３、AMPトランジスタ１４、SELトランジスタ１５、およびRSTトランジスタ１６が形成されている。
ＴＧトランジスタ１２のゲートには画素制御配線４２が接続されている。
一方、論理基板３０には、VSL駆動用電流電源３２、読み出し回路３３、および任意機能回路４１が形成されている。
任意機能回路４１は、画素制御配線４２が接続されており、例えば、各画素の露光タイミングを制御する画素制御信号を生成し、画素制御配線４２を介してＴＧトランジスタ１２のゲートに供給することができる。
画素基板１０と論理基板３０の両基板間のVDD２１はCu-Cu接合部２０−１を介して接続されている。また、両基板間のVSS２２はCu-Cu接合部２０−２および２０−３を介して接続されている。さらに、両基板間のVSL２３はCu-Cu接合部２０−４を介して接続されている。またさらに、両基板間の画素制御配線４２はCu-Cu接合部２０−５を介して接続されている。
＜固体撮像素子の第２の構成例の作用＞
画素基板１０上の回路と論理基板３０上の回路の動作に同時性が求められる場合、画素制御配線４２に生じ得る寄生RCのばらつきによる画素制御信号の到達遅延や誤差が問題となり得る。第２の構成例の場合、非共通な配線部分が短いため遅延誤差を無視することができるので、同時性などのタイミング制約が求められる動作が可能となる。
第２の構成例においては、論理基板３０側の多層配線を利用して画素制御信号を画素ブロック１１毎に供給すれば、複雑な画素制御が可能となる。
両基板間におけるVSL２３がVSS２２によってシールドされていることにより、VSL２３は、隣接するVSLや近接している他の信号線からの容量を介して結合による相互干渉を防ぐことができる。
画素基板１０におけるVSS２２の一部と、論理基板３０におけるVDD２１の一部がCu-Cu接合部２０付近を並走していることにより、両基板間で並走するVSS２２とVDD２１との間の寄生容量で構成されたデカップリング容量３５の周波数特性を高周波まで良好に保つことができる。これにより、両基板の電源ノイズ体制を向上させることができる。
両基板間のVDD２１をCu-Cu接合部２０−１によって接続するので、画素基板１０側の配線幅が十分でなくても、多層配線が容易な論理基板３０側に多層配線を配置すれば、低インピーダンスで必要な電流を供給することが可能となる。
＜固体撮像素子の第３の構成例＞
図４は、該固体撮像素子の第３の構成例を示す回路図である。ただし、同図の画素基板１０は、１画素分の回路構成のみ示しており、論理回路３０は、画素基板１０の画素ブロック１１に対応する回路構成を示している。また、図２に示された第１の構成例と共通する構成要素については、同一の符号を付しているので、その説明は適宜省略する。
第３の構成例における画素基板１０には、１画素分の回路構成として、ＰＤ１１、ＴＧトランジスタ１２、ＦＤ１３、AMPトランジスタ１４、SELトランジスタ１５、およびRSTトランジスタ１６が形成されている。
第２の構成例におけるRSTトランジスタ１６は、そのドレインがＦＤ初期化電圧配線５２に接続され、そのソースがＦＤ１３に接続されている。
一方、論理基板３０には、VSL駆動用電流電源３２、読み出し回路３３、および任意ＤＣ電圧生成回路５１が形成されている。
任意ＤＣ電圧生成回路５１は、ＦＤ初期化電圧配線５２に接続されており、任意のＦＤ初期化電圧をRSTトランジスタ１６のドレインに供給する。
画素基板１０と論理基板３０の両基板間のVDD２１はCu-Cu接合部２０−１を介して接続されている。また、両基板間のVSS２２はCu-Cu接合部２０−２および２０−３を介して接続されている。さらに、両基板間のVSL２３はCu-Cu接合部２０−４を介して接続されている。またさらに、両基板間のＦＤ初期化電圧配線５２はCu-Cu接合部２０−６を介して接続されている。
＜固体撮像素子の第３の構成例の作用＞
該第３の構成例では、論理基板３０の任意ＤＣ電圧生成回路５１が、画素ブロック１１毎の特性ばらつきに応じたＦＤ初期化電圧を生成することができる。これにより、画素ブロック１１毎の特性ばらつきを相殺することができ、読み出し時の画素間での撮像特性ばらつきを抑制することができる。なお、論理基板３０は、画素基板１０と比較して使用可能素子の制約が少ないので、より複雑な制御を行う回路を形成することもできる。
両基板間におけるVSL２３がVSS２２によってシールドされていることにより、VSL２３は、隣接するVSLや近接している他の信号線からの容量を介して結合による相互干渉を防ぐことができる。
画素基板１０におけるVSS２２の一部と、論理基板３０におけるVDD２１の一部がCu-Cu接合部２０付近を並走していることにより、両基板間で並走するVSS２２とVDD２１との間の寄生容量で構成されたデカップリング容量３５の周波数特性を高周波まで良好に保つことができる。これにより、両基板の電源ノイズ体制を向上させることができる。
両基板間のVDD２１をCu-Cu接合部２０−１によって接続するので、画素基板１０側の配線幅が十分でなくても、多層配線が容易な論理基板３０側に多層配線を配置すれば、低インピーダンスで必要な電流を供給することが可能となる。
＜Cu-Cu接合部２０の接合例＞
次に、図５は、画素基板１０と論理基板３０の両基板間でVDD２１、VSS２２、VSL２３、画素制御配線４２、またはＦＤ初期化電圧配線５２などの配線を接続するCu-Cu接合部２０の接合例を示している。
同図Ａは、両基板の最上層メタル（本実施の形態の場合、Ｃｕ）どうしが１:１で接合されている場合を示している。同図Ｂは、両基板の最上層メタルが複数（いまの場合、３）：１で接合されている場合を示している。なお、画素基板１０の接合部位の数が１、論理基板３０の接合部位の数が複数であってもよい。同図Ｃは、両基板の最上層メタルが複数:複数（いまの場合、３：２）で接合されている場合を示している。なお、両基板それぞれの接合部位の数が同値の複数（例えば、３：３）であってもよい。
Cu-Cu接合部２０の接合は、同図Ａ乃至同図Ｃのいずれの接合例を採用してもよい。また、同一基板内に同図Ａ乃至同図Ｃの接合例が混在してもよい。
＜変形例＞
図示は省略するが、上述した固体撮像素子の第１乃至第３の構成例は、任意に組合せることが可能である。
また、本開示の適用は、固体撮像素子に限らず、複数の基板を積層し、基板間を電気的に接続する必要がある電子部品や電子装置に適用できる。
＜固体撮像素子の使用例＞
図６は、本実施の形態である固体撮像素子を使用する使用例を示す図である。
該固体撮像素子は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
本開示は以下のような構成も取ることができる。
（１）
光電変換素子を含む複数の画素が縦横に配置されている画素基板と、
前記画素基板に積層され、前記画素基板から画素信号となる電気信号を読み出して所定の処理を行う論理基板と、
前記画素基板と前記論理基板それぞれの最上層メタルが接合された、前記画素基板と前記論理基板とを電気的に接続する接合部と
を備え、
前記画素基板は、所定の数の画素毎に画素ブロックに区分けられており、
前記接合部は、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で、電源配線を接続する第１の接合点またはグラウンド配線を接続する第２の接合点の少なくとも一方を有する
固体撮像素子。
（２）
前記接合部は、さらに、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で所定の信号配線を接続する１または複数の第３の接合点を有する
前記（１）に記載の固体撮像素子。
（３）
前記接合部における前記所定の信号配線は、前記電源配線または前記グラウンド配線の少なくとも一方によってシールドされている
前記（２）に記載の固体撮像素子。
（４）
前記第１乃至第３の接合点は、前記画素基板と前記論理基板それぞれの最上層メタルが１：１、１:複数、複数：１、または複数：複数の接点で接合されている
前記（１）から（３）のいずれかに記載の固体撮像素子。
（５）
前記最上層メタルは、Ｃｕである
前記（１）から（４）のいずれかに記載の固体撮像素子。
（６）
前記画素基板における前記電源配線または前記グラウンド配線の一方と、前記論理基板における前記電源配線または前記グラウンド配線の他方とは、部分的に並走するように配置されている
前記（１）から（５）のいずれかに記載の固体撮像素子。
（７）
前記論理基板は、前記所定の信号配線としての垂直信号線を介して、前記画素基板から画素信号となる電気信号を読み出してＡＤ変換を行う読み出し部を含む
前記（２）から（６）のいずれかに記載の固体撮像素子。
（８）
前記論理基板には、前記画素基板の前記画素ブロック毎に１の前記読み出し部が形成されている
前記（７）に記載の固体撮像素子。
（９）
前記論理基板は、前記光電変換素子の電荷の転送タイミングを制御する画素制御信号を生成し、生成した前記画素制御信号を画素制御配線を介して前記画素基板に出力する画素制御部を含み、
前記接合部は、さらに、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で前記画素制御配線を接続する第４の接合点を有する
前記（１）から（８）のいずれかに記載の固体撮像素子。
（１０）
前記論理基板は、前記画素基板上のＦＤを初期化するためのＦＤ初期化電圧を生成し、生成したＦＤ初期化電圧をＦＤ初期化電圧配線を介して前記画素基板に出力する電圧生成部を含み、
前記接合部は、さらに、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で前記ＦＤ初期化電圧配線を接続する第５の接合点を有する
前記（１）から（９）のいずれかに記載の固体撮像素子。
（１１）
固体撮像素子が搭載されている電子装置において、
前記固体撮像素子は、
光電変換素子を含む複数の画素が縦横に配置されている画素基板と、
前記画素基板に積層され、前記画素基板から画素信号となる電気信号を読み出して所定の処理を行う論理基板と、
前記画素基板と前記論理基板それぞれの最上層メタルが接合された、前記画素基板と前記論理基板とを電気的に接続する接合部と
を備え、
前記画素基板は、所定の数の画素毎に画素ブロックに区分けられており、
前記接合部は、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で、電源配線を接続する第１の接合点またはグラウンド配線を接続する第２の接合点の少なくとも一方を有する
電子装置。
１０ 画素基板， １１ 画素ブロック， ２０ Cu-Cu接合部， ３０ 論理基板， ２１ VDD， ２２ VSS， ２３ VSL， ３１ クランプ回路， ３３ 読み出し回路， ４１ 任意機能ブロック回路， ４２ 画素制御配線， ５１ 任意ＤＣ電圧回路， ５２ ＦＤ初期化電圧配線

Claims (11)

  1. 光電変換素子を含む複数の画素が縦横に配置されている画素基板と、
    前記画素基板に積層され、前記画素基板から画素信号となる電気信号を読み出して所定の処理を行う論理基板と、
    前記画素基板と前記論理基板それぞれの最上層メタルが接合された、前記画素基板と前記論理基板とを電気的に接続する接合部と
    を備え、
    前記画素基板は、所定の数の画素毎に画素ブロックに区分けられており、
    前記接合部は、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で、電源配線を接続する第１の接合点またはグラウンド配線を接続する第２の接合点の少なくとも一方を有する
    固体撮像素子。
  2. 前記接合部は、さらに、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で所定の信号配線を接続する１または複数の第３の接合点を有する
    請求項１に記載の固体撮像素子。
  3. 前記接合部における前記所定の信号配線は、前記電源配線または前記グラウンド配線の少なくとも一方によってシールドされている
    請求項２に記載の固体撮像素子。
  4. 前記第１乃至第３の接合点は、前記画素基板と前記論理基板それぞれの最上層メタルが１：１、１:複数、複数：１、または複数：複数の接点で接合されている
    請求項２に記載の固体撮像素子。
  5. 前記最上層メタルは、Ｃｕである
    請求項２に記載の固体撮像素子。
  6. 前記画素基板における前記電源配線または前記グラウンド配線の一方と、前記論理基板における前記電源配線または前記グラウンド配線の他方とは、部分的に並走するように配置されている
    請求項２に記載の固体撮像素子。
  7. 前記論理基板は、前記所定の信号配線としての垂直信号線を介して、前記画素基板から画素信号となる電気信号を読み出してＡＤ変換を行う読み出し部を含む
    請求項２に記載の固体撮像素子。
  8. 前記論理基板には、前記画素基板の前記画素ブロック毎に１の前記読み出し部が形成されている
    請求項７に記載の固体撮像素子。
  9. 前記論理基板は、前記光電変換素子の電荷の転送タイミングを制御する画素制御信号を生成し、生成した前記画素制御信号を画素制御配線を介して前記画素基板に出力する画素制御部を含み、
    前記接合部は、さらに、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で前記画素制御配線を接続する第４の接合点を有する
    請求項２に記載の固体撮像素子。
  10. 前記論理基板は、前記画素基板上のＦＤを初期化するためのＦＤ初期化電圧を生成し、生成したＦＤ初期化電圧をＦＤ初期化電圧配線を介して前記画素基板に出力する電圧生成部を含み、
    前記接合部は、さらに、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で前記ＦＤ初期化電圧配線を接続する第５の接合点を有する
    請求項２に記載の固体撮像素子。
  11. 固体撮像素子が搭載されている電子装置において、
    前記固体撮像素子は、
    光電変換素子を含む複数の画素が縦横に配置されている画素基板と、
    前記画素基板に積層され、前記画素基板から画素信号となる電気信号を読み出して所定の処理を行う論理基板と、
    前記画素基板と前記論理基板それぞれの最上層メタルが接合された、前記画素基板と前記論理基板とを電気的に接続する接合部と
    を備え、
    前記画素基板は、所定の数の画素毎に画素ブロックに区分けられており、
    前記接合部は、前記画素ブロックと前記画素ブロックに対応する前記論理基板の領域との間で、電源配線を接続する第１の接合点またはグラウンド配線を接続する第２の接合点の少なくとも一方を有する
    電子装置。
JP2015248480A 2015-12-21 2015-12-21 固体撮像素子および電子装置 Pending JP2017117828A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015248480A JP2017117828A (ja) 2015-12-21 2015-12-21 固体撮像素子および電子装置
TW105132148A TWI740850B (zh) 2015-12-21 2016-10-05 固態影像擷取元件及電子裝置
CN201680073463.8A CN108370426B (zh) 2015-12-21 2016-12-08 摄像器件和电子装置
KR1020187014322A KR102615344B1 (ko) 2015-12-21 2016-12-08 고체 촬상 소자 및 전자 장치
US16/061,935 US10917602B2 (en) 2015-12-21 2016-12-08 Stacked imaging device with Cu-Cu bonding portion
PCT/JP2016/086466 WO2017110482A1 (en) 2015-12-21 2016-12-08 Solid-state image pickup element and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015248480A JP2017117828A (ja) 2015-12-21 2015-12-21 固体撮像素子および電子装置

Publications (1)

Publication Number Publication Date
JP2017117828A true JP2017117828A (ja) 2017-06-29

Family

ID=57796897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015248480A Pending JP2017117828A (ja) 2015-12-21 2015-12-21 固体撮像素子および電子装置

Country Status (6)

Country Link
US (1) US10917602B2 (ja)
JP (1) JP2017117828A (ja)
KR (1) KR102615344B1 (ja)
CN (1) CN108370426B (ja)
TW (1) TWI740850B (ja)
WO (1) WO2017110482A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140253A (ja) * 2018-02-09 2019-08-22 キヤノン株式会社 半導体装置、半導体装置の製造方法
JP2019179859A (ja) * 2018-03-30 2019-10-17 キヤノン株式会社 半導体装置、機器
WO2020100806A1 (en) 2018-11-16 2020-05-22 Sony Semiconductor Solutions Corporation Imaging device
JP2020195118A (ja) * 2019-05-30 2020-12-03 キヤノン株式会社 光電変換装置および機器
JP2021019256A (ja) * 2019-07-18 2021-02-15 キヤノン株式会社 光電変換装置および機器
US11616925B2 (en) 2021-02-25 2023-03-28 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment
JP2023057660A (ja) * 2021-10-12 2023-04-24 キヤノン株式会社 半導体装置
US11927622B2 (en) 2018-08-31 2024-03-12 Sony Semiconductor Solutions Corporation Semiconductor device, semiconductor testing device, and semiconductor device testing method

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6856983B2 (ja) 2016-06-30 2021-04-14 キヤノン株式会社 光電変換装置及びカメラ
JP2018081946A (ja) 2016-11-14 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP7039310B2 (ja) * 2018-02-09 2022-03-22 キヤノン株式会社 光電変換装置及び撮像システム
JP7384212B2 (ja) * 2019-09-30 2023-11-21 株式会社ニコン 撮像素子、及び、撮像装置
US12273640B2 (en) * 2019-09-30 2025-04-08 Nikon Corporation Imaging element and imaging device
US11973102B2 (en) * 2019-11-29 2024-04-30 Sony Semiconductor Solutions Corporation Imaging device and electronic apparatus
EP4181502A4 (en) * 2020-07-07 2023-08-16 Sony Semiconductor Solutions Corporation IMAGING DEVICE AND ELECTRONIC DEVICE

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340732A (ja) * 1991-05-17 1992-11-27 Toshiba Corp 実装回路装置
JP2000287131A (ja) * 1998-12-25 2000-10-13 Toshiba Corp 固体撮像装置
JP2000299379A (ja) * 1999-04-13 2000-10-24 Tadatomo Suga 半導体装置及びその製造方法
JP2004222273A (ja) * 2003-01-13 2004-08-05 Hynix Semiconductor Inc クランプ回路を有するイメージセンサ
JP2009170448A (ja) * 2008-01-10 2009-07-30 Nikon Corp 固体撮像素子
JP2012104684A (ja) * 2010-11-11 2012-05-31 Sony Corp 固体撮像装置及び電子機器
US20140015084A1 (en) * 2012-07-12 2014-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Apparatus for Image Sensor Packaging
WO2015019836A1 (ja) * 2013-08-05 2015-02-12 ソニー株式会社 撮像装置、電子機器
WO2015041279A1 (ja) * 2013-09-18 2015-03-26 オリンパス株式会社 半導体装置
JP2015211259A (ja) * 2014-04-24 2015-11-24 ソニー株式会社 撮像素子、制御方法、並びに、撮像装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7499684B2 (en) 2003-09-19 2009-03-03 Ipr Licensing, Inc. Master-slave local oscillator porting between radio integrated circuits
JP5709418B2 (ja) * 2010-06-30 2015-04-30 キヤノン株式会社 固体撮像装置
JP5810493B2 (ja) * 2010-09-03 2015-11-11 ソニー株式会社 半導体集積回路、電子機器、固体撮像装置、撮像装置
JP5802432B2 (ja) 2011-05-18 2015-10-28 オリンパス株式会社 固体撮像装置、撮像装置および信号読み出し方法
JP2013090127A (ja) * 2011-10-18 2013-05-13 Olympus Corp 固体撮像装置および撮像装置
US9406711B2 (en) * 2012-06-15 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for backside illuminated image sensors
JP2014011417A (ja) * 2012-07-03 2014-01-20 Sony Corp 固体撮像装置および電子機器
JP5939184B2 (ja) 2013-03-22 2016-06-22 ソニー株式会社 半導体装置の製造方法
TWI676279B (zh) 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340732A (ja) * 1991-05-17 1992-11-27 Toshiba Corp 実装回路装置
JP2000287131A (ja) * 1998-12-25 2000-10-13 Toshiba Corp 固体撮像装置
JP2000299379A (ja) * 1999-04-13 2000-10-24 Tadatomo Suga 半導体装置及びその製造方法
JP2004222273A (ja) * 2003-01-13 2004-08-05 Hynix Semiconductor Inc クランプ回路を有するイメージセンサ
JP2009170448A (ja) * 2008-01-10 2009-07-30 Nikon Corp 固体撮像素子
JP2012104684A (ja) * 2010-11-11 2012-05-31 Sony Corp 固体撮像装置及び電子機器
US20140015084A1 (en) * 2012-07-12 2014-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Apparatus for Image Sensor Packaging
WO2015019836A1 (ja) * 2013-08-05 2015-02-12 ソニー株式会社 撮像装置、電子機器
WO2015041279A1 (ja) * 2013-09-18 2015-03-26 オリンパス株式会社 半導体装置
JP2015211259A (ja) * 2014-04-24 2015-11-24 ソニー株式会社 撮像素子、制御方法、並びに、撮像装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140253A (ja) * 2018-02-09 2019-08-22 キヤノン株式会社 半導体装置、半導体装置の製造方法
JP7353729B2 (ja) 2018-02-09 2023-10-02 キヤノン株式会社 半導体装置、半導体装置の製造方法
US11742373B2 (en) 2018-02-09 2023-08-29 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
JP7046678B2 (ja) 2018-03-30 2022-04-04 キヤノン株式会社 半導体装置、機器
US10804311B2 (en) 2018-03-30 2020-10-13 Canon Kabushiki Kaisha Semiconducting device, and appliance having the semiconducting device
US11081515B2 (en) 2018-03-30 2021-08-03 Canon Kabushiki Kaisha Semiconducting device, and appliance having the semiconducting device
US11764244B2 (en) 2018-03-30 2023-09-19 Canon Kabushiki Kaisha Semiconducting device, and appliance having the semiconducting device
JP2019179859A (ja) * 2018-03-30 2019-10-17 キヤノン株式会社 半導体装置、機器
US11927622B2 (en) 2018-08-31 2024-03-12 Sony Semiconductor Solutions Corporation Semiconductor device, semiconductor testing device, and semiconductor device testing method
KR20210091131A (ko) 2018-11-16 2021-07-21 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치
EP4590092A2 (en) 2018-11-16 2025-07-23 Sony Semiconductor Solutions Corporation Imaging device
US12302019B2 (en) 2018-11-16 2025-05-13 Sony Semiconductor Solutions Corporation Imaging device
WO2020100806A1 (en) 2018-11-16 2020-05-22 Sony Semiconductor Solutions Corporation Imaging device
JP2020195118A (ja) * 2019-05-30 2020-12-03 キヤノン株式会社 光電変換装置および機器
US11268851B2 (en) 2019-05-30 2022-03-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment
JP2021019256A (ja) * 2019-07-18 2021-02-15 キヤノン株式会社 光電変換装置および機器
JP7345301B2 (ja) 2019-07-18 2023-09-15 キヤノン株式会社 光電変換装置および機器
US11431929B2 (en) 2019-07-18 2022-08-30 Canon Kabushiki Kaisha Photoelectric conversion device and equipment
US11616925B2 (en) 2021-02-25 2023-03-28 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment
JP2023057660A (ja) * 2021-10-12 2023-04-24 キヤノン株式会社 半導体装置
US12483812B2 (en) 2021-10-12 2025-11-25 Canon Kabushiki Kaisha Semiconductor device

Also Published As

Publication number Publication date
WO2017110482A1 (en) 2017-06-29
US20180376093A1 (en) 2018-12-27
US10917602B2 (en) 2021-02-09
CN108370426A (zh) 2018-08-03
KR20180097522A (ko) 2018-08-31
TW201733096A (zh) 2017-09-16
TWI740850B (zh) 2021-10-01
CN108370426B (zh) 2021-01-19
KR102615344B1 (ko) 2023-12-20

Similar Documents

Publication Publication Date Title
JP2017117828A (ja) 固体撮像素子および電子装置
KR102550830B1 (ko) 고체 촬상 장치 및 그 제조 방법 및 전자 기기
US9123621B2 (en) Solid-state image sensor, method of manufacturing the same, and camera with plural substrates
JP6856974B2 (ja) 固体撮像素子および電子機器
WO2016098624A1 (ja) 固体撮像素子、撮像装置、および電子機器
JP2021153335A (ja) 固体撮像素子及び電子機器
JPWO2017061273A1 (ja) 撮像装置、製造方法
US12149852B2 (en) Solid-state imaging element and electronic device including a shared structure for pixels for sharing an ad converter
WO2017163953A1 (ja) 半導体装置、固体撮像素子、撮像装置、および電子機器
JP2019036728A (ja) 発熱体を含むチップ構造体及びその動作方法
CN110581967A (zh) 成像装置、成像系统、移动体以及用于层压的半导体基板
WO2017018231A1 (ja) 半導体装置及びその製造方法、並びに電子機器
JP2015060909A (ja) 半導体装置
US9368535B2 (en) Imaging systems with flip chip ball grid arrays
JP6910814B2 (ja) 固体撮像装置および電子機器
CN113658966A (zh) 半导体装置和电子设备
JP2021180258A (ja) 光電変換装置、撮像システム、移動体
TWI831995B (zh) 固體攝像元件及電子機器
JP2023068696A (ja) 撮像素子および電子機器
JP2024016184A (ja) 撮像素子
CN116472609A (zh) 固态摄像元件、制造方法和电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210323