JP2000299379A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000299379A JP2000299379A JP10597099A JP10597099A JP2000299379A JP 2000299379 A JP2000299379 A JP 2000299379A JP 10597099 A JP10597099 A JP 10597099A JP 10597099 A JP10597099 A JP 10597099A JP 2000299379 A JP2000299379 A JP 2000299379A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- wiring
- hole
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 180
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims abstract description 211
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 38
- 238000009499 grossing Methods 0.000 claims description 19
- 239000011810 insulating material Substances 0.000 claims description 14
- 238000005304 joining Methods 0.000 claims description 11
- 230000006870 function Effects 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 252
- 230000008569 process Effects 0.000 description 27
- 230000005855 radiation Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000010030 laminating Methods 0.000 description 8
- 239000012212 insulator Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 241000981595 Zoysia japonica Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
- H01L2224/02125—Reinforcing structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
- H01L2224/02125—Reinforcing structures
- H01L2224/02126—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05547—Structure comprising a core and a coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8034—Bonding interfaces of the bonding area
- H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
線の直線化を図り、同時に放射ノイズ防止対策を施す。 【解決手段】 半導体素子が形成された複数の半導体基
板同士が接合されてなる半導体装置が開示される。各半
導体基板上には、絶縁層が積層形成され、この絶縁層を
貫通して形成され半導体素子の配線層と接続される接続
配線が形成される。複数の半導体基板のうちの少なくと
もいずれかの半導体基板の接合面には、導電材料よりな
り接続配線に対応して孔部がパターニング形成された導
体層が形成されている。そして、半導体基板を常温ウエ
ハ接合することにより各半導体基板に形成された接続配
線が互いに接続されている。
Description
層膜及び配線層の固相接合を用いて接合一体化した半導
体装置及びその製造方法に関するものであり、特に、放
射ノイズを低減するための改良に関するものである。
ズを解消するための電磁波ノイズシールドとしては、例
えば特開平5−47767号公報等に記載されるよう
に、半導体基板上の配線層の周囲を絶縁体を介して導電
体で包み込むようにして構成したものが知られている。
報等に見られるように、アナログ・デジタル混在型半導
体集積装置において、高周波のデジタル信号線とノイズ
の影響を受けやすいアナログ信号線がレイアウト上交差
する部分で、デジタル信号線とアナログ信号線の間にシ
ールド線を配置し、かつアナログ信号線の上下層及び側
面にシールド線を配置することが行われている。
では、同一半導体基板上の配線を絶縁体を介して導電体
で包み込む構造にすることで放射ノイズの影響を防止し
ている。この構造は、同一半導体基板上での放射ノイズ
を防止する点では有用である。
射ノイズを防止する対策を考えた場合、上記構造をその
まま採用することはできない。
配線構造にするため、多層成膜プロセスを必要であり、
多層成膜の層数の増加に従って、次第に多層成膜表面は
凹凸状になり、平面平滑性が失われて行く。さらに層数
を増して行くと、表面上の凹凸は激しくなり、プロセス
における断線となる影響を及ぼす。したがって、上記シ
ールド線の形成は困難である。
に進歩した場合、配線長の短縮化(高密度化)と配線の
直線化が必要になってくる。すなわち、このような高速
化においては、放射ノイズレベルは高くなるため、放射
ノイズ防止対策と同時に、配線長の短縮化(高密度化)
と配線の直線化が必要となる。
な関係にあり、素子構造を取り巻く接地層、電源層及び
配線層から掘り下げて半導体素子の高速化を考えること
が必要である。
提案されたものであり、多層配線構造において、配線長
の短縮化、配線の直線化が可能であり、放射ノイズ防止
対策も十分に施すことが可能な新規な半導体装置を提供
することを目的とし、さらにはその製造方法を提供する
ことを目的とする。
めに、本発明の半導体装置は、半導体素子が形成された
複数の半導体基板同士が接合されてなる半導体装置にお
いて、各半導体基板上には、絶縁層が積層形成され、こ
の絶縁層を貫通して形成され半導体素子の配線層と接続
される接続配線が形成されるとともに、上記複数の半導
体基板のうちの少なくともいずれかの半導体基板の接合
面には、導電材料よりなり上記接続配線に対応して孔部
がパターニング形成された導体層が形成されており、上
記半導体基板の接合により各半導体基板に形成された接
続配線が互いに接続されていることを特徴とする。
半導体素子が形成された複数の半導体基板同士を接合す
る半導体装置の製造方法において、半導体基板上に、絶
縁層を積層形成し、この絶縁層に半導体素子の配線層と
接続される接続配線を形成する工程と、上記複数の半導
体基板のうちの少なくともいずれかの半導体基板の接合
面に導電材料よりなり上記接続配線に対応して孔部がパ
ターニング形成された導体層を形成する工程と、各半導
体基板の接合面を平滑化する工程と、重ね合わせた半導
体基板の両側から圧縮荷重を印加し、上記半導体基板同
士を接合するとともに、各半導体基板に形成された接続
配線を互いに接続する工程とを有することを特徴とす
る。
したいずれもの半導体基板上に配線電極、接地電極をそ
れぞれ設け、さらにこれらの半導体基板表面に絶縁層を
設け、絶縁層の上に導体層である接地層を成膜し、これ
らの絶縁層及び接地層に孔部を形成し、この孔部に充填
される導電材料を介して接地層電極と接地層を電気的に
連絡する。この後、多層の成膜した両半導体基板表面を
平滑平面化し、この後、両半導体基板の平滑平面同士を
相対向させ、アライメント操作後、両基板に荷重を印加
して接合する。
接地層を形成することにより、一方の半導体基板上の各
素子から発生した放射ノイズを接地層で吸収するととも
に、他方の半導体基板上の各素子から発生した放射ノイ
ズをやはり接地層で吸収し、互いに他方の半導体基板上
の各素子への影響をなくすことが可能になり、あるいは
この逆も可能である。そして、両基板の間に両基板に共
通の接地層を設けているので、両基板の接地配線を孔部
を介して3次元的に行うことができ、接地配線長を短縮
化できる。
源層を両半導体基板間に設ける事によって、すなわち一
方の素子を搭載した半導体基板上に配線電極、接地電極
及び電源電極をそれぞれ設け、さらに半導体基板表面に
絶縁層、接地層及び絶縁層を順次成膜し、これらの絶縁
層、接地層及び絶縁層に孔部を形成し、当該孔部内に導
電体を充填し、それぞれ接地層は接地電極に電気的に連
絡させ、他の孔部内の導電体は電源電極に、そしてもう
一つの他の孔部内の導電体は配線電極にそれぞれ電気的
に連絡させ、そして各孔部内接地配線、孔部内電源配線
及び孔部内配線のいづれも絶縁体で互いに電気的に絶縁
を取り、この後、平滑平面化する。
上に配線電極、接地電極及び電源電極をそれぞれ設け、
さらに半導体基板表面に絶縁層,電源層を順次成膜し、
これらの絶縁層、電源層に孔部をそれぞれ形成し、孔部
内に導電体を充填し、それぞれ接地層は接地電極に、他
の孔部内の導電体は電源層に電気的に連結させ、そして
もう一つの他の孔部内の導電体は配線電極に電気的に連
結させ、そして各孔部内の接地配線、孔部内電源配線及
び孔部内配線のいづれも絶縁体で互いに電気的に絶縁を
取り、この後平滑平面にする。そして、この後、両基板
を相対向し、孔部内配線同士、孔部内接地配線同士及び
孔部内電源配線と電源層をそれぞれ整合するようにアラ
イメント操作し、この後、両基板に印加荷重を作用し、
接合する。
接地及び電源を両基板の間に挟むようにそれぞれ接地層
及び電源層として設けているので、配線の短縮化にとっ
て有効であり、かつ、一方の半導体基板から発生する放
射ノイズを接地層で吸収することが可能となる。
ることによって接地層及び電源層を両基板の間に挟むよ
うに設け、これによって配線の短縮化及び放射ノイズの
両基板からの相互干渉を防ぐための方法を提供するもの
である。
置の構造及びその製造方法について、図面を参照しなが
ら詳細に説明する。
装置の特徴を最も良く表わす図面であり、本例において
は、半導体素子を搭載している一対の半導体基板1,2
が接合一体化されてなる。
体素子の配線である配線層3,4が形成されており、孔
部(以下、本明細書においてはスルーホールと称す
る。)内に形成された接続配線(以下、本明細書におい
てはスルーホール配線と称する。)5,6はこれら配線
層3,4とそれぞれ電気的に連結されている。なお、上
記スルーホール配線3,4は、いわゆるスルーホール配
線の他、いわゆるプラグ等、孔部内の導電体を介して電
気的接続を取るものであれば如何なるものであってもよ
い。
7,8が積層形成されており、上記スルーホール配線
5,6は、これら絶縁層7,8に設けられたスルーホー
ル14,15内に導電材料を充填することにより形成さ
れている。
属等よりなる接地配線層9,10が積層形成されてい
る。
パターンとして形成されるものであるが、上記スルーホ
ール配線5,6に対応して、上記絶縁層7,8に形成さ
れたスルーホール14,15と連なる孔(スルーホー
ル)16,17が穿設されている。
記スルーホール14,15よりも若干大きく形成されて
おり、上記スルーホール配線5,6との間の間隙に絶縁
材料12,13を埋め込むことで、接地配線層9,10
とスルーホール配線5,6との間の絶縁を確保してい
る。したがって、上記スルーホール16,17は、上記
スルーホール配線5,6との間の間隙に埋め込まれた絶
縁材料12,13が絶縁破壊しない程度の大きさとする
ことが好ましい。
トリソ工程、成膜工程及びリフトオフ工程を用いてスル
ーホール14を形成し、この後さらに、スルーホール1
4内に図1に示すように、フォトリソ工程及びリフトオ
フ工程を用いてスルーホール配線5を形成する。この
後、絶縁層7上にスルーホール16を有する接地配線層
9を形成し、このスルーホール16の中にもスルーホー
ル配線5を形成する。
5の間に、絶縁材料12を形成する。その後、表面を平
滑研磨する。
10、スルーホール15、絶縁材料13及びスルーホー
ル配線6を形成し、この後、表面を平滑研磨する。
地配線層9,10同士が相対向するように整合し、両基
板1,2の両側から印加荷重を印加する。
2に示すように、スルーホール配線5,6同士、接地配
線層9,10同士がそれぞれ接合する。接合後、スルー
ホール配線5,6同士、接地配線層9,10同士の電気
的導通を確認した。なお、接地配線層9,10は、基板
1の接地電極(図示なし)及び基板2の接地電極(図示
なし)にそれぞれ電気的に連結されている。
i酸化膜を、接地電極層9,10に銅を、スルーホール
配線5,6に銅を、絶縁材料12,13にSi酸化膜を
用いた。この他にも、絶縁層7,8及び絶縁材料12,
13にA1酸化膜、窒化Siを用い、かつ接地電極層
9,10及びスルーホール配線5,6にAu,Alを用
いることもできる。
る一対の半導体基板1,2のうちの一方の基板1にのみ
接地配線層を形成した例である。
体素子の配線である配線層3,4が形成されており、ス
ルーホール内に形成されたスルーホール配線5,6はこ
れら配線層3,4とそれぞれ電気的に連結されているこ
とは、先の例と同様である。
7,8が積層形成されており、上記スルーホール配線
5,6は、これら絶縁層7,8に設けられたスルーホー
ル14,15内に導電材料を充填することにより形成さ
れている。
絶縁層7上に、導電金属等よりなる接地配線層9が積層
形成されている。
ンとして形成されるものであるが、上記スルーホール配
線5に対応して、上記絶縁層7に形成されたスルーホー
ル14と連なる孔(スルーホール)16が穿設されてい
る。
ーホール14よりも若干大きく形成されており、上記ス
ルーホール配線5との間の間隙に絶縁材料12を埋め込
むことで、接地配線層9とスルーホール配線5との間の
絶縁を確保している。
トリソ工程、成膜工程及びリフトオフ工程を用いてスル
ーホール14を形成し、この後さらに、スルーホール1
4内に図3に示すように、フォトリソ工程及びリフトオ
フ工程を用いてスルーホール配線5を形成する。この
後、絶縁層7上にスルーホール16を有する接地配線層
9を形成し、このスルーホール16の中にもスルーホー
ル配線5を形成する。
5の間に、絶縁材料12を形成する。その後、表面を平
滑研磨する。
ル15及びスルーホール配線6を形成し、この後、表面
を平滑研磨する。
地配線層9と絶縁層8が相対向するように整合し、両基
板1,2の両側から印加荷重を印加する。
4に示すように、スルーホール配線5,6同士、接地配
線層9と絶縁層8とがそれぞれ接合される。接合後、ス
ルーホール配線5,6同士の電気的導通を確認した。な
お、接地配線層9は、基板1の接地電極(図示なし)に
電気的に連結されている。
i酸化膜を、接地電極層9に銅を、スルーホール配線
5,6に銅を、絶縁材料12にSi酸化膜を用いた。こ
の他にも、絶縁層7,8及び絶縁材料12にA1酸化
膜、窒化Siを用い、かつ接地電極層9及びスルーホー
ル配線5,6にAu,Alを用いることもできる。
る一対の半導体基板1,2のうちの一方の基板1に電源
配線層を、他方の基板2に接地配線層を形成した例であ
る。
体素子の配線である配線層3,4が形成されており、ス
ルーホール内に形成されたスルーホール配線5,6はこ
れら配線層3,4とそれぞれ電気的に連結されているこ
とは、先の例と同様である。
7,8が積層形成されており、上記スルーホール配線
5,6は、これら絶縁層7,8に設けられたスルーホー
ル14,15内に導電材料を充填することにより形成さ
れている。
絶縁層8上に、導電金属等よりなる接地配線層10が積
層形成されている。
ーンとして形成されるものであるが、上記スルーホール
配線6に対応して、上記絶縁層8に形成されたスルーホ
ール15と連なる孔(スルーホール)17が穿設されて
いる。
ーホール15よりも若干大きく形成されており、上記ス
ルーホール配線6との間の間隙に絶縁材料13を埋め込
むことで、接地配線層10とスルーホール配線6との間
の絶縁を確保している。
多層化されており、絶縁層7と絶縁層11の間に電源配
線層20が配されている。
ーホール18やスルーホール19が形成されており、ス
ルーホール配線5がこれらを貫通して形成されるととも
に、絶縁材料12を埋め込むことにより、電源配線層2
0とスルーホール配線の絶縁が確保されている。
トリソ工程、成膜工程及びリフトオフ工程を用いてスル
ーホール14を形成し、この後さらに、スルーホール1
4内に図5に示すように、フォトリソ工程及びリフトオ
フ工程を用いてスルーホール配線5を形成する。この
後、絶縁層7上にスルーホール18を有する電源配線層
20やスルーホール19を有する絶縁層11を形成し、
このスルーホール18,19の中にもスルーホール配線
5を形成する。
線5の間に、絶縁材料12を形成する。その後、表面を
平滑研磨する。
ル15、スルーホール配線6及び接地配線層10を形成
し、この後、表面を平滑研磨する。
縁層11と接地配線層10とが相対向するように整合
し、両基板1,2の両側から印加荷重を印加する。
6に示すように、スルーホール配線5,6同士、絶縁層
11と接地配線層10とがそれぞれ接合される。
続法としては、半導体素子において公知の手法がいずれ
も採用可能である。
Aと半導体チップBとを接合した半導体装置(その構造
は、上述した図2、図4、図6のいずれかに示すもので
あり、各半導体チップA,Bは、上述の通り半導体基板
上に絶縁層、各種配線層等を形成したものである。)に
おいて、一方の半導体チップAの外形寸法を半導体チッ
プBよりも大きく設定し、半導体チップAの接合面に露
呈する接続パッドPに接続ワイヤWをワイヤボンディン
グすればよい。
プAと半導体チップBとをほぼ同一サイズとし、一方の
半導体チップBの背面側に形成した接続パッドPの接続
ワイヤWをワイヤボンディングしてもよい。この場合に
は、上記パッドPがスルーホール配線を介して半導体チ
ップBの所定の配線層、あるいは半導体チップAの接合
面に臨む配線層と電気的に接続されている必要がある。
ついて説明する。
用したもので、その概略工程としては、例えば図9に示
すプロセス、あるいは図10に示すプロセスを挙げるこ
とができる。
ハ接合する製造プロセスの一例であり、この製造プロセ
スにおいては、先ず、図9Aに示すように、SOI基板
あるいはヘテロエピ基板のような第1の半導体基板21
を用意する。
1a上にエッチングストップ層21b及びデバイス層2
1cを積層形成してなるものであり、図9Bに示すよう
に、デバイス層21cをエッチングして半導体チップと
する。
が施された配線基板あるいは異種デバイス基板の如き第
2の半導体基板22を上記デバイス層21c上に常温ウ
エハ接合する。
いに近づくと、安定な配列がくずれて原子間に結合が生
じ、ある距離にまで近づくと内部と同じ結合となって、
最後は一体化するという現象を応用したもので、接着剤
を用いる必要がなく、加熱も不要であるという利点を有
する。
や、有機物等の吸着により安定化しており、単に接触さ
せるでけでは結合しない。しかし、安定な表面層をアル
ゴン等の不活性原子をぶつけて除去し、不安定で活性な
表面を露出させることで、結合の原理に忠実に従った常
温接合が可能となる。
は、接合面の平滑化や表面活性化が必要不可欠である。
温ウエハ接合した状態が図9Dであり、次いで、図9E
に示すように第1の半導体基板21のシリコンベース2
1aをエッチング除去し、さらに図9Fに示すようにエ
ッチングストップ層21bをエッチング除去して3次元
的集積回路を完成する。
ップに対応して切断・分割し、所定のサイズの半導体装
置とする。
バイス層21cのエッチング(図10B)までは図9の
プロセスと同じである。
ング形成した後、この上にダミー基板31を重ね合わせ
て接合し(図10C〜図10D)、図10Eに示すよう
に第1の半導体基板21のシリコンベース21aをエッ
チング除去し、さらに図10Fに示すようにエッチング
ストップ層21bをエッチング除去する。
1cのみを残存させ、次いで図10Gに示すように、配
線基板あるいは異種デバイス基板の如き第2の半導体基
板22上にこれを常温ウエハ接合する。この工程によ
り、上記デバイス層21cは第2の半導体基板22上に
転写されることになる。
板31を剥離除去し、一点鎖線位置で切断して、図10
Iに示すような3次元的集積回路を完成する。
記接地配線層等を有する構造の半導体装置を製造するた
めの具体的プロセスの例を、以下に列挙する。
士の接合を以下の工程により行う。
を取出す工程 (2)第1の基板に絶縁層及び接地層を順次それぞれ積
層し、絶縁層及び接地層に該配線電極とつながるスルー
ホールを形成する工程 (3)スルーホール内に配線電極と電気的に連結するス
ルーホール配線を形成する工程 (4)接地層のスルーホール内のスルーホール配線と接
地層との間に絶縁層を形成する工程 (5)一方の基板表面を平滑にする工程、 (6)次に、第2の半導体基板上に予め配線電極を取り
出す工程 (7)第2の基板に絶縁層及び接地層を順次それぞれ積
層し、絶縁層及び接地層に配線電極とつながるスルーホ
ールを形成する工程 (8)スルーホール内に配線電極を電気的に連結するス
ルーホール配線を形成する工程 (9)接地層のスルーホール内にスルーホール配線と接
地層との間に絶縁体を形成する工程 (10)この他方の半導体表面を平滑する工程 (11)第1及び第2の半導体基板上のスルーホール配
線同士及び接地層同士を相対向するように整合する工程 (12)両基板の両側から圧縮荷重を印加する工程 (13)圧縮荷重によってスルーホール配線同士及び接
地層同士を電気的に接合し、かつ機械的に接合する工程 製造プロセスの具体例2 本例においては、半導体素子が形成された半導体基板同
士の接合を以下の工程により行う。
を取出す工程 (2)第1の基板に絶縁層及び接地層を順次それぞれ積
層し、絶縁層及び接地層に配線電極とつながるスルーホ
ールを形成する工程 (3)スルーホール内に配線電極と電気的に連結するス
ルーホール内配線を形成する工程 (4)接地層のスルーホール内のスルーホール内配線と
接地層との間に絶縁層を形成する工程 (5)第1の基板表面を平滑にする工程 (6)次に、第2の半導体基板上に予め配線電極を取出
す工程 (7)第2の基板に絶縁層を形成し、絶縁層に配線電極
とつながるスルーホールを形成する工程 (8)スルーホール内に配線電極を電気的に連結するス
ルーホール配線を形成する工程 (9)この第2の半導体表面を平滑する工程 (10)第1及び第2の半導体基板上のスルーホール内
配線同士及び第1の基板の接地層と第2の基板の絶縁層
が相対向するように整合する工程 (11)両基板の両側から圧縮加重を印加する工程 (12)圧縮荷重によってスルーホール配線同士を電気
的に接合し、かつ第1の基板の接地層と第2の基板の絶
縁層を機械的に接合する工程 製造プロセスの具体例3 本例においては、半導体素子が形成された半導体基板同
士の接合を以下の工程により行う。
を取出す工程 (2)第1の基板に絶縁層、接地層及び絶縁層を順次積
層し、絶縁層、接地層及び絶縁層に配線電極につながる
スルーホールを形成する工程 (3)スルーポル内に配線電極と電気的に連結するスル
ーホール配線を形成する工程 (4)接地層のスルーホール内のスルーホール配線と接
地層との間に絶縁層を形成する工程 (5)第1の基板表面を平滑にする工程 (6)次に第2の半導体墓板に予め配線電極を取出す工
程 (7)第2の基板に絶縁層及び電源層を順次それぞれ積
層し、絶縁層及び電源層に配線電極とつながるスルーホ
ールを形成する工程 (8)スルーホール内に配線電極を電気的に連結するス
ルーホール配線を形成する工程 (9)電源層のスルーホール配線と電源層との間に絶縁
体を形成する工程 (10)第2の半導体基板表面を平滑する工程 (11)第1及び第2の半導体基板上のスルーホール配
線同士、及び絶縁層と電源層を相対向するように整合す
る工程 (12)両基板の両側から圧縮荷重を印加する工程 (13)圧縮荷重によってスルーホール配線同士を電気
的に接合し、かつ絶縁層と電源層を機械的に接合する工
程 製造プロセスの具体例4 本例においては、半導体素子が形成された半導体基板同
士の接合を以下の工程により行う。
をそれぞれ取出す工程 (2)第1の基板に絶縁層及び接地層を順次それぞれ積
層し、絶縁層に接地電極とつながるスルーホールを形成
する工程 (3)スルーホール内に接地電極と電気的に連結するス
ルーホール接地配線を形成する工程 (4)第1の基板表面を平滑にする工程 (5)次に第2の半導体基板上に予め接地電極を取出す
工程 (6)第2の基板に絶縁層及び接地層を順次それぞれ積
層し、絶縁層に接地電極とつながるスルーホールを形成
する (7)スルーホール内に接地電極と電気的に連結するス
ルーホール接地配線を形成する工程 (8)この他方の半導体表面を平滑する工程 (9)第1及び第2の半導体基板上の接地層同士を相対
向するように整合する工程 (10)両基板の両側から圧縮荷重を印加する工程 (11)圧縮荷重によって接地層同士を電気的に接合
し、かつ機械的に接合する工程 製造プロセスの具体例5 本例においては、半導体素子が形成された半導体基板同
士の接合を以下の工程により行う。
を取出す工程、 (2)第1の基板に絶縁層及び接地層を順次積層し、絶
縁層に接地電極とつながるスルーホールを形成する工程 (3)スルーホール内に接地電極と電気的に連結するス
ルーホール接地配線を形成する工程 (4)第1の基板表面を平滑にする工程 (5)次に、第2の半導体基板上に予め接地電極を取出
す工程 (6)第2の基板に絶縁層を形成し、絶縁層に接地電極
とつながるスルーホールを形成する工程 (7)スルーホール内に接地電極を電気的に連結するス
ルーホール接地配線を形成する工程 (8)この第2の半導体表面を平滑する工程 (10)第1及び第2の半導体基板上のそれぞれ接地層
及びスルーホール接地配線が相対向するように整合する
工程 (11)両基板の両側から圧縮加重を印加する工程 (12)圧縮荷重によって接地層及びスルーホール接地
配線と電気的に接合し、かつ第1の基板の接地層と第2
の基板の絶縁層同士を機械的に接合する工程 製造プロセスの具体例6 本例においては、半導体素子が形成された半導体基板同
士の接合を以下の工程により行う。
を取り出す工程 (2)第1の基板に絶縁層、接地層を順次積層し、絶縁
層に接地電極につながるスルーホールを形成する工程 (3)スルーホール内に接地電極と電気的に連結するス
ルーホール接地配線を形成する工程 (4)次に第1半導体基板表面を平滑にする工程 (5)次に接地層上に絶縁層を積層する工程 (6)第1基板表面を平滑にする工程 (7)次に第2の半導体基板に接地電極を取出す工程 (8)第2の基板に絶縁層を積層し、絶縁層に電源電極
とつながるスルーホールを形成する工程 (9)スルーホール内に接地電極を電気的に連結するス
ルーホール接地配線を形成する工程 (10)第2の基板表面を平滑にする工程 (11)第2の半導体基板上にスルーホール電源配線と
電気的に連結する電源層を積層する工程 (12)第1及び第2の半導体基板上の絶縁体と電源層
を相対向するように整合する工程 (13)両基板の両側から圧繕荷重を印加する工程 (14)圧縮荷重によって絶縁層と電源層を機械的に接
合する工程 製造プロセスの具体例7 本例においては、半導体素子が形成された半導体基板同
士の接合を以下の工程により行う。
極、接地電極、電源電極を取出す工程 (2)第1の基板に絶縁層、接地層及び絶縁層を順次積
層し、絶縁層、接地層及び絶縁層に電源電極につながる
スルーホールを形成する工程 (3)スルーホール内に接地電極と電気的に連結するス
ルーホール内電源配線を形成する工程 (4)接地層、電源層及び接地層のスルーホール内のス
ルーホール内電源配線との間に絶縁層を形成する工程 (5)第1の基板表面を平滑にする工程 (6)次に第2の半導体基板に電源電極を取出す工程 (7)第2の基板に絶縁層及び電源層を順次それぞれ積
層し、絶縁層及び電源層に電源電極とつながるスルーホ
ールを形成する工程 (8)スルーホール内に電源電極を電気的に連結するス
ルーホール内電源配線を形成する工程 (9)第2の半導体基板表面を平滑する工程と、 (10)第1及び第2の半導体基板上のスルーホール内
電源配線同士、及び絶縁層と電源層を相対向するように
整合する工程 (11)両基板の両側から圧緒荷重を印加する工程 (12)圧縮荷重によってスルーホール内電源配線同士
を電気的に接合し、かつ絶縁層と電源層を機械的に接合
する工程 製造プロセスの具体例8 製造プロセスの具体例1において、配線を取り出す工程
と並行して次の工程を行う。
を取出す工程 (2)第1の基板に絶縁層を積層し、絶縁層に接地電極
とつながるスルーホールを形成する工程 (3)スルーホール内に接地電極と電気的に連結するス
ルーホール内接地配線を形成する工程 (4)絶縁層上にスルーホール内接地配線と電気的に結
合する接地層を形成する工程 (5)一方の基板表面を平滑にする工程 (6)次に、第2の半導体基板上に予め接地電極を取出
す工程 (7)第2の基板に絶縁層を積層し、絶縁層に接地電極
とつながるスルーホールを形成する工程 (8)スルーホール内に接地電極と電気的に接合するス
ルーホール内接地配線を形成する工程 (9)絶縁層上にスルーホール内接地配線と電気的に結
合する接地層を形成する工程 以上、製造プロセスの具体例を例示したが、本発明の製
造方法がこれに限られるものではなく、種々の変更が可
能であることは言うまでもない。
る。
された3次元集積回路を実現することができ、これを応
用することで、次のようなメリットが発揮される。
層の分離による歩留まりの向上 ロ.デバイス層の多層接合→デバイス間距離の短縮によ
る高速化 ハ.異種デバイス層の2層接合→アナログ・デジタルの
分離、高速化 ニ.光デバイス素子のシリコン基板への接合→光デバイ
スの電子基板への実装 ホ.異種半導体基板の接合→複合基板の実現によるヘテ
ロエピ基板の実現 常温接合による半導体装置の形態としては、接合形態に
より大きく分類することができ、ウエハ−ダイ(チッ
プ)接合を利用したものと、ウエハ−ウエハ接合を利用
したものが挙げられる。
うな、フラットパネルコンピュータを挙げることができ
る。
来、プリント基板上に搭載していた各種LSIをガラス
基板上に直接貼り付けて構成されるもので、フラットパ
ネル自体が携帯型コンピュータとなる。
に、表示部42、CPU43、メモリ(RAM)44、
メモリ(ROM)45、入出力LSI46等が直接貼り
合わされている。
オン・チップで接合してなる例を示すもので、ウエハ5
1上に異種プロセスLSIチップ52が個別に貼り合わ
されている。本例は、異種プロセスLSIによるシステ
ムLSI実現手法の一つであり、インターポーザ基板が
不要であるためLSI上のバッファを無くして性能を向
上させることができる。
元積層デバイス、システムLSI(SOC)で機能ブロ
ック間を繋ぐ配線層部分を貼り合わせで形成する配線層
貼り合わせLSI、LSI上のパッケージ部分をウエハ
レベルで貼り合わせる構造、基板とLSIとのプロセス
ルールギャップを縮める新構造高密度モジュール基板等
を挙げることができる。
ることができ、平面微細化技術の限界を越える3次元集
積回路の実現が可能である。
明においては、半導体素子を搭載した第1基板と第2基
板との間に導体層(接地層)を設けているので、例え
ば、第1基板上の半導体素子からの放射ノイズは、第2
の基板上の半導体素子への影響を及ぼすことなく遮断さ
れる.また、第1基板と第2基板との間の信号の伝達
は、第1及び第2の基板間に挟まれる接地層に設けた接
続配線(スルーホール配線)を介して行うことが可能で
ある。
なる導体層と平行して電源層となる導体層を設ければ、
孔部(スルーホール)を介して第1の基板及び第2の基
板の各電源として用いることができ、効率的である。
の工程で形成し半導体素子を搭載した第1基板と第2基
板を常温ウエハ接合技術によって接合している。このた
め、機能の異なる半導体基板同士による多層基板を簡便
に形成することができ、効率的な製造が可能である。
であり、接合一体化する前の状態を示す要部概略断面図
である。
要部概略断面図である。
のであり、接合一体化する前の状態を示す要部概略断面
図である。
要部概略断面図である。
示すものであり、接合一体化する前の状態を示す要部概
略断面図である。
要部概略断面図である。
である。
図である。
程順に示す概略断面図である。
を工程順に示す概略断面図である。
の一例を示す模式図である。
で接合したシステムLSIの一例を示す模式図である。
8、11 絶縁層、9,10 接地配線層、12,13
絶縁材料、20 電源配線層
Claims (11)
- 【請求項1】 半導体素子が形成された複数の半導体基
板同士が接合されてなる半導体装置において、 各半導体基板上には、絶縁層が積層形成され、この絶縁
層を貫通して形成され半導体素子の配線層と接続される
接続配線が形成されるとともに、 上記複数の半導体基板のうちの少なくともいずれかの半
導体基板の接合面には、導電材料よりなり上記接続配線
に対応して孔部がパターニング形成された導体層が形成
されており、 上記半導体基板の接合により各半導体基板に形成された
接続配線が互いに接続されていることを特徴とする半導
体装置。 - 【請求項2】 上記半導体基板同士が常温接合技術によ
り接合されていることを特徴とする請求項1記載の半導
体装置。 - 【請求項3】 接合される一対の半導体基板の接合面に
それぞれ導体層が形成されており、これら導体層を構成
する金属材料同士が接合されていることを特徴とする請
求項1記載の半導体装置。 - 【請求項4】 接合される一対の半導体基板のうちの一
方の半導体基板の接合面に導体層が形成されており、こ
の導体層と他方の半導体基板の絶縁層とが接合されてい
ることを特徴とする請求項1記載の半導体装置。 - 【請求項5】 上記他方の半導体基板において、導体層
が絶縁層の中途位置に積層形成されていることを特徴と
する請求項4記載の半導体装置。 - 【請求項6】 上記導体層は、接地層として機能するこ
とを特徴とする請求項1記載の半導体装置。 - 【請求項7】 上記導体層は、電源層として機能するこ
とを特徴とする請求項1記載の半導体装置。 - 【請求項8】 上記導体層は、半導体素子と電気的に接
続されていることを特徴とする請求項1記載の半導体装
置。 - 【請求項9】 上記導体層に形成される孔部の内径寸法
は、上記接続配線を形成するために絶縁層に形成される
孔部の内径寸法よりも大であることを特徴とする請求項
1記載の半導体装置。 - 【請求項10】 接合面において互いに接続される接続
配線は、上記導体層に設けられた孔部に絶縁材料を埋め
込むことにより導体層と絶縁されていることを特徴とす
る請求項9記載の半導体装置。 - 【請求項11】 半導体素子が形成された複数の半導体
基板同士を接合する半導体装置の製造方法において、 半導体基板上に、絶縁層を積層形成し、この絶縁層に半
導体素子の配線層と接続される接続配線を形成する工程
と、 上記複数の半導体基板のうちの少なくともいずれかの半
導体基板の接合面に導電材料よりなり上記接続配線に対
応して孔部がパターニング形成された導体層を形成する
工程と、 各半導体基板の接合面を平滑化する工程と、 重ね合わせた半導体基板の両側から圧縮荷重を印加し、
上記半導体基板同士を接合するとともに、各半導体基板
に形成された接続配線を互いに接続する工程とを有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10597099A JP3532788B2 (ja) | 1999-04-13 | 1999-04-13 | 半導体装置及びその製造方法 |
TW89106465A TW462125B (en) | 1999-04-13 | 2000-04-07 | Semiconductor device and manufacturing method therefor |
KR20000019199A KR100773615B1 (ko) | 1999-04-13 | 2000-04-12 | 반도체 장치 및 그 제조 방법 |
US09/548,916 US6465892B1 (en) | 1999-04-13 | 2000-04-13 | Interconnect structure for stacked semiconductor device |
DE2000118358 DE10018358B4 (de) | 1999-04-13 | 2000-04-13 | Halbleiter-Bauteil und dessen Herstellungsverfahren |
FR0004753A FR2792458B1 (fr) | 1999-04-13 | 2000-04-13 | Dispositif a semi-conducteur et son procede de fabrication |
US09/997,878 US6472293B2 (en) | 1999-04-13 | 2001-11-30 | Method for manufacturing an interconnect structure for stacked semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10597099A JP3532788B2 (ja) | 1999-04-13 | 1999-04-13 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000299379A true JP2000299379A (ja) | 2000-10-24 |
JP3532788B2 JP3532788B2 (ja) | 2004-05-31 |
Family
ID=14421646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10597099A Expired - Lifetime JP3532788B2 (ja) | 1999-04-13 | 1999-04-13 | 半導体装置及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US6465892B1 (ja) |
JP (1) | JP3532788B2 (ja) |
KR (1) | KR100773615B1 (ja) |
DE (1) | DE10018358B4 (ja) |
FR (1) | FR2792458B1 (ja) |
TW (1) | TW462125B (ja) |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006517344A (ja) * | 2003-02-07 | 2006-07-20 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
JP2007535158A (ja) * | 2004-04-27 | 2007-11-29 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | チップおよび関連する支持体を製作する方法 |
JP2008227447A (ja) * | 2007-03-09 | 2008-09-25 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体構造の製造方法 |
JP2010153799A (ja) * | 2008-12-24 | 2010-07-08 | Internatl Business Mach Corp <Ibm> | 冷却機構を含む接合型半導体構造体とその形成方法 |
JP2012033894A (ja) * | 2010-06-30 | 2012-02-16 | Canon Inc | 固体撮像装置 |
JP2012038951A (ja) * | 2010-08-09 | 2012-02-23 | Mitsubishi Electric Corp | 半導体装置、半導体回路基板および半導体回路基板の製造方法 |
JP2012094720A (ja) * | 2010-10-27 | 2012-05-17 | Sony Corp | 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器 |
JP2012129521A (ja) * | 2010-12-16 | 2012-07-05 | Soytec | 半導体構造同士を直接結合する方法、およびこの方法を使用して形成された結合された半導体構造 |
KR20130007972A (ko) | 2011-07-05 | 2013-01-21 | 소니 주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
JP2013526029A (ja) * | 2010-05-18 | 2013-06-20 | コアレイズ オーワイ | レーザ光を用いた基板の封止および接触の方法ならびに電子モジュール |
US8513810B2 (en) | 2008-07-31 | 2013-08-20 | Nec Corporation | Semiconductor device and method of manufacturing same |
US8778773B2 (en) | 2010-12-16 | 2014-07-15 | Soitec | Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods |
KR20140115948A (ko) | 2013-03-22 | 2014-10-01 | 소니 주식회사 | 반도체 장치 및 제조 방법 |
US8896125B2 (en) | 2011-07-05 | 2014-11-25 | Sony Corporation | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
JP2016106420A (ja) * | 2005-08-11 | 2016-06-16 | ジプトロニクス・インコーポレイテッド | 3dic方法および装置 |
DE10302603B4 (de) * | 2002-01-24 | 2017-04-13 | Kanji Otsuka | Schaltungsstruktur mit einer in einem Chip angeordneten Treiberschaltung und einer Strom / Masse-Leitung |
JP2017117828A (ja) * | 2015-12-21 | 2017-06-29 | ソニー株式会社 | 固体撮像素子および電子装置 |
KR20170121167A (ko) | 2015-03-03 | 2017-11-01 | 소니 주식회사 | 반도체 장치 및 전자 기기 |
US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
JP2020123731A (ja) * | 2014-10-08 | 2020-08-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および製造方法、並びに、電子機器 |
US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
JP2020191467A (ja) * | 2010-06-30 | 2020-11-26 | キヤノン株式会社 | 固体撮像装置 |
US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
Families Citing this family (295)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
US6956348B2 (en) | 2004-01-28 | 2005-10-18 | Irobot Corporation | Debris sensor for cleaning apparatus |
JP3440057B2 (ja) * | 2000-07-05 | 2003-08-25 | 唯知 須賀 | 半導体装置およびその製造方法 |
US7298031B1 (en) * | 2000-08-09 | 2007-11-20 | Micron Technology, Inc. | Multiple substrate microelectronic devices and methods of manufacture |
US6607937B1 (en) | 2000-08-23 | 2003-08-19 | Micron Technology, Inc. | Stacked microelectronic dies and methods for stacking microelectronic dies |
US6690134B1 (en) | 2001-01-24 | 2004-02-10 | Irobot Corporation | Method and system for robot localization and confinement |
US20020163072A1 (en) * | 2001-05-01 | 2002-11-07 | Subhash Gupta | Method for bonding wafers to produce stacked integrated circuits |
US7064447B2 (en) | 2001-08-10 | 2006-06-20 | Micron Technology, Inc. | Bond pad structure comprising multiple bond pads with metal overlap |
US6864118B2 (en) * | 2002-01-28 | 2005-03-08 | Hewlett-Packard Development Company, L.P. | Electronic devices containing organic semiconductor materials |
TW542454U (en) * | 2002-06-21 | 2003-07-11 | Molex Inc | Electrical connector |
FR2848336B1 (fr) | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
WO2004061961A1 (en) * | 2002-12-31 | 2004-07-22 | Massachusetts Institute Of Technology | Multi-layer integrated semiconductor structure having an electrical shielding portion |
US7064055B2 (en) | 2002-12-31 | 2006-06-20 | Massachusetts Institute Of Technology | Method of forming a multi-layer semiconductor structure having a seamless bonding interface |
JP3981026B2 (ja) * | 2003-01-30 | 2007-09-26 | 株式会社東芝 | 多層配線層を有する半導体装置およびその製造方法 |
US6803649B1 (en) * | 2003-05-16 | 2004-10-12 | Intel Corporation | Electronic assembly |
US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
FR2856844B1 (fr) * | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
JP2005123362A (ja) * | 2003-10-16 | 2005-05-12 | Hitachi Ltd | 接続用取付基板及びディスクアレイ制御装置の接続用取付基板 |
FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
FR2864336B1 (fr) * | 2003-12-23 | 2006-04-28 | Commissariat Energie Atomique | Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci |
FR2872627B1 (fr) * | 2004-06-30 | 2006-08-18 | Commissariat Energie Atomique | Assemblage par adhesion moleculaire de deux substrats |
DE102004037826B4 (de) * | 2004-08-04 | 2006-06-14 | Infineon Technologies Ag | Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen |
TWI246175B (en) * | 2004-10-11 | 2005-12-21 | Ind Tech Res Inst | Bonding structure of device packaging |
JP2006196668A (ja) * | 2005-01-13 | 2006-07-27 | Toshiba Corp | 半導体装置及びその製造方法 |
US7620476B2 (en) | 2005-02-18 | 2009-11-17 | Irobot Corporation | Autonomous surface cleaning robot for dry cleaning |
WO2006123300A2 (en) * | 2005-05-18 | 2006-11-23 | Kolo Technologies, Inc. | Micro-electro-mechanical transducers |
US8105941B2 (en) * | 2005-05-18 | 2012-01-31 | Kolo Technologies, Inc. | Through-wafer interconnection |
WO2006134580A2 (en) * | 2005-06-17 | 2006-12-21 | Kolo Technologies, Inc. | Micro-electro-mechanical transducer having an insulation extension |
US7526739B2 (en) * | 2005-07-26 | 2009-04-28 | R3 Logic, Inc. | Methods and systems for computer aided design of 3D integrated circuits |
US7880565B2 (en) * | 2005-08-03 | 2011-02-01 | Kolo Technologies, Inc. | Micro-electro-mechanical transducer having a surface plate |
FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
FR2891281B1 (fr) * | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
US7528494B2 (en) * | 2005-11-03 | 2009-05-05 | International Business Machines Corporation | Accessible chip stack and process of manufacturing thereof |
WO2007056808A1 (en) * | 2005-11-18 | 2007-05-24 | Ewise Systems Pty Ltd | A method and apparatus for facilitating a secure transaction |
US7674638B2 (en) | 2005-11-25 | 2010-03-09 | Panasonic Electric Works Co., Ltd. | Sensor device and production method therefor |
WO2007061050A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | センサ装置及びその製造方法 |
KR101076665B1 (ko) | 2005-11-25 | 2011-10-26 | 파나소닉 전공 주식회사 | 센서 장치 및 그 제조 방법 |
TW200733264A (en) * | 2005-11-25 | 2007-09-01 | Matsushita Electric Works Ltd | Method of producing wafer-level package structure |
EP3257809A1 (en) | 2005-11-25 | 2017-12-20 | Panasonic Intellectual Property Management Co., Ltd. | Wafer level package structure and production method therefor |
JP4682028B2 (ja) * | 2005-11-28 | 2011-05-11 | Hoya株式会社 | 導電層の製造方法、導電層、及び、信号伝送基板 |
JP2007311990A (ja) * | 2006-05-17 | 2007-11-29 | Pentax Corp | 通信装置 |
US7446017B2 (en) * | 2006-05-31 | 2008-11-04 | Freescale Semiconductor, Inc. | Methods and apparatus for RF shielding in vertically-integrated semiconductor devices |
US8021981B2 (en) * | 2006-08-30 | 2011-09-20 | Micron Technology, Inc. | Redistribution layers for microfeature workpieces, and associated systems and methods |
US7901989B2 (en) * | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
US8513789B2 (en) | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
US7829438B2 (en) | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
US7952195B2 (en) * | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
US7827519B2 (en) * | 2006-12-29 | 2010-11-02 | Cadence Design Systems, Inc. | Method, system, and computer program product for preparing multiple layers of semiconductor substrates for electronic designs |
FR2913145B1 (fr) | 2007-02-22 | 2009-05-15 | Stmicroelectronics Crolles Sas | Assemblage de deux parties de circuit electronique integre |
US7528492B2 (en) | 2007-05-24 | 2009-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test patterns for detecting misalignment of through-wafer vias |
US8476735B2 (en) | 2007-05-29 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Programmable semiconductor interposer for electronic package and method of forming |
US7939941B2 (en) * | 2007-06-27 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of through via before contact processing |
JP5302522B2 (ja) * | 2007-07-02 | 2013-10-02 | スパンション エルエルシー | 半導体装置及びその製造方法 |
US7825517B2 (en) | 2007-07-16 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for packaging semiconductor dies having through-silicon vias |
US8461672B2 (en) * | 2007-07-27 | 2013-06-11 | Tessera, Inc. | Reconstituted wafer stack packaging with after-applied pad extensions |
US8551815B2 (en) | 2007-08-03 | 2013-10-08 | Tessera, Inc. | Stack packages using reconstituted wafers |
US8043895B2 (en) | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
US7973413B2 (en) | 2007-08-24 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via for semiconductor device |
US8044497B2 (en) * | 2007-09-10 | 2011-10-25 | Intel Corporation | Stacked die package |
US8350382B2 (en) * | 2007-09-21 | 2013-01-08 | Infineon Technologies Ag | Semiconductor device including electronic component coupled to a backside of a chip |
US8476769B2 (en) * | 2007-10-17 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon vias and methods for forming the same |
US8227902B2 (en) * | 2007-11-26 | 2012-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structures for preventing cross-talk between through-silicon vias and integrated circuits |
US7588993B2 (en) | 2007-12-06 | 2009-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment for backside illumination sensor |
US7843064B2 (en) | 2007-12-21 | 2010-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and process for the formation of TSVs |
US8671476B2 (en) * | 2008-02-05 | 2014-03-18 | Standard Textile Co., Inc. | Woven contoured bed sheet with elastomeric yarns |
US8853830B2 (en) | 2008-05-14 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | System, structure, and method of manufacturing a semiconductor substrate stack |
CN102067310B (zh) * | 2008-06-16 | 2013-08-21 | 泰塞拉公司 | 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法 |
US8288872B2 (en) | 2008-08-05 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via layout |
US8399273B2 (en) * | 2008-08-18 | 2013-03-19 | Tsmc Solid State Lighting Ltd. | Light-emitting diode with current-spreading region |
US20100062693A1 (en) * | 2008-09-05 | 2010-03-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Two step method and apparatus for polishing metal and other films in semiconductor manufacturing |
US8278152B2 (en) * | 2008-09-08 | 2012-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding process for CMOS image sensor |
US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
US8653648B2 (en) * | 2008-10-03 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Zigzag pattern for TSV copper adhesion |
US7928534B2 (en) | 2008-10-09 | 2011-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad connection to redistribution lines having tapered profiles |
US8030780B2 (en) | 2008-10-16 | 2011-10-04 | Micron Technology, Inc. | Semiconductor substrates with unitary vias and via terminals, and associated systems and methods |
KR20100048610A (ko) | 2008-10-31 | 2010-05-11 | 삼성전자주식회사 | 반도체 패키지 및 그 형성 방법 |
US8624360B2 (en) | 2008-11-13 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cooling channels in 3DIC stacks |
DE102009007625A1 (de) * | 2008-11-14 | 2010-05-20 | Osram Opto Semiconductors Gmbh | Verbundsubstrat für einen Halbleiterchip |
US8158456B2 (en) * | 2008-12-05 | 2012-04-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming stacked dies |
US7989318B2 (en) | 2008-12-08 | 2011-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for stacking semiconductor dies |
US8513119B2 (en) * | 2008-12-10 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming bump structure having tapered sidewalls for stacked dies |
US8736050B2 (en) | 2009-09-03 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
US8264077B2 (en) * | 2008-12-29 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside metal of redistribution line with silicide layer on through-silicon via of semiconductor chips |
US7910473B2 (en) * | 2008-12-31 | 2011-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with air gap |
US20100171197A1 (en) * | 2009-01-05 | 2010-07-08 | Hung-Pin Chang | Isolation Structure for Stacked Dies |
US8749027B2 (en) * | 2009-01-07 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust TSV structure |
US8399354B2 (en) | 2009-01-13 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with low-K dielectric liner |
US8501587B2 (en) | 2009-01-13 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked integrated chips and methods of fabrication thereof |
US8168529B2 (en) | 2009-01-26 | 2012-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming seal ring in an integrated circuit die |
US8314483B2 (en) | 2009-01-26 | 2012-11-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | On-chip heat spreader |
US8820728B2 (en) * | 2009-02-02 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer carrier |
US8704375B2 (en) * | 2009-02-04 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier structures and methods for through substrate vias |
US9142586B2 (en) | 2009-02-24 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for backside illuminated image sensor |
US8531565B2 (en) | 2009-02-24 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side implanted guard ring structure for backside illuminated image sensor |
US7932608B2 (en) * | 2009-02-24 | 2011-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via formed with a post passivation interconnect structure |
US8643149B2 (en) * | 2009-03-03 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress barrier structures for semiconductor chips |
US8487444B2 (en) * | 2009-03-06 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional system-in-package architecture |
EP2406821A2 (en) * | 2009-03-13 | 2012-01-18 | Tessera, Inc. | Stacked microelectronic assemblies having vias extending through bond pads |
US8344513B2 (en) * | 2009-03-23 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier for through-silicon via |
US8232140B2 (en) | 2009-03-27 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for ultra thin wafer handling and processing |
US8329578B2 (en) | 2009-03-27 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via structure and via etching process of forming the same |
US8552563B2 (en) | 2009-04-07 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional semiconductor architecture |
US8691664B2 (en) * | 2009-04-20 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside process for a substrate |
US8759949B2 (en) * | 2009-04-30 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside structures having copper pillars |
US8432038B2 (en) | 2009-06-12 | 2013-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via structure and a process for forming the same |
FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
US8158489B2 (en) * | 2009-06-26 | 2012-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of TSV backside interconnects by modifying carrier wafers |
US8871609B2 (en) * | 2009-06-30 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling structure and method |
US9305769B2 (en) | 2009-06-30 | 2016-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling method |
US8247906B2 (en) | 2009-07-06 | 2012-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Supplying power to integrated circuits using a grid matrix formed of through-silicon vias |
US8264066B2 (en) * | 2009-07-08 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Liner formation in 3DIC structures |
US8841766B2 (en) | 2009-07-30 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US8377816B2 (en) * | 2009-07-30 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming electrical connections |
US8859424B2 (en) | 2009-08-14 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer carrier and method of manufacturing |
US8324738B2 (en) | 2009-09-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
US8252665B2 (en) | 2009-09-14 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection layer for adhesive material at wafer edge |
US8791549B2 (en) | 2009-09-22 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside interconnect structure connected to TSVs |
CN102033877A (zh) * | 2009-09-27 | 2011-04-27 | 阿里巴巴集团控股有限公司 | 检索方法和装置 |
US8647925B2 (en) * | 2009-10-01 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Surface modification for handling wafer thinning process |
US8264067B2 (en) * | 2009-10-09 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via (TSV) wire bond architecture |
US7969013B2 (en) * | 2009-10-22 | 2011-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via with dummy structure and method for forming the same |
US8659155B2 (en) * | 2009-11-05 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps |
US8283745B2 (en) * | 2009-11-06 | 2012-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating backside-illuminated image sensor |
US8405201B2 (en) | 2009-11-09 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via structure |
US10297550B2 (en) | 2010-02-05 | 2019-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC architecture with interposer and interconnect structure for bonding dies |
US8610270B2 (en) * | 2010-02-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and semiconductor assembly with lead-free solder |
US8252682B2 (en) * | 2010-02-12 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for thinning a wafer |
US8237272B2 (en) * | 2010-02-16 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive pillar structure for semiconductor substrate and method of manufacture |
US8390009B2 (en) | 2010-02-16 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitting diode (LED) package systems |
US8222139B2 (en) | 2010-03-30 | 2012-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously |
US8466059B2 (en) | 2010-03-30 | 2013-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layer interconnect structure for stacked dies |
US8507940B2 (en) | 2010-04-05 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat dissipation by through silicon plugs |
US8174124B2 (en) | 2010-04-08 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dummy pattern in wafer backside routing |
US8455995B2 (en) | 2010-04-16 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSVs with different sizes in interposers for bonding dies |
US8519538B2 (en) | 2010-04-28 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Laser etch via formation |
US9293366B2 (en) | 2010-04-28 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate vias with improved connections |
US8441124B2 (en) | 2010-04-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US8866301B2 (en) | 2010-05-18 | 2014-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers with interconnection structures |
US9048233B2 (en) | 2010-05-26 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers |
US9059026B2 (en) | 2010-06-01 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3-D inductor and transformer |
US8471358B2 (en) | 2010-06-01 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D inductor and transformer |
US9018758B2 (en) | 2010-06-02 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall spacer and metal top cap |
US8362591B2 (en) | 2010-06-08 | 2013-01-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuits and methods of forming the same |
US8411459B2 (en) | 2010-06-10 | 2013-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd | Interposer-on-glass package structures |
US8500182B2 (en) | 2010-06-17 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vacuum wafer carriers for strengthening thin wafers |
US8896136B2 (en) | 2010-06-30 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment mark and method of formation |
US8319336B2 (en) | 2010-07-08 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of etch microloading for through silicon vias |
US8338939B2 (en) | 2010-07-12 | 2012-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV formation processes using TSV-last approach |
US8999179B2 (en) | 2010-07-13 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive vias in a substrate |
US8722540B2 (en) | 2010-07-22 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling defects in thin wafer handling |
US9299594B2 (en) | 2010-07-27 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate bonding system and method of modifying the same |
US8674510B2 (en) | 2010-07-29 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional integrated circuit structure having improved power and thermal management |
US8846499B2 (en) | 2010-08-17 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite carrier structure |
US8546254B2 (en) | 2010-08-19 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps using patterned anodes |
US8507358B2 (en) | 2010-08-27 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite wafer semiconductor |
US8693163B2 (en) | 2010-09-01 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cylindrical embedded capacitors |
US8928159B2 (en) | 2010-09-02 | 2015-01-06 | Taiwan Semiconductor Manufacturing & Company, Ltd. | Alignment marks in substrate having through-substrate via (TSV) |
US8502338B2 (en) | 2010-09-09 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via waveguides |
US8928127B2 (en) | 2010-09-24 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Noise decoupling structure with through-substrate vias |
US8525343B2 (en) | 2010-09-28 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device with through-silicon via (TSV) and method of forming the same |
US9190325B2 (en) | 2010-09-30 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV formation |
US8580682B2 (en) | 2010-09-30 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cost-effective TSV formation |
JP2013542599A (ja) * | 2010-09-30 | 2013-11-21 | フリースケール セミコンダクター インコーポレイテッド | 半導体ウェハを処理するための方法、半導体ウェハおよび半導体デバイス |
US8836116B2 (en) | 2010-10-21 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level packaging of micro-electro-mechanical systems (MEMS) and complementary metal-oxide-semiconductor (CMOS) substrates |
US8519409B2 (en) | 2010-11-15 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light emitting diode components integrated with thermoelectric devices |
US8567837B2 (en) | 2010-11-24 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reconfigurable guide pin design for centering wafers having different sizes |
US9153462B2 (en) | 2010-12-09 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spin chuck for thin wafer cleaning |
US8773866B2 (en) | 2010-12-10 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Radio-frequency packaging with reduced RF loss |
US8236584B1 (en) | 2011-02-11 | 2012-08-07 | Tsmc Solid State Lighting Ltd. | Method of forming a light emitting diode emitter substrate with highly reflective metal bonding |
US9059262B2 (en) | 2011-02-24 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including conductive structures through a substrate and methods of making the same |
US8487410B2 (en) | 2011-04-13 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon vias for semicondcutor substrate and method of manufacture |
US8716128B2 (en) | 2011-04-14 | 2014-05-06 | Tsmc Solid State Lighting Ltd. | Methods of forming through silicon via openings |
US8546235B2 (en) | 2011-05-05 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including metal-insulator-metal capacitors and methods of forming the same |
EP2717300B1 (en) | 2011-05-24 | 2020-03-18 | Sony Corporation | Semiconductor device |
US8674883B2 (en) | 2011-05-24 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Antenna using through-silicon via |
US8900994B2 (en) | 2011-06-09 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for producing a protective structure |
US8552485B2 (en) | 2011-06-15 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having metal-insulator-metal capacitor structure |
US8587127B2 (en) | 2011-06-15 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods of forming the same |
US8766409B2 (en) | 2011-06-24 | 2014-07-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for through-silicon via (TSV) with diffused isolation well |
US8531035B2 (en) | 2011-07-01 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect barrier structure and method |
US8872345B2 (en) | 2011-07-07 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming grounded through-silicon vias in a semiconductor substrate |
US8604491B2 (en) | 2011-07-21 | 2013-12-10 | Tsmc Solid State Lighting Ltd. | Wafer level photonic device die structure and method of making the same |
US8445296B2 (en) | 2011-07-22 | 2013-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for end point determination in reactive ion etching |
US8809073B2 (en) | 2011-08-03 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for de-embedding through substrate vias |
US9159907B2 (en) | 2011-08-04 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid film for protecting MTJ stacks of MRAM |
US8748284B2 (en) | 2011-08-12 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing decoupling MIM capacitor designs for interposers |
US8525278B2 (en) | 2011-08-19 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device having chip scale packaging |
US8546886B2 (en) | 2011-08-24 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling the device performance by forming a stressed backside dielectric layer |
US8604619B2 (en) | 2011-08-31 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via keep out zone formation along different crystal orientations |
US8803322B2 (en) | 2011-10-13 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through substrate via structures and methods of forming the same |
US8659126B2 (en) | 2011-12-07 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit ground shielding structure |
US8610247B2 (en) | 2011-12-30 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a transformer with magnetic features |
US9087838B2 (en) | 2011-10-25 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a high-K transformer with capacitive coupling |
US8896089B2 (en) | 2011-11-09 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposers for semiconductor devices and methods of manufacture thereof |
US11264262B2 (en) | 2011-11-29 | 2022-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer debonding and cleaning apparatus |
US10381254B2 (en) | 2011-11-29 | 2019-08-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer debonding and cleaning apparatus and method |
US9390949B2 (en) | 2011-11-29 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer debonding and cleaning apparatus and method of use |
US8803316B2 (en) | 2011-12-06 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV structures and methods for forming the same |
US8546953B2 (en) | 2011-12-13 | 2013-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Through silicon via (TSV) isolation structures for noise reduction in 3D integrated circuit |
US8890293B2 (en) | 2011-12-16 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Guard ring for through vias |
US8580647B2 (en) | 2011-12-19 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductors with through VIAS |
US8618631B2 (en) | 2012-02-14 | 2013-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | On-chip ferrite bead inductor |
US10180547B2 (en) | 2012-02-23 | 2019-01-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical bench on substrate |
US9618712B2 (en) | 2012-02-23 | 2017-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical bench on substrate and method of making the same |
US9293521B2 (en) | 2012-03-02 | 2016-03-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Concentric capacitor structure |
US8860114B2 (en) | 2012-03-02 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a fishbone differential capacitor |
US9312432B2 (en) | 2012-03-13 | 2016-04-12 | Tsmc Solid State Lighting Ltd. | Growing an improved P-GaN layer of an LED through pressure ramping |
US9139420B2 (en) | 2012-04-18 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device structure and methods of forming same |
US9583365B2 (en) | 2012-05-25 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming interconnects for three dimensional integrated circuit |
US8735219B2 (en) | 2012-08-30 | 2014-05-27 | Ziptronix, Inc. | Heterogeneous annealing method and device |
US9484211B2 (en) | 2013-01-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etchant and etching process |
US9490133B2 (en) | 2013-01-24 | 2016-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching apparatus |
US9041152B2 (en) | 2013-03-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor with magnetic material |
US10096515B2 (en) | 2013-03-15 | 2018-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for stacked device |
US9356066B2 (en) | 2013-03-15 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for stacked device and method |
WO2015000527A1 (de) | 2013-07-05 | 2015-01-08 | Ev Group E. Thallner Gmbh | Verfahren zum bonden von metallischen kontaktflächen unter lösen einer auf einer der kontaktflächen aufgebrachten opferschicht in mindestens einer der kontaktflächen |
US9293392B2 (en) * | 2013-09-06 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC interconnect apparatus and method |
JP6212720B2 (ja) * | 2013-09-20 | 2017-10-18 | パナソニックIpマネジメント株式会社 | 半導体装置及びその製造方法 |
US9437572B2 (en) * | 2013-12-18 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive pad structure for hybrid bonding and methods of forming same |
US20150262902A1 (en) | 2014-03-12 | 2015-09-17 | Invensas Corporation | Integrated circuits protected by substrates with cavities, and methods of manufacture |
US9786613B2 (en) | 2014-08-07 | 2017-10-10 | Qualcomm Incorporated | EMI shield for high frequency layer transferred devices |
US11069734B2 (en) | 2014-12-11 | 2021-07-20 | Invensas Corporation | Image sensor device |
US9741620B2 (en) | 2015-06-24 | 2017-08-22 | Invensas Corporation | Structures and methods for reliable packages |
US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US9852988B2 (en) | 2015-12-18 | 2017-12-26 | Invensas Bonding Technologies, Inc. | Increased contact alignment tolerance for direct bonding |
US10446532B2 (en) | 2016-01-13 | 2019-10-15 | Invensas Bonding Technologies, Inc. | Systems and methods for efficient transfer of semiconductor elements |
US10204893B2 (en) | 2016-05-19 | 2019-02-12 | Invensas Bonding Technologies, Inc. | Stacked dies and methods for forming bonded structures |
KR102555408B1 (ko) * | 2016-06-30 | 2023-07-13 | 엘지디스플레이 주식회사 | 비표시 영역으로 연장하는 신호 배선들을 포함하는 디스플레이 장치 |
US10446487B2 (en) | 2016-09-30 | 2019-10-15 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
US10580735B2 (en) | 2016-10-07 | 2020-03-03 | Xcelsis Corporation | Stacked IC structure with system level wiring on multiple sides of the IC die |
TWI822659B (zh) | 2016-10-27 | 2023-11-21 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
US10002844B1 (en) | 2016-12-21 | 2018-06-19 | Invensas Bonding Technologies, Inc. | Bonded structures |
US10796936B2 (en) | 2016-12-22 | 2020-10-06 | Invensas Bonding Technologies, Inc. | Die tray with channels |
CN110178212B (zh) | 2016-12-28 | 2024-01-09 | 艾德亚半导体接合科技有限公司 | 堆栈基板的处理 |
US20180182665A1 (en) | 2016-12-28 | 2018-06-28 | Invensas Bonding Technologies, Inc. | Processed Substrate |
KR20230156179A (ko) | 2016-12-29 | 2023-11-13 | 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 | 집적된 수동 컴포넌트를 구비한 접합된 구조체 |
TWI738947B (zh) | 2017-02-09 | 2021-09-11 | 美商英帆薩斯邦德科技有限公司 | 接合結構與形成接合結構的方法 |
WO2018169968A1 (en) | 2017-03-16 | 2018-09-20 | Invensas Corporation | Direct-bonded led arrays and applications |
US10515913B2 (en) | 2017-03-17 | 2019-12-24 | Invensas Bonding Technologies, Inc. | Multi-metal contact structure |
US10508030B2 (en) | 2017-03-21 | 2019-12-17 | Invensas Bonding Technologies, Inc. | Seal for microelectronic assembly |
JP2018163970A (ja) | 2017-03-24 | 2018-10-18 | 東芝メモリ株式会社 | 半導体装置及びその製造方法 |
US10784191B2 (en) | 2017-03-31 | 2020-09-22 | Invensas Bonding Technologies, Inc. | Interface structures and methods for forming same |
US10269756B2 (en) | 2017-04-21 | 2019-04-23 | Invensas Bonding Technologies, Inc. | Die processing |
US10529634B2 (en) | 2017-05-11 | 2020-01-07 | Invensas Bonding Technologies, Inc. | Probe methodology for ultrafine pitch interconnects |
US10879212B2 (en) | 2017-05-11 | 2020-12-29 | Invensas Bonding Technologies, Inc. | Processed stacked dies |
IT201700053902A1 (it) | 2017-05-18 | 2018-11-18 | Lfoundry Srl | Metodo di bonding ibrido per wafer a semiconduttore e relativo dispositivo integrato tridimensionale |
US10446441B2 (en) | 2017-06-05 | 2019-10-15 | Invensas Corporation | Flat metal features for microelectronics applications |
US10217720B2 (en) | 2017-06-15 | 2019-02-26 | Invensas Corporation | Multi-chip modules formed using wafer-level processing of a reconstitute wafer |
US11195748B2 (en) | 2017-09-27 | 2021-12-07 | Invensas Corporation | Interconnect structures and methods for forming same |
US11031285B2 (en) | 2017-10-06 | 2021-06-08 | Invensas Bonding Technologies, Inc. | Diffusion barrier collar for interconnects |
US10658313B2 (en) | 2017-12-11 | 2020-05-19 | Invensas Bonding Technologies, Inc. | Selective recess |
CN109911839B (zh) * | 2017-12-12 | 2023-10-13 | 中国科学院半导体研究所 | 能抑制光噪声的微电极、采用其的电路及其制备方法 |
US11011503B2 (en) | 2017-12-15 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Direct-bonded optoelectronic interconnect for high-density integrated photonics |
US10923408B2 (en) | 2017-12-22 | 2021-02-16 | Invensas Bonding Technologies, Inc. | Cavity packages |
US11380597B2 (en) | 2017-12-22 | 2022-07-05 | Invensas Bonding Technologies, Inc. | Bonded structures |
US10727219B2 (en) | 2018-02-15 | 2020-07-28 | Invensas Bonding Technologies, Inc. | Techniques for processing devices |
US11169326B2 (en) | 2018-02-26 | 2021-11-09 | Invensas Bonding Technologies, Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
US11256004B2 (en) | 2018-03-20 | 2022-02-22 | Invensas Bonding Technologies, Inc. | Direct-bonded lamination for improved image clarity in optical devices |
US11244916B2 (en) | 2018-04-11 | 2022-02-08 | Invensas Bonding Technologies, Inc. | Low temperature bonded structures |
US10790262B2 (en) | 2018-04-11 | 2020-09-29 | Invensas Bonding Technologies, Inc. | Low temperature bonded structures |
US10964664B2 (en) | 2018-04-20 | 2021-03-30 | Invensas Bonding Technologies, Inc. | DBI to Si bonding for simplified handle wafer |
US11004757B2 (en) | 2018-05-14 | 2021-05-11 | Invensas Bonding Technologies, Inc. | Bonded structures |
US11276676B2 (en) | 2018-05-15 | 2022-03-15 | Invensas Bonding Technologies, Inc. | Stacked devices and methods of fabrication |
CN112514059B (zh) | 2018-06-12 | 2024-05-24 | 隔热半导体粘合技术公司 | 堆叠微电子部件的层间连接 |
FR3082656B1 (fr) | 2018-06-18 | 2022-02-04 | Commissariat Energie Atomique | Circuit integre comprenant des macros et son procede de fabrication |
US10910344B2 (en) | 2018-06-22 | 2021-02-02 | Xcelsis Corporation | Systems and methods for releveled bump planes for chiplets |
US11664357B2 (en) | 2018-07-03 | 2023-05-30 | Adeia Semiconductor Bonding Technologies Inc. | Techniques for joining dissimilar materials in microelectronics |
US11158606B2 (en) | 2018-07-06 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Molded direct bonded and interconnected stack |
US11462419B2 (en) | 2018-07-06 | 2022-10-04 | Invensas Bonding Technologies, Inc. | Microelectronic assemblies |
US11515291B2 (en) | 2018-08-28 | 2022-11-29 | Adeia Semiconductor Inc. | Integrated voltage regulator and passive components |
US20200075533A1 (en) | 2018-08-29 | 2020-03-05 | Invensas Bonding Technologies, Inc. | Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes |
US11244920B2 (en) | 2018-12-18 | 2022-02-08 | Invensas Bonding Technologies, Inc. | Method and structures for low temperature device bonding |
WO2020150159A1 (en) | 2019-01-14 | 2020-07-23 | Invensas Bonding Technologies, Inc. | Bonded structures |
US11901281B2 (en) | 2019-03-11 | 2024-02-13 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structures with integrated passive component |
JP2020150079A (ja) * | 2019-03-12 | 2020-09-17 | キオクシア株式会社 | 半導体記憶装置およびその製造方法 |
US10854578B2 (en) | 2019-03-29 | 2020-12-01 | Invensas Corporation | Diffused bitline replacement in stacked wafer memory |
US11373963B2 (en) | 2019-04-12 | 2022-06-28 | Invensas Bonding Technologies, Inc. | Protective elements for bonded structures |
US11205625B2 (en) | 2019-04-12 | 2021-12-21 | Invensas Bonding Technologies, Inc. | Wafer-level bonding of obstructive elements |
US11610846B2 (en) | 2019-04-12 | 2023-03-21 | Adeia Semiconductor Bonding Technologies Inc. | Protective elements for bonded structures including an obstructive element |
US11355404B2 (en) | 2019-04-22 | 2022-06-07 | Invensas Bonding Technologies, Inc. | Mitigating surface damage of probe pads in preparation for direct bonding of a substrate |
US11385278B2 (en) | 2019-05-23 | 2022-07-12 | Invensas Bonding Technologies, Inc. | Security circuitry for bonded structures |
US11296053B2 (en) | 2019-06-26 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
US11862602B2 (en) | 2019-11-07 | 2024-01-02 | Adeia Semiconductor Technologies Llc | Scalable architecture for reduced cycles across SOC |
US11762200B2 (en) | 2019-12-17 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded optical devices |
US11876076B2 (en) | 2019-12-20 | 2024-01-16 | Adeia Semiconductor Technologies Llc | Apparatus for non-volatile random access memory stacks |
WO2021133741A1 (en) | 2019-12-23 | 2021-07-01 | Invensas Bonding Technologies, Inc. | Electrical redundancy for bonded structures |
US11721653B2 (en) | 2019-12-23 | 2023-08-08 | Adeia Semiconductor Bonding Technologies Inc. | Circuitry for electrical redundancy in bonded structures |
US11742314B2 (en) | 2020-03-31 | 2023-08-29 | Adeia Semiconductor Bonding Technologies Inc. | Reliable hybrid bonded apparatus |
US11735523B2 (en) | 2020-05-19 | 2023-08-22 | Adeia Semiconductor Bonding Technologies Inc. | Laterally unconfined structure |
US11631647B2 (en) | 2020-06-30 | 2023-04-18 | Adeia Semiconductor Bonding Technologies Inc. | Integrated device packages with integrated device die and dummy element |
US11764177B2 (en) | 2020-09-04 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
US11728273B2 (en) | 2020-09-04 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Bonded structure with interconnect structure |
US11990448B2 (en) | 2020-09-18 | 2024-05-21 | Intel Corporation | Direct bonding in microelectronic assemblies |
US20220093492A1 (en) * | 2020-09-18 | 2022-03-24 | Intel Corporation | Direct bonding in microelectronic assemblies |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4829018A (en) * | 1986-06-27 | 1989-05-09 | Wahlstrom Sven E | Multilevel integrated circuits employing fused oxide layers |
JPH0391227A (ja) * | 1989-09-01 | 1991-04-16 | Nippon Soken Inc | 半導体基板の接着方法 |
JPH0547767A (ja) * | 1991-08-19 | 1993-02-26 | Yamaha Corp | 集積回路装置の配線構造 |
JPH0547943A (ja) * | 1991-08-19 | 1993-02-26 | Seiko Epson Corp | 半導体集積装置 |
JPH05121283A (ja) * | 1991-10-24 | 1993-05-18 | Sony Corp | 半導体装置の製造方法 |
EP0610709B1 (de) * | 1993-02-11 | 1998-06-10 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung |
JPH10502493A (ja) * | 1994-07-05 | 1998-03-03 | シーメンス アクチエンゲゼルシヤフト | 三次元回路装置の製造方法 |
US6423571B2 (en) * | 1994-09-20 | 2002-07-23 | Hitachi, Ltd. | Method of making a semiconductor device having a stress relieving mechanism |
DE59510543D1 (de) * | 1994-11-17 | 2003-03-06 | Infineon Technologies Ag | Verfahren zur Befestigung eines ersten Substrates auf einem zweiten Substrat und Verwendung des Verfahrens zur Herstellung einer dreidimensionalen Schaltungsanordnung |
JPH1083980A (ja) * | 1996-09-06 | 1998-03-31 | Hitachi Ltd | 半導体装置の製造方法 |
US6097096A (en) * | 1997-07-11 | 2000-08-01 | Advanced Micro Devices | Metal attachment method and structure for attaching substrates at low temperatures |
-
1999
- 1999-04-13 JP JP10597099A patent/JP3532788B2/ja not_active Expired - Lifetime
-
2000
- 2000-04-07 TW TW89106465A patent/TW462125B/zh not_active IP Right Cessation
- 2000-04-12 KR KR20000019199A patent/KR100773615B1/ko active IP Right Grant
- 2000-04-13 FR FR0004753A patent/FR2792458B1/fr not_active Expired - Fee Related
- 2000-04-13 DE DE2000118358 patent/DE10018358B4/de not_active Expired - Lifetime
- 2000-04-13 US US09/548,916 patent/US6465892B1/en not_active Expired - Lifetime
-
2001
- 2001-11-30 US US09/997,878 patent/US6472293B2/en not_active Expired - Lifetime
Cited By (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10302603B4 (de) * | 2002-01-24 | 2017-04-13 | Kanji Otsuka | Schaltungsstruktur mit einer in einem Chip angeordneten Treiberschaltung und einer Strom / Masse-Leitung |
US8524533B2 (en) | 2003-02-07 | 2013-09-03 | Ziptronix, Inc. | Room temperature metal direct bonding |
US10141218B2 (en) | 2003-02-07 | 2018-11-27 | Invensas Bonding Technologies, Inc. | Room temperature metal direct bonding |
US9385024B2 (en) | 2003-02-07 | 2016-07-05 | Ziptronix, Inc. | Room temperature metal direct bonding |
JP2015164190A (ja) * | 2003-02-07 | 2015-09-10 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
US8846450B2 (en) | 2003-02-07 | 2014-09-30 | Ziptronix, Inc. | Room temperature metal direct bonding |
JP2006517344A (ja) * | 2003-02-07 | 2006-07-20 | ジプトロニクス・インコーポレイテッド | 室温金属直接ボンディング |
JP2007535158A (ja) * | 2004-04-27 | 2007-11-29 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | チップおよび関連する支持体を製作する方法 |
JP4782107B2 (ja) * | 2004-04-27 | 2011-09-28 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | チップおよび関連する支持体を製作する方法 |
JP2016106420A (ja) * | 2005-08-11 | 2016-06-16 | ジプトロニクス・インコーポレイテッド | 3dic方法および装置 |
US11289372B2 (en) | 2005-08-11 | 2022-03-29 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
US9716033B2 (en) | 2005-08-11 | 2017-07-25 | Ziptronix, Inc. | 3D IC method and device |
US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
US11515202B2 (en) | 2005-08-11 | 2022-11-29 | Adeia Semiconductor Bonding Technologies Inc. | 3D IC method and device |
US10147641B2 (en) | 2005-08-11 | 2018-12-04 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
JP2008227447A (ja) * | 2007-03-09 | 2008-09-25 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体構造の製造方法 |
US8513810B2 (en) | 2008-07-31 | 2013-08-20 | Nec Corporation | Semiconductor device and method of manufacturing same |
JP2010153799A (ja) * | 2008-12-24 | 2010-07-08 | Internatl Business Mach Corp <Ibm> | 冷却機構を含む接合型半導体構造体とその形成方法 |
JP2013526029A (ja) * | 2010-05-18 | 2013-06-20 | コアレイズ オーワイ | レーザ光を用いた基板の封止および接触の方法ならびに電子モジュール |
US10847558B2 (en) | 2010-06-30 | 2020-11-24 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and method for manufacturing the solid-state imaging apparatus having sealing portion disposed in bonded members |
JP2022132369A (ja) * | 2010-06-30 | 2022-09-08 | キヤノン株式会社 | 固体撮像装置 |
JP2020191467A (ja) * | 2010-06-30 | 2020-11-26 | キヤノン株式会社 | 固体撮像装置 |
US9972650B2 (en) | 2010-06-30 | 2018-05-15 | Canon Kabushiki Kaisha | Solid-state imaging apparatus and method for manufacturing the solid-state imaging apparatus having sealing portion disposed in bonded members |
JP2012033894A (ja) * | 2010-06-30 | 2012-02-16 | Canon Inc | 固体撮像装置 |
JP2012038951A (ja) * | 2010-08-09 | 2012-02-23 | Mitsubishi Electric Corp | 半導体装置、半導体回路基板および半導体回路基板の製造方法 |
CN102376664A (zh) * | 2010-08-09 | 2012-03-14 | 三菱电机株式会社 | 半导体装置、半导体电路基板以及半导体电路基板的制造方法 |
US9136304B2 (en) | 2010-10-27 | 2015-09-15 | Sony Corporation | Solid-state imaging device, semiconductor device, manufacturing methods thereof, and electronic apparatus |
JP2012094720A (ja) * | 2010-10-27 | 2012-05-17 | Sony Corp | 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器 |
US8778773B2 (en) | 2010-12-16 | 2014-07-15 | Soitec | Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods |
JP2012129521A (ja) * | 2010-12-16 | 2012-07-05 | Soytec | 半導体構造同士を直接結合する方法、およびこの方法を使用して形成された結合された半導体構造 |
KR20210107592A (ko) | 2011-07-05 | 2021-09-01 | 소니그룹주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
US11569123B2 (en) | 2011-07-05 | 2023-01-31 | Sony Corporation | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
KR20200070189A (ko) | 2011-07-05 | 2020-06-17 | 소니 주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
US8896125B2 (en) | 2011-07-05 | 2014-11-25 | Sony Corporation | Semiconductor device, fabrication method for a semiconductor device and electronic apparatus |
KR20220126271A (ko) | 2011-07-05 | 2022-09-15 | 소니그룹주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 장치 |
KR20190071647A (ko) | 2011-07-05 | 2019-06-24 | 소니 주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
KR20130007972A (ko) | 2011-07-05 | 2013-01-21 | 소니 주식회사 | 반도체 장치, 반도체 장치의 제조 방법 및 전자 기기 |
KR20140115948A (ko) | 2013-03-22 | 2014-10-01 | 소니 주식회사 | 반도체 장치 및 제조 방법 |
US9190275B2 (en) | 2013-03-22 | 2015-11-17 | Sony Corporation | Bonding substrates with electrical connection through insulating film |
JP7095013B2 (ja) | 2014-10-08 | 2022-07-04 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および製造方法、並びに、電子機器 |
JP2020123731A (ja) * | 2014-10-08 | 2020-08-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および製造方法、並びに、電子機器 |
KR20230010002A (ko) | 2015-03-03 | 2023-01-17 | 소니그룹주식회사 | 반도체 장치 및 전자 기기 |
KR20170121167A (ko) | 2015-03-03 | 2017-11-01 | 소니 주식회사 | 반도체 장치 및 전자 기기 |
US11830838B2 (en) | 2015-08-25 | 2023-11-28 | Adeia Semiconductor Bonding Technologies Inc. | Conductive barrier direct hybrid bonding |
US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
US10262963B2 (en) | 2015-08-25 | 2019-04-16 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
JP2017117828A (ja) * | 2015-12-21 | 2017-06-29 | ソニー株式会社 | 固体撮像素子および電子装置 |
US10917602B2 (en) | 2015-12-21 | 2021-02-09 | Sony Corporation | Stacked imaging device with Cu-Cu bonding portion |
US11552041B2 (en) | 2017-09-24 | 2023-01-10 | Adeia Semiconductor Bonding Technologies Inc. | Chemical mechanical polishing for hybrid bonding |
US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
US11749645B2 (en) | 2018-06-13 | 2023-09-05 | Adeia Semiconductor Bonding Technologies Inc. | TSV as pad |
US11955445B2 (en) | 2018-06-13 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Metal pads over TSV |
US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
US11756880B2 (en) | 2018-10-22 | 2023-09-12 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
Also Published As
Publication number | Publication date |
---|---|
JP3532788B2 (ja) | 2004-05-31 |
US6472293B2 (en) | 2002-10-29 |
KR20010006980A (ko) | 2001-01-26 |
FR2792458A1 (fr) | 2000-10-20 |
KR100773615B1 (ko) | 2007-11-05 |
TW462125B (en) | 2001-11-01 |
FR2792458B1 (fr) | 2005-06-24 |
DE10018358A1 (de) | 2000-10-26 |
US6465892B1 (en) | 2002-10-15 |
DE10018358B4 (de) | 2008-05-21 |
US20020074670A1 (en) | 2002-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3532788B2 (ja) | 半導体装置及びその製造方法 | |
JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
TWI226689B (en) | Chip package and process for forming the same | |
JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
US7973399B2 (en) | Embedded chip package | |
JP2001332866A (ja) | 回路基板及びその製造方法 | |
TW200939424A (en) | Package structure with embedded die and method of fabricating the same | |
JP4798237B2 (ja) | Ic搭載基板、及び多層プリント配線板 | |
JP3356122B2 (ja) | システム半導体装置及びシステム半導体装置の製造方法 | |
US20190254164A1 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
JP2001177048A (ja) | 半導体装置及びその製造方法、ならびに電子機器 | |
JP2007042824A (ja) | 電子回路装置とその製造方法 | |
KR100963201B1 (ko) | 칩 내장형 기판 및 그의 제조 방법 | |
KR100498470B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
US20210202332A1 (en) | Scalable Extreme Large Size Substrate Integration | |
TWI768947B (zh) | 天線封裝體的製作方法以及天線封裝體 | |
JP4356196B2 (ja) | 半導体装置組立体 | |
JPH05291347A (ja) | 高周波用tab−icの実装構造 | |
JP2001223289A (ja) | リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法 | |
US20210398894A1 (en) | Manufacturing method of package carrier | |
TWI286456B (en) | Multi-layer circuit board integrated with electronic elements and method for fabricating the same | |
JP3959697B2 (ja) | 半導体装置及び半導体装置の製造方法並びに配線基板 | |
JPH10270491A (ja) | 半導体装置およびその製造方法 | |
JP2000174442A (ja) | 電子部品の実装方法、及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20031113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040304 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |