JP2005123362A - 接続用取付基板及びディスクアレイ制御装置の接続用取付基板 - Google Patents

Abstract

【課題】 バックプレーンに基板を効率的に実装し、高品質な信号伝送を実現する。
【解決手段】 多層のバックプレーン９０には、Ｎ枚のアダプタ基板３１０−１〜３１０−Ｎが装着されるコネクタと、Ｍ枚のバススイッチ基板３２０（１枚のみ図示）が装着されるコネクタとが設けられている。アダプタ基板側コネクタの信号ピン群は、それぞれＭ個のデータパスにグループ化されている。アダプタ基板側コネクタの信号ピンと、この信号ピンに対応するバススイッチ基板側コネクタの信号ピンとは、同一平面上において水平になるように（Ｚ方向の位置が略等しくなるように）設けられている。従って、対応する各信号ピンを接続する配線パターンＰ１−１〜ＰＮ−１を略一直線状に形成できる。これにより、限られた面積に多数の基板を効率よく実装可能となる。
【選択図】 図８

Description

本発明は、複数の信号処理基板が取り付けられる接続用取付基板に関し、例えば、ディスクアレイ制御装置等に用いて好適な接続用取付基板に関する。

例えば、ディスクアレイ装置のような電子機器では、それぞれの機能を実現するための複数の信号処理基板が実装されている。信号処理基板としては、例えば、キャッシュメモリや共有メモリを搭載したメモリ基板、このメモリ基板へのアクセスを制御するバススイッチ基板、このバススイッチ基板を介してメモリ基板にアクセスし、データの読み書きを行うアダプタ基板とが知られている。アダプタ基板は、ホストコンピュータやディスク装置に対してデータの送受を行うためのものである。これらの信号処理基板は、バックプレーンと呼ばれる接続用取付基板にそれぞれ装着される。各信号処理基板は、バックプレーンに形成されたプリント配線を介して電気的に接続される。例えば、１つの従来技術では、バックパネルの両面に複数のプリント基板をそれぞれ装着し、これら各プリント基板同士をバックパネルに形成したプリント配線を介して接続している（特許文献１）。
特開平１１−３１２８５４号公報

データの受信側となるバススイッチ基板は、複数のアダプタ基板（複数のホストアダプタ基板及び複数のディスクアダプタ基板）に接続されるため、バススイッチ基板が装着されるコネクタの信号ピンは、各アダプタ基板毎のグループに分割される。一方、データ送信側となる各アダプタ基板は、それぞれ共通のインターフェースを備えているため、各アダプタ基板がそれぞれ装着されるコネクタの信号ピンの配置は、共通する。

このように、互いに接続されるべきデータ受信側（バススイッチ基板）とデータ送信側（アダプタ基板）とで、信号ピンの位置がそれぞれ異なるため、対応する信号ピン同士を接続するプリント配線は、バックプレーン内で適宜配線方向を変えて形成される。このため、従来技術では、プリント配線が折れ曲がって形成される場合が多く、プリント配線に曲点部が発生する。この曲点部では、放射ノイズが発生しやすい。また、曲点部では、線幅の変化に伴ってインピーダンスが変化するため、信号の反射も生じやすい。従って、プリント配線に曲点部が存在すると、信号品質が低下するおそれがある。特に、ディスクアレイ制御装置は、ディスク装置とホストコンピュータとの間で行われる高速なデータ通信を制御するものであるから、プリント配線の曲点部が高速なデータ通信の品質低下に与える影響は大きい。

図１０〜図１３を参照してプリント配線に曲線部が発生する理由を説明する。
図１０は、ディスクアレイ制御装置の一部を拡大して示す概略斜視図である。多層のプリント基板として構成されるバックプレーン５００には、その前面側に多数のコネクタ５０１が設けられている。バックプレーン５００は、制御ボックス（不図示）内に垂直（Ｚ方向）に設けられる。そして、Ｚ方向に延びるコネクタ５０１の列は、Ｘ方向に離間して複数設けられている。バックプレーン５００には、複数種類の基板５１０，５２０がそれぞれ複数枚ずつ装着される。

一方の基板５１０は、例えば、ホストコンピュータまたはディスク装置との間でデータを送受するためのアダプタ基板である。ホストコンピュータと接続されるアダプタ基板は、ホストアダプタ基板またはチャネルアダプタ基板と呼ばれ、ディスク装置に接続されるアダプタ基板は、ディスクアダプタ基板と呼ばれる。ホストアダプタ基板及びディスクアダプタ基板は、それぞれ同一のインターフェース構造を有し、信号のピン配置も同一であるので、以下、両者を総称してアダプタ基板５１０とする。

他方の基板５２０は、例えば、キャッシュメモリ基板または共有メモリ基板（いずれも図示せず）との接続を制御するバススイッチ基板（またはスイッチ制御基板と呼んでもよい）である。キャッシュメモリ基板への接続を制御するバススイッチ基板は、キャッシュメモリバススイッチ基板と、共有メモリ基板への接続を制御するバススイッチ基板は、共有メモリバススイッチ基板と、それぞれ呼ばれる。ここでは、両者をまとめてバススイッチ基板５２０と称する。

各アダプタ基板５１０は、各バススイッチ基板５２０にそれぞれ接続される。このために、各アダプタ基板５１０の信号処理ＬＳＩ５１１から出される信号は、パスグループＰＧ１１〜ＰＧ１４として示すように、接続先のバススイッチ基板５２０毎にまとめられる。同様に、各バススイッチ基板５２０も各アダプタ基板５１０にそれぞれ接続されるため、各バススイッチ基板５２０の信号処理ＬＳＩ５２１から出される信号は、パスグループＰＧ２１〜ＰＧ２４として示すように、接続先のアダプタ基板５１０毎にそれぞれまとめられている。

各ＬＳＩ５１１，５２１から引き出される信号の出力位置は、それぞれのコネクタ５１２，５２２の配設方向（Ｚ方向）に沿っている。各アダプタ基板５１０，各バススイッチ基板５２０内で等長配線を容易に実現させるためである。各アダプタ基板５１０のコネクタ５１２における信号ピンの配置は、同一である。ここで、各アダプタ基板５１０のコネクタ５１２と各バススイッチ基板５２０のコネクタ５２２とは、上側から順番に対応している。従って、Ｘ方向に隣接する複数のアダプタ基板５１０とバススイッチ基板５２０との対応する信号ピン同士を接続する場合、Ｚ方向への調整が必要となり、このＺ方向への調整がプリント配線に曲点部を生じさせる。

図１１に示すように、第１のアダプタ基板５１０−１のＺ方向最上部に引き出されるデータパスグループは、信号コネクタ５１２−１のうちＺ方向最上部のコネクタからバックプレーン５００のプリント配線を介して、バススイッチ基板５２０の最上部の信号コネクタ５２２に接続される。次に、第１のアダプタ基板５１０−１とＸ方向に隣接する第２のアダプタ基板５１０−２に着目すると、この第２のアダプタ基板５１０−２のＺ方向最上部に引き出されるデータパスは、バススイッチ基板５２０のＺ方向最上部の信号コネクタよりも１つ下側に位置するコネクタに接続されることになる。各アダプタ基板５１０−１，５１０−２は、それぞれ同一の信号配置であるため、同一のバススイッチ基板５２０に接続するためには、バックプレーン５００上においてプリント配線をＺ方向に調整しなければならない。

図１２は、Ｎ枚のアダプタ基板５１０とＭ枚のバススイッチ基板５２０（バススイッチ基板は１枚のみ図示）とを、バックプレーン５００のプリント配線を介して接続する様子を部分的に拡大して示す。図１２には、各基板のコネクタが示されている。コネクタ５１２−１１〜５１２−ＮＭは、Ｎ枚のアダプタ基板５１０が装着されるものである。図中右側のコネクタ５２２−１１〜５２２−１Ｎには、１枚目のバススイッチ基板５２０が装着されるようになっている。ここで、各コネクタの符号に添えられる数字について説明すると、ハイフン以下の１桁目の数字は基板の番号を示し、２桁目の数字はデータパスグループの番号を示す。従って、コネクタ５１２−１１は、１枚目のアダプタ基板５１０の１番目のデータパスグループに対応するコネクタであることを示し、コネクタ５１２−ＮＭは、Ｎ枚目のアダプタ基板５１０のＭ番目のデータパスグループに対応するコネクタであることを示す。バススイッチ基板５２０のコネクタ５２２についても同様である。説明の都合上、バススイッチ基板用コネクタは１列のみ示しているが、Ｍ枚目のバススイッチ基板５２０のＮ番目のデータパスグループに対応するコネクタには、符号５２２−ＭＮが付される。

Ｎ枚のアダプタ基板５１０は、Ｍ枚のバススイッチ基板５２０にそれぞれ接続されるようになっている。従って、例えば、１枚目のアダプタ基板用コネクタ５１２−１１〜５１２−１Ｍに着目すると、１番目のコネクタ５１２−１１は、１枚目のバススイッチ基板用コネクタ５２２−１１に接続される。２番目のコネクタ５１２−１２は、２枚目のバススイッチ基板５２２−２１（不図示）に接続される。以下同様にして、１枚目のアダプタ基板用コネクタ５１１−１〜５１１−１Ｎは、全てのバススイッチ基板用コネクタ５２２−１１〜Ｍ１（５２２−１１以外不図示）にそれぞれ接続される。２枚目のアダプタ基板用コネクタ５１２−２１〜５１２−２Ｍに着目すると、１番目のコネクタ５１２−２１は、１枚目のバススイッチ基板用コネクタ５２２−１２に接続され、２番目のアダプタ基板用コネクタ５１２−２２は、２枚目のバススイッチ基板用コネクタ５２２−２２（不図示）に接続される。以下同様にして、２枚目のアダプタ基板用コネクタ５２２−２１〜５２２−２Ｍは、全てのバススイッチ基板用コネクタ５２２−２２〜５２２−Ｍ２にそれぞれ接続される。３枚目からＮ枚目のアダプタ基板用コネクタ（５１２−３１〜５１２−３Ｍ）〜（５１２−Ｎ１〜５１２−ＮＭ）についても同様である（一部のみ図示）。

具体的な結線方法について述べる。アダプタ基板用コネクタの信号ピンの配置を（Ｘ，Ｚ）座標におき、そのピン数を（Ｘａ，Ｚａ）とする。１枚目のアダプタ基板用コネクタの最上部に位置する１番目のコネクタ５１２−１１は、座標（１，１）から座標（Ｘ１ａ，Ｚ１ａ）までの信号ピンを有する。一方、バススイッチ基板用コネクタの信号ピンは、座標（１，１）で始まり座標（Ｘｂ，Ｚｂ）で終わる。

まず、アダプタ基板用コネクタ５１２−１１のデータパスグループの信号を、バススイッチ基板用コネクタ５２２−１１の信号ピンと接続する場合の詳細を述べる。最初に、アダプタ基板用コネクタ５１２−１１の座標（１，１）に位置する信号ピンを、バススイッチ基板用コネクタ５２２−１１の座標（１，１）に位置する信号ピンに接続する。この場合、プリント配線パターンが、Ｘ軸方向２番目以降の信号ピン（２，１）〜（Ｘａ，１）の各貫通穴クリアランスに接触しないように、Ｚ１−Ｘ１方向（図中右下方向）に４５度の角度で配線を引き出し、Ｚ方向上下に位置する各貫通穴クリアランスと接触しない位置で、配線をバススイッチ基板用コネクタ５２２−１１の座標（１，１）に位置する信号ピン近傍までＸ１方向に延ばす。そして、配線の終端側をＸ１−Ｚ２方向（図中右上方向）に４５度の角度で曲げ、バススイッチ基板用コネクタ５２２−１１の信号ピン（１，１）に接続する。即ち、各貫通穴クリアランスと干渉しない位置を選んで、プリント配線を水平方向（Ｘ方向）に引き出し、プリント配線の始端側及び終端側ではそれぞれ４５度傾けて信号ピンに接続させる。以下同様の方法で、アダプタ基板用コネクタ５１２−１１の各信号ピンを、バススイッチ基板用コネクタ５２２−１１の対応する各信号ピンとそれぞれ接続する。

ここで、信号ピン同士の間隔や配線幅の制限により、各貫通穴クリアランス間には所定本数Ｔ本までしか配線パターンを通すことができない。以後は、Ｔ＝２とした場合を例に挙げる。Ｚ方向奇数番目（２ｎ＋１番目）に位置する信号ピンの場合は、この信号ピンの下側（Ｚ２側）から配線を引き出す。Ｚ方向偶数番目（２ｎ番目）に位置する信号ピンの場合は、この信号ピンの上側（Ｚ１側）から配線を引き出す。

上述の方法に従って、Ｘ座標＝１の列を構成する各信号ピンについて、Ｚ方向１番目からＺ１ａ（図中ではＺａと示す）番目までを、全て配線する。次に、Ｘ座標＝２の列を構成する各信号ピンについても、同様の方法に従って、バススイッチ基板用コネクタ５２２−１１の対応する信号ピンと接続する。ここで、既にＸ座標＝１の列の各信号ピンを接続する配線が、Ｘ座標＝２の列を構成する各信号ピンの隙間を通っているので、この配線を避けて接続する必要がある。そこで、Ｘ座標＝２の列では、Ｘ座標＝１の列の場合とは逆に、Ｚ方向奇数番目（２ｎ＋１番目）に位置する信号ピンは、この信号ピンの上側を通して配線し、Ｚ方向偶数番目（２ｎ番目）に位置する信号ピンは、この信号ピンの下側を通して配線する。

次に、Ｘ座標＝３の列を構成する各信号ピンについて配線を行う。しかし、既に、Ｘ座標＝１，Ｘ座標＝２の列を構成する各信号ピンを接続するための配線が通っているので、同一面上で配線することはできない。そこで、Ｘ座標＝３及びＸ座標＝４の各列を構成する各信号ピンについては、Ｘ座標＝１及びＸ座標＝２の各列を構成する各信号ピンの配線に用いた配線層とは異なる別の層を用いる。以後同様に、Ｘ座標の値が奇数をとるごとに（Ｘ＝２ｎ＋１）、配線層を変えていく。このようにして、アダプタ基板用コネクタ５１２−１１の全ての信号ピンを、バススイッチ基板用コネクタ５２２−１１の対応する信号ピンにそれぞれ接続するためのプリント配線パターンを設定する。

以下、各アダプタ基板用コネクタの各信号ピンをバススイッチ基板用コネクタにそれぞれ接続するための配線パターンを設定していく。図７にも拡大して示すように、対応するコネクタ同士のＺ方向座標が異なるため、アダプタ基板側コネクタから出る配線の多くは、Ｘ方向に引き出された後、Ｚ方向に曲がり、再びＸ方向に延びてから、バススイッチ基板用コネクタに接続される。従って、各プリント配線がＺ方向に延びるためのＺ方向調整領域６００を予め設ける必要がある。このため、各プリント配線に曲点部がそれぞれ複数発生し、この曲点部が信号品質の劣化の原因となる。また、各配線間には所定のクリアランスを確保する必要があるため、配線数が増大するほど、Ｚ方向の調整領域６００の幅は広がっていく。従って、バックプレーン５００に装着する基板の数が増えるほど、バックプレーン５００の面積も大きくなっていき、装置筐体サイズが大型化する。しかし、市場では、設置スペース上の制限等から、ディスクアレイシステムの小型化と高性能化とが強く望まれている。高性能化のためには、バックプレーン５００に接続する基板数を増大しなければならないが、そうすると装置筐体サイズが大型化する。従来技術において、装置の小型化と高機能化とはトレードオフの関係にある。

本発明は、上記問題点に鑑みてなされたもので、本発明の１つの目的は、信号処理基板の高密度実装を可能とする接続用取付基板及びディスクアレイ制御装置の接続用取付基板を提供することにある。本発明の１つの目的は、装置サイズを大型化することなく信号処理基板の装着数を増加させることができる接続用取付基板及びディスクアレイ制御装置の接続用取付基板を提供することにある。本発明のさらなる目的は、後述する実施の形態の記載から明らかになるであろう。

上記課題を解決すべく、本発明に従う接続用取付基板は、互いに信号を送受信する第１の種類の信号処理基板及び第２の信号処理基板がそれぞれ取り付けられる接続用取付基板において、基板本体と、基板本体に形成され、第１の種類の信号処理基板に接続される第１の信号接続点群と、基板本体に形成され、第２の種類の信号処理基板に接続される第２の信号接続点群と、第１の信号接続点群と第２の信号接続点群との互いに対応する信号接続点同士をそれぞれ電気的に接続する配線パターン群とを備え、互いに対応する信号接続点同士が、同一平面上において略水平に配置されるように、第１の信号接続点群及び第２の信号接続点群をそれぞれ形成し、配線パターン群を各信号接続点の配置に合わせて略一直線状に形成したことを特徴とする。

第１の種類の信号処理基板（以下、第１信号処理基板）と第２の種類の信号処理基板（以下、第２信号処理基板）とは、それぞれ少なくとも１つ以上接続用取付基板に取り付けられる。第１信号処理基板と第２信号処理基板とは、同数であってもよいし、それぞれ異なる数であってもよい。接続用取付基板の基板本体には、第１信号処理基板が接続される第１の信号接続点群と、第２信号処理基板が接続される第２の信号接続点群とがそれぞれ所定位置に形成される。これら各接続点群は、例えば、電気的コネクタの信号ピンとして構成される。ここで、第１の信号接続点群と第２の信号接続点群とは、互いに対応する信号接続点同士が同一平面上において略水平に配置されるようにして、それぞれ形成されている。従って、第１の信号接続点群と第２の信号接続点群とを接続する配線パターン群を、略一直線状に形成することができる。ここで、配線パターン群を略一直線状に形成するとは、配線パターン群が実質的に直線状に形成されることを意味し、例えば、配線パターン群の配線長の両端部を除く大部分が直線として形成される場合を示す。

本発明の一態様では、第１の信号接続点群と第２の信号接続点群とは、同一平面上において第１の方向に沿って形成されており、配線パターン群は、第１の方向と直交する第２の方向に沿って形成されている。
第１，第２の信号接続点群は、それぞれ複数の信号接続点から構成可能である。そして、例えば、複数の信号接続点が第１の方向に一列に並ぶようにして信号接続点群を形成可能である。あるいは、複数の信号接続点を第１の方向にそれぞれ並べて構成された複数の列から、信号接続点群を形成することもできる。１つの信号接続点群を複数の信号接続点列から構成する場合、各列の位置を第１の方向に若干ずらして配置してもよい。

本発明の一態様では、基板本体には第１信号処理基板がＮ１個、第２信号処理基板がＮ２個それぞれ取り付けられるようになっており、第１の信号接続点群は第２の方向に隣接するＮ２個の信号パスグループから構成され、第２の信号接続点群は第２の方向に隣接するＮ１個の信号パスグループから構成される。
各信号接続点群を第２の方向に隣接する信号パスグループから構成することにより、配線パターン群を第２の方向に略一直線状に形成することができる。

本発明の一態様では、基板本体は多層化されて形成されており、配線パターン群は、基板本体が有する配線層を複数使用して形成されている。
即ち、接続用取付基板は、例えば、数十の配線層を積層することにより構成され、各配線層に配線パターン群を構成する各配線パターンをそれぞれ形成することができる。

本発明の一態様では、第１の信号接続点群は第２の方向に隣接する複数の第１信号接続列から形成され、第２の信号接続点群は第２の方向に隣接する複数の第２信号接続列から形成され、少なくとも１つ以上の第１信号接続列及び第２信号接続列からなる接続グループ毎に、それぞれ異なる配線層を用いて、配線パターン群により接続されている。
配線パターン群は、各接続グループ毎の配線パターンから構成されており、これら各接続グループ毎の配線パターンは、各配線層にそれぞれ形成されている。即ち、例えば、ある配線層はある接続グループの配線のために用いられ、他の配線層は他の接続グループの配線のために用いられる。なお、各配線層において、複数の接続グループを配線することもできる。また、基板本体の全配線層に配線パターンが形成される必要はない。１つ以上の未配線の配線層が含まれていてもよい。

本発明の一態様では、各信号処理基板のＮ２個の各信号パスグループ毎に、それぞれ異なる配線層を用いて、配線パターン群により接続されている。
この場合は、信号パスグループと接続グループとが一致する。そして、各配線層毎にそれぞれ異なる信号パスグループに対応する配線パターンが形成される。

本発明の一態様では、配線パターン群は、互いに対応する信号接続点同士の離間寸法に対して、１００％〜１２０％の長さをもって形成されている。
即ち、対応する信号接続点同士の離間寸法をＬとした場合、これら各信号接続点を接続する配線パターンの配線長ＰＬは、Ｌの１倍〜１．２倍の長さとなる（Ｌ≦ＰＬ≦１．２Ｌ）。配線パターンを一直線状に形成できる場合は、配線長ＰＬと離間寸法Ｌとは実質的に等しくなる。しかし、例えば、信号接続点の列が複数存在し、これら信号接続点の列が第２の方向に並んでいるような場合には、干渉を避けるために、配線パターンの端部を若干迂回させて形成しなければならない。この場合、配線長ＰＬは、離間寸法Ｌよりも大きくなるが、離間寸法Ｌの１．２倍を超えることはない。

本発明の一態様では、配線パターン群は、互いに対応する信号接続点の近傍を除いて、一直線状に形成されている。
信号接続点の近傍では、貫通穴クリアランスで干渉を避けるために、例えば、配線パターンの端部を一直線以外の斜線等で形成する。

本発明の他の観点に従うディスクアレイ制御装置の接続用取付基板は、モリ基板とこのメモリ基板との接続を制御するバススイッチ基板とこのバススイッチ基板を介してメモリ基板にアクセスするアダプタ基板とがそれぞれ取り付けられるディスクアレイ制御装置の接続用取付基板において、基板本体と、基板本体に形成され、バススイッチ基板に接続されるバススイッチ信号接続点群と、基板本体に形成され、アダプタ基板に接続されるアダプタ信号接続点群と、バススイッチ信号接続点群とアダプタ信号接続点群との互いに対応する信号接続点同士をそれぞれ電気的に接続する配線パターン群とを備え、互いに対応する信号接続点同士が、同一平面上において略水平に配置されるように、バススイッチ信号接続点群及びアダプタ信号接続点群をそれぞれ形成し、配線パターン群を各信号接続点の配置に合わせて略一直線状に形成したことを特徴とする。

ディスクアレイ制御装置は、ディスクアレイサブシステムの動作を制御する。ディスクアレイサブシステムは、複数のホストコンピュータに対し、それぞれ個別の記憶領域を提供するために、複数の（通常は多数の）ディスク装置を管理する。従って、ディスクアレイ制御装置は、複数のホストコンピュータとの間でデータを送受するためのインターフェース基板（ホストアダプタ基板）と、複数のディスク装置との間でデータを送受するインターフェース基板（ディスクアダプタ基板）と、データの一時保存等を行うためのメモリ基板と、メモリ基板と各アダプタ基板との間の接続を制御するバススイッチ基板とを備えている。これらの各種基板は、所定の配線パターン群が形成された接続用取付基板の所定位置にそれぞれ装着されることにより、電気的に接続される。各種基板を取り付けた接続用取付基板は、所定サイズの筐体に収容される。このように、ディスクアレイ制御装置では、複数種類の基板が接続用取付基板に取り付けられて接続され、かつ、筐体サイズには制限が課せられている。対応する信号接続点同士を同一平面上で略水平に配置し、配線パターン群を略一直線状に形成することにより、限られた空間内に多数の基板を効率よく収容して電気的に接続することができる。

本発明のさらに別の観点に従うディスクアレイ制御装置は、接続用取付基板と、接続用取付基板の一方の面に装着されたメモリ基板と、一方の面に装着され、メモリ基板との接続を制御するバススイッチ基板と、一方の面に装着され、バススイッチ基板を介してメモリ基板にアクセスするアダプタ基板とを備え、接続用取付基板は、バススイッチ基板に接続されるバススイッチ信号接続点群と、アダプタ基板に接続されるアダプタ信号接続点群と、バススイッチ信号接続点群とアダプタ信号接続点群との対応する信号接続点同士をそれぞれ電気的に接続する配線パターン群とを有し、互いに対応する信号接続点同士が、同一平面上において略水平に配置されるように、バススイッチ信号接続点群及びアダプタ信号接続点群がそれぞれ形成されており、配線パターン群を各信号接続点の配置に合わせて略一直線状に形成したことを特徴とする。

以下、図１〜図９に基づき、本発明の実施の形態を、ディスクアレイサブシステムのディスク制御部に適用する場合を例に挙げて説明する。まず、ディスクアレイサブシステムの全体構成を説明し、次に、各種基板の取付状態を説明する。

図１は、ディスクアレイサブシステムの機能構成を示す概略ブロック図である。ディスクアレイサブシステムは、ディスクアレイ制御部１０と、ディスク装置２０とに大別することができる。ディスクアレイサブシステムは、ホスト装置１からの要求に応じて、ディスク装置２０にデータを書き込んだり、ディスク装置２０からデータを読み出してホスト装置１に転送する。

各ホスト装置１は、例えば、ＣＰＵ（Central Processing Unit）やメモリ等を備えたコンピュータシステムである。各ホスト装置１は、例えば、パーソナルコンピュータ、ワークステーション、メインフレーム、携帯情報端末として構成される。各ホスト装置１は、ＨＢＡ（Host Bus Adapter）１Ａを介して、ＳＡＮ（Storage Area Network）２に接続されている。ホスト装置１は、ＳＡＮ２を介してディスクアレイサブシステムとそれぞれ接続され、データの送受信を行う。図中では２台のホスト装置１を示しているが、実際には多数のホスト装置１がディスクアレイサブシステムを利用可能である。ホスト装置１とディスクアレイサブシステムとの接続は、ＳＡＮに限らず、例えば、ＬＡＮ（Local Area Network）や専用線等のような他のネットワークを利用することができる。

ディスクアレイ制御部１０は、ディスクアレイサブシステムの動作を制御する。ディスクアレイ制御部１０は、複数のチャネルアダプタ２０と、複数のディスクアダプタ４０と、キャッシュメモリ５０と、共有メモリ６０と、キャッシュメモリバススイッチ７０と、共有メモリバススイッチ８０と、図示せぬ管理端末等を含んでいる。

各チャネルアダプタ３０は、ホスト装置１との間のデータ授受を行うもので、ホストアダプタとも呼ばれる。各チャネルアダプタ３０は、それぞれに接続されるホスト装置１と通信を行うための通信インターフェースと、ホスト装置１から受信した各種コマンドを解釈して処理するためのコマンドプロセッサ機能とを備える。各チャネルアダプタ３０は、各ホスト装置１からのデータ入出力要求をそれぞれ個別に受け付ける。なお、ゾーニング等の技術により、各ホスト装置１は、アクセス権限のある論理ユニットにのみアクセス可能となっている。

各ディスクアダプタ４０は、ディスク装置２０との間でデータ授受を行う。例えば、ホスト装置１がチャネルアダプタ２０を介してデータの書込みを要求した場合、ディスクアダプタ４０は、この書込みコマンドに基づいて、記憶領域の所定アドレスにデータを書き込む。書き込むべきデータはキャッシュメモリ５０に記憶され、書込みコマンドは共有メモリ６０に記憶される。ディスクアダプタ４０は、共有メモリバススイッチ８０を介して共有メモリ６０にアクセスし、書込みコマンドが発行されていることを知る。そして、ディスクアダプタ４０は、キャッシュメモリバススイッチ７０を介してキャッシュメモリ５０にアクセスし、キャッシュメモリ５０から書き込むべきデータを読み出す。ディスクアダプタ４０は、キャッシュメモリ５０から読み出したデータをディスク装置２０に記憶させる。この際、ディスクアダプタ４０は、ホスト装置１により指定された論理アドレスを物理アドレスに変換することにより、論理ボリュームに対するデータ書込み要求を物理ディスクへのデータ書込み要求に変換する。ホスト装置１からデータ読み出しが要求された場合、ディスクアダプタ４０は、アドレス変換を行って、指定されたデータをディスク装置２０から読み出し、この読み出したデータをキャッシュメモリ５０に記憶させる。キャッシュメモリ５０に記憶されたデータは、キャッシュメモリバススイッチ７０からチャネルアダプタ３０を介して、ホスト装置１に転送される。

キャッシュメモリ５０及び共有メモリ６０は、各チャネルアダプタ３０及び各ディスクアダプタ４０によって共有される内部メモリである。キャッシュメモリ５０には、主としてホスト装置１から受信したデータやディスク装置２０から読み出されたデータが記憶される。共有メモリ６０には、主として制御情報やコマンド等が格納される。また、共有メモリ６０にはワーク領域等としても使用される。キャッシュメモリ５０は、キャッシュメモリバススイッチ（以下、ＣＳＷと略記）７０を介して、各チャネルアダプタ３０及び各ディスクアダプタ４０に接続される。共有メモリ６０は、共有メモリバススイッチ（以下、ＳＳＷと略記）８０を介して、各チャネルアダプタ３０及び各ディスクアダプタ４０に接続される。各バススイッチ７０，８０は、例えば、クロスバスイッチ等から構成することができる。

ディスク装置２０は、多数のディスク記憶装置２１をアレイ状に配設して構成されており、ホスト装置１に対して例えばＲＡＩＤ（Redundant Array of Independent Disks）により管理される記憶領域を提供するものである。ディスク記憶装置としては、例えば、ハードディスク装置、フレキシブルディスク装置、光ディスク装置、半導体記憶装置等の種々のデバイスを用いることができる。各ディスク記憶装置２１の物理的な記憶領域上には論理的な記憶領域（論理ボリューム）が形成され、少なくとも１つ以上の論理ボリュームが各ホスト装置１に提供される。

なお、上述した各機能３０〜８０はそれぞれ個別の信号処理基板として提供されるため、以下の説明では、各ディスクアダプタ４０の基板をＤＫＡ基板４０と、各チャネルアダプタ３０の基板をＣＨＡ基板３０と、キャッシュメモリ５０の基板をＣＭ基板５０と、共有メモリ６０の基板をＳＭ基板６０と、ＣＳＷ７０の基板をＣＳＷ基板７０と、ＳＳＷ８０の基板をＳＳＷ基板８０と、呼ぶことにする。

上述のように、ディスクアレイサブシステムでは、確実なデータ入出力を保証するために、冗長構造を採用する。即ち、ディスク装置２０の記録領域をＲＡＩＤによって管理するほかに、各種の基板３０〜８０を、通常、それぞれ複数枚ずつ設ける。これにより、いずれか１つのデータパスに障害が発生した場合でも、他のデータパスを介してデータを入出力できるようになっている。従って、ディスクアレイ制御部１０は、通常の家庭電気製品等とは異なり、多種類の基板をそれぞれ複数ずつ備えなけれならないという特徴を有している。

次に、図２は、ディスクアレイサブシステムの外観構成を示す。ディスクアレイサブシステムは、図中中央部に位置するディスクアレイ制御部１０と、ディスクアレイ制御部１０の両側にそれぞれ複数個設けられたディスク装置２０とから構成される。ディスクアレイ制御部１０とディスク装置２０の各ディスクアダプタ４０とは、例えば、ファイバケーブルを介して接続されており、ファイバチャネルプロトコルに基づくブロック転送によりデータを送受信するようになっている。

図３は、ディスクアレイ制御部１０の外観構成を示す。ディスクアレイ制御部１０は、筐体フレーム２００と、筐体フレーム２００の下部に設けられた電源ユニット２１０と、電源ユニット２１０の上側に設けられた制御ボックス２２０と、筐体フレーム２００の上部に設けられた冷却ファン部２３０とを備えており、無休止運転可能となっていいる。制御ボックス２２０は、ＣＨＡ基板３０、ＤＫＡ基板４０、ＣＭ基板５０、ＳＭ基板６０、ＣＳＷ基板７０及びＳＳＷ基板８０を収容する筐体である。制御ボックス２２０は、多数の基板を収容するために、その前後からそれぞれ複数の基板を平行に収容できる構造となっている。

図４は、制御ボックス２２０内の概略構造を示す。制御ボックス２２０の中央部には、制御ボックス２２０内を２つの空間に仕切るようにして、２枚のバックプレーン９０が背中合わせで取り付けられている。各バックプレーン９０は、それぞれ２４層または２８層等のような多層基板として構成されている。上述のように、制御ボックス２２０の前面及び後面はそれぞれ開口しており、前側の開口部から前側のバックプレーン９０に各種基板を垂直に取り付けることができ、後側の開口部から後側のバックプレーン９０に各種基板を垂直に取り付けることができるようになっている。バックプレーン９０の表面には、各種基板を取り付けるためのコネクタ９１が設けられている。バックプレーン９０には、各種基板を取り付けるための実装領域９０Ａ〜９０Ｃが予め設定されている。各実装領域９０Ａ〜９０Ｃには、それぞれ予定された種類の基板のみを取り付けることができる。実装領域９０Ａには、ＣＳＷ基板７０及びＳＳＷ基板８０が装着され、実装領域９０Ｂには、ＣＨＡ基板３０が装着され、実装領域９０ＣにはＤＫＡ基板４０が装着される。なお、ＣＭ基板５０及びＳＭ基板６０は、実装領域９０Ａに装着される。同一種類の基板同士では、実装位置に互換性を有する。例えば、実装領域９０Ｃにおいて、各ＤＫＡ基板４０は、どのコネクタ９１に実装してもよい。

図５は、バックプレーン９０におけるデータパスの論理的な接続図である。各基板３０〜８０は、それぞれ所定のコネクタ９１を介して所定の実装領域９０Ａ〜９０Ｃに実装され、バックプレーン９０の各層にわたって形成された配線パターン群ＳＰを介して、電気的に接続されている。図５中では、ＣＨＡ基板３０、ＤＫＡ基板４０、ＣＳＷ基板７０、ＳＳＷ基板８０をそれぞれ２枚ずつ示し、−１，−２の添え字により区別している。但し、説明の便宜上、各種の基板数を２枚とするだけで、実際には、例えば、４枚、８枚、あるいはそれ以上の枚数で基板がバックプレーン９０に実装される。なお、符号３１，４１，７１，８１は、それぞれの基板での主要な信号処理を実行するＬＳＩである。また、符号５１及び６１はメモリモジュールを示す。このように、バックプレーン９０には、多数の基板３０〜８０間をそれぞれ接続するための配線を形成する必要がある。

各ＣＨＡ基板３０は、各ＣＳＷ基板７０及び各ＳＳＷ基板８０に接続される。各ＤＫＡ基板４０も、各ＣＳＷ基板７０及び各ＳＳＷ基板８０に接続される。各ＣＳＷ基板７０は、各ＣＨＡ基板３０及び各ＤＫＡ基板４０にそれぞれ接続されると共に、ＣＭ基板５０に接続される。各ＳＳＷ基板８０も、各ＣＨＡ基板３０及び各ＤＫＡ基板４０にそれぞれ接続されると共に、ＳＭ基板６０に接続されている。

図６は、図５中の配線の一部を抜き出して示すものである。図中左側のＤＫＡ基板４０−１は、配線パターンＰ１１を介して一方のＣＳＷ基板７０−１に接続されると共に、配線パターンＰ１２を介して他方のＣＳＷ基板７０−２に接続される。また、ＤＫＡ基板４０−１は、配線パターンＰ１３を介して一方のＳＳＷ基板８０−１に接続されると共に、配線パターンＰ１４を介して他方のＳＳＷ基板８０−２に接続される。図中右側のＣＨＡ基板３０−１は、配線パターンＰ４１を介して一方のＣＳＷ基板７０−１に接続されると共に、配線パターンＰ４２を介して他方のＣＳＷ基板７０−２に接続される。また、ＣＨＡ基板３０−１は、配線パターンＰ４３を介して一方のＳＳＷ基板８０−１に接続されると共に、配線パターンＰ４４を介して他方のＳＳＷ基板８０−２に接続される。なお、ＣＳＷ基板７０への配線パターンＰ１１，Ｐ１２，Ｐ４１，Ｐ４２をＣパスと、ＳＳＷ基板８１への配線パターンＰ１３，Ｐ１４，Ｐ４３，Ｐ４４をＳパスと、それぞれ呼ぶことができる。

図７は、バックプレーン９０にアダプタ基板３１０及びバススイッチ基板３２０を装着する様子を示す。アダプタ基板３１０は、ＣＨＡ基板３０及びＤＫＡ基板４０の総称であり、バススイッチ基板３２０は、ＣＳＷ基板７０及びＳＳＷ基板８０の総称である。各アダプタ基板３１０は、信号処理ＬＳＩ３１１及びコネクタ３１２を有する。同様に、各バススイッチ基板３２０は、信号処理ＬＳＩ３２１及びコネクタ３２２を有する。各コネクタ３１２，３２２には、ＬＳＩ３１１，３２１から引き出された複数の配線パターンが接続されている。そして、各コネクタ３１２，３２２は、バックプレーン９０に設けられた所定のコネクタ９１とそれぞれ嵌合する。これにより、各基板３１０，３２０は、バックプレーン９０の配線パターンと電気的に接続される。本実施例では、後述するように、同一の基板に係わる各データパスグループを各基板の配設方向であるＸ方向に平行に並べて配置し、アダプタ基板とバススイッチ基板の対応する信号ピン同士の形成位置を信号ピンの配設方向であるＺ方向に揃えるようになっている。

図８は、バックプレーン９０の一部を拡大して示す平面図である。図８では、バックプレーン９０に実装される各コネクタ９１の信号ピンの配置と、各信号ピンを結ぶ配線パターン等とが示されている。なお、図中では、発明の理解のために、コネクタ９１の符号に代えて、各コネクタ９１に装着される基板３１０，３２０の符号を用いている。また、以下では、Ｎ枚のアダプタ基板３１０と、Ｍ枚のバススイッチ基板３２０とをバックプレーン９０に実装する場合を挙げて説明する。説明の都合上、バススイッチ基板３２０は、第１枚目の基板３２０−１のみを図示し、残りのバススイッチ基板３２０は省略する。

アダプタ基板用コネクタの信号ピンは、Ｘ方向にＸａ個、Ｚ方向にＺａ個あり、合計ピン数は（ＸＡ×Ｚａ）個となる。また、バススイッチ基板用コネクタの信号ピンは、Ｘ方向にＸｂ個、Ｚ方向にＺｂ個あり、合計ピン数は（Ｘｂ×Ｚｂ）個となる。本発明のプリント配線方式をより効率的に実施するためには、アダプタ基板用コネクタのＺ方向ピン数Ｚａとバススイッチ基板用コネクタのＺ方向ピン数との間に、Ｚｂ≧Ｚａの関係が成立するのが好ましい。

Ｍ枚のバススイッチ基板３２０は、Ｎ枚全てのアダプタ基板３１０とそれぞれ接続される。換言すれば、Ｎ枚のアダプタ基板３１０は、Ｍ枚のバススイッチ基板３２０に接続される。従って、各バススイッチ基板用コネクタは、全てのアダプタ基板３１０からの信号を受信するのに必要な数の信号ピンを有する。また、各アダプタ基板用コネクタの信号ピンは、Ｍ個のデータパス群に、各バススイッチ基板用コネクタの信号ピンは、Ｎ個のデータパス群に、それぞれ分割される。

図中左側に示す１枚目のアダプタ基板３１０−１用のコネクタに着目する。このコネクタの信号ピン群は、ＰＧ１−１からＰＧ−１ＭまでのＭ個のデータパス群にグループ化されている。各データパス群ＰＧ１−１〜ＰＧ１−Ｍは、それぞれＺ方向に延びて形成され、かつ、Ｘ方向に隣接している。アダプタ用基板３１０−１用コネクタは、各データパス群ＰＧ１−１〜ＰＧ１−Ｍにより、Ｍ枚のバススイッチ基板３２０にそれぞれ接続されるようになっている。即ち、第１のデータパス群ＰＧ１−１は１枚目のバススイッチ基板３１０−１に接続され、第２のデータパス群ＰＧ１−２は２枚目のバススイッチ基板（図示せず。符号を付す場合、３２０−２となる）に接続され、Ｍ番目のデータパス群ＰＧ１−Ｍは、Ｍ番目のバススイッチ基板（図示せず。符号を付す場合、３２０−Ｍとなる）に接続される。

他のアダプタ基板３２０−２〜３２０−Ｎ用コネクタについても同様である。例えば、２枚目のアダプタ基板３２０−２用コネクタの信号ピン群も、Ｍ個のデータパス群ＰＧ２−１〜ＰＧ２−Ｍにグループ化されており、これら各データパス群ＰＧ２−１〜ＰＧ２−Ｍを介して、Ｍ個のバススイッチ基板３２０にそれぞれ接続される。Ｎ枚目のアダプタ基板用コネクタ３１０−Ｎも同様に、その信号ピン群はＰＧＮ−１〜ＰＧＮ−ＭのＭ個のデータパス群にグループ化されており、これら各データパス群ＰＧＮ−１〜ＰＧＮ−Ｍを介して各バススイッチ基板３２０にそれぞれ接続されている。

従って、図中右側に示す１枚目のバススイッチ基板３２０−１用コネクタの信号ピン群は、各アダプタ基板３１０−１〜３１０−Ｎ用コネクタにそれぞれ対応する第１のデータパス群ＰＧ１−１〜ＰＧＮ−１にグループ化されている。同様に、２枚目の各バススイッチ基板用コネクタの信号ピン群は、各アダプタ基板３１０−１〜３１０−Ｎ用コネクタの２番目のデータパス群ＰＧ１−２〜ＰＧＮ−２にグループ化されている。同様の関係は、Ｍ枚目のバススイッチ基板用コネクタまで適用される。

そして、各アダプタ基板３１０−１〜３１０−Ｎ用コネクタのデータパス群と各バススイッチ基板３２０用コネクタの対応するデータパス群とは、それぞれ配線パターン群により接続されている。１枚目のバススイッチ基板３２０−１用コネクタに着目すると、第１のデータパス群ＰＧ１−１は、配線パターン群Ｐ１−１を介して接続される。第２のデータパス群ＰＧ２−１は、配線パターン群Ｐ２−１を介して接続される。以下同様に、Ｎ番目のデータパス群ＰＧＮ−１は、配線パターン群ＰＮ−１を介して接続される。

ここで、注目すべきは、各配線パターン群Ｐ１−１〜ＰＮ−１は、それぞれ略一直線状に形成されており、Ｚ方向の位置調整が殆ど存在しない点にある。より詳しくは、各配線パターン群Ｐ１−１〜ＰＮ−１の両端部近傍では、それぞれ所定方向に４５度曲げて、信号ピンに接続するため、厳密な意味では一直線状となっていない。しかし、配線長のうち両端部近傍を除く大部分は一直線状に形成される。従って、本実施例では、対応する信号ピン同士を接続する配線パターンの配線長は、これら対応する信号ピン同士の離間寸法Ｌとほぼ等しいか、あるいは所定範囲内に収まる。例えば、１枚目のアダプタ基板３１０−１用コネクタと１枚目のバススイッチ基板３２０−１用コネクタに着目すると、第１のデータパス群ＰＧ１−１を接続する配線パターン群Ｐ１−１の配線長ＬＰ１−１は、対応する信号ピン同士の離間寸法Ｌ１の１．２倍以内に収まっている（Ｌ１≦ＬＰ１−１≦１．２×Ｌ１）。

次に、配線方法について述べる。まず、１枚目のアダプタ基板３１０−１用コネクタの第１のデータパスグループＰＧ１−１を、バックプレーン９０内に形成する配線パターン群Ｐ１−１により接続する。最初に、Ｘ座標＝１の列の信号ピンから接続する。バックプレーン９０の表面、即ち、コネクタ実装表面層には、各コネクタ３１０−１〜Ｎ等が実装されているため、配線パターンを形成しないものとする。そこで、次の配線可能層において、アダプタ基板３１０−１用コネクタの信号ピン（１，１）と、バススイッチ基板３２０−１用コネクタの信号ピン（１，１）とをプリント配線により接続する。ここで、まず、アダプタ基板３１０−１用コネクタの信号ピン（１，１）からＸ１−Ｚ１方向に４５度斜めに配線を引き出し、信号ピンの貫通穴クリアランスに接触しないようにして、Ｘ１方向に延設する。そして、バススイッチ基板３２０−１用コネクタの信号ピン（１，１）近傍で、Ｘ１−Ｚ２方向に４５度配線を傾けてバススイッチ側の信号ピン（１，１）に接続させる。

同様に、アダプタ基板３１０−１用コネクタの信号ピン（１，２）と、この信号ピンに対応するバススイッチ基板３２０−１用コネクタの信号ピン（１，２）も配線の両端部近傍では４５度の角度で斜めに形成し、それ以外の部分をＸ方向に沿って一直線状に形成することにより接続する。但し、４５度の引き出し方向は、逆となる。即ち、アダプタ基板３１０−１用コネクタ側ではＸ１−Ｚ２方向に４５度傾き、バススイッチ基板３２０−１用コネクタ側では、Ｘ１−Ｚ１方向に４５度傾ける。なお、信号ピンの貫通穴クリアランス間には、それぞれ２本までの配線パターンを形成可能とする。このようにして、Ｘ座標＝１の列の信号ピンを、Ｚ座標＝１からＺ座標＝Ｚａまでそれぞれ配線する。

次に、Ｘ座標＝２の列に移る。この場合も、Ｘ座標＝１の列を配線したのとほぼ同様に、配線の両端部近傍で４５度所定方向に斜めに形成し、他の部分をＸ方向に沿って一直線状に形成する。

Ｘ座標＝３の列の配線は、Ｘ座標＝１及びＸ座標＝２の信号ピン列で使用された配線層とは異なる別の配線層で、実現される。本実施例では、貫通穴クリアランス間を最大２本までのプリント配線が通過可能と設定しているためである。Ｘ座標＝３及びＸ座標＝４の列の配線は、Ｘ座標＝１及びＸ座標＝２の場合と同様に行われる。以下、Ｘ座標が奇数を取る毎に、バックプレーン９０の配線層を変更する。このようにして、全てのアダプタ基板３１０−１用コネクタの信号ピン群と、対応するバススイッチ基板用コネクタの信号ピン群とを、複数の配線層を用いてそれぞれ接続する。

ここで、本実施例では、各データパス群の信号ピンを、Ｘ方向に隣接する２つの列からそれぞれ構成するため、各データパス群毎にそれぞれ異なる配線層を用いて接続されることになる。逆に言えば、バックプレーン９０の各配線層には、同一のデータパス群に属する配線パターン群のみを形成可能である。

本実施形態は以上詳述したように、対応する信号ピン同士の形成位置をＺ方向の同一位置に揃えたので、即ち、対応する信号ピン同士が同一平面で水平となるように配置しているので、対応する信号ピン同士を接続するための配線パターンのＺ方向への調整量を従来よりも少なくすることができ、配線パターン群を、その両端部近傍を除いて一直線状に形成できる。従って、両端部近傍以外で配線パターンを曲げる必要性が無く、曲点の発生を抑制することができる。これにより、曲点におけるインピーダンス変化によって信号が反射したり、曲点から放射ノイズが発生等するのを低減することができる。さらに、配線パターン群を略一直線状に形成するため、対応する信号ピン同士の離間寸法の１．２倍以内に配線長を抑えることができる。従って、これらの曲点の発生防止及び配線長の短縮化により、伝送損失を低減し、高品質な信号伝送を実現することができる。さらに、Ｚ方向の調整領域が不要となるため、バックプレーン９０の面積を増大させずに、より多数の基板を実装することができる。

この点について、図９の模式図を参照して説明する。本実施例に従う場合は、図９（ａ）に示すように、各アダプタ基板ＡＮ１〜ＡＮ４の各データパス群を構成する信号ピンと、対応するバススイッチ基板ＢＭ１，ＢＭ２の信号ピンとが水平に配置されるので、配線パターンを略一直線状に形成可能である。これに対し、図９（ｂ）に示すように、対応する信号ピンの位置を水平に揃えない場合は、各配線パターンの途中でＺ方向の位置調整を行う必要があり、配線長が信号ピン同士の離間寸法に比べて長くなる（配線長＞１．２×信号ピンの離間寸法）上に、曲点部が多数発生する。従って、図９（ｂ）の場合は、高品質な信号伝送が難しく、また、Ｚ方向へ配線パターン群を引き回す分だけ、バックプレーンの幅（Ｘ方向長さ）が長くなり、高密度に基板を実装するのが難しい。

なお、本発明は、上述した実施の形態に限定されない。当業者であれば、本発明の範囲内で、種々の追加や変更等を行うことができる。例えば、本実施形態では、各データパス群を構成する信号ピンをＺ方向にそれぞれ一列に配置したが、これに限らず、例えば、千鳥配列のように、Ｘ方向に隣り合う信号ピンの列をＺ方向に所定寸法だけずらして配置してもよい。また、本発明は、複数種類の基板が使用され、かつ冗長構造を実現するために各種の基板がそれぞれ複数個ずつ使用されるディスクアレイ制御部のバックプレーンに用いて好適であるが、このような特徴を備えた他の電子機器用バックプレーンにも適用することができる。

本発明の実施例に係るディスクアレイサブシステムの全体を示すブロック図である。 ディスクアレイサブシステムの外観を示す斜視図である。 ディスクアレイ制御部の外観を示す斜視図である。 ディスクアレイ制御部の制御ボックスの概略構造を示す説明図である。 バックプレーンに装着される各種基板の論理的接続を示す説明図である。 図５中の配線パターンの一部を抜き出して示す説明図である。 バックプレーンに装着されるアダプタ基板及びバススイッチ基板とコネクタとの関係を示す斜視図である。 バックプレーンに実装される各コネクタの信号ピン群と配線パターン群との関係を示す概略平面図である。 本実施例に従うプリント配線構造と他の方法に従うプリント配線構造とを比較して示す模式図である。 信号ピン群をＺ方向に分割した場合の例を示し、バックプレーンに各種基板を装着する様子を示す斜視図である。 Ｚ方向に配線パターンの位置調整が必要になることを示す斜視図である。 バックプレーンに実装される各信号ピン群と配線パターン群との関係を示す概略平面図である。 図１２中の一部を拡大して示す平面図である。

符号の説明

１０…ディスクアレイ制御部、２０…チャネルアダプタ、２０…ディスク装置、２１…ディスク記憶装置、３０…チャネルアダプタ（CHA）、４０…ディスクアダプタ（DKA）、５０…キャッシュメモリ、６０…共有メモリ、７０…キャッシュメモリバススイッチ、８０…共有メモリバススイッチ、９０…バックプレーン、９０Ａ〜９０Ｃ…実装領域、９１…コネクタ、２００…筐体フレーム、２１０…電源ユニット、２２０…制御ボックス、２３０…冷却ファン部、３１０…アダプタ基板、３１２…コネクタ、３２０…バススイッチ基板、３２２…コネクタ、５００…バックプレーン、５１０…アダプタ基板、
５２０…バススイッチ基板

Claims (10)

1. 互いに信号を送受信する第１の種類の信号処理基板及び第２の信号処理基板がそれぞれ取り付けられる接続用取付基板において、
   基板本体と、
   前記基板本体に形成され、前記第１の種類の信号処理基板に接続される第１の信号接続点群と、
   前記基板本体に形成され、前記第２の種類の信号処理基板に接続される第２の信号接続点群と、
   前記第１の信号接続点群と前記第２の信号接続点群との互いに対応する信号接続点同士をそれぞれ電気的に接続する配線パターン群とを備え、
   前記互いに対応する信号接続点同士が、同一平面上において略水平に配置されるように、前記第１の信号接続点群及び前記第２の信号接続点群をそれぞれ形成し、
   前記配線パターン群を前記各信号接続点の配置に合わせて略一直線状に形成したことを特徴とする接続用取付基板。
2. 前記第１の信号接続点群と前記第２の信号接続点群とは、同一平面上において第１の方向に沿って形成されており、
   前記配線パターン群は、前記第１の方向と直交する第２の方向に沿って形成されている請求項１に記載の接続用取付基板。
3. 前記基板本体には前記第１の種類の信号処理基板がＮ１個、前記第２の信号処理基板がＮ２個それぞれ取り付けられるようになっており、
   前記第１の信号接続点群は前記第２の方向に隣接する前記Ｎ２個の信号パスグループから構成され、前記第２の信号接続点群は前記第２の方向に隣接する前記Ｎ１個の信号パスグループから構成される請求項２に記載の接続用取付基板。
4. 前記基板本体は多層化されて形成されており、
   前記配線パターン群は、前記基板本体が有する配線層を複数使用して形成されている請求項３に記載の接続用取付基板。
5. 前記第１の信号接続点群は前記第２の方向に隣接する複数の第１信号接続列から形成され、
   前記第２の信号接続点群は前記第２の方向に隣接する複数の第２信号接続列から形成され、
   少なくとも１つ以上の前記第１信号接続列及び前記第２信号接続列からなる接続グループ毎に、それぞれ異なる前記配線層を用いて、前記配線パターン群により接続されている請求項４に記載の接続用取付基板。
6. 前記各信号処理基板の前記Ｎ２個の各信号パスグループ毎に、それぞれ異なる配線層を用いて、前記配線パターン群により接続されている請求項４に記載の接続用取付基板。
7. 前記配線パターン群は、前記互いに対応する信号接続点同士の離間寸法に対して、１００％〜１２０％の長さをもって形成されている請求項４に記載の接続用取付基板。
8. 前記配線パターン群は、前記互いに対応する信号接続点の近傍を除いて、一直線状に形成されている請求項７に記載の接続用取付基板。
9. メモリ基板とこのメモリ基板との接続を制御するバススイッチ基板とこのバススイッチ基板を介して前記メモリ基板にアクセスするアダプタ基板とがそれぞれ取り付けられるディスクアレイ制御装置の接続用取付基板において、
   基板本体と、
   前記基板本体に形成され、前記バススイッチ基板に接続されるバススイッチ信号接続点群と、
   前記基板本体に形成され、前記アダプタ基板に接続されるアダプタ信号接続点群と、
   前記バススイッチ信号接続点群と前記アダプタ信号接続点群との互いに対応する信号接続点同士をそれぞれ電気的に接続する配線パターン群とを備え、
   前記互いに対応する信号接続点同士が、同一平面上において略水平に配置されるように、前記バススイッチ信号接続点群及び前記アダプタ信号接続点群をそれぞれ形成し、
   前記配線パターン群を前記各信号接続点の配置に合わせて略一直線状に形成したことを特徴とするディスクアレイ制御装置の接続用取付基板。
10. 接続用取付基板と、
    前記接続用取付基板の一方の面に装着されたメモリ基板と、
    前記一方の面に装着され、前記メモリ基板との接続を制御するバススイッチ基板と、
    前記一方の面に装着され、前記バススイッチ基板を介して前記メモリ基板にアクセスするアダプタ基板とを備え、
    前記接続用取付基板は、
    前記バススイッチ基板に接続されるバススイッチ信号接続点群と、
    前記アダプタ基板に接続されるアダプタ信号接続点群と、
    前記バススイッチ信号接続点群と前記アダプタ信号接続点群との対応する信号接続点同士をそれぞれ電気的に接続する配線パターン群とを有し、
    前記互いに対応する信号接続点同士が、同一平面上において略水平に配置されるように、前記バススイッチ信号接続点群及び前記アダプタ信号接続点群がそれぞれ形成されており、
    前記配線パターン群を前記各信号接続点の配置に合わせて略一直線状に形成したことを特徴とするディスクアレイ制御装置。