JPWO2013145596A1 - バックプレーン基板及びバックプレーン基板の配線方法 - Google Patents
バックプレーン基板及びバックプレーン基板の配線方法 Download PDFInfo
- Publication number
- JPWO2013145596A1 JPWO2013145596A1 JP2014507381A JP2014507381A JPWO2013145596A1 JP WO2013145596 A1 JPWO2013145596 A1 JP WO2013145596A1 JP 2014507381 A JP2014507381 A JP 2014507381A JP 2014507381 A JP2014507381 A JP 2014507381A JP WO2013145596 A1 JPWO2013145596 A1 JP WO2013145596A1
- Authority
- JP
- Japan
- Prior art keywords
- connector
- wiring
- backplane
- slot
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
- H05K7/1459—Circuit configuration, e.g. routing signals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/026—Multiple connections subassemblies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Telephone Exchanges (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
第1の回路基板と、第2の回路基板と、第1の回路基板を第1のコネクタ部で受ける第1のスロットと、第2の回路基板を第2のコネクタ部で受ける第2のスロットと、を備えるバックプレーン基板であって、第1のコネクタ部の端子配列と第2のコネクタ部の端子配列との関係が、縦方向に少なくとも1列ずれて配置されている。
Description
本発明は、通信機器及び情報処理機器などの電子回路基板技術におけるバックプレーン基板及びバックプレーン基板の配線方法に関する。
近年、通信機器や情報処理機器の処理速度が向上し、特にバックプレーン伝送は10Gbps以上の伝送速度が要求されるようになった。ネットワーク装置に用いられる回線カードとスイッチカード間でも、信号速度が増大し信号線間誤差や信号損失抑制のため信号線長制限が厳しくなってきている。
図12は、一般的なネットワーク装置のバックプレーン基板の構成を示す図である。主に、2枚のスイッチカードと複数枚の回線カードから構成されている。
回線カード11には、イーサーネットのような回線インターフェースが具備され、他の通信機器やPCなどが接続される。回線カード11内では、回線インターフェースから入ってきた信号に独自のヘッダ情報を付加してスイッチカード21に送信する。
スイッチカード21では、回線カード11が付加したヘッダ情報を見て、どの回線カード11から出力するかを判断し、スイッチカード21内で経路を切り替えて、出力すべき回線カード11へ情報を送信する。回線カード11に送られた情報は、回線インターフェースを通じて他の通信機器へ送信される。
全ての回線カード11は、2枚のスイッチカード21へ、バックプレーン31の接続を通して信号線が接続され、デュアル・スター・トポロジーの形態をとっている。
近年、回線カードとスイッチカード間の信号速度が増大し、信号線間誤差や信号損失抑制のため信号線長制限が厳しくなっている。高速配線を等長にする先行技術として、特許文献1や、特許文献2がある。特許文献1や、特許文献2には、対抗する2枚のボードを90度回転させた実装により配線長誤差を無くそうという提案がなされている。
図13は、対抗する2枚のボードを90度回転させた実装のバックプレーン基板の構成を示す図であり、特許文献1に関連する図である。図13では、論理基板5を垂直に、論理基板5間を相互接続する中継基板2を水平に、各々バックプレーン基板1に接続し、論理基板5のコネクタ6と中継基板2のコネクタ3の領域を適当に割り当てることで、バックプレーン基板1上の等長配線を容易にした相互接続装置の構成が示されている。
特許文献1や、特許文献2のような構成は、確かに配線誤差を無くすことには効果があるが、低層化や層数削減に関する開示が無く、バックプレーンのコストが上昇する、という課題がある。また、水平に配置した基板があると、強制空冷が困難になる場合があり、その場合には、自然空冷で対応できる程度に消費電力を抑えなければならない、という課題も出てくる。
さらに、通信機器や情報処理機器の処理速度が向上し、特にバックプレーン伝送は10Gbps以上の伝送速度が要求されるようになったので、配線による信号減衰を防止するためには、配線長を短く、かつ、真直ぐな配線が要求されるという課題があった。
本発明の目的は、バックプレーン基板の層数低減につながり、配線長を短く且つ真直ぐな配線設計を実現することができるバックプレーン基板及びバックプレーン基板の配線方法を提供することにある。
本発明は、第1の回路基板と、第2の回路基板と、前記第1の回路基板を第1のコネクタ部で受ける第1のスロットと、前記第2の回路基板を第2のコネクタ部で受ける第2のスロットと、を備えるバックプレーン基板であって、前記第1のコネクタ部の端子配列と前記第2のコネクタ部の端子配列との関係が、縦方向に少なくとも1列ずれて配置されていることを特徴とする。
本発明は、第1の回路基板と、第2の回路基板と、前記第1の回路基板を第1のコネクタ部で受ける第1のスロットと、前記第2の回路基板を第2のコネクタ部で受ける第2のスロットと、を備えるバックプレーン基板の配線方法であって、前記第1のコネクタ部の端子配列と前記第2のコネクタ部の端子配列との関係を、縦方向に少なくとも1列ずらせて配置し、前記第1のコネクタ部と前記第2のコネクタ部を略一直線状に接続する、ことを特徴とする。
本発明によれば、バックプレーンに配線曲がりを極力少なくすることができる。また、本発明によれば、バックプレーン基板の層数低減につながり、良好な特性のバックプレーンを設計することができる。
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
〔第1の実施形態〕本実施形態について図面を参照して詳細に説明する。
〔第1の実施形態〕本実施形態について図面を参照して詳細に説明する。
図1は、本発明の実施の形態におけるバックプレーン基板の実装構成を示す図である。図1のバックプレーン基板10の実装において、回線カードには、2ペア型コネクタを用いている。又、スイッチカードには、4ペア型コネクタ、6ペア型コネクタなど、2Nペア型コネクタ(Nは自然数)を用いている。図1におけるスイッチカードは、4ペア型コネクタの例である。
本実施形態における全体のバックプレーン基板と回路基板の構成は、図12の構成と同様である。図1の回線カード(第1の回路基板)、スイッチカード(第2の回路基板)は、各々、図12の回線カード11、スイッチカード21に相当する。
図1に示されるように、バックプレーン基板10上の中心付近に、スイッチカードスロットSW1、SW2を配置する。そして、その両側には、回線カードスロットLC1−LC4とLC5−LC8とが配置されている。ここで、各回線カードスロットの間隔は、次に示す間隔d以上空ける。
d=((配線幅×2+差動内配線間隙)+差動間配線間隙)×M+コネクタ領域
尚、ここでMは、コネクタのカラム本数である。又、配線幅、差動内配線間隙、差動間配線間隙については、後述する。
d=((配線幅×2+差動内配線間隙)+差動間配線間隙)×M+コネクタ領域
尚、ここでMは、コネクタのカラム本数である。又、配線幅、差動内配線間隙、差動間配線間隙については、後述する。
回線カードスロットLC1のコネクタは、図1に示すように、領域aと領域bの2つに分けられる。領域aは、コネクタピンの左側3列×10カラム(行)分のことを指す。領域bは、同様に、右側3列×10カラム(行)分である。そして、その各々の領域を、LC1−a、LC1−bとする。この2つの領域は、そのまま2つに分かれ、スイッチカードスロットSW1とSW2に各々接続される。すなわち、回線カードスロットLC1の領域LC1−aが、スイッチカードスロットSW1の下段の左端に示す領域LC1−aと接続される。同様にして、回線カードスロットLC1の領域LC1−bは、スイッチカードスロットSW2の下段の左端に示す領域LC1−bと接続される。
そして、回線カードスロットLC2の領域LC2−aが、スイッチカードスロットSW1の下段の左端の領域LC1−aの隣の、領域LC2−aと接続される。回線カードスロットLC3の領域LC3−aは、スイッチカードスロットSW1の上段の左端にある領域LC3−aと接続される。また、回線カードスロットLC6の領域LC6−aは、スイッチカードスロットSW1の上段の右端にある領域LC6−aと接続される。さらに、回線カードスロットLC8の領域LC8−aは、スイッチカードスロットSW1の下段の右端にある領域LC8−aと接続される。
このようにして、領域LC1−aから、LC8−bまで、回線カードスロットとスイッチカードスロットがそれぞれ接続される。
そしてさらに、スイッチカードスロットSW1、SW2は、バックプレーン基板10上において、各回線カードスロットLC1−LC8に対して、コネクタの1カラム分だけ、下方にずれて配置されている。
図2は、図1のバックプレーン基板の配線イメージを示した図である。LCは回線カード、SWはスイッチカード用のスロットおよびコネクタを示している。回線カードLCには2ペア型、スイッチカードSWには4ペア型コネクタを使用する。
図3に、バックプレーン基板のコネクタの端子配置イメージの例を示す。1列あたり、差動ペア端子が2個分用意されているものを2ペア型、4個分用意されているものを4ペア型、6個分用意されているものを6ペア型と定義している。図3Aの2ペア型を例にとると、1行が差動ペア信号端子2個とGND端子2個の組み合わせで構成されている。これが、10カラム分あるので、6×10=60ピンのコネクタである。従って、図3Bの4ペア型は、120ピン、図3Cの6ペア型は、180ピンである。また、図3D、図3E、図3Fは、それぞれ、2ペア型、4ペア型、6ペア型の配線が同一方向に揃っているものの例である。
図2を用いて配線の接続を説明する。各スロットの名称は、図1で付与したものと同一である。
回線カードスロットLC1、LC2、LC7、LC8は、スイッチカードスロットSW1、SW2の下段コネクタに接続する。又、回線カードスロットLC3、LC4、LC5、LC6は、スイッチカードスロットSW1、SW2の上段コネクタに接続する。更に回線カードスロットLC1−a、LC3−aは、スイッチカードスロットSW1のLC1−a、LC3−aに接続する。又、回線カードスロットLC1−b、LC3−bは、スイッチカードスロットSW2のLC1−b、LC3−bに接続する。同様に、回線カードスロットLC2−a、LC4−aは、スイッチカードスロットSW1のLC2−a、LC4−aに、LC2−b、LC4−bは、スイッチカードSW2のLC2−b、LC4−bに接続する。同じルールで他の接続も結線して出来たものが図2の接続図である。回線カードスロットがどのスイッチカードスロット内の位置に接続されるかは、極力、配線層数が最小になるように配線し、また、各配線の距離が同じになるように設定されている。
図2には、結線がどのバックプレーン基板10内の信号層の割り振りかも示しており、コネクタの列を上から1、2、・・・と割り振り、回線カードとスイッチカードの同一列番号を接続するとき、この結線図では信号層数が4層で設計できることを示している。
図4に、バックプレーン基板の配線ルールとスロット間に配線する配線イメージを示す。図4Aは、1ペアの差動線路を配線する場合の幅のイメージ図である。2本の配線幅の間に差動内配線間隙があり、隣の差動線路との間には、差動間配線間隙がある。図4Bは、各スロットの間に配線する配線イメージの図である。A−A’の領域では、コネクタのカラム数の分だけ配線数が必要となるため、((配線幅×2+差動内配線間隙+差動間配線間隙)×カラム数+コネクタ領域)のスロット間隔を確保する。B−B’領域では、コネクタの縦領域を確保していれば配線領域を確保できるので、図1の配線領域を確保するための領域を空けておく。
図5、図6を用いて、本発明のコネクタを1カラムずらす効果について説明する。
図5は、ネットワーク装置等に使用されているバックプレーンシステムの回線カードのコネクタとスイッチカードのコネクタとバックプレーンシステムの配線層での、それらの接続図である。図5は、回線カードのコネクタとスイッチカードのコネクタとの端子配列を1カラムずらしていない場合の図である。ここでは、1台の回線カードとそれに対応するスイッチカードを抜き出している。図5に示すように、回線カードのコネクタ各ピンについて、列をアルファベット、行を数字で番号を付けて説明する。すなわち、図5において、左上から列は、A、B、C、D、E、Fで、行は、1から10である。左上のピンを1−A、その隣を1−B・・・1−F、2行目は、2−A、2−B、・・・2−Fのように示す。
同様に、スイッチカードのコネクタピンの方にも番号を付ける。スイッチカードの列を1A、1B、1C、・・・3E、3Fとすると、ピンの番号は、1−1A、1−1B、・・・、1−3Fとなる。
同様に、配線層のパターンにも各コネクタピンに対応して同じ番号を付ける。
図5のように、回線カードコネクタとスイッチカードコネクタの端子配列を、上部をそろえて配置すると、互いのピンは、1直線状に並ぶ。
ここで、図5の配線層で示すように、回線カードコネクタの1Aとスイッチカードコネクタの1−3Dとを、回線カードコネクタの1Bとスイッチカードコネクタの1−3Eとを、各々接続すると、図示のようになる。すなわち、1Aから上方向へ出た配線は、90度方向を変え(1回目)スイッチカードへ向う。そして、スイッチカードの手前で下方へ向きを変える(2回目)。スイッチカードのピンを過ぎたところで、すぐにまた、90度方向を変え(3回目)、スイッチカードの1−3Dのところで上方へ方向を変えて(4回目)、1−3Dのパターンと接続する。上記のように、合計4回方向を変えることになり、曲げ配線による減衰を受ける。
図6は、本発明の実施形態におけるバックプレーンシステムの回線カードのコネクタとスイッチカードのコネクタとバックプレーンシステムの配線層での、それらの接続図である。図6は、回線カードのコネクタとスイッチカードのコネクタとの端子配列を1カラムずらしている場合の図である。ここでは、1台の回線カードとそれに対応するスイッチカードを抜き出している。図6に示すように回線カードのコネクタ各ピンは、列をアルファベット、行を数字で番号を付けて説明する。すなわち、図6上、左上から列は、A、B、C、D、E、Fで、行は、1から10である。左上のピンを1−A、その隣を1−B・・・1−F、2行目は、2−A、2−B、・・・2−Fのように示す。
同様に、スイッチカードのコネクタピンの方にも番号を付ける。スイッチカードの列を1A、1B、1C、・・・3E、3Fとすると、ピンの番号は、1−1A、1−1B、・・・、1−3Fとなる。
同様に、配線層のパターンにも各コネクタピンに対応して同じ番号を付ける。
そして、図6のように、回線カードコネクタとスイッチカードコネクタの端子配列を1カラムずらして配置する。
ここで、図6の配線層のように、回線カードコネクタの1Aとスイッチカードコネクタの1−2Aとを、回線カードコネクタの1Bとスイッチカードコネクタの1−2Bとを、各々接続すると、図示のようになる。すなわち、1Aから下方向へ出た配線は、90度方向を変え(1回目)スイッチカードへ向う。そして、スイッチカードの1−2Aのところで下方へ方向を変えて(2回目)、1−2Aのパターンと接続する。上記のように、合計2回方向を変えることになり、図5(端子配列を1カラムずらしていない場合)の4回方向を変える場合に比べて、曲げ配線の回数が少なく、曲げ配線による減衰は少なくなる。
図7を用いて、直線配線と配線曲がり(ミアンダ配線)の挿入損失の比較を説明する。
高速信号では配線による信号減衰が問題となる。一般に、配線長が長ければ長いほど減衰が大きくなることが知られている。また、信号減衰の要因のもう1つに配線曲がり(ミアンダ配線)がある。図7は、直線配線とミアンダ配線の挿入損失の比較を示す。グラフの縦軸は挿入損失、横軸は周波数である。周波数が高くなるほど、ミアンダ配線の挿入損失が大きくなっていることが判る。このデータから明らかなように、配線に曲がりがあると損失の大きなバックプレーン基板となる。本発明によりバックプレーン基板上の配線曲がりを極力なくすことができ、良好な特性のバックプレーン基板を設計することができる。
図8に、上記のルールに従ってバックプレーン配線設計した例として、回線カード12スロットの場合を示す。この場合、スイッチカードに使用するコネクタは6ペア型である。回線カードとスイッチカードの間の配線は、6層になっている。図中、A層は、LC1とLC4のSW1への配線と、LC7とLC10のSW1への配線がされている。次にB層は、LC1とLC4のSW2への配線と、LC7とLC10のSW2への配線がされている。C層は、LC2とLC5のSW1への配線と、LC8とLC11のSW1への配線がされている。D層は、LC2とLC5のSW2への配線と、LC8とLC11のSW2への配線がされている。E層は、LC3とLC6のSW1への配線と、LC9とLC12のSW1への配線がされている。F層は、LC3とLC6のSW2への配線と、LC9とLC12のSW2への配線がされている。このように配線することによって、コネクタからの引き出し、および、スロット間に縦に配線するための曲がり以外の配線を一直線でかつ最短で配線することができる。
〔変形例1〕
変形例1として、図9に、回線カード4スロットの場合のバックプレーン基板を示す。スイッチカードには4ペア型コネクタを用いる。図9に示されるように、バックプレーン基板10上の中心付近に、スイッチカードスロットSW1、SW2を配置する。そして、その両側に、回線カードスロットLC1−LC2とLC3−LC4とを、各々配置する。図9では、同じものを2段重ねている。回線カードスロットLC1のコネクタは、図9のように、領域aと領域bの2つに分けられる。領域aは、コネクタピンの左側3列×10カラム(行)分のことを指す。領域bは、同様に、右側3列×10カラム(行)分である。そして、その領域をLC1−a、LC1−bとする。この2つの領域は、そのまま2つに分かれ、SW1とSW2のスイッチカードスロットに各々接続される。すなわち、回線カードスロットLC1の領域LC1−aが、スイッチカードスロットSW1の領域LC1−aと接続される。同様にして、回線カードスロットLC1の領域LC1−bは、スイッチカードスロットSW2の領域LC1−bと接続される。
〔変形例1〕
変形例1として、図9に、回線カード4スロットの場合のバックプレーン基板を示す。スイッチカードには4ペア型コネクタを用いる。図9に示されるように、バックプレーン基板10上の中心付近に、スイッチカードスロットSW1、SW2を配置する。そして、その両側に、回線カードスロットLC1−LC2とLC3−LC4とを、各々配置する。図9では、同じものを2段重ねている。回線カードスロットLC1のコネクタは、図9のように、領域aと領域bの2つに分けられる。領域aは、コネクタピンの左側3列×10カラム(行)分のことを指す。領域bは、同様に、右側3列×10カラム(行)分である。そして、その領域をLC1−a、LC1−bとする。この2つの領域は、そのまま2つに分かれ、SW1とSW2のスイッチカードスロットに各々接続される。すなわち、回線カードスロットLC1の領域LC1−aが、スイッチカードスロットSW1の領域LC1−aと接続される。同様にして、回線カードスロットLC1の領域LC1−bは、スイッチカードスロットSW2の領域LC1−bと接続される。
そして、回線カードスロットLC2の領域LC2−aは、スイッチカードスロットSW1の領域LC2−aに接続され、回線カードスロットLC2の領域LC2−bは、スイッチカードスロットSW2の領域LC2−bに接続される。同様に、領域LC1−aからLC4−bまで、回線カードスロットとスイッチカードスロットがそれぞれ接続される。
そしてさらに、スイッチカードスロットSW1、SW2は、バックプレート基板上において、各回線カードスロットLC1−LC4に対して、コネクタの1カラム分だけ、下方にずれて配置されている。
この場合、横方向には配線がないため、スロット間隔に制限が無くなる。更に、縦配線もないため、回線カードに複数のコネクタを実装する場合、配線領域を確保することなく実装することができ、小型化になる。
〔変形例2〕
変形例2として、図10に、回線カード6スロットの場合のバックプレーン基板を示す。スイッチカードには6ペア型コネクタを用いる。図10に示されるように、バックプレーン基板10上の中心付近に、スイッチカードスロットSW1、SW2を配置する。そして、その両側に、回線カードスロットLC1−LC3とLC4−LC6とを、各々配置する。図10では、同じものを2段重ねている。回線カードスロットLC1のコネクタは、図10のように、領域aと領域bの2つに分けられる。領域aは、コネクタピンの左側3列×10カラム(行)分のことを指す。領域bは、同様に、右側3列×10カラム(行)分である。そして、その領域をLC1−a、LC1−bとする。この2つの領域は、そのまま2つに分かれ、SW1とSW2のスイッチカードスロットに各々接続される。すなわち、回線カードスロットLC1の領域LC1−aが、スイッチカードスロットSW1の領域LC1−aと接続される。同様にして、回線カードスロットLC1の領域LC1−bは、スイッチカードスロットSW2の領域LC1−bと接続される。
〔変形例2〕
変形例2として、図10に、回線カード6スロットの場合のバックプレーン基板を示す。スイッチカードには6ペア型コネクタを用いる。図10に示されるように、バックプレーン基板10上の中心付近に、スイッチカードスロットSW1、SW2を配置する。そして、その両側に、回線カードスロットLC1−LC3とLC4−LC6とを、各々配置する。図10では、同じものを2段重ねている。回線カードスロットLC1のコネクタは、図10のように、領域aと領域bの2つに分けられる。領域aは、コネクタピンの左側3列×10カラム(行)分のことを指す。領域bは、同様に、右側3列×10カラム(行)分である。そして、その領域をLC1−a、LC1−bとする。この2つの領域は、そのまま2つに分かれ、SW1とSW2のスイッチカードスロットに各々接続される。すなわち、回線カードスロットLC1の領域LC1−aが、スイッチカードスロットSW1の領域LC1−aと接続される。同様にして、回線カードスロットLC1の領域LC1−bは、スイッチカードスロットSW2の領域LC1−bと接続される。
そして、回線カードスロットLC2の領域LC2−aは、スイッチカードスロットSW1の領域LC2−aに接続され、回線カードスロットLC2の領域LC2−bは、スイッチカードスロットSW2の領域LC2−bに接続される。同様に、領域LC1−aからLC4−bまで、回線カードスロットとスイッチカードスロットがそれぞれ接続される。
そしてさらに、スイッチカードスロットSW1、SW2は、バックプレーン基板上、各回線カードスロットLC1−LC6に対して、コネクタの1カラム分だけ、下方にずれて配置されている。
この場合、横方向には配線がないため、スロット間隔に制限が無くなる。更に、縦配線もないため、回線カードに複数のコネクタを実装する場合、配線領域を確保することなく実装することができ、小型化になる。
〔変形例3〕
変形例3として、図11に、回線カード12スロットの場合のバックプレーン基板を示す。スイッチカードには6ペア型コネクタを用いる。図11に示されるように、バックプレーン基板10上の中心付近に、スイッチカードスロットSW1、SW2を配置する。そして、その両側に、回線カードスロットLC1−LC6とLC7−LC12とを、各々配置する。図11では、回線カードスロット8枚の図1と同様に、スイッチカードスロットは、配線間隔を空けるため、2段になっている。そして、図11では、同じものをさらに2段重ねている。回線カードスロットLC1のコネクタは、図11のように、領域aと領域bの2つに分けられる。領域aは、コネクタピンの左側3列×10カラム(行)分のことを指す。領域bは、同様に、右側3列×10カラム(行)分である。そして、その領域をLC1−a、LC1−bとする。この2つの領域は、そのまま2つに分かれ、SW1とSW2のスイッチカードスロットに各々接続される。すなわち、回線カードスロットLC1の領域LC1−aが、スイッチカードスロットSW1の領域LC1−aと接続される。同様にして、回線カードスロットLC1の領域LC1−bは、スイッチカードスロットSW2の領域LC1−bと接続される。
〔変形例3〕
変形例3として、図11に、回線カード12スロットの場合のバックプレーン基板を示す。スイッチカードには6ペア型コネクタを用いる。図11に示されるように、バックプレーン基板10上の中心付近に、スイッチカードスロットSW1、SW2を配置する。そして、その両側に、回線カードスロットLC1−LC6とLC7−LC12とを、各々配置する。図11では、回線カードスロット8枚の図1と同様に、スイッチカードスロットは、配線間隔を空けるため、2段になっている。そして、図11では、同じものをさらに2段重ねている。回線カードスロットLC1のコネクタは、図11のように、領域aと領域bの2つに分けられる。領域aは、コネクタピンの左側3列×10カラム(行)分のことを指す。領域bは、同様に、右側3列×10カラム(行)分である。そして、その領域をLC1−a、LC1−bとする。この2つの領域は、そのまま2つに分かれ、SW1とSW2のスイッチカードスロットに各々接続される。すなわち、回線カードスロットLC1の領域LC1−aが、スイッチカードスロットSW1の領域LC1−aと接続される。同様にして、回線カードスロットLC1の領域LC1−bは、スイッチカードスロットSW2の領域LC1−bと接続される。
そして、回線カードスロットLC2の領域LC2−aは、スイッチカードスロットSW1の領域LC2−aに接続され、回線カードスロットLC2の領域LC2−bは、スイッチカードスロットSW2のLC2−bに接続される。同様に、領域LC1−aからLC12−bまで、回線カードスロットとスイッチカードスロットがそれぞれ接続される。
そしてさらに、スイッチカードスロットSW1、SW2は、バックプレーン基板上において、各回線カードスロットLC1−LC12に対して、コネクタの1カラム分だけ、下方にずれて配置されている。
尚、本願発明は、上述の実施の形態に限定されるものではなく、本願発明の要旨を逸脱しない範囲で種々変更、変形して実施することが出来る。
この出願は、2012年3月27日に出願された日本出願特願2012−071412を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明は、通信機器及び情報処理機器などの電子回路設計及びバックプレーン設計に利用可能である。
1 バックプレーン基板
2 中継基板
3 コネクタ
5 論理基板
6 コネクタ
10 バックプレーン基板
11 第1の回路基板(回線カード)
21 第2の回路基板(スイッチカード)
31 バックプレーン
LC1−LC12 回線カードスロット
SW1、SW2 スイッチカードスロット
2 中継基板
3 コネクタ
5 論理基板
6 コネクタ
10 バックプレーン基板
11 第1の回路基板(回線カード)
21 第2の回路基板(スイッチカード)
31 バックプレーン
LC1−LC12 回線カードスロット
SW1、SW2 スイッチカードスロット
Claims (8)
- 第1の回路基板と、
第2の回路基板と、
前記第1の回路基板を第1のコネクタ部で受ける第1のスロットと、
前記第2の回路基板を第2のコネクタ部で受ける第2のスロットと、
を備えるバックプレーン基板であって、
前記第1のコネクタ部の端子配列と前記第2のコネクタ部の端子配列との関係が、縦方向に少なくとも1列ずれて配置されていることを特徴とするバックプレーン基板。 - 前記第2のスロットが前記バックプレーン基板の中心部に配置され、前記第1のスロットが、前記第2のスロットの両側に配置されていることを特徴とする請求項1記載のバックプレーン基板。
- 前記バックプレーン基板は、隣接しあう前記第1のスロット同士が所定の間隔を空けて配置されていることを特徴とする請求項1又は2記載のバックプレーン基板。
- 前記バックプレーン基板は、前記第1のコネクタ部と前記第2のコネクタ部の配線が略一直線状に接続されていることを特徴とする請求項1又は請求項2記載のバックプレーン基板。
- 前記第1のコネクタと前記第2のコネクタは、2Nペア型コネクタ(Nは自然数)であることを特徴とする請求項1乃至4の何れか1項に記載のバックプレーン基板。
- 前記第1の回路基板は、ネットワーク装置の回線カードであり、
前記第2の回路基板は、ネットワーク装置のスイッチカードである、
ことを特徴とする請求項1乃至5の何れか1項に記載のバックプレーン基板。 - 第1の回路基板と、
第2の回路基板と、
前記第1の回路基板を第1のコネクタ部で受ける第1のスロットと、
前記第2の回路基板を第2のコネクタ部で受ける第2のスロットと、
を備えるバックプレーン基板の配線方法であって、
前記第1のコネクタ部の端子配列と前記第2のコネクタ部の端子配列との関係を、縦方向に少なくとも1列ずらせて配置し、
前記第1のコネクタ部と前記第2のコネクタ部を略一直線状に接続する、
ことを特徴とするバックプレーン基板の配線方法。 - 前記第2のスロットを、前記バックプレーン基板の中心部に配置し、前記第1のスロットを、前記第2のスロットの両側に配置することを特徴とする請求項5記載のバックプレーン基板の配線方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014507381A JP5839112B2 (ja) | 2012-03-27 | 2013-03-13 | バックプレーン基板及びバックプレーン基板の配線方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012071412 | 2012-03-27 | ||
JP2012071412 | 2012-03-27 | ||
JP2014507381A JP5839112B2 (ja) | 2012-03-27 | 2013-03-13 | バックプレーン基板及びバックプレーン基板の配線方法 |
PCT/JP2013/001630 WO2013145596A1 (ja) | 2012-03-27 | 2013-03-13 | バックプレーン基板及びバックプレーン基板の配線方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013145596A1 true JPWO2013145596A1 (ja) | 2015-12-10 |
JP5839112B2 JP5839112B2 (ja) | 2016-01-06 |
Family
ID=49258912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014507381A Active JP5839112B2 (ja) | 2012-03-27 | 2013-03-13 | バックプレーン基板及びバックプレーン基板の配線方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9603275B2 (ja) |
JP (1) | JP5839112B2 (ja) |
CN (1) | CN104186029B (ja) |
WO (1) | WO2013145596A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101672869B1 (ko) * | 2015-02-12 | 2016-11-04 | 다우리시스템 주식회사 | 백플레인 보드 |
US10973115B2 (en) | 2016-05-20 | 2021-04-06 | Ciena Corporation | Spread weave induced skew minimization |
US10402531B2 (en) * | 2016-05-20 | 2019-09-03 | Ciena Corporation | Spread weave induced skew minimization |
CN112462874A (zh) * | 2020-11-13 | 2021-03-09 | 苏州浪潮智能科技有限公司 | 一种服务器及其双维度模块热拔插结构 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5852780U (ja) * | 1981-09-25 | 1983-04-09 | 株式会社東芝 | 印刷配線基板の取り付け構造 |
JPS61218080A (ja) * | 1985-03-22 | 1986-09-27 | 富士通株式会社 | コネクタボ−ドのコネクタ接続方式 |
JPH08306433A (ja) * | 1995-05-10 | 1996-11-22 | Sankyo Seiki Mfg Co Ltd | コネクタ装置 |
JPH1153077A (ja) * | 1997-08-08 | 1999-02-26 | Hitachi Ltd | 論理基板の相互接続装置 |
JP2005123362A (ja) * | 2003-10-16 | 2005-05-12 | Hitachi Ltd | 接続用取付基板及びディスクアレイ制御装置の接続用取付基板 |
JP2005149445A (ja) * | 2003-11-20 | 2005-06-09 | Hitachi Communication Technologies Ltd | 電子装置の端子群割付設計方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5122691A (en) | 1990-11-21 | 1992-06-16 | Balu Balakrishnan | Integrated backplane interconnection architecture |
US6092139A (en) * | 1994-03-11 | 2000-07-18 | Crane, Jr.; Stanford W. | Passive backplane capable of being configured to a variable data path width corresponding to a data size of the pluggable CPU board |
US6496376B1 (en) * | 2000-06-02 | 2002-12-17 | John Plunkett | Modular backplane |
US7088711B2 (en) * | 2002-02-05 | 2006-08-08 | Forcelo Networks, Inc. | High-speed router backplane |
US8345439B1 (en) * | 2008-11-18 | 2013-01-01 | Force10 Networks, Inc. | Modular chassis arrangement with redundant logic power delivery system |
-
2013
- 2013-03-13 WO PCT/JP2013/001630 patent/WO2013145596A1/ja active Application Filing
- 2013-03-13 JP JP2014507381A patent/JP5839112B2/ja active Active
- 2013-03-13 US US14/381,444 patent/US9603275B2/en not_active Expired - Fee Related
- 2013-03-13 CN CN201380016742.7A patent/CN104186029B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5852780U (ja) * | 1981-09-25 | 1983-04-09 | 株式会社東芝 | 印刷配線基板の取り付け構造 |
JPS61218080A (ja) * | 1985-03-22 | 1986-09-27 | 富士通株式会社 | コネクタボ−ドのコネクタ接続方式 |
JPH08306433A (ja) * | 1995-05-10 | 1996-11-22 | Sankyo Seiki Mfg Co Ltd | コネクタ装置 |
JPH1153077A (ja) * | 1997-08-08 | 1999-02-26 | Hitachi Ltd | 論理基板の相互接続装置 |
JP2005123362A (ja) * | 2003-10-16 | 2005-05-12 | Hitachi Ltd | 接続用取付基板及びディスクアレイ制御装置の接続用取付基板 |
JP2005149445A (ja) * | 2003-11-20 | 2005-06-09 | Hitachi Communication Technologies Ltd | 電子装置の端子群割付設計方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104186029B (zh) | 2016-10-12 |
US20150131256A1 (en) | 2015-05-14 |
US9603275B2 (en) | 2017-03-21 |
JP5839112B2 (ja) | 2016-01-06 |
WO2013145596A1 (ja) | 2013-10-03 |
CN104186029A (zh) | 2014-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107534590B (zh) | 网络系统 | |
US10624203B2 (en) | Optical module | |
KR101051985B1 (ko) | 전자 회로 | |
JP6543415B2 (ja) | アダプタを有するコネクタシステム | |
JP5839112B2 (ja) | バックプレーン基板及びバックプレーン基板の配線方法 | |
US20080123552A1 (en) | Method and system for switchless backplane controller using existing standards-based backplanes | |
JP2016119063A (ja) | 高密度のケーブルドミッドプレーンおよびバックプレーン | |
US10010007B2 (en) | Multi-slot plug-in card | |
CN108879150B (zh) | 一种线缆背板以及通讯设备 | |
US10076024B2 (en) | Differential interconnect with first and second transmission traces having a bend and including stub traces connected to the transmission traces | |
CN107003479B (zh) | 导体扭曲减轻的中间板互连系统 | |
KR20170034413A (ko) | 백 패널 구조 및 집중 교환 설비 | |
US8570764B2 (en) | Backplane and backplane communication system | |
CN209914166U (zh) | 一种阵列焊盘差分布线结构及连接器封装 | |
US6608761B2 (en) | Multiple processor cards accessing common peripherals via transparent and non-transparent bridges | |
US7800915B2 (en) | Printed board assembly | |
CN108270698B (zh) | 基于crossbar非正交架构的交换机背板互联装置及方法 | |
US10050362B2 (en) | Electronic circuit card with connector edge having alternated TX and RX pins assignment | |
US6894905B2 (en) | Communication device plane having a high-speed bus | |
CN117333348B (zh) | 图形处理器的线路板及服务器系统 | |
CN106463854B (zh) | 接地布线设备和方法 | |
US11379399B2 (en) | Route demultiplexed signal pairs | |
US20240107673A1 (en) | Composite substrate and electrical device | |
CN108023838A (zh) | 通信设备 | |
US10149378B2 (en) | Communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151013 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151026 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5839112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |