CN106463854B - 接地布线设备和方法 - Google Patents

接地布线设备和方法 Download PDF

Info

Publication number
CN106463854B
CN106463854B CN201380081027.1A CN201380081027A CN106463854B CN 106463854 B CN106463854 B CN 106463854B CN 201380081027 A CN201380081027 A CN 201380081027A CN 106463854 B CN106463854 B CN 106463854B
Authority
CN
China
Prior art keywords
pcb
signal
ground
locations
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380081027.1A
Other languages
English (en)
Other versions
CN106463854A (zh
Inventor
K·穆斯
B·罗瑟梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106463854A publication Critical patent/CN106463854A/zh
Application granted granted Critical
Publication of CN106463854B publication Critical patent/CN106463854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/526—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures the printed circuits being on the same board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4246—Bidirectionally operating package structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/4257—Details of housings having a supporting carrier or a mounting substrate or a mounting plate
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6461—Means for preventing cross-talk
    • H01R13/6471—Means for preventing cross-talk by special arrangement of ground and signal conductors, e.g. GSGS [Ground-Signal-Ground-Signal]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Structure Of Printed Boards (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Connector Housings Or Holding Contact Members (AREA)

Abstract

示出了包括被安装到印刷电路板(PCB)的连接器电子设备和关联的方法。所示出的示例包括穿过PCB到达PCB的第二侧的多个接地通孔，其中，接地通孔的数量小于接地位置的数量。所选择的示例包括使用表面贴装技术安装的光电连接器。

Description

接地布线设备和方法
技术领域
在此描述的实施例通常涉及微电子设备中的电气互连。
背景技术
不断增加的互连密度是电子行业中的多种压力中的一种。随着所有组件尺寸不断缩小，互连设计必须保持同步。存在对非常密集的高速(30Gb/s+)布线配置的需要。另外，期望通过继续使用标准低成本印刷电路板(PCB)设计规则来保持低制造成本。近来以及将来的通信标准接口由不断增加的数量的并行信道组成，与此同时显著增加每信道线率，且同时减少可用的PCB空间。这表示系统信号完整性中的主要挑战。本公开内容的各实施例以低制造成本提供高信道密度，同时维持可接受的信号性能。
附图说明
图1是包括根据本发明的一些实施例的连接器的电子设备的等轴测视图。
图2A是根据本发明的一些实施例的连接器的框图。
图2B是根据本发明的一些实施例的PCB的框图。
图3A是根据本发明的一些实施例来自图2A的连接器的横截面。
图3B是根据本发明的一些实施例来自图2B的连接器的横截面。
图4示出现有技术配置的噪声与频率性能关系的图。
图5示出根据本发明的一些实施例的配置的噪声与频率性能关系的图。
图6示出根据本发明的一些实施例的制造电子设备的方法。
图7是根据本发明的一些实施例的电子系统的框图。
具体实施方式
下列的描述和附图充分地阐释特定的实施例，以便允许本领域中的技术人员实践它们。其他实施例可以合并结构、逻辑、电气、过程和其他改变。一些实施例的各部分和特征可以被包括在其他实施例的各部分和特征中，或者由它们取代。权利要求中陈述的各实施例包含那些权利要求的所有可用等效物。
图1示出根据本发明的一个示例的电子设备100。图1的电子设备100包括PCB 102。在图1的示例中，PCB 102是主板。其他PCB是处于本发明的范围内，例如内插器或其他再分配基板。电子设备100被示出为带有安装到PCB 102的连接器110，在一个示例中连接器110包括表面贴装连接器。图1的示例连接器110提供用于多个光波导112的电气接口。包括光收发器114，以便在光波导112和连接器110之间转换信号。在电子设备100的这一具体实例中也示出了诸如散热片之类的传热装置116。
在光波导112和连接器110之间以高速度提供低噪声连接会是富有挑战的。当PCB102上的可用面积很小时，该挑战尤为困难。在一个示例中，连接器110占用PCB 102上小于一平方英寸的面积。在一个具体示例中，诸如连接器110之类的连接器被安装为靠近联网芯片(未示出)。在联网芯片实施例中，使得在光波导和联网芯片之间的电气连接尽可能短是有利的。因而，在本公开内容中示出的高密度低噪声连接器在联网芯片配置尤为有益。
图2A示出根据一个实施例的连接器200的管脚引出线。在一个示例中，连接器200阐释来自图1的连接器110的配置。在一个示例中，连接器200是表面贴装连接器。连接器200包括容纳在基座202中的多个连接位置204。在一个示例中，多个连接位置电气耦合到一起，以便充当单个元件。例如，在图2A的示例中，两个连接位置204耦合到一起，以便形成信号位置210。在一个示例中，一对已耦合连接位置204对应于差分信号对210。其他示例并不必定包括耦合到一起的多个连接位置204。
在一个示例中，多个连接位置204包括多个接地位置212。在所示出的示例中，每一信号位置210基本上被多个接地位置212包围。用接地位置包围信号位置可以提供在关联电子设备工作时在信号传输之间的串扰的电气屏蔽效果。在一个示例中，用接地位置基本包围信号位置包括如图2A中所示出的放置接地位置。在另一示例中，多个接地位置212还电气连接到一起。在一个示例中，按照覆盖接地位置212的充分固定模式来沉积金属层，如图2A中所示出。
图2B示出根据一个实施例的PCB 250的管脚引出线的一部分。尽管PCB 250的该部分的区域示出基本对应于来自图2A的连接器200的区域，但本领域中的普通技术人员将认识到，图2B中所示出的PCB 250的部分可以仅是更大的PCB的一部分。在一个示例中，PCB250被配置为用于表面贴装连接。在一个示例中，PCB250是图1中所示出的PCB 102的部分。
PCB 250包括容纳在基座252中的多个连接位置254。连接位置254的数量适于对应于来自图2A的连接器200的连接位置204的数量。类似于连接器200，在一个示例中，多个连接位置254被示出为电气耦合到一起以便充当单个原件。例如，两个连接位置254耦合到一起以便形成信号位置260。在一个示例中，一对已耦合连接位置254对应于差分信号对260。其他示例并不必定包括耦合到一起的多个连接位置254。
类似于来自图2A的连接器200，连接位置254的数量包括多个接地位置262。在所示出的示例中，每一信号位置260基本上被多个接地位置262包围。在一个示例中，用接地位置262基本上包围信号位置260包括如2A图中所示出的放置接地位置。在一个示例中，多个接地位置262还电气连接到一起。在一个示例中，按照覆盖接地位置262的基本固定模式来沉积金属层，如图2A中所示出。
图2B也示出多个接地通孔264的位置。如图可见，并非所有接地位置262都包括接地通孔264。在所示出的示例中，接地通孔264被布置为在信号位置260之间不存在接地通孔264的地方留下多个列270。在一个示例中，通过仅形成经选择数量的接地通孔264，PCB背侧的PCB空间(real estate)的量可用于额外的布线。在图2B的示例中，列270的排列提供沿着列270和在接地通孔264之间布线的可用通路。尽管示出了列排列，但获得了本公开内容的益处的本领域中的普通技术人员将认识到，包括可用于额外的布线的PCB的背侧上的空间的接地通孔264的其他排列是可能的。列270仅仅是一个示例。
在一个示例中，连接器200的信号位置210和PCB的相应信号位置260包括偏移量。图2A示出偏移量272，且图2B示出偏移量274。偏移量272、274在连接器200和相应的PCB 250中形成交错的信号位置阵列。
通过按偏移量272、274交错信号位置阵列，在信号位置阵列中提供了增加的噪声消除水平。除了由接地位置基本包围信号位置提供的电气屏蔽之外，噪声消除效果可以还减少在邻近信号位置之间的串扰。在PCB 250中，由于布线列270中不填充接地通孔，偏移274提供改善噪声消除。
图3A示出沿着线3A-3A截取的来自图2A的连接器200的横截面。多个信号位置210和接地位置212被示出为处于本体202上它们各自的位置。尽管图3A中未示出，但多个信号位置210和接地位置212电气耦合到诸如图1中所示出的光收发器114之类的关联设备中的电路。
图3B示出沿着线3B-3B截取的来自图2B的PCB 250的横截面。多个信号位置260和接地位置262被示出为处于本体252上它们各自的位置。图3A和3B被示出为彼此靠近，以便阐释连接器200的信号位置210和接地位置212如何对应于PCB 250的相关联信号位置260和接地位置262。
图3B还阐释把接地位置262电气耦合到PCB 250的背面302上的一个或多个接地焊盘318的多个接地通孔264。如以上所描述的，并非所有接地位置262都包括接地通孔264。图3B也示出由所选择接的地通孔264的缺失来界定的列270。如以上所描述的，在没有放置接地通孔264的位置，PCB 250的背面302上可获得用于电器布线的空间。
在图3B中，信号通孔312被示出为把信号位置260耦合到PCB 250的背面302。在PCB的背面302上形成诸如金属迹线之类的电气布线314以便把信号从信号通孔312布线到在列270内可获得的空间中。在所示出的示例中，一旦电气布线314涉及列270，就形成另一侧向迹线316以便沿着PCB 250把信号侧向传送出去，如图3A和3B中所示出的。
在一个示例中，通过使用由选择性使用接地通孔264提供的附加空间，相比于如果要求离开连接器200的每一连接位置204具有相应的通孔则将要求的间距，电气布线314和侧向迹线316可以被形成为具有更宽松的间距。使用诸如连接器200和PCB 250示例之类的配置，可以使用更节省成本的处理方法来在PCB的背面302上形成迹线。使用诸如连接器200和PCB 250的示例之类的配置，以可接受的水平提供信号的电气屏蔽，同时把在PCB上形成迹线成本保持在降低的水平。在另一示例中，由于选择性地使用接地通孔264，侧向迹线316的宽度可能增加。较宽的迹线比较狭窄的迹线呈现出较低的信号损耗。
图4示出根据现有技术的所选择的布线配置的性能与频率的关系的三个不同的图。相对于沿着x轴402的信号频率，沿着y轴404示出损耗。第一图410中回波损耗412(被绘制为多次仿真的平均)示出在选择频率处的大的幅度。在第二图420中，插入损耗422(平均)也示出大的损耗幅度。第三图430示出大的串扰432量(平均)。
图5示出在与来自图4的第一图410、第二图420和第三图430相同的条件下损耗与频率的关系的三个不同的图，但使用了根据以上所描述的示例实施例的布线配置。类似于图4，相对于沿着x轴502的信号频率，沿着y轴504示出了损耗水平。第一图510中的损耗水平512(平均)示出了在选择频率处低得多的损耗幅度。在第二图520中，损耗水平522(平均)也示出在不同的频率下低得多的损耗。第三图530也示出相比于相应频率下的串扰430的高的串扰532减少(平均)。
在多个示例中，现有技术中的回波损耗更差，这是因为接地通孔的紧密靠近使得难以将通孔阻抗匹配到系统迹线阻抗，产生了反射。如图4和图5中各图所示出，使用如上所述的连接器和方法，改善了诸如回波损耗、插入损耗和串扰之类的多种性能基准。
图6示出制造电子设备的示例方法。在操作602，把表面贴装连接器连接到PCB。该连接器具有第一信号位置密度和第一接地位置密度。上面在图2A和图3A中示出了连接器的一个示例。在操作604，把接地通孔和信号通孔通过PCB从第一侧耦合到第二侧，其中，接地通孔的密度低于接地位置的第一密度。接地通孔的一个示例包括如图2B和图3B中所示出的接地通孔264。在操作606，用由较低的接地通孔密度提供的空间，在PCB的第二侧布线信号迹线。信号迹线的一个示例包括来自图3B的电气布线314和侧向迹线316。
在一个示例中，在PCB的第二侧上布线信号迹线包括仅使用低成本金属化技术，例如光刻和金属迹线形成。在一个示例中，由于上面的示例中所描述的PCB的第二侧上可用的额外空间，信号迹线的间距可以大于连接器中的间距。在一个示例中，可以在单一光刻水平形成全部信号迹线，而不是在PCB的第二侧将多个迹线堆叠在彼此之上。相比于单一光刻水平，将迹线堆叠在彼此上面要求多个处理步骤，例如多个掩蔽和汽提步骤，并且需要在各级之间形成通孔。使用了由于如上所述的配置而成为可能的单级迹线的示例，在制造PCB时实现了显著的成本节省。
另外，因为可用于迹线形成的额外PCB空间，可以将迹线形成为较宽。在一个示例中，较宽的迹线形成带来较大的尺寸公差，且因而带来较好的制造成品率。
包括了使用在本公开内容中描述的连接器和PCB的电子设备的示例，以便示出本发明的高级设备应用的示例。图7是合并根据本发明的至少一个实施例的至少一个连接器和/或PCB的电子设备700的框图。电子设备700仅仅是其中可以使用本发明的各实施例的电子系统的一个示例。电子设备700的示例包括但不限于个人计算机、联网服务器、平板计算机、移动电话、游戏设备、MP3或其他数字音乐播放器等等。在这一示例中，电子设备700包括数据处理系统，该数据处理系统包括耦合系统的各种器件的系统总线702。系统总线702提供在电子设备700的各种器件当中的通信链路且可以被实现为单个总线、总线的组合或以任何其他合适的方式。
电子部件710耦合到系统总线702。电子部件710可以包括任何电路或电路的组合。在一个实施例中，电子部件710包括可以是任何类型的处理器712。在此所使用的“处理器”意味着任何类型的计算电路，例如但不限于微处理器、微控制器、复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、图形处理器、数字信号处理器(DSP)、多核处理器或任何其他类型的处理器或处理电路。
电子部件710中可以包括的其他类型的电路是定制电路、专用集成电路(ASIC)等等，诸如例如在无线设备如移动电话、平板计算机、膝上型计算机、双向无线电和类似的电子系统中使用的一个或多个电路(如通信电路714)。IC可以执行任何其他类型的功能。
电子设备700也可以包括外部存储器720，外部存储器又可以包括适用于具体应用的一个或多个存储器元件，例如以随机存取存储器(RAM)形式的主存储器722、一个或多个硬盘驱动器724和/或处理可移动介质726如紧致盘(CD)的一个或多个驱动器、闪速存储器卡、数字视频盘(DVD)等等。
电子设备700也可以包括显示设备716、一个或多个扬声器718和键盘和/或控制器730，键盘和/或控制器730可以包括鼠标、跟踪球、触摸屏、语音识别设备或准许系统用户向电子设备700输入信息并从电子设备700接收信息的任何其他设备。
为了更好地阐释在此公开的方法和装置，在这里提供各实施例的非限制性列表：
示例1包括具有表面贴装连接器的连接器，包括多个连接位置，其中，所述多个连接位置包括由多个接地位置基本包围的多个信号位置。所述电子设备也包括耦合到所述表面贴装连接器的印刷电路板(PCB)，所述表面贴装连接器带有多个匹配的PCB连接位置，包括多个多PCB信号位置和多个PCB接地位置，其中，所述多个PCB接地位置在所述PCB的第一侧上耦合到一起，且穿过所述PCB到达所述PCB的第二侧的多个接接地通孔，其中，接地通孔的数量小于接地位置的数量。
示例2包括示例1的连接器，还包括将所述PCB信号位置耦合到所述PCB的所述第二侧的多个信号通孔以及位于所述PCB的所述第二侧上且耦合到所述多个信号通孔的多个迹线。
示例3包括示例1-2中的任何一项的连接器，其中，所述迹线在所述PCB的所述第一侧上的多个PCB接地位置之下通过。
示例4包括示例1-3中的任何一项的连接器，其中，所述迹线几乎占据在所述PCB的第一侧上的所述多个接地位置之下的列中形成的全部宽度。
示例5示例1-4中的任何一项的连接器，其中，所述多个信号位置中的每一个包括多个信号引脚。
示例6包括示例1-5中的任何一项的连接器，其中，所述多个信号位置中的每一个包括差分信号对。
示例7包括示例1-6中的任何一项的连接器，其中，所述多个信号位置被排列为交错阵列。
示例8包括光电连接，包括多个光波导、光收发器(其耦合在所述多个光波导和表面贴装模块之间)、所述表面贴装模块的底面上的多个连接位置(其中，所述多个连接位置包括由多个接地位置基本包围的多个信号位置)、印刷电路板(PCB)(其通过包括多个PCB信号位置和多个PCB接地位置的多个匹配PCB连接位置耦合到所述表面贴装连接器)，其中，所述多个PCB接地位置在所述PCB的第一侧上耦合到一起，且穿过所述PCB到达所述PCB的第二侧的多个接接地通孔，其中，接地通孔的数量小于接地位置的数量。
示例9包括示例8的光电连接，还包括耦合到所述PCB、邻近所述表面贴装电连接模块的联网芯片。
示例10包括示例8-9中的任何一项的光电连接，其中，所述表面贴装模块的底面上的所述多个连接位置包括信号列，以及位于在信号列之间的连续接地列，其中，每一信号列包括由多个接地位置彼此分隔的多个信号位置。
示例11包括示例8-10中的任何一项的光电连接，还包括将所述PCB信号位置耦合到所述PCB的第二侧的多个信号通孔，以及位于所述PCB的第二侧上且耦合到所述多个信号通孔的多个迹线。
示例12包括示例8-11中的任何一项的光电连接，其中，所述迹线在所述PCB的第一侧上的所述接地列之下通过。
示例13包括示例8-12中的任何一项的光电连接，其中，所述多个信号位置包括32个差分对信道。
示例14包括示例8-13中的任何一项的光电连接，其中，每一信道每秒处理大约32Gb。
示例15包括示例8-14中的任何一项的光电连接，其中，包含所述多个连接位置的所述表面贴装模块的底面上的面积是大约一平方英寸。
示例16包括一种制造电子设备的方法，包括将具有第一信号位置密度和第一接地位置密度的表面贴装连接器耦合到印刷电路板(PCB)的第一侧，将接地通孔和信号通孔通过所述PCB从所述第一侧耦合到第二侧，其中，接地通孔的密度低于所述第一接地位置密度，以及使用由所述较低的接地通孔密度提供的空间在所述PCB的第二侧上布线信号迹线。
示例17包括示例16的方法，其中，布线信号迹线包括使用低成本金属化技术布线。
示例18包括示例16-17中的任何一项的方法，其中，在所述PCB的第二侧上布线信号迹线包括在单个光刻工艺水平上布线迹线。
将在下列详细描述中部分陈述本电子设备、焊料组分和相关方法的这些和其他示例和特征。本概览旨在提供本主题的非限制性示例——它不旨在提供独占或详尽的解释。包括下面的详细描述以提供关于铸模、铸模系统和方法的进一步信息。
上面的详细描述包括对附图的引用，附图形成详细描述的一部分。作为阐释，各图示出其中可以实践本发明的特定实施例。这些实施例在此也称为“示例”。这样的示例可以包括除了所示出或描述的那些元素之外的元素。然而，本发明人也设想其中仅提供所示出或描述的那些元素的示例。此外，本发明人也设想使用所示出或描述的那些元素(或其一个或多个方面)的任何组合或排列的示例，无论是相对于具体示例(或其一个或多个方面)，或相对于在此示出或描述的其他示例(或其一个或多个方面)，都是如此。
在本文档中，如同在专利文件中常见的那样，使用术语“一个”或“一种”是为了包括一个或多于一个，独立于任何其他实例或“至少一个”或“一个或多个”的使用。在本文档中，术语“或”被用来表示非独占性的或者，以使得除非另外指出，否则“A或B”包括“A但不是B”、“B但不是A”和“A和B”。在本文档中，术语“包括(including)”和“其中”被用作相应术语“包含(comprising)”和“其特征在于”的通俗英语同义词，而且，在下列的权利要求中，术语“包括”和“包含”是开放式的，即是说，包括除了在权利要求中在这样的术语之后列出的那些之外的元素系统、设备、制品、组分、组成或工艺仍然被视为落在该权利要求的范围内。此外，在下列的权利要求中，术语“第一”、“第二”和“第三”等等仅仅用作标签，且不旨在对它们的宾语强加数字要求。
上面的描述预期是说明性而非限制性的。例如，以上所描述的示例(或其一个或多个方面)可以彼此组合使用。可以例如由本领域中的普通技术人员在阅读上面的描述之后使用其他实施例。提供摘要以便遵守37C.F.R.§1.72(b)，以允许读者快速地确定本技术公开内容的实质。在理解它将不会被用来解释或限制权利要求的范围或含义的前提下提交摘要。而且，在上面的详细描述中，可以把各种特征分组在一起以便简化本公开内容。这不应被解释成预期未声明的所公开的特征对任何权利要求来说是必要的。相反，本发明主题可以包含少于具体公开的实施例的所有特征。因而，下列的权利要求据此被合并到详细描述中，且每一权利要求自身成为单独的实施例，且设想这样的实施例可以按照各自组合或排列相互组合。应参考所附权利要求以及这样的权利要求所主张的等效物的完整范围来确定本发明的范围。

Claims (18)

1.一种连接器，包括：
表面贴装连接器，其包括多个连接位置，其中，所述多个连接位置包括由多个接地位置基本包围的多个信号位置，所述多个信号位置中的每一个被连续布置的接地位置包围，并且所述多个信号位置在一个方向上彼此偏移；
印刷电路板PCB，其通过包括多个PCB信号位置和多个PCB接地位置的多个匹配PCB连接位置耦合到所述表面贴装连接器，其中，所述多个PCB接地位置在所述PCB的第一侧上耦合到一起；以及
多个接地通孔，其穿过所述PCB到达所述PCB的第二侧，其中，接地通孔的数量小于接地位置的数量。
2.如权利要求1所述的连接器，其特征在于，还包括将所述PCB信号位置耦合到所述PCB的第二侧的多个信号通孔，以及位于所述PCB的第二侧上且耦合到所述多个信号通孔的多个迹线。
3.如权利要求2所述的连接器，其特征在于，所述多个迹线在所述PCB的第一侧上的多个PCB接地位置之下通过。
4.如权利要求3所述的连接器，其特征在于，所述多个迹线几乎占据在所述PCB的第一侧上的所述多个接地位置之下的列中形成的全部宽度。
5.如权利要求1所述的连接器，其特征在于，所述多个信号位置中的每一个包括多个信号引脚。
6.如权利要求1所述的连接器，其特征在于，所述多个信号位置中的每一个包括差分信号对。
7.如权利要求1所述的连接器，其特征在于，所述多个信号位置被排列为交错阵列。
8.一种光电连接，包括：
多个光波导；
光收发器，其耦合在所述多个光波导和表面贴装模块之间；
所述表面贴装模块的底面上的多个连接位置，其中，所述多个连接位置包括由多个接地位置基本包围的多个信号位置，所述多个信号位置中的每一个被连续布置的接地位置包围，并且所述多个信号位置在一个方向上彼此偏移；
印刷电路板PCB，其通过包括多个PCB信号位置和多个PCB接地位置的多个匹配PCB连接位置耦合到所述表面贴装连接器，其中，所述多个PCB接地位置在所述PCB的第一侧上耦合到一起；以及
多个接地通孔，其通过所述PCB到达所述PCB的第二侧，其中，接地通孔的数量小于接地位置的数量。
9.如权利要求8所述的光电连接，其特征在于，还包括耦合到所述PCB邻近所述表面贴装电的连接模块处的联网芯片。
10.如权利要求8所述的光电连接，其特征在于，所述表面贴装模块的底面上的所述多个连接位置包括信号列以及被定位在信号列之间的连续接地列，其中，每一信号列包括由多个接地位置彼此分隔的多个信号位置。
11.如权利要求10所述的光电连接，其特征在于，还包括将所述PCB信号位置耦合到所述PCB的第二侧的多个信号通孔，以及位于所述PCB的第二侧上且耦合到所述多个信号通孔的多个迹线。
12.如权利要求11所述的光电连接，其特征在于，所述迹线在所述PCB的第一侧上的所述接地列之下通过。
13.如权利要求8所述的光电连接，其特征在于，所述多个信号位置包括32个差分对信道。
14.如权利要求13所述的光电连接，其特征在于，每一信道每秒处理大约32Gb。
15.如权利要求14所述的光电连接，其特征在于，包含所述多个连接位置的所述表面贴装模块的底面上的面积为大约一平方英寸。
16.一种制造电子设备的方法，包括：
将具有第一信号位置密度和第一接地位置密度的表面贴装连接器耦合到印刷电路板PCB的第一侧，其中多个接地位置基本包围多个信号位置，所述多个信号位置中的每一个被连续布置的接地位置包围，并且所述多个信号位置在一个方向上彼此偏移；
将接地通孔和信号通孔通过所述PCB从所述第一侧耦合到第二侧，其中，接地通孔的密度低于所述第一接地位置密度；以及
使用由较低的接地通孔密度提供的空间，在所述PCB的第二侧上布线信号迹线。
17.如权利要求16所述的方法，其特征在于，布线信号迹线包括布线使用低成本金属化技术。
18.如权利要求16所述的方法，其特征在于，在所述PCB的第二侧上布线信号迹线包括在单个光刻工艺水平上布线迹线。
CN201380081027.1A 2013-12-18 2013-12-18 接地布线设备和方法 Active CN106463854B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/076021 WO2015094214A1 (en) 2013-12-18 2013-12-18 Ground routing device and method

Publications (2)

Publication Number Publication Date
CN106463854A CN106463854A (zh) 2017-02-22
CN106463854B true CN106463854B (zh) 2020-07-28

Family

ID=53403329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380081027.1A Active CN106463854B (zh) 2013-12-18 2013-12-18 接地布线设备和方法

Country Status (6)

Country Link
US (1) US10062981B2 (zh)
EP (1) EP3084894B1 (zh)
JP (1) JP6379428B2 (zh)
KR (1) KR101886723B1 (zh)
CN (1) CN106463854B (zh)
WO (1) WO2015094214A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3084894B1 (en) 2013-12-18 2021-02-17 Intel Corporation Ground routing device and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375872A (zh) * 2001-03-20 2002-10-23 宇瞻科技股份有限公司 具有叠层芯片的存储器模块及其制造方法
CN1595797A (zh) * 2003-09-12 2005-03-16 阿瓦雅技术公司 超高频陷波滤波器
JP2006236953A (ja) * 2005-02-28 2006-09-07 Sony Corp 基板装置、それに用いられるｉｃソケットおよびインターポーザ、並びにそれを用いた電子機器
CN101112135A (zh) * 2004-11-29 2008-01-23 Fci公司 改进的匹配阻抗表面贴装技术基底面
CN103168396A (zh) * 2011-07-01 2013-06-19 申泰公司 用于ic封装的收发机和接口

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4082750B2 (ja) * 1996-04-01 2008-04-30 スリーエム カンパニー Ｉｃソケット
EP1182913A1 (en) * 2000-08-25 2002-02-27 Agere Systems Guardian Corporation High speed circuit board interconnection
US20050196987A1 (en) * 2001-11-14 2005-09-08 Shuey Joseph B. High density, low noise, high speed mezzanine connector
US6743037B2 (en) * 2002-04-24 2004-06-01 Intel Corporation Surface mount socket contact providing uniform solder ball loading and method
US6870746B2 (en) * 2002-11-06 2005-03-22 Agilent Technologies, Inc. Electronic module
JP2005149854A (ja) * 2003-11-13 2005-06-09 Nec Electronics Corp プローブ及びｉｃソケット並びに半導体回路
US7239526B1 (en) * 2004-03-02 2007-07-03 Xilinx, Inc. Printed circuit board and method of reducing crosstalk in a printed circuit board
US7830223B2 (en) 2008-01-30 2010-11-09 Cisco Technology, Inc. Ground straddling in PTH pinfield for improved impedance
US8379403B2 (en) * 2009-04-02 2013-02-19 Qualcomm, Incorporated Spacer-connector and circuit board assembly
JP2011248243A (ja) * 2010-05-28 2011-12-08 Fujitsu Component Ltd 光電変換モジュール及び光電変換装置
DE112012003721T5 (de) * 2011-09-07 2014-06-18 Samtec, Inc. Durchgangslochstruktur zum Übertragen differentieller Signale
KR101294782B1 (ko) * 2011-11-23 2013-08-08 엘에스엠트론 주식회사 커넥터 조립체
EP3084894B1 (en) 2013-12-18 2021-02-17 Intel Corporation Ground routing device and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375872A (zh) * 2001-03-20 2002-10-23 宇瞻科技股份有限公司 具有叠层芯片的存储器模块及其制造方法
CN1595797A (zh) * 2003-09-12 2005-03-16 阿瓦雅技术公司 超高频陷波滤波器
CN101112135A (zh) * 2004-11-29 2008-01-23 Fci公司 改进的匹配阻抗表面贴装技术基底面
JP2006236953A (ja) * 2005-02-28 2006-09-07 Sony Corp 基板装置、それに用いられるｉｃソケットおよびインターポーザ、並びにそれを用いた電子機器
CN103168396A (zh) * 2011-07-01 2013-06-19 申泰公司 用于ic封装的收发机和接口

Also Published As

Publication number Publication date
KR20160068962A (ko) 2016-06-15
EP3084894A1 (en) 2016-10-26
CN106463854A (zh) 2017-02-22
US20160218453A1 (en) 2016-07-28
EP3084894A4 (en) 2017-08-30
EP3084894B1 (en) 2021-02-17
JP6379428B2 (ja) 2018-08-29
US10062981B2 (en) 2018-08-28
JP2016540375A (ja) 2016-12-22
KR101886723B1 (ko) 2018-08-09
WO2015094214A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
CN101180924B (zh) 电感器
US8508950B2 (en) Substrates, systems, and devices including structures for suppressing power and ground plane noise, and methods for suppressing power and ground plane noise
US20060180905A1 (en) IC package with signal land pads
US7217889B1 (en) System and method for reducing crosstalk between vias in a printed circuit board
CN109691241B (zh) 在竖直电连接件中提供互电容的电路和方法
US8619432B2 (en) Implementing high-speed signaling via dedicated printed circuit-board media
KR101086856B1 (ko) 반도체 집적 회로 모듈 및 이를 구비하는 ｐｃｂ 장치
US7269025B2 (en) Ballout for buffer
CN101389183A (zh) 一种差分信号线的贯孔区域设计系统及方法
CN106463854B (zh) 接地布线设备和方法
US8406005B2 (en) Printed circuit board
JP6466305B2 (ja) 電子パッケージ用の電気インターコネクト
KR102295106B1 (ko) 인쇄회로기판
KR102339899B1 (ko) 반도체 패키지, 모듈 기판 및 이를 포함하는 반도체 패키지 모듈
US8125087B2 (en) High-density flip-chip interconnect
US10038259B2 (en) Low insertion loss package pin structure and method
KR20140113458A (ko) 통합 피치 변환을 갖는 커넥터 조립체 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant