JP2006236953A - 基板装置、それに用いられるｉｃソケットおよびインターポーザ、並びにそれを用いた電子機器 - Google Patents

Abstract

【課題】ＩＣソケットに半導体チップが実装されるインターポーザを固定するものにあって、電源系の供給損失を抑制する。
【解決手段】基板１０１に実装されたＩＣソケット１０２に、半導体チップが実装されるインターポーザ１０６を固定する。ＩＣソケット１０２は、ソケット内配線として、インターポーザ１０６が有する電極群１５６ｖを構成する複数の電極パッド（電源電極）１５１ｖに共通に接続される配線部１２３ｖを有する。配線部１２３ｖの断面積を大きして抵抗を小さくできるため、ＩＣソケット１０２内における電源系の供給損失を抑制できる。配線部１２３ｖの、インターポーザ１０６の電極パッド１５１ｖとの接続部に、弾性を有する接触部材である電極ピン１２１ｖを配設することで、配線部１２３ｖとインターポーザ１０６の各電極パッド１５１ｖとの電気的接続を良好にできる。
【選択図】 図８

Description

この発明は、例えばＩＣソケットと、半導体チップが実装され、このＩＣソケットに固定されるインターポーザとを有する基板装置、それに用いられるＩＣソケットおよびインターポーザ、並びにそれを用いた電子機器に関する。詳しくは、この発明は、インターポーザの複数の電源電極からなる第１の電極群およびインターポーザの複数の接地電極からなる第２の電極群にそれぞれ接続される第１、第２の配線部を、ＩＣソケットがソケット内配線として有することによって、電源系の供給損失を抑制できるようにした基板装置等に係るものである。

従来、ＬＳＩ等の半導体チップ間の信号伝送は、基板配線を介した電気信号によりなされている。しかし、昨今のＭＰＵ(Micro Processing Unit)の高機能化に伴い、半導体チップ間にて必要とされるデータ授受量は著しく増大し、結果として様々な高周波問題が浮上している。

それらの代表的なものとして、ＲＣ(Register and Capacitor)信号遅延、インピーダンスミスマッチング、ＥＭＣ(ElectroMagnetic Compatibility)／ＥＭＩ(ElectroMagnetic Interference)、クロストーク等がある。従来、これらの問題を解決するため、配線位置の最適化、新素材開発などが行われてきた。

しかし近年、上述の配線位置の最適化、新素材開発等の効果は物理的限界に阻まれつつあり、今後システムの高機能化を実現するためには、単純な半導体チップの実装を前提としたボード構造そのものを見直す必要が生じてきている。例えば、以下に簡単に説明する、マルチチップモジュール（ＭＣＭ）化による微細配線結合、各種半導体チップのポリイミド樹脂などを用いた配線の二次元的な封止、一体化による電気配線結合、基板貼り合わせによる半導体チップの三次元結合などが開発されている。

・ＭＣＭ化による微細配線結合
高機能チップを、セラミック・シリコンなどの精密実装基板上に実装し、マザーボード（多層プリント基板）上では形成不可能である微細配線結合を実現する。これによって、配線の狭ピッチ化が可能となり、バス幅を拡げることでデータ授受量が飛躍的に増大する。

・各種半導体チップの封止、一体化による電気配線結合
各種半導体チップをポリイミド樹脂などを用いて二次元的に封止し、一体化し、その一体化された基板上にて微細配線結合を行う。これによって、配線の狭ピッチ化が可能となり、バス幅を拡げることでデータ授受量が飛躍的に増大する。

・半導体チップの三次元結合
各種半導体チップに貫通電極を設け、それぞれを貼り合わせることで積層構造とする。これによって、異種半導体チップ間の結線が物理的に短絡化され、結果として信号遅延などの問題が回避される。ただし、積層化による発熱量増加、半導体チップ間の熱応力などの問題が生じる。

また、信号授受の高速化および大容量化を実現するために、光配線による光伝送結合技術が開発されている（例えば、非特許文献１、非特許文献２参照）。半導体チップ間の信号伝送を光信号で行うことで、電気配線におけるようなＲＣ遅延の問題はなく、伝送速度を大幅に向上させることができる。また、半導体チップ間の信号伝送を光信号で行うことで、電磁波に関する対策を全く必要とせず、比較的自由な配線設計が可能となる。

半導体チップ間に対応する光配線技術には種々の方式がある。例えば、以下に簡単に説明する、アクティブインターポーザ方式、自由空間伝送方式、光コネクタ接続方式、光導波路埋め込み方式、表面実装方式などがある。

・アクティブインターポーザ方式（非特許文献１のｐ．１２５、図７参照）
これは、プリント配線基板（ボード）上に光導波路が実装されている。光素子は、トランシーバーモジュールの裏面に実装され、光導波路の４５°全反射ミラーに対し、精密に位置決めされている。利点としては、既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、構造が大掛かりなため、コストが高いこと、光軸合わせが困難であること、また電気伝送経路の短縮が困難であり、高周波伝送に不向きであることが挙げられる。

・自由空間伝送方式（非特許文献１のｐ．１２３、図５参照）
これは、プリント配線基板の裏面に光配線基板（石英）を実装し、伝送基板内において光をジグザグに反射させ、信号を伝播させる。光素子アレイ＋自由空間伝送により、原理的には数千レベルの多チャンネル化が可能である。また、光軸合わせを容易にするため、数枚のレンズを組み合わせたハイブリッド光学系を構成している。利点としては、原理的には数千チャネルの多重伝送が可能であること、またハイブリッド光学系を構成しているため、光軸合わせが容易であることが挙げられる。また、懸案点としては、光配線基板が高価であること、反射による信号伝播のため、波形が乱れ易く、伝播損失が大きいこと、また新規開発技術が数多く盛り込まれているため、信頼性に関する実績がほとんど無いことが挙げられる。

・光コネクタ接続方式（非特許文献１のｐ．１２２、図４参照）
これは、ＬＳＩチップの周囲に小型光コネクタを配置し、ＬＳＩチップを実装した後、自由に光路を設定できる光伝送モジュールシステムである。利点としては、コネクタにより精度が保証されており、コストのかかる光軸合わせ工程が不要であること、光ファイバーを用いているため、プリント配線基板間などの中距離伝送が可能であること、また既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、コネクタモジュールの小型化に限界があり、半導体チップとコネクタ間における電気配線の短縮化が困難であること、高周波伝送用としては不向きであること、伝送媒体として光ファイバーを採用しているため、多バス化に限界が有ること、また構成部品数が多く、バス当たりのコストダウンが困難であることが挙げられる。

・光導波路埋め込み方式（非特許文献１のｐ１２４、図６参照）
これは、光導波路をプリント配線基板に埋め込み、既存のプリント配線基板の実装構造の形態を維持しながら光配線を設ける方法である。光路結合にマイクロレンズを採用し、光軸ズレ許容量を一般実装精度レベルまで緩和させている。利点としては、発光素子をＬＳＩチップの裏面に直接実装しているため、ＬＳＩチップと発光素子間の電気配線経路を極限まで短くできること、またコリメート光結合により、一般実装精度での光軸合わせが可能であることが挙げられる。また、懸案点としては、光配線をプリント配線基板内に設けるため、プリント配線基板の製造やコストダウンが困難であること、光素子の放熱対策が不明であること、またプリント配線基板が脆弱であるため、レンズと光導波路間の光結合損失が変動する可能性が有ることが挙げられる。

・表面実装方式（非特許文献２参照）
これは、光素子を、ＬＳＩチップの裏面に直接貼り付けて機能させ、また、光導波路をプリント配線基板上に直接実装する方式である。既存のプリント配線基板の構造をそのまま維持し、光配線の併設が可能である。利点としては、発光素子をＬＳＩチップの裏面に直接実装しているため、ＬＳＩチップと発光素子間の電気配線経路を極限まで短くできること、構造がシンプルであり、コストダウンが可能であること、また既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、光素子をＬＳＩチップに直接貼り付けるため、専用のＬＳＩチップの開発が必要であること、また光素子が高温のＬＳＩチップに直接貼り付けられているため、光素子の高温劣化が懸念されることが挙げられる。

日経エレクトロニクス、"光配線との遭遇"２００１年１２月３日の１２２頁〜１２５頁、図４〜図７ NTT R&D, vol.48, no.3, pp.271-280 (1999)

上述した各方式は、以下の第１〜第５の理由により、現状では決定力に欠けるものである。
第１に、既存のプリント配線基板の実装構造をそのまま利用できる構造ではないこと。すなわち、プリント配線基板上に光経路を直接積層する構造は、ベースとなるプリント配線基板自体が脆弱であるため、光軸ズレ等の問題が生じて現実的ではない。一方、これまで培われてきたプリント配線基板の構造に変更を加えると、性能、信頼性、高周波性能の確認などに膨大な労力を要する。従って、埋め込み型光導波路など、既存のプリント配線基板を流用できないシステム構造は望ましくない。

第２に、既存の実装プロセスをそのまま利用できる構造ではないこと。一般に、光導波路などの光モジュールは高温プロセスに弱い。上記したようなプリント配線基板と光配線部が一体化した方式では、光モジュールが、はんだリフロー、アンダーフィル樹脂封止などの高温プロセスに曝されることになり、現実には実施が困難である。また、高温プロセスを考慮した材料や部品を採用しなくてはならず、大きな制約条件となる。

第３に、大掛かりな構造物を排除した構造ではないこと。すなわち、プリント配線基板の剛性が低いため、大掛かりな部品による光路構造は、外部応力により光軸ズレを引き起こし易い。従って、上述したようなアクティブインターポーザ方式によるポスト構造は、避けるべきである。

第４に、高密度化が可能な光配線構造ではないこと。すなわち、プリント配線基板上の半導体チップ間の光配線に特化すると、高密度化が不可能な光ファイバーは採用すべきではないと考えられる。光ファイバーを用いた光コネクタ接続方式などは、装置間通信に向けたシステムとして限定されたものとなる。

第５に、ＬＳＩチップ−光素子間の配線長を短くできる構造ではないこと。即ち、ＬＳＩチップ−光素子間の電気配線長を短絡化できない構造では、高周波信号が光素子に到達する前に劣化し、光変換の効果がなくなる。従って、この距離を短くできるシステム構造を構築する必要がある。

そこで、本出願人は、先に、発光素子、受光素子などの光素子が裏面に実装されるインターポーザがＩＣソケットに固定されると共に、光素子に対向するように光導波路がＩＣソケットに配置される、ＩＣソケットをベースとした光結合法を提案した。

この発明の目的は、ＩＣソケットに半導体チップが実装されるインターポーザを固定するものにあって、電源系の供給損失を抑制することにある。

この発明に係る基板装置は、ＩＣソケットと、半導体チップが実装されると共に、ＩＣソケットに固定されるインターポーザと有する基板装置であって、インターポーザは、裏面に、複数の電源電極からなる第１の電極群および複数の接地電極からなる第２の電極群を有し、ＩＣソケットは、ソケット内配線として、インターポーザが有する第１の電極群を構成する複数の電源電極に共通に接続される第１の配線部およびインターポーザが有する第２の電極群を構成する複数の接地電極に共通に接続される第２の配線部を有するものである。

また、この発明に係るＩＣソケットは、半導体チップが実装されるインターポーザを固定するＩＣソケットであって、インターポーザは、裏面に、複数の電源電極からなる第１の電極群および複数の接地電極からなる第２の電極群を有し、ソケット内配線として、インターポーザが有する第１の電極群を構成する複数の電源電極に共通に接続される第１の配線部およびインターポーザが有する第２の電極群を構成する複数の接地電極に共通に接続される第２の配線部を備えるものである。

また、この発明に係る電子機器は、複数の電子部品からなる電子機器であって、ＩＣソケットと、複数の電子部品のうち少なくともいずれかが実装されると共に、ＩＣソケットに固定されるインターポーザとを有する基板装置を備え、インターポーザは、裏面に、複数の電源電極からなる第１の電極群および複数の接地電極からなる第２の電極群を有し、ＩＣソケットは、ソケット内配線として、インターポーザが有する第１の電極群を構成する複数の電源電極に共通に接続される第１の配線部およびインターポーザが有する第２の電極群を構成する複数の接地電極に共通に接続される第２の配線部を有するものである。

この発明においては、ＩＣソケットに、電子部品、例えば半導体チップが実装されるインターポーザが固定される。ここで、インターポーザは、裏面に、複数の電源電極からなる第１の電極群、および複数の接地電極からなる第２の電極群を有するものとされる。例えば、第１の電極群には一の方向に並べられた複数の電源電極が含まれ、第２の電極群には一の方向に並べられた複数の接地電極が含まれ、インターポーザの裏面にはこれら第１の電極群および第２の電極群が上述の一の方向と直交する他の方向に交互に所定個数だけ配されている。

ＩＣソケットには、ソケット内配線として、インターポーザの第１の電極群を構成する複数の電源電極に共通に接続される第１の配線部およびインターポーザの第２の電極群を構成する複数の接地電極に共通に接続される第２の配線部が設けられている。ここで、ＩＣソケットの第１、第２の配線部の個数は、それぞれ、インターポーザの第１、第２の電極群の個数と等しくされる。

この場合、インターポーザの第１の電極群を構成する複数の電源電極にはＩＣソケットの第１の配線部を介して電源電圧が印加され、またこのインターポーザの第２の電極群を構成する複数の接地電極はＩＣソケットの第２の配線部を介して接地されるものであるが、これら第１、第２の配線部の断面積を大きして抵抗を小さくできるため、ＩＣソケット内における電源系の供給損失を抑制できる。

例えば、第１の配線部の、第１の電極群を構成する複数の電源電極との接続部には、この複数の電源電極にそれぞれ対応して弾性を有する接触部材が配設され、第２の配線部の、第２の電極群を構成する複数の接地電極との接続部には、この複数の接地電極にそれぞれ対応して弾性を有する接触部材が配設されていてもよい。これにより、第１の配線部と第１の電極群を構成する複数の電源電極との電気的接続、および第２の配線部と第２の電極群を構成する複数の接地電極との電気的接続を良好にできる。

この発明に係る基板装置は、ＩＣソケットと、半導体チップが実装されると共に、ＩＣソケットに固定されるインターポーザと有する基板装置であって、ＩＣソケットは、電源電圧が印加される第１の端子および接地される第２の端子を持つ電源端子部を有するものである。

また、この発明に係るＩＣソケットは、半導体チップが実装されるインターポーザを固定するＩＣソケットであって、電源電圧が印加される第１の端子および接地される第２の端子を持つ電源端子部を有するものである。

また、この発明に係る電子機器は、複数の電子部品からなる電子機器であって、ＩＣソケットと、複数の電子部品のうち少なくともいずれかが実装されると共に、ＩＣソケットに固定されるインターポーザとを有する基板装置を備え、ＩＣソケットは、電源電圧が印加される第１の端子および接地される第２の端子を持つ電源端子部を有するものである。

この発明においては、ＩＣソケットに、電子部品、例えば半導体チップが実装されるインターポーザが固定される。ＩＣソケットには、電源電圧が印加される第１の端子および接地される第２の端子を持つ電源端子部が設けられる。

この場合、ＩＣソケットを実装するマザーボード（プリント配線基板）からＩＣソケット内の内部配線を介してインターポーザとの接合面に電源を供給するものでなく、電源端子部からインターポーザとの接合面に直接電源を供給できるため、電源系の供給損失を抑制できる。またこの場合、マザーボードの電源配線を少なくでき、コストの低下、電磁波の低減、発熱の低下などの利益を得ることができる。

例えば、インターポーザは、裏面に、複数の電源電極からなる第１の電極群、および複数の接地電極からなる第２の電極群を有するものとされる。そして例えば、第１の電極群には一の方向に並べられた複数の電源電極が含まれ、第２の電極群には一の方向に並べられた複数の接地電極が含まれ、インターポーザの裏面にはこれら第１の電極群および第２の電極群が上述の一の方向と直交する他の方向に交互に所定個数だけ配されている。

ＩＣソケットには、インターポーザの第１の電極群を構成する複数の電源電極に共通に接続される第１の電極板およびインターポーザの第２の電極群を構成する複数の接地電極に共通に接続される第２の電極板がさらに設けられる。そして、電源端子部の第１の端子は第１の電極板に接続され、電源端子部の第２の端子は第２の電極板に接続される。このように、ＩＣソケットに第１、第２の電極板を設けることで、このＩＣソケットにインターポーザの各電極に対応した電極を設ける場合に比べて、電源端子部の第１、第２の端子と接続するための配線を少なくでき、製造が容易となり、またその配線による電源系の供給損失も抑制できる。

例えば、第１の電極板の、第１の電極群を構成する複数の電源電極との接続部には、この複数の電源電極にそれぞれ対応して弾性を有する接触部材が配設され、第２の電極板の、第２の電極群を構成する複数の接地電極との接続部には、この複数の接地電極にそれぞれ対応して弾性を有する接触部材が配設されていてもよい。これにより、第１の電極板と第１の電極群を構成する複数の電源電極との電気的接続、および第２の電極板と第２の電極群を構成する複数の接地電極との電気的接続を良好にできる。

この発明に係る基板装置は、ＩＣソケットと、半導体チップが実装されると共に、上記ＩＣソケットに固定されるインターポーザと有する基板装置であって、インターポーザは、電源電圧が印加される第１の端子および接地される第２の端子を持つ電源端子部を有するものである。

また、この発明に係るインターポーザは、半導体チップが実装されるインターポーザであって、電源電圧が印加される第１の端子および接地される第２の端子を持つ電源端子部を有するものである。

また、この発明に係る電子機器は、複数の電子部品からなる電子機器であって、ＩＣソケットと、複数の電子部品のうち少なくともいずれかが実装されると共に、ＩＣソケットに固定されるインターポーザとを有する基板装置を備え、インターポーザは、電源電圧が印加される第１の端子および接地される第２の端子を持つ電源端子部を有するものである。

この発明においては、ＩＣソケットに、電子部品、例えば半導体チップが実装されるインターポーザが固定される。インターポーザには、電源電圧が印加される第１の端子および接地される第２の端子を持つ電源端子部が設けられる。

この場合、ＩＣソケットを実装するマザーボード（プリント配線基板）からＩＣソケット内の内部配線を介してインターポーザに電源を供給するものでなく、電源系の供給損失を抑制できる。またこの場合、マザーボードの電源配線を少なくでき、コストの低下、電磁波の低減、発熱の低下などの利益を得ることができる。

この発明によれば、ＩＣソケットに半導体チップが実装されるインターポーザを固定するものにあって、ＩＣソケットが、ソケット内配線として、インターポーザの複数の電源電極からなる第１の電極群およびインターポーザの複数の接地電極からなる第２の電極群にそれぞれ接続される第１、第２の配線部を有するものであり、第１、第２の配線部の断面積を大きして抵抗を小さくできるため、電源系の供給損失を抑制できる。

また、この発明によれば、ＩＣソケットに半導体チップが実装されるインターポーザを固定するものにあって、ＩＣソケットまたはインターポーザに電源端子部を設けるものであり、ＩＣソケット内の内部配線による損失等がなく、電源系の供給損失を抑制でき、またマザーボードの電源配線を少なくでき、コストの低下、電磁波の低減、発熱の低下などの利益を得ることができる。

以下、図面を参照して、この発明の実施の形態について説明する。図１は、実施の形態としての光電複合装置１００の構成を示す概略断面図を示している。

この光電複合装置１００は、プリント配線基板（マザーボード）１０１上に実装されるＩＣソケット１０２ａ，１０２ｂと、これらＩＣソケット１０２ａ，１０２ｂに設置されるレンズ一体型の光導波路アレイ１０３とを有している。ＩＣソケット１０２ａ，１０２ｂは、それぞれ、十字型の溝状の凹部１０２ｄを持つ凹凸構造とされている。ＩＣソケット１０２ａ，１０２ｂは、従来周知のように、例えば、絶縁性樹脂、例えばガラス入りＰＥＳ（ポリエチレンスルフィド）樹脂、ガラス入りＰＥＴ（ポリエチレンテレフタレート）樹脂などを用い、凹凸構造を有する金型を用いて形成される。

ＩＣソケット１０２ａ，１０２ｂは、それぞれ、溝状の凹部１０２ｄの側面に、垂直方向に伸びる溝部１０２ｆを備えている。この溝部１０２ｆは、光導波路アレイ１０３のレンズ部１０３ｂに形成された突片部（図１には図示せず）が嵌合されるものであり、光導波路アレイ１０３の水平方向の位置を規制する。また、この溝部１０２ｆは、インターポーザ１０６ａ，１０６ｂの裏面に固定された位置決め用ピン１１１のフランジ部１１１ａが嵌合されるものであり、インターポーザ１０６ａ，１０６ｂの水平方向の位置を規制する。

このように、ＩＣソケット１０２ａ，１０２ｂに、光導波路アレイ１０３およびインターポーザ１０６ａ，１０６ｂの水平方向の位置を規制する溝部１０２ｆを設けたことで、例えば、組み立て時には、光導波路アレイ１０３のレンズ部１０３ｂに形成された突片部をこの溝部１０２ｆに嵌合させるだけで光導波路アレイ１０３の水平方向の位置を合わせることができ、またインターポーザ１０６ａ，１０６ｂの裏面に固定された位置決め用ピン１１１のフランジ部１１１ａをこの溝部１０２ｆに嵌合させるだけでインターポーザ１０６ａ，１０６ｂの水平方向の位置を合わせることができ、位置合わせの手間を省くことができる。

光導波路アレイ１０３は、ＩＣソケット１０２ａとＩＣソケット１０２ｂとの間に架け渡されている。この光導波路アレイ１０３の長手方向の両端部は、それぞれ、ＩＣソケット１０２ａ，１０２ｂの溝状の凹部１０２ｄに配置される。この光導波路アレイ１０３は、導波路本体部１０３ａと、この導波路本体部１０３ａの長手方向の端部に配設されるレンズ部１０３ｂとからなっている。

導波路本体部１０３ａは、低剛性の樹脂シートにコア層がインプリント形成されることで、複数チャネル分の光導波路を備えている。また、レンズ部１０３ｂは、光学樹脂を用いて射出成形されることで形成され、レンズアレイ１０４，１０５を備えている。レンズアレイ１０４は、光導波路に光信号を入力するための複数のレンズ（集光レンズ）からなっている。レンズアレイ１０５は、光導波路からの光信号を出力するための複数のレンズ（コリメータレンズ）からなっている。

例えば、光導波路アレイ１０３は、低剛性の樹脂シートにコア層をインプリント形成して導波路本体部１０３ａを得、その後に射出成形されたレンズ部１０３ｂをアライメント接着することで製造される。また例えば、この光導波路アレイ１０３は、射出成形されたレンズ部１０３ｂに低剛性の樹脂シートを接着し、その後にこの樹脂シートにコア層をインプリント形成して導波路本体部１０３ａを得ることで製造される。

光導波路アレイ１０３は、このように導波路本体部１０３ａおよびレンズ部１０３ｂで構成されているので、光導波路アレイ１０３の光信号が入出力される両端部分にはレンズ部１０３ｂにより必要な剛性を持たせることができ、その他の部分は薄くぺらぺらにできる。これにより、例えば、この光導波路アレイ１０３を設置するＩＣソケット１０２ａ，１０２ｂのプリント配線基板１０１への取り付け位置精度を緩やかにでき、組み立て時の作業効率を上げることができる。

また、光電複合装置１００は、ＩＣソケット１０２ａ，１０２ｂの凸面上にそれぞれ固定されるセラミック製のインターポーザ１０６ａ，１０６ｂを有している。インターポーザ１０６ａの裏面には光素子としての発光素子アレイ１０７および受光素子アレイ１０８が実装されており、その表面には半導体チップ１０９ａ、例えばＣＰＵが実装されている。発光素子アレイ１０７および受光素子アレイ１０８は、インターポーザ１０６ａの内部を介して、半導体チップ１０９ａに電気的に接続されている。なお、半導体チップ１０９ａの上面にはヒートシンクとしてのアルミニウム製のフィン１１０が設置されている。

同様に、インターポーザ１０６ｂの裏面には光素子としての発光素子アレイ１０７および受光素子アレイ１０８が実装されており、その表面には半導体チップ１０９ｂが実装されている。発光素子アレイ１０７および受光素子アレイ１０８は、インターポーザ１０６ｂの内部を介して、半導体チップ１０９ｂに電気的に接続されている。

発光素子アレイ１０７は、発光素子、例えば面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface-Emitting Laser）が複数個配列された構成となっている。また、受光素子アレイ１０８は、受光素子、例えばフォトダイオードが複数個配列された構成となっている。上述した光導波路アレイ１０３は、上述した発光素子アレイ１０７の各発光素子、および受光素子アレイ１０８の各受光素子に、それぞれ、各チャネルの光導波路が対向するように、ＩＣソケット１０２ａ，１０２ｂに設置される。ここで、発光素子は、光導波路に入射する光信号を発光する。受光素子は光導波路から出射された光信号を受光する。

次に、上述した光電複合装置１００におけるインターポーザ１０６ａ，１０６ｂ、および光導波路アレイ１０３の位置決め機構について説明する。

インターポーザ１０６ａ，１０６ｂは、その裏面に下方に向かって植立された位置決め用ピン１１１を有している。この位置決め用ピン１１１は、例えばセルフアライメント実装法により、インターポーザ１０６ａ，１０６ｂの裏面に設けられた金属パッド（図１には図示せず）に、高精度に取り付けられている。この位置決め用ピン１１１は、インターポーザ１０６ａ，１０６ｂに固定される第１の径のフランジ部１１１ａと、このフランジ部１１１ａに連接され、第１の径より小さな第２の径のピン部１１１ｂとからなっている。

また、光導波路アレイ１０３は、両端部に、上述したインターポーザ１０６ａ，１０６ｂが有する位置決め用ピン１１１のピン部１１１ｂを挿入するための位置決め用穴１１２を有している。ここで、位置決め用穴１１２は、レンズ部１０３ｂに形成される。このようにレンズ部１０３ｂに位置決め用穴１１２が形成されることで、この位置決め用穴１１２をレンズ（レンズアレイ１０４，１０５）と同時に例えば射出成形により精度よく形成できる。

この位置決め用穴１１２の径は、位置決め用ピン１１１のピン部１１１ｂの径より若干小さく形成されている。例えば、位置決め用ピン１１１のピン部１１１ｂの直径が２．１mm（φ＝２．１mm）であるとき、位置決め用穴１１２の直径は２．０mm（φ＝２．０mm）とされる。これにより、位置決め用ピン１１１のピン部１１１ｂが位置決め用穴１１２に挿入される際には、この位置決め用穴１１２の樹脂変形によって圧入状態となり、位置決め後のガタが抑制される。

インターポーザ１０６ａ，１０６ｂ、および光導波路アレイ１０３の位置決めは、上述したインターポーザ１０６ａ，１０６ｂが有する位置決め用ピン１１１のピン部１１１ｂが、光導波路アレイ１０３の位置決め用穴１１２に挿入されることで行われる。

また、ＩＣソケット１０２ａ，１０２ｂは、上述したインターポーザ１０６ａ，１０６ｂの各位置決め用ピン１１１にそれぞれ対向する位置に挿入穴１０２ｇを有している。この挿入穴１０２ｇにはコイルバネ１１３の一端側が挿入される。つまり、このコイルバネ１１３は、ＩＣソケット１０２ａ，１０２ｂと光導波路アレイ１０３との間に配置され、その他端が光導波路アレイ１０３のレンズ部１０３ｂに当接された状態となる。

このコイルバネ１１３は、レンズ部１０３ｂに形成された位置決め用穴１１２の部分を、インターポーザ１０６ａ，１０６ｂの位置決め用ピン１１１に押し付けるように付勢する付勢手段を構成する。このようなコイルバネ１１３の付勢作用により、インターポーザ１０６ａ，１０６ｂの位置決め用ピン１１１をレンズ部１０３ｂの位置決め用穴１１２に接着等していなくても、位置決め用ピン１１１が位置決め用穴１１２から抜け出ることを防止でき、また位置決め用ピン１１１を位置決め用穴１１２に接着しなくても済むことから分解時におけるインターポーザ１０６ａ，１０６ｂと光導波路アレイ１０３との分離を容易に行うことができる。

また、ＩＣソケット１０２ａ，１０２ｂに挿入穴１０２ｇを設け、この挿入穴１０２ｇにコイルバネ１１３の一端を挿入するようにしたものであり、組み立て時にコイルバネ１１３の配置位置を容易に知ることができ、また組み立て後のコイルバネ１１３を安定して保持できる。

なお、詳細説明は省略するが、インターポーザ１０６ａ，１０６ｂは、それぞれ、例えばその四隅にＩＣソケット１０２ａ，１０２ｂ側への付勢力が与えられ、ＩＣソケット１０２ａ，１０２ｂに押し付けられた状態で、当該ＩＣソケット１０２ａ，１０２ｂ上に固定される。

図２は、上述した光電複合装置１００の概略斜視図を示している。なお、この図２においては、プリント配線基板１０１およびアルミニウム製のフィン１０９の図示は省略している。

次に、上述した光電複合装置１００を構成する各部材について、さらに詳細に説明する。図３Ａ，Ｂは、ＩＣソケット１０２（ＩＣソケット１０２ａ，１０２ｂのそれぞれに対応）の構成を示している。図３Ａは、ＩＣソケット１０２を表面側から見た概略斜視図であり、図３ＢはＩＣソケット１０２を裏面側から見た概略斜視図である。

ＩＣソケット１０２の表面側は、図３Ａに示すように、十字型の溝状の凹部１０２ｄを持つ凹凸構造とされている。凹部１０２ｄの深さは、光導波路アレイ１０３の厚さよりも大きくされ、実装時に、光導波路アレイ１０３と、発光素子アレイ１０７および受光素子アレイ１０８との間に空間が形成されるようになされる。

このＩＣソケット１０２の４個の凸面１０２h1〜１０２h4には、図３Ａに示すように、その上に固定されるインターポーザ１０６ａ，１０６ｂ（図１参照）の裏面に設けられた電極パッド１５１ｓ，１５１ｖ，１５１ｇとの電気的接触をとるための、弾性を有する接触部材である電極ピン１２１ｓ，１２１ｖ，１２１ｇが設けられている。この電極ピンとしては棒状、板バネ状、渦巻き状などに形成されたものを使用できるが、図３Ａには棒状のものを示している。

ここで、凸面１０２h1，１０２h2に設けられた複数個の電極ピン１２１ｓは、信号電極を構成している。図３Ｂに示すように、ＩＣソケット１０２の裏面には、上述した複数の電極ピン１２１ｓに対応して、プリント配線基板１０１（図１参照）上の電極との電気的接続をとるための、例えば半田バンプ等の電極コンタクト１２２が複数個設けられている。凸面１０２h1，１０２h2に設けられた各電極ピン１２１ｓは、ＩＣソケット１０２内に設けられた個別の配線（図示せず）を介して、裏面の対応する電極コンタクト１２２に電気的に接続されている。

また、凸面１０２h3，１０２h4に設けられた複数個の電極ピン１２１ｖおよび電極ピン１２１ｇは、それぞれ、電源電極および接地電極を構成している。図３Ａに示すように、凸面１０２h3，１０２h4には、電極ピン１２１ｖの列と電極ピン１２１ｇの列とが交互に配置されている。電極ピン１２１ｖの各列にそれぞれ対応してＩＣソケット１０２のソケット内配線として配線部（第１の配線部）１２３ｖが設けられている。同様に、電極ピン１２１ｇの各列にそれぞれ対応してＩＣソケット１０２のソケット内配線として配線部（第２の配線部）１２３ｇが設けられている。

これら配線部１２３ｖ，１２３ｇとしては、例えば、直方体状の黄銅板の表面にニッケルや金が被着されたものが使用される。各列に対応した配線部１２３ｖ，１２３ｇの第１の端面がＩＣソケット１０２の凸面１０２h3，１０２h4に露出され、その第１の端面にそれぞれ各列の電極ピン１２１ｖ，１２１ｇが配設されている。また、図３Ｂに示すように、この各列に対応した配線部１２３ｖ，１２３ｇの第１の端面に対向した第２の端面がＩＣソケット１０２の裏面側に露出されている。

また、このＩＣソケット１０２の凹部１０２ｄの側面に、垂直方向に伸びる、断面半円状の溝部１０２ｆが設けられている。また、このＩＣソケット１０２の凹部１０２ｄの底面には、図３Ａ，Ｂに示すように、コイルバネ１１３の一端を挿入するための挿入穴（貫通穴）１０２ｇが設けられている。後述するように、インターポーザ１０６ａ，１０６ｂの裏面にはそれぞれ１２本の位置決め用ピン１１１が設けられているので、挿入穴１０２ｇも１２個設けられている。

なお、このＩＣソケット１０２には、十字型の溝状の凹部１０２ｄを利用して、最大４方向から４本の光導波路アレイ１０３（図１参照）を設置できるようになっている。そのため、上述した１２個の挿入穴１０２ｇのうち、それぞれの方向に対応した３個ずつの挿入穴１０２ｇは、それぞれの方向から設置される光導波路アレイ１０３をインターポーザ１０６ａ，１０６ｂ側に付勢するコイルバネ１１３を挿入するために用いられる。なお、それぞれの方向に対応した３個ずつの挿入穴１０２ｇのうち、２個の挿入穴１０２ｇは溝部１０２ｆに連続して形成されている。

図４Ａ，Ｂは、インターポーザ１０６（インターポーザ１０６ａ，１０６ｂのそれぞれに対応）の構成を示している。図４Ａは、インターポーザ１０６を表面側から見た概略斜視図であり、図４Ｂはインターポーザ１０６を裏面側から見た概略斜視図である。

インターポーザ１０６の表面には、図４Ａに示すように、半導体チップ１０９（半導体チップ１０９ａ，１０９ｂに相当）が実装されている。なお、図４Ａには１個の半導体チップ１０９が実装されているものを示しているが、実装される半導体チップ１０９の個数は１個に限られるものではない。また、このインターポーザ１０６の裏面には、図４Ｂに示すように、発光素子アレイ１０７および受光素子アレイ１０８が実装されている。

上述したように、ＩＣソケット１０２には最大４方向から４本の光導波路アレイ１０３を設置できるようになっているので、このインターポーザ１０６の裏面には、それぞれの方向から設置される光導波路アレイ１０３に対応して、４組の発光素子アレイ１０７および受光素子アレイ１０８が実装されている。これら発光素子アレイ１０７および受光素子アレイ１０８は、インターポーザ１０６を介して、半導体チップ１０９に接続されている。

また、このインターポーザ１０６の裏面には、図４Ｂに示すように、上述したＩＣソケット１０２の凸面に設けられた電極ピン１２１ｓ，１２１ｖ，１２１ｇ（図３参照）との電気的接触をとるための電極パッド１５１ｓ，１５１ｖ，１５１ｇが複数個設けられている。

ここで、複数個の電極パッド１５１ｓは、信号電極を構成している。また、複数個の電極パッド１５１ｖおよび電極パッド１５１ｇは、それぞれ、電源電極および接地電極を構成している。電極パッド１５１ｖ，１５１ｇに関しては、電源パッド１５１ｖの列と電極パッド１５１ｇの列とが交互に配置されている。電極パッド１５１ｖの列は第１の電極群１５６ｖを構成し、電極パッド１５１ｇの列は第２の電極群１５６ｇを構成している。

また、このインターポーザ１０６の裏面には、図４Ｂに示すように、１２個の金属製の位置決め用ピン１１１が下方に向かって植立されている。上述したようにＩＣソケット１０２には、十字型の溝状の凹部１０２ｄを利用して、最大４方向から４本の光導波路アレイ１０３（図１参照）を設置できるようになっている。そのため、上述した１２個の位置決め用ピン１１１のうち、それぞれの方向に対応した３個ずつの位置決め用ピン１１１は、それぞれの方向から設置される光導波路アレイ１０３の位置決め用穴１１２に挿入するために用いられる。

この場合、それぞれの方向に対応した３個ずつの位置決め用ピン１１１は、インターポーザ１０６の裏面に実装される光素子（発光素子アレイ１０７および受光素子アレイ１０８）を囲む位置に配置される。なお、本実施の形態では、各方向に対応して３個の位置決め用ピン１１１を配置したものであるが、４個以上の位置決め用ピン１１１を光素子を囲むように配置してもよい。ただし、位置決め用ピン１１１の個数が多くなると、電極パッド１５１の配置領域が狭くなることから、ここでは３個としている。このように位置決め用ピン１１１の個数を多くした場合には、それに伴って光導波路アレイ１０３の位置決め用穴１１２の個数、ＩＣソケット１０２の挿入穴１０２ｇの個数も増加する。

図５Ａ，Ｂは、光導波路アレイ１０３の構成を示している。図５Ａは、光導波路アレイ１０３を表面側から見た概略斜視図であり、図５Ｂは、光導波路アレイ１０３の概略平面図である。

光導波路アレイ１０３は上述したように導波路本体部１０３ａとレンズ部１０３ｂとからなっており、レンズ部１０３ｂが導波路本体部１０３ａの長手方向の端部に配設されて構成されている。レンズ部１０３ｂには、断面長方形状の凹部が２個形成され、この凹部の底面部にレンズアレイ１０４，１０５（図５Ａ，Ｂではレンズの図示を省略している）が形成されている。

また、レンズ部１０３ｂには、レンズアレイ１０４，１０５を囲む位置に３個の突片部１３１ａ〜１３１ｃが形成されている。突片部１３１ａは先端に形成され、残りの突片部１３１ｂ，１３１ｃは両端に形成されている。突片部１３１ｂ，１３１ｃは、光導波路アレイ１０３がＩＣソケット１０２の凹部１０２ｄに配置されるとき、その凹部１０２ｄの側面に形成された溝部１０２ｆ（図１、図３参照）に嵌合される。これにより、光導波路アレイ１０３の水平方向の位置規制が行われる。

このように光導波路アレイ１０３の水平方向の位置規制を行うための突片部１３１ｂ，１３１ｃをレンズ部１０３ｂに形成するものにあっては、この突片部１３１ｂ，１３１ｃをレンズアレイ１０４，１０５と同時に例えば射出成形により精度よく形成できる。

上述した位置決め用穴１１２は、上述した３個の突片部１３１ａ〜１３１ｃにそれぞれ形成される。上述したように突片部１３１ａ〜１３１ｃはレンズアレイ１０４，１０５を囲む位置に形成されていることから、これら３個の突片部１３１ａ〜１３１ｃに形成された３個の位置決め用穴１１２はレンズアレイ１０４，１０５を囲む位置に配置されていることになる。

そして、この３個の位置決め用穴１１２には、インターポーザ１０６の光素子（発光素子アレイ１０７および受光素子アレイ１０８）を囲むように設置された３本の位置決め用ピン１１１のピン部１１１ｂが挿入される。したがって、３個の突片部１３１ａ〜１３１ｃに形成された３個の位置決め用穴１１２は光素子を囲む位置に配置されているとも言える。

このようにインターポーザ１０６の位置決め用ピン１１１を挿入する位置決め用穴１１２をレンズアレイ１０４，１０５を囲む位置、従って光素子（発光素子アレイ１０７および受光素子アレイ１０８）を囲む位置に配置したことで、使用環境の温度変化によるインターポーザ１０６の２次元的な伸びあるいは縮みに対して、光導波路アレイ１０３の伸びあるいは縮みを良好に追従させることができる。これにより、温度変化による光素子の光軸とレンズの光軸とのずれを軽減でき、光軸のずれによる光量損失を少なくできる。

次に、図６Ａ〜Ｄを参照して、光導波路アレイ１０３、発光素子アレイ１０７および受光素子アレイ１０８の詳細構成について説明する。

図６Ｃは光導波路アレイ１０３を表面側から見た平面図、図６Ｄは光導波路アレイ１０３を横方向（長手方向）に切った断面図である。図６Ｃ，Ｄは光導波路アレイ１０３の一方の端部のみを示しているが、他方の端部も同様に構成されている。

光導波路アレイ１０３は、上述したように導波路本体部１０３ａの長手方向の端部にレンズ部１０３ｂが接着されて構成されている。レンズ部１０３ｂには２つの凹部が形成され、その凹部の底面部に複数個のレンズ１０４ａ，１０５ａからなるレンズアレイ１０４，１０５が形成されている。

導波路本体部１０３ａは、コア層１３５を、上下のクラッド層１３６，１３７で挟み込んだ構造とされている。この場合、コア層１３５の屈折率がクラッド層１３６，１３７の屈折率より高くされることで、光導波路が構成される。例えば、コア層１３５の材料としてＵＶ硬化光学用樹脂（例えば、屈折率は１．６）が使用され、クラッド層１３６，１３７の材料として光学用射出成型樹脂（例えば、屈折率は１．５）が使用される。

ここで、クラッド層１３６は低剛性の樹脂シートからなり、コア層１３５はこの樹脂シートにインプリント形成される。なお、クラッド層１３７は、上述したクラッド層１３６と同様に低剛性の樹脂シートからなり、コア層１３５のカバー層としての機能も備えている。

コア層１３５には、複数チャネルの光導波路、つまり複数本の送信用光導波路１３８および複数本の受信用光導波路１３９が形成されている。なお、他方の端部では、送信用光導波路１３８は受信用光導波路１３９となり、受信用光導波路１３９は送信用光導波路１３８となる。

この場合、送信用光導波路１３８および受信用光導波路１３９は、光導波路アレイ１０３の幅方向に交互に配置されている。また、光導波路アレイ１０３の幅方向に並ぶ複数本の送信用光導波路１３８の端部位置が長さ方向に順次ずれるようにされている。同様に、光導波路アレイ１０３の幅方向に並ぶ複数本の受信用光導波路１３９の端部位置が長さ方向に順次ずれるようにされている。また、複数本の送信用導波路１３８の端部は、複数本の受信用導波路１３９の端部より、光導波路アレイ１０３の端部側に位置するようにされている。

送信用光導波路１３８の端部１３８ａは４５゜ミラー面とされている。これにより、発光素子アレイ１０７の発光素子で発生された光信号をこの端部１３８ａで光導波路１３８の長手方向側に反射させることができ、当該光信号を効率よく送信できる。また、受信用光導波路１３９の端部１３９ａも４５゜ミラー面とされている。これにより、光導波路１３９で伝送されてきた光信号をこの端部１３９ａで受光素子アレイ１０８の受光素子側に反射させることができ、当該光信号を効率よく受信できる。

なお、導波路本体部１０３ａにレンズ部１０３ｂを接着する際には、レンズアレイ１０４の各レンズ１０４ａの光軸と各送信用光導波路１３８の端部１３８ａとが一致し、またレンズアレイ１０５の各レンズ１０５ａの光軸と各送信用光導波路１３９の端部１３９ａとが一致するように位置調整される。この場合、送信用光導波路１３８の端部１３８ａに対応したレンズ１０４ａは、発光素子アレイ１０７の発光素子側からの平行光を当該端部１３８ａに集光する集光レンズの働きをする。一方、受信用光導波路１３９の端部１３９ａに対応したレンズ１０５ａは、当該端部１３９ａからの発散光を平行光にするコリメータレンズの働きをする。

図６Ａは、発光素子アレイ１０７およびそれに装着されるレンズアレイ１４１（図１には図示せず）を示している。発光素子アレイ１０７は、上述した光導波路アレイ１０３の複数本の送信用光導波路１３８の端部１３８ａに対応して、複数個の発光素子１６１を備えている。この発光素子１６１は例えば面発光レーザであって、下面側から光信号としてのレーザ光が出射される。また、この発光素子アレイ１０７の上面側には、各発光素子１６１に金属配線を介して接続された電極パッド１６２が設けられている。また、レンズアレイ１４１には、発光素子アレイ１０７の複数個の発光素子１６１にそれぞれ対応した複数個のレンズ１４２が形成されている。このレンズ１４２は、発光素子１６１からの発散光を平行光にするコリメータレンズの働きをする。

図６Ｂは、受光素子アレイ１０８およびそれに装着されるレンズアレイ１４３（図１には図示せず）を示している。受光素子アレイ１０８は、上述した光導波路アレイ１０３の複数本の受信用光導波路１３９の端部１３９ａに対応して、複数個の受光素子１６３を備えている。この受光素子１６３は例えばフォトダイオードであって、下面側から光信号としてのレーザ光が入射される。また、この受光素子アレイ１０８の上面側には、各受光素子１６３に金属配線を介して接続された電極パッド１６４が設けられている。また、レンズアレイ１４３には、受光素子アレイ１０８の複数個の受光素子１６３にそれぞれ対応した複数個のレンズ１４４が形成されている。このレンズ１４４は、光導波路アレイ１０３の受信用光導波路１３９側からの平行光を受光素子１６３の光入射面に集光する集光レンズの働きをする。

次に、図１に示す光電複合装置１００の製造方法の一例について説明する。
まず、プリント配線基板１０１上に、ＩＣソケット１０２ａ，１０２ｂを実装する。この場合、プリント配線基板１０１上の電極と、ＩＣソケット１０２ａ，１０２ｂの裏面の電極コンタクト１２２、配線部１２３ｖ，１２３ｇとを位置合わせして、プリント配線基板１０１上の電極とＩＣソケット１０２ａ，１０２ｂとが電気的に接続されるように実装する。なお、プリント配線基板１０１上には、予めその他の電子部品などの実装および電気配線を行っておく。

次に、設置される光導波路アレイ１０３の位置決め用穴１１２に対応させて、この位置決め用穴１１２の部分をインターポーザ１０６ａ，１０６ｂの位置決め用ピン１１１に押し付けるためのコイルバネ１１３を配置する。すなわちこの場合、設置される光導波路アレイ１０３の位置決め用穴１１２に対応した、ＩＣソケット１０２ａ，１０２ｂの挿入穴１０２ｇに各コイルバネ１１３の一端が挿入される。

次に、ＩＣソケット１０２ａ，１０２ｂに光導波路アレイ１０３を設置し、これらＩＣソケット１０２ａ，１０２ｂ間に光導波路アレイ１０３が架け渡された状態とする。この場合、光導波路アレイ１０３の両端部は、それぞれ、ＩＣソケット１０２ａ，１０２ｂの溝状の凹部１０２ｄに配置される。

この場合、光導波路アレイ１０３のレンズ部１０３ｂの側端に形成された２つの突片部１３１ｂ，１３１ｃがそれぞれ凹部１０２ｄの両側面に形成された溝部１０２ｆに嵌合される。これにより、光導波路アレイ１０３の水平方向の位置規制が自動的に行われる。

なお、ＩＣソケット１０２ａ，１０２ｂに設置される光導波路アレイ１０３の長さは、これらＩＣソケット１０２ａ，１０２ｂの距離より長いことが望ましい。これにより、光導波路アレイ１０３を撓ませた状態で固定でき、ＩＣソケット１０２ａ，１０２ｂのプリント配線基板１０１上における位置決め誤差を吸収できる。

次に、ＩＣソケット１０２ａの凸面上にインターポーザ１０６ａを固定する。この場合、インターポーザ１０６ａの裏面に取り付けられている１２本の位置決め用ピン１１１のうち、ＩＣソケット１０２ａの凹部１０２ｄの側面に形成された溝部１０２ｆに対応した位置決め用ピン１１１のフランジ部１１１ａが当該溝部１０２ｆに嵌合される。これにより、インターポーザ１０６ａの水平方向の位置規制が自動的に行われる。

そしてこの場合、ＩＣソケット１０２ａの凸面１０２h1〜１０２h4に設けられた電極ピン１２１ｓ，１２１ｖ，１２１ｇがインターポーザ１０６ａの裏面に設けられた電極パッド１５１ｓ，１５１ｖ，１５１ｇに接触するようにされ、ＩＣソケット１０２ａとインターポーザ１０６ａとの電気的な接続が行われる。

またこの場合、設置された光導波路アレイ１０３に対応した、インターポーザ１０６ａの位置決め用ピン１１１のピン部１１１ｂが、当該光導波路アレイ１０３のレンズ部１０３ｂの位置決め用穴１１２に挿入（圧入）される。これにより、インターポーザ１０６ａと光導波路アレイ１０３との相対的な位置決めが行われる。この場合、インターポーザ１０６ａと光導波路アレイ１０３とが位置決め用ピン１１１で直接接続されるため、インターポーザ１０６ａと光導波路アレイ１０３との間の相対位置決め精度を高くできる。

またこの場合、コイルバネ１１３により、光導波路アレイ１０３の位置決め用穴１１２の部分がインターポーザ１０６ａの位置決め用ピン１１１に押し付けられるように付勢される。これにより、インターポーザ１０６ａの位置決め用ピン１１１をレンズ部１０３ｂの位置決め用穴１１２に接着等しなくても、位置決め用ピン１１１が位置決め用穴１１２から抜け出ることが防止される。

なお、このようにＩＣソケット１０２ａの凸面上にインターポーザ１０６ａが固定されるとき、このインターポーザ１０６ａには、例えばその四隅にＩＣソケット１０２ａ側への付勢力が与えられ、当該インターポーザ１０６ａはＩＣソケット１０２ａに押し付けられた状態とされる。

次に、インターポーザ１０６ａの表面に実装されている半導体チップ１０９ａの上面に、アルミニウム製のフィン１１０を設置する。これにより、半導体チップ１０９ａで発生される熱をフィン１１０を通して効率的に放熱できるようになる。

次に、上述したＩＣソケット１０２ａの凸面上にインターポーザ１０６ａを固定する場合と同様にして、ＩＣソケット１０２ｂの凸面上にインターポーザ１０６ｂを固定する。なおこの場合、インターポーザ１０６ｂには例えばその四隅にＩＣソケット１０２ｂ側への付勢力が与えられ、当該インターポーザ１０６ｂはＩＣソケット１０２ｂに押し付けられた状態とされる。

図７は、ＩＣソケット１０２ａ側におけるインターポーザ１０６ａおよび光導波路アレイ１０３の位置決め機構に係る部分を拡大して示したものである。この図７において、図１、図６と対応する部分には同一符号を付して示している。

インターポーザ１０６ａの表面には半導体チップ１０９ａが実装されている。この場合、インターポーザ１０６ａの表面の電極パッド１５２と半導体チップ１０９ａの下面の電極パッド１８１との間に半田バンプ１５４が介在され、半導体チップ１０９ａはインターポーザ１０６ａの表面に半田付けされる。

また、インターポーザ１０６ａの裏面には発光素子アレイ１０７が実装されている。この場合、インターポーザ１０６ａの裏面の電極パッド１５３と発光素子アレイ１０７の上面の電極パッド１６２との間に半田バンプ１５５が介在され、発光素子アレイ１０７はインターポーザ１０６ａの裏面に半田付けされる。なお、この発光素子アレイ１０７の下面にレンズアレイ１４１が装着されている。

また、光導波路アレイ１０３の端部が、ＩＣソケット１０２ａの溝状の凹部１０２ｄに配置されている。位置決め用ピン１１１は、インターポーザ１０６ａの裏面に設けられた金属パッド１５６に半田付けされることで、当該インターポーザ１０６ａの裏面に、下方に向かって植立されている。この位置決め用ピン１１１のピン部１１１ｂは、光導波路アレイ１０３のレンズ部１０３ｂに形成された位置決め用穴１１２に挿入（圧入）される。これにより、インターポーザ１０６ａおよび光導波路アレイ１０３の相対的な位置決めが行われる。

また、ＩＣソケット１０２ａの挿入穴１０２ｇに一端が挿入されたコイルバネ１１３の他端がレンズ部１０３ｂの位置決め用穴１１２の部分に当接され、当該コイルバネ１１３の他端によって当該位置決め用穴１１２の部分がインターポーザ１０６ａの位置決め用ピン１１１に押し付けられるように付勢され、位置決め用ピン１１１が位置決め用穴１１２から抜け出ることが防止される。

なお、上述の図７はＩＣソケット１０２ａ側におけるインターポーザ１０６ａおよび光導波路アレイ１０３の位置決め機構に係る部分を示したものである。説明は省略するが、ＩＣソケット１０２ｂ側におけるインターポーザ１０６ｂおよび光導波路アレイ１０３の位置決め機構に係る部分についても同様である。

図８は、ＩＣソケット１０２（ＩＣソケット１０２ａ，１０２ｂに対応）の配線部１２３ｖに係る部分を拡大して示したものである。この図８において、図１、図３、図４と対応する部分には同一符号を付して示している。

ＩＣソケット１０２にソケット内配線として設けられた配線部１２３ｖの第１の端面Ｆ１が凸面１０２h3（または凸面１０２h4）に露出されており、その第１の端面の長手方向に複数個の電極ピン１２１ｖが並べて配設されている。また、この配線部１２３ｖの第１の端面Ｆ１に対向した第２の端面Ｆ２がＩＣソケット１０２の裏面に露出されている。

そして、この配線部１２３ｖの第１の端面Ｆ１に配設されている電極ピン１２１ｖは、インターポーザ１０６（インターポーザ１０６ａ，１０６ｂに対応）の裏面に設けられた第１の電極群１５６ｖを構成する電極パッド（電源電極）１５１ｖに接触される。また、この配線部１２３ｖの第２の端面Ｆ２は、半田バンプ１５７が介在されて、プリント配線基板（マザーボード）１０１の電極パッド（電源電極）に半田付けされる。

また、図示は省略するが、ＩＣソケット１０２にソケット内配線として設けられた配線部１２３ｇに係る部分についても、上述した配線部１２３ｖに係る部分と同様に構成されている。すなわち、配線部１２３ｇの第１の端面Ｆ１に配設されている電極ピン１２１ｇは、インターポーザ１０６の裏面に設けられた第２の電極群１５６ｇを構成する電極パッド（接地電極）１５１ｇに接触される。また、この配線部１２３ｇの第２の端面Ｆ２は、半田バンプが介在されて、プリント配線基板（マザーボード）１０１の電極パッド（接地電極）に半田付けされる。

このように、インターポーザ１０６の第１の電極群１５６ｖを構成する複数の電極パッド（電源電極）１５１ｖはＩＣソケット１０２の配線部１２３ｖに共通に接続され、このインターポーザ１０６の複数の電極パッド（電源電極）１５１ｖにはＩＣソケット１０２の配線部１２３ｖを介して電源電圧が印加される。同様に、インターポーザ１０６の第２の電極群１５６ｇを構成する複数の電極パッド（接地電極）１５１ｇはＩＣソケット１０２の配線部１２３ｇに共通に接続され、このインターポーザ１０６の複数の電極パッド（接地電極）１５１ｇはＩＣソケット１０２の配線部１２３ｇを介して接地される。

上述した光電複合装置１００（図１、図６、図７参照）の動作を説明する。
ＩＣソケット１０２ａ側で、半導体チップ１０９ａからの電気信号はインターポーザ１０６ａの内部を通ってその裏面に実装された発光素子アレイ１０７の発光素子（例えば面発光レーザ）１６１に供給され、この発光素子１６１からは電気信号に対応して強度変調された光信号が発生される。

この発光素子１６１からの光信号は発光素子アレイ１０７に装着されたレンズアレイ１４１のレンズ１４２により発散光から平行光とされる。この平行光は光導波路アレイ１０３を構成するレンズ部１０３ｂに形成されたレンズアレイ１０４のレンズ１０４ａにより送信用光導波路１３８の端部（４５゜ミラー面）１３８ａに集光され、光導波路１３８の長手方向側に反射される。これにより、ＩＣソケット１０２ａ側の発光素子アレイ１０７の発光素子１６１で発生された光信号は、送信用光導波路１３８を通じて、ＩＣソケット１０２ｂ側に送信される。

ＩＣソケット１０２ｂ側で、受信用光導波路１３９（ＩＣソケット１０２ａ側では送信用光導波路１３８）を通じて送られてくる光信号は、端部（４５゜ミラー面）１３９ａで受光素子アレイ１０８の受光素子１６３側に反射される。この反射された光信号は光導波路アレイ１０３を構成するレンズ部１０３ｂに形成されたレンズアレイ１０５のレンズ１０５ａにより発散光から平行光とされる。この平行光は受光素子アレイ１０８に装着されたレンズアレイ１４３のレンズ１４４で集光されて受光素子（例えばフォトダイオード）１６３の光入射面に入射される。

そして、光信号は受光素子１６３で光信号から電気信号に変換される。この電気信号は、インターポーザ１０６ｂの内部を通ってその表面に実装された半導体チップ１０９ｂに供給される。これにより、ＩＣソケット１０２ａ側のインターポーザ１０６ａに実装された半導体チップ１０９ａからの電気信号が、ＩＣソケット１０２ｂ側のインターポーザ１０６ｂに実装された半導体チップ１０９ｂに供給される。

説明は省略するが、ＩＣソケット１０２ｂ側の半導体チップ１０９ｂからＩＣソケット１０２ａ側の半導体チップ１０９ａにも、同様にして電気信号が供給される。

上述した光電複合装置１００によれば、インターポーザ１０６の第１の電極群１５６ｖを構成する複数の電極パッド（電源電極）１５１ｖにはＩＣソケット１０２の配線部１２３ｖを介して電源電圧が印加され、またこのインターポーザ１０６の第２の電極群１５６ｇを構成する複数の電極パッド（接地電極）１５１ｇはＩＣソケット１０２の配線部１２３ｇを介して接地されるものであるが、配線部１２３ｖ，１２３ｇの断面積を大きくして抵抗を小さくできるため、図９に示すように、ＩＣソケット１０２内に電極ピン１２１ｖのそれぞれに対応した配線１５９を設けるものに比べて、ＩＣソケット１０２内における電源系の供給損失を抑制できる。

なお、上述の実施の形態においては、プリント配線基板１０１からＩＣソケット１０２を介してインターポーザ１０６に電源を供給するものであったが（図３、図４、図８参照）、ＩＣソケット１０２に電源端子部を設け、この電源端子部からインターポーザ１０６に電源を供給するようにしてもよい。

図１０Ａ，Ｂは、上述の実施の形態のＩＣソケット１０２に代わって用いられるＩＣソケット１０２Ａの構成を示している。図１０Ａは、ＩＣソケット１０２Ａを表面側から見た概略斜視図であり、図１０ＢはＩＣソケット１０２Ａを裏面側から見た概略斜視図である。この図１０Ａ，Ｂにおいて、図３Ａ，Ｂと対応する部分には同一符号を付し、適宜その詳細説明を省略する。

このＩＣソケット１０２Ａの凸面１０２h3，１０２h4に設けられた複数個の電極ピン１２１ｖおよび電極ピン１２１ｇは、それぞれ、電源電極および接地電極を構成している。凸面１０２h3，１０２h4には、電源ピン１２１ｖの列と電極ピン１２１ｇの列とが交互に配置されている。

電極ピン１２１ｖの各列にそれぞれ対応して凸面１０２h3，１０２h4の部分に電極板（第１の電極板）１２４ｖが設けられている。同様に、電極ピン１２１ｇの各列にそれぞれ対応して凸面１０２h3，１０２h4の部分に電極板（第２の電極板）１２４ｇが設けられている。これら電極板１２４ｖ，１２４ｇとしては、例えば、黄銅薄板の表面にニッケルや金が被着されたものが使用される。各列に対応した電極板１２４ｖ，１２４ｇに、それぞれ各列の電極ピン１２１ｖ，１２１ｇが配設されている。

また、ＩＣソケット１０２Ａは、凸面１０２h3，１０２h4のそれぞれに対応して電源端子部１２５，１２５を有している。この電源端子部１２５は、電源電圧が印加される第１の端子１２６ｖおよび接地される第２の端子１２６ｇを持っている。この電源端子部１２５の第１の端子１２６ｖは、上述した電極板１２４ｖに電気的に接続される。また、この電源端子部１２５の第２の端子１２６ｇは上述した電極板１２４ｇに電気的に接続される。

図１１は、凸面１０２h3における電極板１２４ｖ，１２４ｇと電源端子部１２５との接続関係を詳細に示している。凸面１０２h3に設けられた複数枚の電極板１２４ｖ、ここでは２枚の電極板１２４ｖは、この電極板１２４ｖと一体的に形成されている連結部１２７ｖにより電気的に結合されている。電源端子部１２５の第１の端子１２６ｖはこの連結部１２７ｖに接続されており、これにより凸面１０２h3に設けられた複数枚の電極板１２４ｖと電源端子部１２５の第１の端子１２６ｖとの電気的接続が行われている。

また同様に、凸面１０２h3に設けられた複数枚の電極板１２４ｇ、ここでは２枚の電極板１２４ｇは、この電極板１２４ｇと一体的に形成されている連結部１２７ｇにより電気的に結合されている。電源端子部１２５の第２の端子１２６ｇはこの連結部１２７ｇに接続されており、これにより凸面１０２h3に設けられた複数枚の電極板１２４ｇと電源端子部１２５の第２の端子１２６ｇとの電気的接続が行われている。

詳細説明は省略するが、凸面１０２h4における電極板１２４ｖ，１２４ｇと電源端子部１２５との接続関係は、上述した凸面１０２h3におけるものと同様である。

上述したようにＩＣソケット１０２Ａの凸面１０２h3，１０２h4のそれぞれに対応して設けられる電源端子部１２５，１２５には、図１２に示すように、図示しない電源回路にケーブル１２８を介して接続されたプラグ１２９が接合されて、電源供給が行われる。

なお、このＩＣソケット１０２Ａのその他は、図３Ａ，Ｂに示すＩＣソケット１０２と同様に構成される。

上述したＩＣソケット１０２Ａを用いた場合、図１３に示すように、電源端子部１２５からインターポーザ１０６との接合面にある電極板１２４ｖ，１２４ｇ、ひいては電極ピン１２１ｖ，１２１ｇに直接電源を供給できる。なお、図１３には、電極板１２４ｇに係る部分のみ示している。

この場合、ＩＣソケット１０２Ａを実装するプリント配線基板（マザーボード）１０１からＩＣソケット１０２Ａ内の内部配線を介してインターポーザ１０６との接合面に電源を供給するものでなく、上述した実施の形態と同様に、電源系の供給損失を抑制できる。またこの場合、プリント配線基板１０１の電源配線を少なくでき、コストの低下、電磁波の低減、発熱の低下などの利益を得ることができる。

また、このＩＣソケット１０２Ａでは電極板１２４ｖ，１２４ｇを設け、この電極板１２４ｖ，１２４ｇを介して電極ピン１２１ｖ，１２１ｇに電源を供給するものであり、電源端子部１２５から各電極ピン１２１ｖ，１２１ｇに直接電源を供給する場合に比べて、配線を少なくでき、製造が容易となり、またその配線による電源系の供給損失も抑制できる。

また、上述の実施の形態においては、プリント配線基板１０１からＩＣソケット１０２を介してインターポーザ１０６に電源を供給するものであったが（図３、図４、図８参照）、インターポーザ１０６に電源端子部を設け、この電源端子部から当該インターポーザ１０６に電源を供給するようにしてもよい。

図１４Ａ，Ｂは、上述の実施の形態のインターポーザ１０６に代わって用いられるインターポーザ１０６Ａの構成を示している。図１４Ａは、インターポーザ１０６を表面側から見た概略斜視図であり、図１４Ｂはインターポーザ１０６を裏面側から見た概略斜視図である。この図１４Ａ，Ｂにおいて、図４Ａ，Ｂと対応する部分には同一符号を付し、適宜その詳細説明を省略する。

このインターポーザ１０６Ａは、側面に、電源端子部１１５を有している。なお、この電源端子部１１５は、上面に設けてもよい。この電源端子部１１５は、電源電圧が印加される第１の端子１１６ｖおよび接地される第２の端子１１６ｇを持っている。この電源端子部１１５には、上述したＩＣソケット１０２Ａの電源端子部１２５と同様に、電源回路にケーブルを介して接続されたプラグが接合されることで、電源が供給される（図１２参照）。このようにインターポーザ１０６Ａには、電源端子部１１５から電源が供給されることから、図１４Ｂに示すように、裏面に、ＩＣソケットから電源供給を受けるための電極パッドは設けられていない。

またこの場合、インターポーザ１０６Ａには電源端子部１１５から直接電源が供給されるので、上述の実施の形態のＩＣソケット１０２に代わって、図１５Ａ，Ｂに示すような、ＩＣソケット１０２Ｂを用いることができる。図１５Ａは、ＩＣソケット１０２Ｂを表面側から見た概略斜視図であり、図１５ＢはＩＣソケット１０２Ｂを裏面側から見た概略斜視図である。この図１０Ａ，Ｂにおいて、図３Ａ，Ｂと対応する部分には同一符号を付し、適宜その詳細説明を省略する。

このＩＣソケット１０２Ｂは、図３Ａ，Ｂに示すＩＣソケット１０２において、電源供給に係る電極ピン１２１ｖ，１２１ｇおよび配線部１２３ｖ，１２３ｇが除去されたものである。このＩＣソケット１０２Ｂのその他は、ＩＣソケット１０２と同様に構成されている。

上述したインターポーザ１０６Ａを用いた場合、図１６に示すように、電源端子部１１５からインターポーザ１０６Ａに直接電源を供給でき、ＩＣソケット１０２Ｂを実装するプリント配線基板（マザーボード）１０１からＩＣソケット１０２Ｂ内の内部配線を介してインターポーザ１０６Ａに電源を供給するものでなく、上述した実施の形態と同様に、電源系の供給損失を抑制できる。またこの場合、プリント配線基板１０１の電源配線を少なくでき、コストの低下、電磁波の低減、発熱の低下などの利益を得ることができる。またこの場合、電源供給に係る電極ピン等を設けない安価なＩＣソケット１０２Ｂを用いることができる利益もある。

また、上述の実施の形態においては、光素子（発光素子アレイ１０７、受光素子アレイ１０８）が裏面に実装されるインターポーザ１０６（１０６ａ，１０６ｂ）がＩＣソケット１０２（１０２ａ，１０２ｂ）に固定されると共に、光素子に対向するように光導波路アレイ１０３がＩＣソケット１０２に配置される光電複合装置１００にこの発明を適用したものであるが、上述したＩＣソケット１０２、１０２Ａ、あるいはインターポーザ１０２Ａの構成は、一般に、プリント配線基板上にＩＣソケットを実装し、このＩＣソケット上に半導体チップが実装されるインターポーザを固定するものに適用でき、電源系の供給損失を抑制できる。

次に、上述の光電複合装置を実際に適用し得る電子機器の一例を簡単に説明する。
図１７は、コンピュータシステム２００の構成を示している。このコンピュータシステム２００は、ＣＰＵ(Central Processing Unit)２０１と、メモリコントローラとしてのノースブリッジ２０２と、ＤＲＡＭ(Dynamic Random Access Memory)２０３と、Ｉ／Ｏコントローラとしてのサウスブリッジ２０４と、バス２０５と、ネットワークインタフェース（ネットワークＩ／Ｆ）２０６と、記憶装置２０７と、その他の入出力装置（Ｉ／Ｏ装置）２０８とを備えている。

ノースブリッジ２０２は、光配線２１１を介してＣＰＵ２０１に接続されている。また、サウスブリッジ２０４は、光配線２１２を介してノースブリッジ２０２に接続されていると共に、さらに光配線２１１を介してＣＰＵ２０１に接続されている。また、ＤＲＡＭ２０３は、光配線２１３を介してノースブリッジ２０２に接続されている。ＣＰＵ２０１は、ＯＳ(Operating System)およびアプリケーションプログラムに基づいて各部を制御する。ノースブリッジ２０２は、メモリ２０３へのアクセスを統括制御する。

バス２０５は電気配線２１４を介してサウスブリッジ２０４に接続されている。また、ネットワークインタフェース２０６、記憶装置２０７およびその他のＩ／Ｏ装置２０８は、それぞれ、バス２０５に接続されている。記憶装置２０７は、ＨＤＤ(Hard Disk Drive)、ＤＶＤ(Digital Versatile Disk)ドライブ、ＣＤ(Compact Disc)ドライブなどである。Ｉ／Ｏ装置２０８は、ビデオ入出力装置、シリアルやパラレルのインタフェースなどである。

図１８は、光配線２１０（光配線２１１〜２１３のそれぞれに対応している）の構成例を示している。この光配線２１０は、Ｎチャネル分の光伝送系２２０_-1〜２２０_-Nを有している。光伝送系２２０_-1〜２２０_-Nのそれぞれは、第１の回路（第１の電子部品）から第２の回路（第２の電子部品）に光信号を伝送する第１の伝送系２２１と、第２の回路から第１の回路に光信号を伝送する第２の伝送系２２２とからなっている。

第１の伝送系２２１は、パラレル／シリアル変換器（Ｐ／Ｓ変換器）２２１ａ、ドライバアンプ２２１ｂ、発光素子としての半導体レーザ２２１ｃ、光導波路２２１ｄ、受光素子としてのフォトダイオード２２１ｅ、トランスインピーダンスアンプ（ＴＩＡ）２２１ｆ、Ｉ／Ｖ変換アンプ（ＩＶＡ）２２１ｇおよびシリアル／パラレル変換器（Ｓ／Ｐ変換器）２２１ｈを備えている。この場合、Ｐ／Ｓ変換器２２１ａ、ドライバアンプ２２１ｂおよび半導体レーザ２２１ｃは第１の回路側に配置され、フォトダイオード２２１ｅ、ＴＩＡ２２１ｆ、ＩＶＡ２２１ｇおよびＳ／Ｐ変換器２２１ｈは第２の回路側に配置され、光導波路２２１ｄは第１の回路と第２の回路の間に配置される。

同様に、第２の伝送系２２１は、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂ、半導体レーザ２２２ｃ、光導波路２２２ｄ、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇおよびＳ／Ｐ変換器２２２ｈを備えている。この場合、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂおよび半導体レーザ２２２ｃは第２の回路側に配置され、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇおよびＳ／Ｐ変換器２２２ｈは第１の回路側に配置され、光導波路２２２ｄは第２の回路と第１の回路の間に配置される。

ここで、Ｓ／Ｐ変換器２２１ａ，２２２ａは、それぞれ、伝送すべきデータ、例えばｂ₀〜ｂ₇の８ビットパラレルデータをシリアルデータに変換する。ドライバアンプ２２１ｂ，２２２ｂは、それぞれ、Ｓ／Ｐ変換器２２１ａ，２２２ａで得られたシリアルデータに基づいて半導体レーザ２２１ｃ，２２２ｃを駆動し、この半導体レーザ２２１ｃ，２２２ｃからシリアルデータに対応した光信号を発生させる。ＴＩＡ２２１ｆ，２２２ｆは、それぞれ、フォトダイオード２２１ｅ，２２２ｅからの光電変換による電流信号を、後続のＩ／Ｖ変換アンプ２２１ｇ，２２２ｇに供給する際に、インピーダンスマッチングをとる。ＩＶＡ２２１ｇ，２２２ｇは、それぞれ、ＴＩＡ２２１ｆ，２２２ｆの出力信号である電流信号を電圧信号に変換する。Ｓ／Ｐ変換器２２１ｈ，２２２ｈは、それぞれ、ＩＶＡ２２１ｇ，２２２ｇの出力信号である、伝送されてきたシリアルデータをパラレルデータに変換する。

第１の回路から第２の回路にデータを伝送する際の動作について説明する。第１の回路側では、伝送すべき８ビットのパラレルデータはＰ／Ｓ変換器２２１ａでシリアルデータに変換され、このシリアルデータはドライバアンプ２２１ｂに供給される。このドライバアンプ２２１ｂにより半導体レーザ２２１ｃが駆動され、この半導体レーザ２２１cからはシリアルデータに対応した光信号が発生される。そして、この光信号が光導波路２２１ｄを通って第２の回路側に伝送される。

第２の回路側では、光導波路２２１ｄで伝送されてきた光信号がフォトダイオード２２１ｅに照射される。このフォトダイオード２２１ｅからの光電変換による電流信号は、インピーダンスマッチング用のＴＩＡ２２１ｆを介してＩＶＡ２２１ｇに供給され、電圧信号に変換される。そして、このＩＶＡ２２１ｇの出力信号である、伝送されてきたシリアルデータはＳ／Ｐ変換器２２１ｈでパラレルデータに変換される。

このようにして、第１の回路から第２の回路にデータの伝送が行われる。なお、詳細説明は省略するが、第２の回路から第１の回路にデータを伝送する際の動作についても同様に行われる。図１８に示す光配線２１０では、Ｎチャネル分の光伝送系２２０_-1〜２２０_-Nを有しているので、Ｎチャネル分のデータ送受信を並行して行うことができる。

上述したコンピュータシステム２００においては、図示しないプリント配線基板（マザーボード）上に、上述した電子部品としてのＣＰＵ２０１、ノースブリッジ２０２、ＤＲＡＭ２０３、サウスブリッジ２０４およびバス２０５をそれぞれ構成する半導体チップが実装される。この場合、ＣＰＵ２０１、ノースブリッジ２０２、ＤＲＡＭ２０３およびサウスブリッジ２０４の部分に、図１に示す光電複合装置１００を適用でき、ＣＰＵ２０１とノースブリッジ２０２の間、ＤＲＡＭ２０３とノースブリッジ２０２の間、ノースブリッジ２０２とサウスブリッジ２０４の間で、光信号を用いた信号伝送を良好に行うことができる。

図１９は、ゲーム機３００の構成を示している。このゲーム機３００は、ゲームアプリケーションプログラム等の各種アプリケーションプログラムに基づいて信号処理や内部構成要素の制御を行うメインＣＰＵ３０１と、画像処理を行うグラフィックプロセッサ（ＧＰ）３０２と、インターネット等のネットワークとのインタフェースを行うためのネットワークインタフェース（ネットワークＩ／Ｆ）３０３と、インタフェース処理を行うＩＯプロセッサ（ＩＯＰ）３０４と、ＤＶＤやＣＤ等の光ディスク３０５の読み出し制御や当該読み出されたデータのデコードを行う光ディスク制御部３０６と、メインＣＰＵ３０１に接続されるメインメモリとしてのＤＲＡＭ３０７と、ＩＯプロセッサ３０４が実行する命令やデータを保持するためのＩＯＰメモリ３０８と、主にオペレーティングシステム用のプログラムが格納されたＯＳ−ＲＯＭ３０９と、音声信号処理を行うサウンドプロセッサユニット（ＳＰＵ）３１０と、圧縮波形データを格納するサウンドバッファ３１１とを基本構成として備えている。

メインＣＰＵ３０１とネットワークＩ／Ｆ３０３は、光配線３１２により接続されている。メインＣＰＵ３０１とグラフィックプロセッサ３０２は、光配線３１３により接続されている。メインＣＰＵ３０１とＩＯプロセッサ３０４は、ＳＢＵＳ３１４により接続されている。ＩＯプロセッサ３０４と、光ディスク制御部３０６、ＯＳ−ＲＯＭ３０９およびサウンドプロセッサユニット３１０は、ＳＳＢＵＳ３１５により接続されている。

メインＣＰＵ３０１は、ＯＳ−ＲＯＭ３０９に格納されたプログラムや、光ディスク３０５から読み出されてＤＲＡＭ３０７にロードされたり、通信ネットワークを介してダウンロードされた、各種のゲームアプリケーションプログラム等を実行する。グラフィックプロセッサ３０２は、例えばビデオゲームにおけるレンダリング処理等を行い、ビデオ信号をディスプレイに出力する。

ＩＯプロセッサ３０４には、コントローラ（図示せず）が接続されるコントローラポート３２１、メモリカード（図示せず）が装填されるメモリカードスロット３２２、ＵＳＢ接続端子３２３およびＩＥＥＥ１３９４接続端子３２４が接続されている。これにより、ＩＯプロセッサ３０４は、コントローラポート３２１を介して接続されたコントローラ、メモリカードスロット３２２を介して接続されたメモリカード、ＵＳＢ接続端子３２３を介して接続された図示しない携帯電話機やパーソナルコンピュータとの間でデータの送受や、プロトコル変換等を行う。

サウンドプロセッサユニット３１０は、サウンドバッファ３１１に格納されている圧縮波形データを、メインＣＰＵ３０１からの命令に基づいて所定のサンプリング周波数で再生することなどにより、様々なサウンドを合成し、オーディオ信号をスピーカに出力する。

なお、光配線３１２，３１３は、それぞれ、上述の図１８に示すように構成されており、メインＣＰＵ３０１とネットワークＩ／Ｆ３０３の間、およびメインＣＰＵ３０１とグラフィックプロセッサ３０２の間では、光信号によってデータの送受信が行われる。

上述したゲーム機３００においては、図示しないプリント配線基板（マザーボード）上に、上述したメインＣＰＵ３０１等の基本構成電子部品としての半導体チップが実装される。

この場合、メインＣＰＵ３０１、グラフィックプロセッサ３０２およびネットワークＩ／Ｆ３０３の部分に、図１に示す光電複合装置１００を適用でき、メインＣＰＵ３０１とネットワークＩ／Ｆ３０３の間、メインＣＰＵ３０１とグラフィックプロセッサ３０２の間で、光信号を用いた信号伝送を良好に行うことができる。

図２０は、サーバ４００の構成を示している。このサーバ４００は、ＣＰＵ４０１，４０２と、チップセット４０３と、ネットワークインタフェース（ネットワークＩ／Ｆ）４０４と、メモリ４０５と、ＰＣＩブリッジ４０６と、ルータ４０７とを基本構成として備えている。

チップセット４０３には、光配線４１１，４１２を介してＣＰＵ４０１，４０２が接続されていると共に、光配線４１３を介して、ネットワークＩ／Ｆ４０４が接続されている。また、チップセット４０３には、電気配線により、メモリ４０５、ＰＣＩブリッジ４０６およびルータ４０７が接続されている。ネットワークＩ／Ｆ４０４は、ネットワークとのインタフェースを行う。チップセット４０３は、ＣＰＵ４０１，４０２、ネットワークＩ／Ｆ４０４、メモリ４０５およびＰＣＩブリッジ４０６などを制御する。

ＰＣＩブリッジ４０６には、ＰＣＩバス４１４を介して、記憶装置などのＰＣＩデバイス４１５〜４１６が接続されている。ルータ４０７は、例えば、スイッチカード４２１およびラインカード４２２〜４２５から構成されている。ラインカード４２２〜４２５は、パケットの前処理を行うプロセッサであり、スイッチカード４２１はパケットの行き先をアドレスに従い切り替えるスイッチである。

なお、光配線４１１〜４１３は、それぞれ、上述の図１８に示すように構成されており、ＣＰＵ４０１，４０１とチップセット４０３の間、およびチップセット４０３とネットワークＩ／Ｆ４０４の間では、光信号によってデータの送受信が行われる。

上述したサーバ４００においては、図示しないプリント配線基板（マザーボード）上に、上述したメインＣＰＵ４０１，４０２、チップセット４０３等の基本構成電子部品としての半導体チップが実装される。

この場合、ＣＰＵ４０１，４０１、チップセット４０３、ネットワークＩ／Ｆ４０４の部分に、図１に示す光電複合装置１００を適用でき、ＣＰＵ４０１，４０１とチップセット４０３の間、およびチップセット４０３とネットワークＩ／Ｆ４０４の間で、光信号を用いた信号伝送を良好に行うことができる。

この発明は、プリント配線基板上にＩＣソケットを実装し、このＩＣソケットに半導体チップが実装されるインターポーザを固定するものにあって、電源系の供給損失を抑制できるものであり、例えばＩＣソケットをベースとしたＬＳＩ等の半導体チップ間の信号伝送に適用できる。

実施の形態としての光電複合装置の概略断面図である。 実施の形態としての光電複合装置の概略斜視図である。 ＩＣソケットの構成を示す概略斜視図である。 インターポーザの構成を示す概略斜視図である。 光導波路アレイの構成を示す概略斜視図および概略平面図である。 光導波路アレイ、発光素子アレイおよび受光素子アレイの詳細構成を示す図である。 インターポーザおよび光導波路アレイの位置決め機構に係る部分を示す図である。 ＩＣソケットの電源配線を説明するための図である。 ＩＣソケットの電源配線（従来）を説明するための図である。 ＩＣソケットの他の構成を示す概略斜視図である。 ＩＣソケットの電極板と電源端子部の接続関係を示す図である。 ＩＣソケットの電源端子部への電源供給を説明するための図である。 インターポーザへのＩＣソケットの電源端子部からの電源供給を説明するための図である。 インターポーザの他の構成を示す概略斜視図である。 ＩＣソケットの他の構成を示す概略斜視図である。 インターポーザへの当該インターポーザの電源端子部からの電源供給を説明するための図である。 コンピュータシステムの構成を示すブロック図である。 光配線の構成例を説明するための図である。 ゲーム機の構成を示すブロック図である。 サーバの構成を示すブロック図である。

符号の説明

１００・・・光電複合装置、１０１・・・プリント配線基板（マザーボード）、１０２，１０２ａ，１０２ｂ，１０２Ａ，１０２Ｂ・・・ＩＣソケット、１０２ｄ・・・凹部、１０２ｆ・・・溝部、１０２ｇ・・・挿入穴、１０２h1〜１０２h4・・・凸面、１０３・・・光導波路アレイ、１０３ａ・・・導波路本体部、１０３ｂ・・・レンズ部、１０４，１０５・・・レンズアレイ、１０４ａ，１０５ａ・・・レンズ、１０６，１０６ａ，１０６ｂ，１０６Ａ・・・インターポーザ、１０７・・・発光素子アレイ、１０８・・・受光素子アレイ、１０９，１０９ａ，１０９ｂ・・・半導体チップ、１１１・・・位置決め用ピン、１１１ａ・・・フランジ部、１１１ｂ・・・ピン部、１１２・・・位置決め用穴、１１３・・・コイルバネ、１１５・・・電源端子部、１１６ｖ・・・第１の端子、１１６ｇ・・・第２の端子、１２１ｓ，１２１ｖ，１２１ｇ・・・電極ピン、１２２・・・電極コンタクト、１２３ｖ・・・配線部（第１の配線部）、１２３ｇ・・・配線部（第２の配線部）、１２４ｖ・・・電極板（第１の電極板）、１２４ｇ・・・電極板（第２の電極板）、１２５・・・電源端子部、１２６ｖ・・・第１の端子、１２６ｇ・・・第２の端子、１２７ｖ，１２７ｇ・・・連結部、１２８・・・ケーブル、１２９・・・プラグ、１３１ａ〜１３１ｃ・・・突片部、１３５・・・コア層、１３６，１３７・・・クラッド層、１３８・・・送信用光導波路、１３８ａ・・・送信用光導波路の端部（４５゜ミラー面）、１３９・・・受信用光導波路、１３９ａ・・・受信用光導波路の端部（４５゜ミラー面）、１４１，１４３・・・レンズアレイ、１４２，１４４・・・レンズ、１５１ｓ，１５１ｖ，１５１ｇ・・・電極パッド、１５６ｖ・・・第１の電極群、１５６ｇ・・・第２の電極群、１６１・・・発光素子、１６３・・・受光素子、２００・・・コンピュータシステム、２１０・・・光配線、３００・・・ゲーム機、４００・・・サーバ

Claims (16)

1. ＩＣソケットと、半導体チップが実装されると共に、上記ＩＣソケットに固定されるインターポーザと有する基板装置であって、
   上記インターポーザは、裏面に、複数の電源電極からなる第１の電極群および複数の接地電極からなる第２の電極群を有し、
   上記ＩＣソケットは、ソケット内配線として、上記インターポーザが有する第１の電極群を構成する複数の電源電極に共通に接続される第１の配線部および上記インターポーザが有する第２の電極群を構成する複数の接地電極に共通に接続される第２の配線部を有する
   ことを特徴とする基板装置。
2. 上記第１の配線部の、上記第１の電極群を構成する複数の電源電極との接続部には、該複数の電源電極にそれぞれ対応して弾性を有する接触部材が配設され、
   上記第２の配線部の、上記第２の電極群を構成する複数の接地電極との接続部には、該複数の接地電極にそれぞれ対応して弾性を有する接触部材が配設されている
   ことを特徴とする請求項１に記載の基板装置。
3. ＩＣソケットと、半導体チップが実装されると共に、上記ＩＣソケットに固定されるインターポーザと有する基板装置であって、
   上記ＩＣソケットは、電源電圧が印加される第１の端子および接地される第２の端子を持つ電源端子部を有する
   ことを特徴とする基板装置。
4. 上記インターポーザは、裏面に、複数の電源電極からなる第１の電極群および複数の接地電極からなる第２の電極群を有し、
   上記ＩＣソケットは、上記インターポーザが有する第１の電極群を構成する複数の電源電極に共通に接続される第１の電極板および上記インターポーザが有する第２の電極群を構成する複数の接地電極に共通に接続される第２の電極板をさらに有し、
   上記電源端子部の第１の端子は上記第１の電極板に接続され、上記電源端子部の第２の端子は上記第２の電極板に接続される
   ことを特徴とする請求項３に記載の基板装置。
5. 上記第１の電極板の、上記第１の電極群を構成する複数の電源電極との接続部には、該複数の電源電極にそれぞれ対応して弾性を有する接触部材が配設され、
   上記第２の電極板の、上記第２の電極群を構成する複数の接地電極との接続部には、該複数の接地電極にそれぞれ対応して弾性を有する接触部材が配設されている
   ことを特徴とする請求項４に記載の基板装置。
6. ＩＣソケットと、半導体チップが実装されると共に、上記ＩＣソケットに固定されるインターポーザと有する基板装置であって、
   上記インターポーザは、電源電圧が印加される第１の端子および接地される第２の端子を持つ電源端子部を有する
   ことを特徴とする基板装置。
7. 半導体チップが実装されるインターポーザを固定するＩＣソケットであって、
   上記インターポーザは、裏面に、複数の電源電極からなる第１の電極群および複数の接地電極からなる第２の電極群を有し、
   ソケット内配線として、上記インターポーザが有する第１の電極群を構成する複数の電源電極に共通に接続される第１の配線部および上記インターポーザが有する第２の電極群を構成する複数の接地電極に共通に接続される第２の配線部を備える
   ことを特徴とするＩＣソケット。
8. 上記第１の配線部の、上記第１の電極群を構成する複数の電源電極との接続部には、該複数の電源電極にそれぞれ対応して弾性を有する接触部材が配設され、
   上記第２の配線部の、上記第２の電極群を構成する複数の接地電極との接続部には、該複数の接地電極にそれぞれ対応して弾性を有する接触部材が配設されている
   ことを特徴とする請求項７に記載のＩＣソケット。
9. 半導体チップが実装されるインターポーザを固定するＩＣソケットであって、
   電源電圧が印加される第１の端子および接地される第２の端子を持つ電源端子部を有する
   ことを特徴とするＩＣソケット。
10. 上記インターポーザは、裏面に、複数の電源電極からなる第１の電極群および複数の接地電極からなる第２の電極群を有し、
    上記インターポーザが有する第１の電極群を構成する複数の電源電極に共通に接続される第１の電極板および上記インターポーザが有する第２の電極群を構成する複数の接地電極に共通に接続される第２の電極板をさらに有し、
    上記電源端子部の第１の端子は上記第１の電極板に接続され、上記電源端子部の第２の端子は上記第２の電極板に接続される
    ことを特徴とする請求項９に記載のＩＣソケット。
11. 上記第１の電極板の、上記第１の電極群を構成する複数の電源電極との接続部には、該複数の電源電極にそれぞれ対応して弾性を有する接触部材が配設され、
    上記第２の電極板の、上記第２の電極群を構成する複数の接地電極との接続部には、該複数の接地電極にそれぞれ対応して弾性を有する接触部材が配設されている
    ことを特徴とする請求項１０に記載のＩＣソケット。
12. 半導体チップが実装されるインターポーザであって、
    電源電圧が印加される第１の端子および接地される第２の端子を持つ電源端子部を有する
    ことを特徴とするインターポーザ。
13. 複数の電子部品からなる電子機器であって、
    ＩＣソケットと、上記複数の電子部品のうち少なくともいずれかが実装されると共に、上記ＩＣソケットに固定されるインターポーザとを有する基板装置を備え、
    上記インターポーザは、裏面に、複数の電源電極からなる第１の電極群および複数の接地電極からなる第２の電極群を有し、
    上記ＩＣソケットは、ソケット内配線として、上記インターポーザが有する第１の電極群を構成する複数の電源電極に共通に接続される第１の配線部および上記インターポーザが有する第２の電極群を構成する複数の接地電極に共通に接続される第２の配線部を有する
    ことを特徴とする電子機器。
14. 複数の電子部品からなる電子機器であって、
    ＩＣソケットと、上記複数の電子部品のうち少なくともいずれかが実装されると共に、上記ＩＣソケットに固定されるインターポーザとを有する基板装置を備え、
    上記ＩＣソケットは、電源電圧が印加される第１の端子および接地される第２の端子を持つ電源端子部を有する
    ことを特徴とする電子機器。
15. 上記インターポーザは、裏面に、複数の電源電極からなる第１の電極群および複数の接地電極からなる第２の電極群を有し、
    上記ＩＣソケットは、上記インターポーザが有する第１の電極群を構成する複数の電源電極に共通に接続される第１の電極板および上記インターポーザが有する第２の電極群を構成する複数の接地電極に共通に接続される第２の電極板をさらに有し、
    上記電源端子部の第１の端子は上記第１の電極板に接続され、上記電源端子部の第２の端子は上記第２の電極板に接続される
    ことを特徴とする請求項１４に記載の電子機器。
16. 複数の電子部品からなる電子機器であって、
    ＩＣソケットと、上記複数の電子部品のうち少なくともいずれかが実装されると共に、上記ＩＣソケットに固定されるインターポーザとを有する基板装置を備え、
    上記インターポーザは、電源電圧が印加される第１の端子および接地される第２の端子を持つ電源端子部を有する
    ことを特徴とする電子機器。
    

Images