JP4164757B2 - 光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造 - Google Patents

光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造 Download PDF

Info

Publication number
JP4164757B2
JP4164757B2 JP2003420970A JP2003420970A JP4164757B2 JP 4164757 B2 JP4164757 B2 JP 4164757B2 JP 2003420970 A JP2003420970 A JP 2003420970A JP 2003420970 A JP2003420970 A JP 2003420970A JP 4164757 B2 JP4164757 B2 JP 4164757B2
Authority
JP
Japan
Prior art keywords
optical waveguide
socket
photoelectric composite
composite device
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003420970A
Other languages
English (en)
Other versions
JP2005181610A (ja
Inventor
英 大鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003420970A priority Critical patent/JP4164757B2/ja
Publication of JP2005181610A publication Critical patent/JP2005181610A/ja
Application granted granted Critical
Publication of JP4164757B2 publication Critical patent/JP4164757B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造に関するものである。
現在、LSI(大規模集積回路)等の半導体チップ間の信号伝播は、全て基板配線を介した電気信号によりなされている。しかし、昨今のMPU高機能化に伴い、チップ間にて必要とされるデータ授受量は著しく増大し、結果として様々な高周波問題が浮上している。それらの代表的なものとして、RC信号遅延、インピーダンスミスマッチ、EMC/EMI、クロストーク等が挙げられる。
上記の問題を解決するため、これまで実装業界などが中心となり、配線配置の最適化や新素材開発などの様々な手法を駆使し、解決に当たってきた。
しかし近年、上記の配線配置の最適化や新素材開発等の効果も物性的限界に阻まれつつあり、今後システムの更なる高機能化を実現するためには、単純な半導体チップの実装を前提としたプリント配線板の構造そのものを見直す必要が生じてきている。近年、これら諸問題を解決すべく様々な抜本対策が提案されているが、以下にその代表的なものを記す。
・マルチチップモジュール(MCM)化による微細配線結合
高機能チップを、セラミック・シリコンなどの精密実装基板上に実装し、マザーボード(多層プリント基板)上では形成不可能である微細配線結合を実現する。これによって配線の狭ピッチ化が可能となり、バス幅を広げることでデータ授受量が飛躍的に増大する。
・各種半導体チップの封止、一体化による電気配線結合
各種半導体チップをポリイミド樹脂などを用いて二次元的に封止、一体化し、その一体化された基板上にて微細配線結合を行う。これによって配線の狭ピッチ化が可能となり、バス幅を広げることでデータ授受量が飛躍的に増大する。
・半導体チップの三次元結合
各種半導体チップに貫通電極を設け、それぞれを貼り合わせることで積層構造とする。これにより、異種半導体チップ間の結線が物理的に短絡化され、結果として信号遅延などの問題が回避される。但しその一方、積層化による発熱量増加、半導体チップ間の熱応力などの問題が生じる。
さらに、上記のように信号授受の高速化及び大容量化を実現するために、光配線による光伝送結合技術が開発されている(例えば、後記の非特許文献1及び非特許文献2参照。)。例えば、図17に示すように、電気信号を光変調し、半導体チップ間の伝送速度そのものを大幅に向上させるものである。光は電磁波に関する対策を全く必要とせず、比較的自由な配線設計が可能となる。
上記の半導体チップ間に対応する光配線技術には様々な方式のものがあるが、以下にその代表的な例を示し、簡単に考察する。
・アクティブインターポーザー方式
これは、プリント配線板(ボード)上に光導波路を実装し、光導波路の反光入出射側には光ファイバーコネクタが取りつけられ、その間の伝送はファイバーにてなされる。光素子はトランシーバーモジュールの裏面に実装され、光導波路の45°全反射ミラーに対し、精密に位置決められている。利点としては、既存のプリント配線板の実装構造上に展開できること、またファイバーを用いるため、プリント配線板の内外を問わず幅広い適用が可能であることが挙げられる。また、懸案点としては、構造が大掛かりなため、コストが高いこと、光軸合わせが困難であること、また電気伝送経路の短縮が困難であり、高周波伝送に不向きであることが挙げられる。
・自由空間伝送方式
これは、プリント配線基板の裏面に光配線基板(石英)を実装し、伝送基板内において光をジグザグに反射させ、信号を伝播させる。光素子アレイ+自由空間伝送により、原理的には数千レベルの多チャンネル化が可能である。また、光軸合わせを容易にするため、数枚のレンズを組み合わせたハイブリッド光学系を構成している。利点としては、原理的には数千chの多重伝送が可能であること、またハイブリッド光学系を構成しているため、光軸合わせが容易であることが挙げられる。また、懸案点としては、光配線基板が高価であること、反射による信号伝播のため、波形が乱れ易く、伝播損失が大きいこと、また新規開発技術が数多く盛り込まれているため、信頼性に関する実績がほとんど無いことが挙げられる。
・光コネクタ接続方式
これは、LSIチップの周囲に小型光コネクタを配置し、LSIチップを実装した後、自由に光路を設定できる光伝送モジュールシステムである。利点としては、コネクタにより精度が保証されており、コストのかかる光軸合わせ工程が不要であること、光ファイバーを用いているため、プリント配線基板間などの中距離伝送が可能であること、また既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、コネクタモジュールの小型化に限界があり、半導体チップとコネクタ間における電気配線の短縮化が困難であること、高周波伝送用としては不向きであること、伝送媒体として光ファイバーを採用しているため、多バス化に限界が有ること、また構成部品数が多く、バス当たりのコストダウンが困難であることが挙げられる。
・光導波路埋め込み方式
これは、光導波路をプリント配線基板に埋め込み、既存のプリント配線基板の実装構造の形態を維持しながら光配線を設ける方法である。光路結合にマイクロレンズを採用し、光軸ズレ許容量を一般実装精度レベルまで緩和させている。利点としては、発光素子をLSIチップの裏面に直接実装しているため、LSIチップと発光素子間の電気配線経路を極限まで短くできること、またコリメート光結合により、一般実装精度での光軸合わせが可能であることが挙げられる。また、懸案点としては、光配線をプリント配線基板内に設けるため、プリント配線基板の製造やコストダウンが困難であること、光素子の放熱対策が不明であること、またプリント配線基板が脆弱であるため、レンズと光導波路間の光結合損失が変動する可能性が有ることが挙げられる。
・表面実装方式
これは、光素子を、LSIチップの裏面に直接貼り付けて機能させ、また、光導波路をプリント配線板上に直接実装する方式である。既存のプリント配線板の構造をそのまま維持し、光配線の併設が可能である。利点としては、発光素子をLSIチップの裏面に直接実装しているため、LSIチップと発光素子間の電気配線経路を極限まで短くできること、構造がシンプルであり、コストダウンが可能であること、また既存のプリント配線板の実装構造上に展開できることが挙げられる。また、懸案点としては、光素子をLSIチップに直接貼りつけるため、専用のLSIチップの開発が必要であること、また光素子が高温のLSIチップに直接貼り付けられているため、光素子の高温劣化が懸念されることが挙げられる。
日経エレクトロニクス、"光配線との遭遇"2001年12月3日の122頁、123頁、124頁、125頁、図4、図5、図6、図7 NTT R&D, vol.48, no.3, pp.271-280 (1999)
しかしながら、上記に示した代表的な仕様は、以下の理由から、現状では決定力に欠けているのが実状である。
第1に、既存のプリント配線板の実装構造をそのまま利用できる構造ではないこと。即ち、プリント配線板上に光経路を直接積層する構造は、ベースとなるプリント配線板自体が脆弱であるため、光軸ズレ等の問題が生じて現実的ではない。一方、これまで培われてきたプリント配線板の構造に変更を加えると、性能、信頼性、高周波性能の確認などに膨大な労力を要する。従って、埋め込み型光導波路など、既存のプリント配線板を流用できないシステム構造は望ましくない。
第2に、既存の実装プロセスをそのまま利用できる構造ではないこと。一般に、光導波路などの光モジュールは高温プロセスに弱い。上記したようなプリント配線板と光配線部が一体化した方式では、光モジュールが、はんだリフロー、アンダーフィル樹脂封止などの高温プロセスに曝されることになり、現実には実施が困難である。また、高温プロセスを考慮した材料や部品を採用しなくてはならず、大きな制約条件となる。
第3に、大掛かりな構造物を排除した構造ではないこと。即ち、プリント配線板の剛性が低いため、大掛かりな部品による光路構造は、外部応力により光軸ズレを引き起こし易い。従って、上述したようなアクティブインターポーザー方式によるポスト構造は、避けるべきである。
第4に、高密度化が可能な光配線構造ではないこと。即ち、プリント配線板上の半導体チップ間の光配線に特化すると、高密度化が不可能な光ファイバーは採用すべきではないと考えられる。光ファイバーを用いた光コネクタ接続方式などは、装置間通信に向けたシステムとして限定されたものとなる。
第5に、LSIチップ−光素子間の配線長を短くできる構造ではないこと。即ち、LSIチップ−光素子間の電気配線長を短絡化できない構造では、高周波信号が光素子に到達する前に劣化し、光変換の効果がなくなる。従って、この距離を短くできるシステム構造を構築する必要がある。
本発明は、上述したような問題点を解決するためになされたものであって、その目的は、既存のプリント配線板の実装構造及び実装プロセスをそのまま利用でき、大掛かりな構造物を排除することができ、配線の高密度化が可能であり、及び半導体チップ−光素子間の配線長を短くできる構造が実現可能な光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造を提供することにある。
即ち、本発明は、ソケットと、このソケットに設置された光導波路とを有し、前記光導波路に光入射を行うための発光素子と、前記光導波路からの出射光を受けるための受光素子との少なくとも一方が、前記光導波路に対向して配置されている、光電複合装置であって、
前記ソケットに凹凸構造が設けられ、この凹凸構造の凹部内に前記光導波路が嵌め込 まれ、その幅方向が位置決めされて固定されると共に、この光導波路固定面と同一面に 、前記光導波部の長さ方向を位置決めするための突起部が設けられ、
前記光導波路の長さ方向において、その固定領域から前記突起部の周辺側方位置にま で延びる接着材注入用の溝が前記固定面に形成され、
前記ソケットに対する前記光導波路の位置決め状態で前記溝から接着材を注入するこ とによって、前記凹部に前記光導波路を接着固定するように構成された
ことを特徴とする光電複合装置に係るものである。
また、光導波路を設置するための設置部を有し、前記光導波路に光入射を行うための発光素子と、前記光導波路からの出射光を受けるための受光素子との少なくとも一方が前記光導波路に対して配置される、光電複合装置用のソケットであって、
前記設置部に凹凸構造が設けられ、この凹凸構造の凹部内に前記光導波路が嵌め込ま れ、その幅方向が位置決めされて固定されると共に、この光導波路固定面と同一面に、 前記光導波路の長さ方向において、その固定領域から前記突起部の周辺側方位置にまで 延びる接着材注入用の溝が前記固定面に形成され、
前記設置部に対する前記光導波路の位置決め状態で前記溝から接着材を注入すること によって、前記凹部に前記光導波路を接着固定するように構成された
ことを特徴とする光電複合装置用のソケットに係るものである。
さらに、上記した本発明の光電複合装置がプリント配線板に電気的に接続された状態で固定されている、光電複合装置の実装構造に係るものである。
本発明によれば、光電複合装置が、前記ソケットと、このソケットに設置された前記光導波路とを有し、前記発光素子と、前記受光素子との少なくとも一方が、前記光導波路に対向して配置されており、この光電複合装置が、前記プリント配線板に電気的に接続された状態で固定され記光導波路が前記凹凸構造の凹部内に幅方向が位置決めされかつ突起部によって長さ方向が位置決めされているので、以下に示すように、上記した従来例による光配線技術に起因する諸問題を解決することができる。
即ち、前記光導波路が前記ソケットに設置された状態で前記プリント配線板に電気的に接続されるので、既存の前記プリント配線板の実装構造をそのまま利用できる構造である。従って、前記プリント配線板上に前記ソケットが設置できる領域を設ければ、その他の一般の電気配線は従来通りのプロセスで形成することが可能である。
また、前記光導波路が高温プロセスに弱くても、例えば、前記プリント配線板に前記ソケットを固定し、更にはんだリフロー、アンダーフィル樹脂封止などの高温プロセスを含む、全ての実装プロセスを完了した後、前記ソケットに前記光導波路を設置することができるので、前記光導波路が高温によるダメージをこうむることなしにその実装を行うことが可能である。
また、本発明のソケットは、実装業界に広く浸透しているIC(半導体集積回路)ソケット構造と同様のソケット構造を用いて、特に、垂直方向の光結合を実現することができる。前記ソケットは材料、絶縁性、信頼性等のデータが既に多く存在し、また扱っているメーカーも多岐に渡る。従って、機能、コスト、信頼性等の全てにおいて受け入れ易い構造物であり、既存のプリント配線板実装プロセスとの融合も図り易く、大掛かりな構造物を排除した構造とすることができる。
また、前記プリント配線板と比較して剛性の高い樹脂によって前記ソケットを作製でき、このソケット上で、前記発光素子及び/又は前記受光素子及び前記光導波路間の光結合を行うことがでるため、光結合に必要とされる実装精度を容易に確保できる。例えば、現状のモールド技術により、数μmオーダーの組立て精度は確保可能である。従って、光バスの高密度化も可能となる。
さらに、例えば、半導体集積回路チップ及び前記発光素子及び/又は前記受光素子を、インターポーザーを介してその上下面に近接させて設置することができるので、前記半導体集積回路チップと、前記発光素子及び/又は前記受光素子との間の配線長を短くすることができる。従って、電気信号のノイズ対策やクロストーク対策も容易となり、光変調速度も向上させることが可能となる。
また、従来例による電気配線構造では、プリント配線板に光導波路を直接設けていたので、半導体集積回路チップの高機能化に伴って半導体集積回路チップから引き出されるピンや配線数が増大すると、光導波路によってプリント配線板の設計の自由度を阻害していた。これにより、プリント配線板の高機能化が困難となり、結果として、全ての機能をワンチップに納めるSOC(system on chip)化に頼る状況となっていた。これに対し、本発明によれば、前記光導波路が前記ソケットに設置された状態で前記プリント配線板に電気的に接続されるので、プリント配線板の高密度配線とその設計の自由度を確保しながら光配線システムを安価かつ高い自由度で前記プリント配線板上に展開することが可能となり、前記プリント配線板上での高速分散処理、電子機器トータルでの高機能化、及び開発の短TAT(turn around time)化等が期待できる。
更に、前記光導波部が前記凹凸構造の凹部及び前記突起部によって幅方向及び長さ方向が位置決めされた状態で、前記突起部の側方位置まで延びる前記溝にディスペンサー等によって接着材を注入することによって前記光導波路を正規の位置に接着固定することができる。
本発明において前記凹凸構造の凸面上に、前記発光素子(例えばレーザー)及び/又は前記受光素子を実装したインターポーザーが固定されていることが望ましい。この場合、前記凸面に、前記インターポーザーの位置決め機構を有してもよい。また、前記インターポーザーに、前記発光素子及び/又は前記受光素子に接続された半導体集積回路チップが実装されていることが望ましい。これにより、前記半導体集積回路チップ及び前記発光素子及び/又は前記受光素子を、前記インターポーザーを介してその上下面に近接させて設置することができるので、前記半導体集積回路チップと、前記発光素子及び/又は前記受光素子との間の配線長を短くすることができる。従って、電気信号のノイズ対策やクロストーク対策も容易となり、光変調速度も向上させることができる。
また、前記凹凸構造が、前記光導波路を嵌め込んでその幅方向を位置決めするための凹部と、前記光導波路の長さ方向を位置決めするための突起部とを有している、前記凹凸構造の前記凹部の深さとしては、前記光導波路の厚さよりも大きいのが望ましい。
本発明に基づく光電複合装置は、一対の前記ソケット間に前記光導波路が架け渡されていることが望ましく、これにより、前記光導波路が光配線として用いられる光配線システムを構成することができる。
本発明に基づく光電複合装置の実装構造は、前記光導波路が前記プリント配線板とは非接触となっていることが好ましい。これにより、前記半導体集積回路チップの放熱により、前記光導波路が破壊されるのを効果的に防止することができる。
また、前記光導波路の光伝搬方向にいて、前記ソケットに固定される前記クラッド層の長さが、前記プリント配線板に固定された前記一対のソケット間距離より大きいことが好ましい。前記一対のソケット間において前記光導波路をたわませた状態で固定することにより、前記ソケットの前記プリント配線板上における位置決め誤差を吸収することができ、常に安定したかつ効率的な光導波を行うことができる。
以下、図面を参照しながら、本発明の実施の形態について詳細に説明する。
図1は、本発明に基づくソケットを理解するためにソケットの要部を示す概略斜視図である。図1(a)は、ソケットの前記光導波路が設置される面側から見た概略斜視図であり、図1(b)は、図1(a)の反対の面側から見た概略斜視図である。
図1に示すように、このソケット1には、前記光導波路を位置決めして固定するための、凹凸構造からなる位置決め手段が設けられている。具体的には、前記凹凸構造が、前記光導波路を嵌め込んでその幅方向を位置決めするための凹部2と、前記光導波路の長さ方向を位置決めするための突起部3とを有している。また、凹部2の深さは、前記光導波路の厚さよりも大きい。
また、ソケット1の前記凹凸構造の凸面4には、ソケット1の表及び裏面とを導通するための導通手段、例えばターミナルピン5が設けられている。そして、この凹凸構造の凸面4上に、後述するように、前記発光素子及び/又は前記受光素子が実装された前記インターポーザーが固定される。
ソケット1の材質としては絶縁性樹脂であれば、従来公知の材料を用いることができ、例えばガラス入りPES(ポリエチレンスルフィド)樹脂、ガラス入りPET(ポリエチレンテレフタレート)樹脂等が挙げられる。このようなソケット1の材料は、その種類、絶縁性、信頼性等のデータが既に多く存在し、また扱っているメーカーも多岐に渡る。従って、機能、コスト、信頼性等の全てにおいて受け入れ易い構造物であり、既存のプリント配線板実装プロセスとの融合も図り易い。
ソケット1の製造方法は特に限定されないが、例えば、前記凹凸構造を有する金型を用いて成形により容易に作製することができる。
図2は、ソケット1を用いた光電複合装置の概略斜視図である。図2(a)は、その光電複合装置の要部の概略斜視図であり、図2(b)は、図2(a)の分解図である。
図2に示すように、この光電複合装置6は、一対のソケット1と、このソケット1に設置された光導波路アレイ9とを有し、この一対のソケット1間に光導波路アレイ9が架け渡されている。なお、光導波路アレイ9は、図示省略したが、その内部に並列に配置された複数の光導波路を備える。このとき、光導波路アレイ9は、後述するプリント配線板とは非接触となっているので、前記半導体集積回路チップの熱により、光導波路アレイ9が破壊されるのを効果的に防止することができる。
また、ソケット1の前記凹凸構造の凸面4上に、半導体集積回路チップ21a、21bと、前記発光素子(図示省略)(例えばレーザー)及び/又は前記受光素子(図示省略)とが実装されたインターポーザー20が固定されている。
インターポーザー20は、例えば図3に示すように、一方の面側には半導体集積回路チップ21が実装されており(図3(a))、他方の面側には光導波路アレイ9に光入射を行うための発光素子アレイ7と、光導波路アレイ9からの出射光を受けるための受光素子アレイ8とが実装され、周辺部には再配線電極22が設けられている(図3(b))。なお、発光素子アレイ7及び受光素子アレイ8は、上記した各光導波路の光入出射部に対応する位置に配置された複数の発光素子及び受光素子を備える(図示省略)。各発光素子及び受光素子の間隙には、発光素子及び受光素子と半導体集積回路チップとの間の電気的接続を行う貫通電極が配置されている(図示省略)。
そして、凹部2に光導波路アレイ9が設置されてなる一対のソケット1と、インターポーザー20とを固定するに際し、インターポーザー20の発光素子アレイ7及び/又は受光素子アレイ8が実装された面側をソケット1の凸面4と接するように構成し、またソケット1のターミナルピン5とインターポーザー20の再配線電極22とを電気的に接続するように固定する。
また、上記したように、ソケット1の凹部2の深さを、光導波路アレイ9の厚さ(例えば1mm)よりも大きく形成する(例えば前記深さを2mmとする。)ことにより、図2(a)に示すように、光導波路アレイ9の一方の面23側と、インターポーザー20の発光素子アレイ7及び/又は受光素子アレイ8が実装されている面側との間に空間(例えば500μm)を形成することができる(これは、発光素子アレイ7及び/又は受光素子アレイ8の厚さを500μmとした場合である。)。
上記したように、ソケット1上に、インターポーザー20を介して半導体集積回路チップ21を実装し、及び光導波路アレイ9の一方の面23側と、インターポーザー20の発光素子アレイ7及び/又は受光素子アレイ8が実装されている面側との間に空間25を形成することにより、光電複合装置6の使用時に半導体集積回路チップ21が発熱しても、この熱によって光導波路アレイ9が破壊されるのを効果的に防ぐことができる。
この動作メカニズムは、一方の半導体チップ21aから発信される電気信号が光信号に変換されて、発光素子アレイ7の各発光素子(図示省略)からレーザー光による光信号として出射される。出射された光信号は、光導波路アレイ9の対応する一つの光導波路(図示省略)の光入射部に入射し、前記光導波路が延伸する導波方向に導波され、他方の前記光導波路の光出射部から出射する。そして、前記光導波路から出射された光信号は、受光素子アレイ8の対応する受光素子(図示省略)に受光されて電気信号に変換され、他方の半導体チップ21bに電気信号として伝送される。
光電複合装置6は、前記光導波路が光配線として用いられる光配線システムを構成することができる。即ち、この光電複合装置6を前記プリント配線板に電気的に接続された状態で固定する。
の光電複合装置6によれば、光導波路アレイ9がソケット1の凹部2に設置された状態で前記プリント配線板に電気的に接続することができるので、既存の前記プリント配線板の実装構造をそのまま利用できる構造である。従って、前記プリント配線板上にソケット1が設置できる領域を設ければ、その他の一般の電気配線は従来通りのプロセスで形成することが可能である。
また、前記光導波路が高温プロセスに弱くても、例えば、前記プリント配線板にソケット1を固定し、更にはんだリフロー、アンダーフィル樹脂封止などの高温プロセスを含む、全ての実装プロセスを完了した後、ソケット1の凹部2に光導波路アレイ9を設置することができるので、前記光導波路が高温によるダメージをこうむることなしにその実装を行うことが可能である。
また、前記プリント配線板と比較して剛性の高い樹脂によってソケット1を作製でき、このソケット1上で、前記発光素子及び/又は前記受光素子及び前記光導波路間の光結合を行うことがでるため、光結合に必要とされる実装精度を容易に確保できる。例えば、現状のモールド技術により、数μmオーダーの組立て精度は確保可能である。従って、光バスの高密度化も可能となる。
さらに、半導体集積回路チップ21と、発光素子アレイ7及び/又は受光素子アレイ8とを、インターポーザー20を介してその上下面に近接させて設置することができるので、半導体集積回路チップ21と、前記発光素子及び/又は前記受光素子との間の配線長を短くすることができる。従って、電気信号のノイズ対策、クロストーク対策も容易となり、光変調速度も向上させることが可能となる。
また、従来例による電気配線構造では、プリント配線板に光導波路を直接設けていたので、半導体集積回路チップ21の高機能化に伴って半導体集積回路チップ21から引き出されるピンや配線数が増大すると、光導波路によってプリント配線板の設計の自由度を阻害している。これにより、プリント配線板の高機能化が困難となり、結果として、全ての機能をワンチップに納めるSOC(system on chip)化に頼る状況となっていた。これに対し、上記した光電複合装置6によれば、光導波路アレイ9がソケット1の凹部2に設置された状態で前記プリント配線板に電気的に接続することができるので、前記プリント配線板の高密度配線とその設計の自由度を確保しながら光配線システムを安価かつ高い自由度で前記プリント配線板上に展開することが可能となり、前記プリント配線板上での高速分散処理、電子機器トータルでの高機能化、及び開発の短TAT(turn around time)化等が期待できる。
次に、この光電複合装置6の製造方法の一例について、図4〜図6を参照して説明する。なお、図4及び図5は、図2(a)の光電複合装置6のA−A’線断面図である。
まず、図4(a)及び(b)に示すように、プリント配線板14上に、一対のソケット1を実装する。このとき、プリント配線板14上の電極(図示省略)と、ソケット1のターミナルピン5とを位置合わせして、前記電極とソケット1が電気的に接続されるように実装する。
なお、図示省略したが、プリント配線板14上には予めその他の電子部品等の実装及び電気配線を形成しておく。
次に、図4(c)に示すように、ソケット1の凹部2に光導波路アレイ9を設置し、この一対のソケット1間に光導波路アレイ9を架け渡しさせる。このとき、ソケット1に設けられた前記凹凸構造としての突起3により、光導波路アレイ9の長さ方向における位置決めは容易に行うことができ、また凹部2によって光導波路アレイ9の幅方向における位置決めは容易に行うことができる。なお、ソケット1の凹部2に光導波路アレイ9を設置するので、光導波路アレイ9とプリント配線板14とは非接触の状態になっている。
このとき、図7に幾分誇張して示すように、光導波路アレイ9の実装時に、その光伝搬方向において、ソケット1に固定される光導波路アレイ9の長さが、プリント配線板14に固定された一対のソケット1間距離より大きいことが望ましい。図示するように、光導波路アレイ9をたわませた状態で固定することにより、ソケット1のプリント配線板14上における位置決め誤差を吸収することができ、常に安定したかつ効率的な光導波を行うことができる。なお、光導波路アレイ9は、その内部に並列に配置された複数の光導波路を備え、前記光導波路は例えばクラッド層30、31とこれらクラッド層30、31に挟着されたコア層32とからなる。
光導波路アレイ9のソケット1への接着固定手段としては、例えば接着性樹脂を用いて行うことできる。具体的には、まず図6(a)に示すように、ソケット1の凹部2の底面に溝16を任意の形状で形成する。このとき、溝の端部がソケット1の突起3の周辺部まで位置するように形成する。次に、図6(b)に示すように、ソケット1の凹部2に、複数の光導波路17が並んで配置されてなる光導波路アレイ9を設置する。上述したように、光導波路アレイ9の長さ方向及び幅方向における位置決めは、ソケット1に設けられた突起3及び凹部2によって容易に行うことができる。ここで、溝16は突起3の周辺部まで位置するように形成されているので、溝16の一部は光導波路アレイ9に覆われない状態となる。次に、図6(c)に示すように、光導波路アレイ9に覆われていない溝16の一部からディスペンサー18等を用いて接着性の樹脂を注入し、固めることによって、ソケット1の凹部2に光導波路アレイ9を接着固定することができる。
上記のようにしてソケット1に光導波路アレイ9を設置した後、図5(d)に示すように、ソケット1の凸面4上に、前記半導体集積回路チップとしての例えばMPU(micro processor unit)21a又はDRAM(dynamic random access memory)21bと、発光素子アレイ7及び/又は受光素子アレイ8とが実装されたインターポーザー20を固定する。このとき、インターポーザー20の発光素子アレイ7及び/又は受光素子アレイ8が実装された面側をソケット1の凸面4と接するように構成し、またソケット1の凸面4に露出したターミナルピン(図示省略)とインターポーザー20の再配線電極22とを電気的に接続するように固定する。
次に、図5(e)に示すように、MPU21a、DRAM21b上にそれぞれ、アルミのフィン15を設置する。
以上のようにして、本発明に基づく光電複合装置6を用いて、光導波路17が光配線として用いられる光配線システムを構成することができる。
ここで、図8は、本発明に基づく光電複合装置6をプリント配線板14上に展開した例を示す模式図である。例えば、光導波路モジュールを規格化することで、4方向に自在に展開することが可能となる。
本実施の形態によれば、光導波路アレイ9がソケット1の凹部2に設置された状態でプリント配線板14に電気的に接続することができるので、既存のプリント配線板14の実装構造をそのまま利用することができる。従って、プリント配線板14上にソケット1が設置できる領域を設ければ、その他の一般の電気配線は従来通りのプロセスで形成することが可能である。
また、光導波路アレイ9が高温プロセスに弱くても、上述したように、プリント配線板14にソケット1を固定し、更にはんだリフロー、アンダーフィル樹脂封止などの高温プロセスを含む、全ての実装プロセスを完了した後、ソケット1の凹部2に光導波路アレイ9を設置するので、前記光導波路が高温によるダメージをこうむることなくその実装を行うことが可能である。
また、プリント配線板14と比較して剛性の高い樹脂によってソケット1を作製でき、このソケット1上で、前記発光素子及び/又は前記受光素子及び前記光導波路間の光結合を行うことがでるため、光結合に必要とされる実装精度を容易に確保できる。例えば、現状のモールド技術により、数μmオーダーの組立て精度は確保可能である。従って、光バスの高密度化も可能となる。
また、半導体集積回路チップ21a、21bと、発光素子アレイ7及び/又は受光素子アレイ8とを、インターポーザー20を介してその上下面に近接させて設置することができるので、半導体集積回路チップ21a、21bと、前記発光素子及び/又は前記受光素子との間の配線長を短くすることができる。従って、電気信号のノイズ対策、クロストーク対策も容易となり、光変調速度も向上させることが可能となる。
また、光導波路アレイ9がソケット1の凹部2に設置された状態でプリント配線板14に電気的に接続することができるので、プリント配線板14の高密度配線とその設計の自由度を確保しながら光配線システムを安価かつ高い自由度で前記プリント配線板上に展開することが可能となり、前記プリント配線板上での高速分散処理、電子機器トータルでの高機能化、及び開発の短TAT(turn around time)化等が期待できる。
さらに、ソケット1上に、インターポーザー20を介して半導体集積回路チップ21a、21bを実装し、及び光導波路アレイ9の一方の面23側と、インターポーザー20の発光素子アレイ7及び/又は受光素子アレイ8が実装されている面側との間に空間25を形成することにより、光電複合装置6の使用時に半導体集積回路チップ21が発熱しても、この熱によって光導波路アレイ9が破壊されるのを効果的に防ぐことができる。
上記した実施の形態において、前記光導波路アレイは従来公知のものが使用可能であるが、特に図10に示すような構造を有する光導波路アレイ9を用いるのが好ましい。
図10(a)は、本発明に基づくソケット側から見た発光素子アレイ7、受光素子アレイ8及び光導波路アレイ9の概略構成を示す図である。図10(b)は、図10(a)においてX方向から見た状態を上下逆転して示す(以下、同様)側面図であり、図10(c)は、図10(a)においてY方向から見た側面図である。
この光導波路アレイ9は、図10に示すように、一定方向に延びる光導波路90が並列に複数配置されている。各光導波路90の端部は、45°ミラー面からなる光入出射部90aとなる。そして、この光導波路アレイ9では、各光導波路90の光入出射部90aが、隣接する他の光導波路90の光入出射部90aに対して長さ方向にずれて形成されている。
この光導波路アレイ9では、光導波路90の長さ方向において配列する発光素子71同士のピッチは、上記の長さ方向のずれ量だけの大きさとなる。例えば、隣接する光導波路90の光入出射部90aを長さ方向において100μmだけずらした場合には、光導波路90の長さ方向において配列する発光素子71同士のピッチは100μmとなる。これは、受光素子81においても同様である。
また、光導波路9の配列方向に並ぶ発光素子71のピッチは、5本の光導波路90の配列ピッチの合計分だけの大きさとなる。例えば、各光導波路90が20μmの配列ピッチで配列している場合には、光導波路9の配列方向に並ぶ発光素子71のピッチは、100μmとなる。
このように、各光導波路90の光入出射部90aが、隣接する他の光導波路90の光入出射部90aに対して長さ方向にずれて形成されていることにより、光入出射部90aに対応して配置される光素子71、81を二次元的に配置することができ、光素子71、81を100μmピッチ程度で配置しながら、光導波路90を20μmピッチにまで集積することが可能となる。
以上のように、この光導波路アレイ9によれば、光素子71、81の距離を光干渉や素子発熱によるクロストークの影響をより効果的に避けるためのピッチで配列させつつ、光導波路90の集積度を向上させることが可能となる。
次に、上記に説明した光導波路アレイの製造方法について、図11〜図14を参照して説明する。なお、図11〜図14は、図10(a)のA−A’線の位置に相当する断面図である。
最初に、以下のようにして、光導波路アレイ9を製造するための金型を製造する。
まず、図11(a)に示すように、基板10上に感光性樹脂層11を形成する。感光性樹脂層11を構成する感光性樹脂としては、例えばPMMA(ポリメチルメタクリレート)を用いることができる。感光性樹脂層11の膜厚は、形成する光導波路の高さに相当し、例えば10μm程度とする。
次に、図11(b)に示すように、感光性樹脂層11の近傍に、各光導波路のパターンで開口するマスクMを設置する。
次に、図11(c)に示すように、マスクMを用いて、感光性樹脂層11の表面に対して垂直にシンクロトロン放射光SRを入射させて感光性樹脂層11を露光する。感光性樹脂層11に露光領域11aと未露光領域11bが形成される。
次に、図12(d)に示すように、形成する光導波路の一方の導波方向側にシンクロトロン放射光SRの入射角θを倒し、マスクMを用いて、感光性樹脂層11の表面に対して約45°の角度でシンクロトロン放射光SRを入射させて感光性樹脂層11を露光する。実際には、シンクロトロン放射光SRに対して基板10側を調整して行う。これにより、光導波路の一方の端部に相当する位置におけるマスクMの下部にまでシンクロトロン放射光が回り込み、この部分での露光領域11aと未露光領域11bの境界は、感光性樹脂層11の表面に対して斜めに45°傾けられて明瞭に形成される。
次に、図12(e)に示すように、図12(d)に示す工程と同様にして、形成する光導波路の他方の導波方向側にシンクロトロン放射光SRの入射角θを倒し、マスクMを用いて、感光性樹脂層11の表面に対して約45°の角度でシンクロトロン放射光SRを入射させて感光性樹脂層11を露光する。これにより、光導波路の他方の端部に相当する位置におけるマスクMの下部にまでシンクロトロン放射光が回り込み、この部分での露光領域11aと未露光領域11bの境界は、感光性樹脂層11の表面に対して上記とは逆の方向に斜めに45°傾けられて明瞭に形成される。
次に、図12(f)に示すように、所定の現像液による現像処理を行い、感光性樹脂層11の感光した部分(露光領域11a)を除去する。この結果、未露光領域11bのみが残され、露光領域11aにおける感光性樹脂層が除去された部分に開口部が形成される。
次に、図13(g)に示すように、例えばニッケル電解めっき処理などにより、感光性樹脂層11が除去されて形成された開口部内にニッケルなどの金属を堆積させ、金属層12を堆積させる。
次に、図13(h)に示すように、感光性樹脂層11の感光していない部分(未露光領域11b)を除去する。この結果、基板10上に光導波路と同一の形状の金属層12が複数形成された光導波路アレイを形成するための金型MM(マスタスタンパ)が得られる。金型MMにおいて、各光導波路の45°ミラー面となる面は、シンクロトロン放射光SRを斜めに45°傾けて露光したときに形成された面が転写されて形成された面である。
次に、以下のようにして、金型MMから光導波路アレイを製造する。
まず、図13(i)に示すように、例えばニッケル電解めっき処理などにより、基板10及び金属層12上にマザースタンパ13を形成する。マザースタンパ13の表面には、金属層12による凸部が転写されて凹部が形成されている。
次に、図14(j)に示すように、基板10及び金属層12からなる金型MMからマザースタンパ13を離型する。金属層12とマザースタンパ13の界面に予め酸化被膜などを形成しておくことで、両者の剥離をし易くすることができる。
次に、図14(k)に示すように、上記で得られたマザースタンパ13を射出成形キャビティ内に固定し、このキャビティ内に、例えば溶融状態のPMMAなどの有機材料を射出して、マザースタンパ13の凹部が転写された光導波路を複数有する光導波路アレイ9を形成する。
次に、図14(l)に示すように、マザースタンパ13から光導波路アレイ9を離型する。光導波路アレイ9は、図10(a)〜(c)に示す構成であり、複数の光導波路90が形成され、各光導波路90の両端に45°ミラー面からなる光入出射部90aが設けられた構成となっている。各光導波路90において、45°ミラー面からなる光入出射部90aは、シンクロトロン放射光SRを斜めに45°傾けて露光したときに形成された面が転写されて形成された面である。
ここで、上記のシンクロトロン放射光は、光束に近いスピードで運動する電子の軌道が磁場により曲げられたときに放射される、赤外から紫外、X線に広い波長分布を持った電磁波である。上記のシンクロトロン放射光の光源としては、軌道の直径が数kmの大型の装置から数mの小型の装置まで用いることができる。シンクロトロン放射光は、例えばレーザー光と比較して強度が低いがエネルギーの高い光となっており、厚さが10μm程度の感光性樹脂層11を基板10に達する位置まで完全に露光することができ、基板に対して逆テーパ状の開口部を高精度に形成することができる。なお、シンクロトロン放射光ではなく、半導体レーザーやその他の通常の光源を用いて露光すると、10μm程度の厚さのために、感光性樹脂層11を基板10に達する位置まで完全に露光することはできない。
以上のような製造方法によれば、円板ブレードソーなどによる機械的加工により45°ミラー面を形成する方法では困難である、長さ方向に光入出射部90aをずらしたような微細で複雑な光導波路アレイ9を容易に形成することができる。この結果、上述したように、光導波路90の高密度集積化に寄与することができ、これを備えた光配線システムによる大容量の光伝送の実現に好適に寄与することができる。
また、高価な円板ブレードソーなどによる機械的加工工程は不要であり、製造コストを低下させることができる。
前記光導波路アレイとして、図10に示すような構造を有する光導波路アレイを用いる例を説明したが、この他に、図15に示すような構造を有する光導波路アレイを用いることも好適である。
図15(a)は、本発明に基づくソケット側から見た発光素子アレイ、受光素子アレイ及び光導波路アレイの概略構成を示す図であり、図15(b)は、図15(a)においてX方向から見た側面図であり、図15(c)は、図15(a)においてY方向から見た側面図である。
この光導波路アレイ9では、図15に示すように、各光導波路90−1、90−2の光入出射部90aが、隣接する他の光導波路90−2、90−1の光入出射部90aに対して長さ方向にずれて形成されている。なお、本実施の形態では、光入出射部90aの位置がずれた2つの第1の光導波路90−1及び第2の光導波路90−2を一単位として、繰り返し配列されている。
各光導波路の長さ方向の一方側において、第1の光導波路90−1の光入出射部90aに対応して配置された発光素子71を複数有する発光素子アレイ7−1と、第2の光導波路90−2の光入出射部90aに対応して配置された受光素子81を複数有する受光素子アレイ8−2が配置されている。
各光導波路の長さ方向の他方側において、第1の光導波路90−1の光入出射部90aに対応して配置された受光素子81を複数有する受光素子アレイ8−1と、第2の光導波路90−2の光入出射部90aに対応して配置された発光素子71を複数有する発光素子アレイ7−2が配置されている。
即ち、この光導波路アレイ9では、並列に配置された各光導波路90−1、90−2に対し、発光素子71及び受光素子81が交互に配置されている。そのため、各光導波路90−1、90−2は、互いに隣接する他の光導波路90−2、90−1に対し逆方向に光を導波する。
この光導波路アレイによれば、並列に配置された各光導波路90−1、90−2に対し、発光素子71及び受光素子81が交互に配置されていることから、例えば、半導体チップの特定の回路に接続する入出力パッドに対応する発光素子71及び受光素子81の位置は、図15のB部に示すように近接配置されていることから、電気配線の長さを短くすることができ、高周波対策がより容易になるという効果がある。その他、第3の実施の形態と同様の効果も勿論有する。
前記光導波路アレイとして、図16に示すような構造を有する光導波路アレイを用いることも好適である。
図16(a)は、本発明に基づくソケット側から見た発光素子アレイ、受光素子アレイ及び光導波路アレイの概略構成を示す図であり、図16(b)は、図16(a)においてX方向から見た側面図であり、図16(c)は、図16(a)においてY方向から見た側面図であり、図16(d)は、受光素子アレイにおける受光素子の配置及び発光素子アレイにおける発光素子の配置を示す図である。
では、上記した図10図15の光導波路アレイの構造を複合した構成となっている。即ち、図15と同様に、光導波路アレイ9は、並列に配置された各光導波路90に対し、発光素子71及び受光素子81が交互に配置されている。そのため、各光導波路90は、互いに隣接する他の光導波路に対し逆方向に光を導波する。
また、図10と同様に、各光素子アレイ7−1、7−2、8−1、8−2における光素子71、81は、図16(d)に示すように、隣り合う他の光素子71、81に対し、光導波路90の長さ方向にずれて配置されている。
この光導波路アレイによれば、各光素子アレイにおいて光素子が直線的に配列している場合に比べて、光素子間のピッチを大きく取ることができることから、上述した図15の効果を維持しつつ、光素子間の距離を光干渉や素子発熱によるクロストークの影響を一層避けるためのピッチで配列させることができることから、光導波路90の集積度をより向上させることができる。その他、図10の効果を勿論奏することができる。
以上、本発明を実施の形態について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。
例えば、ソケット1の表裏面を導通するための導通手段として、例えばターミナルピン5が設けられている例を説明したが、この他にもソケット1に貫通電極を設け、ソケット1と、前記プリント配線板及び前記インターポーザーとをはんだによって電気的に接続してもよい。
また、本発明に基づくソケット1は、図9に示すように、凸面4上に、前記インターポーザーの位置決め機構19(例えばはめあいボス等)を有していてもよく、その形状、大きさ等は特に限定されない。
さらに、ソケット1の凹部2に形成された突起部3の形状、大きさ等は特に限定されない。
なお、本発明は、レーザー光に信号を乗せた上述した光配線システムに好適であるが、これ以外にも、光源等の選択によりディスプレイ用などにも適用可能である。
本発明は、光導波路で効率良く所定の光束に集光されて出射し、或いは光導波路に効率良く入射した後に出射した信号光を次段回路の受光素子(光配線やフォトディテクタ等)に入射させるように構成した光通信等の光情報処理に有効に用いることができる。
本発明に基づくソケットを理解するために示すソケットの要部の概略斜視図である。 同、ソケットを用いた光電複合装置の要部の概略斜視図である。 同、インターポーザーの概略斜視図である。 同、光電複合装置の製造方法の一例を工程順に示す概略断面図である。 同、製造方法の一例を工程順に示す概略断面図である。 同、製造方法の本発明に基づく一部工程の概略平面図である。 同、光電複合装置の実装時の概略断面図である。 同、光電複合装置の実装構造の一例の概略平面図である。 本発明に基づくソケットの他の例の概略斜視図である。 本発明の実施の形態による光電複合装置側から見た発光素子アレイ、受光素子アレイ及び光導波路アレイの概略構成図である。 同、光導波路アレイの製造方法の一例を工程順に示す概略断面図である。 同、光導波路アレイの製造方法の一例を工程順に示す概略断面図である。 同、光導波路アレイの製造方法の一例を工程順に示す概略断面図である。 同、光導波路アレイの製造方法の一例を工程順に示す概略断面図である。 本発明の他の実施の形態による光電複合装置側から見た発光素子アレイ、受光素子アレイ及び光導波路アレイの概略構成図である。 本発明の更に他の実施の形態による光電複合装置側から見た発光素子アレイ、受光素子アレイ及び光導波路アレイの概略構成図である。 従来例による光導波路の実装構造を示す概略図である。
符号の説明
1…ソケット、2…凹部、3…突起、4…凸面、5…ターミナルピン、
6…光電複合装置、7…発光素子アレイ、8…受光素子アレイ、9…光導波路アレイ、
14…プリント配線板、15…フィン、16…溝、17、90…光導波路、
18…ディスペンサー、19…インターポーザーの位置決め機構、
20…インターポーザー、21…半導体集積回路チップ、22…再配線電極、25…空間

Claims (16)

  1. ソケットと、このソケットに設置された光導波路とを有し、前記光導波路に光入射を行うための発光素子と、前記光導波路からの出射光を受けるための受光素子との少なくとも一方が、前記光導波路に対向して配置されている、光電複合装置であって、
    前記ソケットに凹凸構造が設けられ、この凹凸構造の凹部内に前記光導波路が嵌め込 まれ、その幅方向が位置決めされて固定されると共に、この光導波路固定面と同一面に 、前記光導波路の長さ方向を位置決めするための突起部が設けられ、
    前記光導波路の長さ方向において、その固定領域から前記突起部の周辺側方位置にま で延びる接着材注入用の溝が前記固定面に形成され、
    前記ソケットに対する前記光導波路の位置決め状態で前記溝から接着材を注入するこ とによって、前記凹部に前記光導波路を接着固定するように構成された
    ことを特徴とする光電複合装置
  2. 前記凹凸構造の前記凹部の深さが、前記光導波路の厚さよりも大きい、請求項1に記載した光電複合装置。
  3. 前記凹凸構造の凸面上に、前記発光素子及び/又は前記受光素子を実装したインターポーザーが固定されている、請求項に記載した光電複合装置。
  4. 前記インターポーザーに、前記発光素子及び/又は前記受光素子に接続された半導体集積回路チップが実装されている、請求項3に記載した光電複合装置。
  5. 前記凸面に、前記インターポーザーの位置決め機構を有する、請求項3に記載した光電複合装置。
  6. 一対の前記ソケット間に前記光導波路が架け渡されている、請求項1に記載した光電複合装置。
  7. 前記光導波路が光配線として用いられる光配線システムを構成する、請求項1に記載した光電複合装置。
  8. 光導波路を設置するための設置部を有し、前記光導波路に光入射を行うための発光素子と、前記光導波路からの出射光を受けるための受光素子との少なくとも一方が前記光導波路に対して配置される、光電複合装置用のソケットであって、
    前記設置部に凹凸構造が設けられ、この凹凸構造の凹部内に前記光導波路が嵌め込ま れ、その幅方向が位置決めされて固定されると共に、この光導波路固定面と同一面に、 前記光導波路の長さ方向を位置決めするための突起部が設けられ、
    前記光導波路の長さ方向において、その固定領域から前記突起部の周辺側方位置にま で延びる接着材注入用の溝が前記固定面に形成され、
    前記設置部に対する前記光導波路の位置決め状態で前記溝から接着材を注入すること によって、前記凹部に前記光導波路を接着固定するように構成された
    ことを特徴とする光電複合装置用のソケット
  9. 前記凹凸構造の前記凹部の深さが、前記光導波路の厚さよりも大きい、請求項8に記載した光電複合装置用のソケット。
  10. 前記凹凸構造の凸面上に、前記発光素子及び/又は前記受光素子を実装したインターポーザーが固定されている、請求項に記載した光電複合装置用のソケット。
  11. 前記インターポーザーに、前記発光素子及び/又は前記受光素子に接続された半導体集積回路チップが実装されている、請求項10に記載した光電複合装置用のソケット。
  12. 前記凸面に、前記インターポーザーの位置決め機構を有する、請求項10に記載した光電複合装置用のソケット。
  13. 前記光導波路が光配線として用いられる光配線システムを構成する、請求項に記載した光電複合装置用のソケット。
  14. 請求項1〜のいずれか1項に記載した光電複合装置がプリント配線板に電気的に接続された状態で固定されている、光電複合装置の実装構造。
  15. 前記光導波路が前記プリント配線板とは非接触となっている、請求項14に記載した光電複合装置の実装構造。
  16. 前記光導波路の光伝搬方向において、前記ソケットに固定されるクラッド層の長さが、前記プリント配線板に固定された前記一対のソケット間距離より大きい、請求項14に記載した光電複合装置の実装構造。
JP2003420970A 2003-12-18 2003-12-18 光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造 Expired - Fee Related JP4164757B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003420970A JP4164757B2 (ja) 2003-12-18 2003-12-18 光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003420970A JP4164757B2 (ja) 2003-12-18 2003-12-18 光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造

Publications (2)

Publication Number Publication Date
JP2005181610A JP2005181610A (ja) 2005-07-07
JP4164757B2 true JP4164757B2 (ja) 2008-10-15

Family

ID=34782337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003420970A Expired - Fee Related JP4164757B2 (ja) 2003-12-18 2003-12-18 光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造

Country Status (1)

Country Link
JP (1) JP4164757B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358892B2 (en) * 2005-02-28 2013-01-22 Nec Corporation Connection structure of two-dimensional array optical element and optical circuit
JP4654807B2 (ja) * 2005-07-19 2011-03-23 ソニー株式会社 光情報処理装置
JP2007178950A (ja) * 2005-12-28 2007-07-12 Kyocera Corp 光配線基板および光配線モジュール
JP4640498B2 (ja) 2008-12-11 2011-03-02 ソニー株式会社 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
WO2010131578A1 (ja) * 2009-05-12 2010-11-18 日本電気株式会社 光信号入出力器内蔵半導体装置及びそれを搭載した電子機器
US8861917B2 (en) 2011-07-07 2014-10-14 Electronics And Telecommunications Research Institute Opto-electric circuit board including metal-slotted optical waveguide and opto-electric simultaneous communication system
JP5803545B2 (ja) 2011-10-12 2015-11-04 ソニー株式会社 半導体レーザ素子、光電変換装置および光情報処理装置
JP6287105B2 (ja) 2013-11-22 2018-03-07 ソニー株式会社 光通信デバイス、受信装置、送信装置及び送受信システム
JP6953201B2 (ja) * 2017-06-28 2021-10-27 キヤノン株式会社 光学装置及び画像形成装置

Also Published As

Publication number Publication date
JP2005181610A (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
US7366375B2 (en) Optical waveguide device, manufacturing method thereof, optical information processing apparatus, and electronic equipment
JP4876263B2 (ja) 信号伝送機器
KR20040019125A (ko) 일체화된 광송수신 모듈과 광도파로를 구비하는 광백플레인
US7315669B2 (en) Photoelectric transducer and photoelectric transducer element array
JP2006235115A (ja) 光信号入力装置およびそれを用いた電子機器
US7622700B2 (en) Photo-electric conversion apparatus with alternating photoelectric conversion elements
JP2006258835A (ja) 光導波モジュール、並びに、光電変換装置及び光導波部材
JP2005201937A (ja) 光導波路アレイ及びその製造方法
JP4164757B2 (ja) 光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造
JP4321267B2 (ja) 光電複合装置及びこの装置に用いられる光導波路、並びに光電複合装置の実装構造
JP5328095B2 (ja) 光伝送基板、光電子混載基板、光モジュールおよび光電気回路システム
JP2004198579A (ja) 光導波路アレイおよび光素子表面実装装置
JP2005252040A (ja) 光電変換装置、インターポーザ、及び光情報処理装置
JP5349192B2 (ja) 光配線構造およびそれを具備する光モジュール
JP4345574B2 (ja) 光導波路及びその製造方法、並びに光情報処理装置
JP4525467B2 (ja) 光導波装置及びその製造方法、並びに光情報処理装置
JP2006047894A (ja) 光導波装置
JP4349262B2 (ja) 光電複合装置並びにそれを用いた電子機器
JP2006195197A (ja) 光導波路の製造方法及びこれに用いられる型の製造方法
JP2006145789A (ja) 光素子アレイ、光導波路アレイ、それを用いた光電複合装置および電子機器
JP2006140295A (ja) 半導体装置の製造方法
JP2005181645A (ja) 光導波路及びその製造方法、並びに光情報処理装置
JP4654807B2 (ja) 光情報処理装置
JP2006310417A (ja) 光電変換装置及びその製造方法、並びに光情報処理装置
JP2005252041A (ja) 光電変換装置及びその実装構造、インターポーザー、並びに光情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees