JP2004198579A - 光導波路アレイおよび光素子表面実装装置 - Google Patents
光導波路アレイおよび光素子表面実装装置 Download PDFInfo
- Publication number
- JP2004198579A JP2004198579A JP2002364841A JP2002364841A JP2004198579A JP 2004198579 A JP2004198579 A JP 2004198579A JP 2002364841 A JP2002364841 A JP 2002364841A JP 2002364841 A JP2002364841 A JP 2002364841A JP 2004198579 A JP2004198579 A JP 2004198579A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- optical waveguide
- light
- array
- waveguide array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】光干渉や素子発熱によるクロストークを抑えて、光導波路の高密度化を図ることができる光導波路アレイおよび光素子表面実装装置を提供する。
【解決手段】光導波路アレイ９は、隣接する光導波路９０間で光入出射部９０ａの位置が延伸方向にずれて形成されており、当該各光導波路９０の光入出射部９０ａに対応して光電変換素子７１が配置される。従って、並列に配置された各光導波路９０間の間隔を短くしても、隣接する光導波路９０間で光入出射部９０ａの位置が延伸方向にずれていることから、このずれにより光電変換素子７１の配置間隔が確保される。
【選択図】図２
【解決手段】光導波路アレイ９は、隣接する光導波路９０間で光入出射部９０ａの位置が延伸方向にずれて形成されており、当該各光導波路９０の光入出射部９０ａに対応して光電変換素子７１が配置される。従って、並列に配置された各光導波路９０間の間隔を短くしても、隣接する光導波路９０間で光入出射部９０ａの位置が延伸方向にずれていることから、このずれにより光電変換素子７１の配置間隔が確保される。
【選択図】図２
Description
【０００１】
【発明の属する技術分野】
本発明は、光導波路アレイおよび光素子表面実装装置に関し、特に表面実装方式を用いた光導波路アレイおよび光素子表面実装装置に関する。
【０００２】
【従来の技術】
従来、ＬＳＩ（大規模集積回路）等の半導体チップ間の信号伝播は、全て基板配線を介した電気信号によりなされている。
しかしながら、昨今のＭＰＵ高機能化に伴い、チップ間にて必要とされるデータ授受量は著しく増大し、結果として様々な高周波問題が浮上している。それらの代表的なものとして、ＲＣ信号遅延、インピーダンスマッチ、ＥＭＣ／ＥＭＩ、クロストーク等が挙げられる。
上記の問題を解決するため、配線配置の最適化や新素材開発などの様々な手法が開発されてきた。
【０００３】
しかし、上記の配線配置の最適化や新素材開発等の効果も物理的限界に阻まれており、さらなるシステムの高機能化を実現するためには単純な半導体チップの実装を前提とした実装ボードの構成そのものを見直す必要が生じてきている。
例えば、マルチチップモジュール化による微細配線結合、各種半導体チップのポリイミド樹脂などを用いた二次元的な封止、一体化による電気配線結合、基板貼り合わせによる半導体チップの三次元結合等の開発がなされている。
【０００４】
さらに、上記のように信号授受の高速化および大容量化を実現するために、光配線による光伝送結合技術が開発されている（例えば、非特許文献１参照）。この技術は、電気信号を光変調し、チップ間の伝送速度そのものを大幅に向上させるものである。光は電磁波に関する対策を全く必要とせず、比較的自由な配線設計が可能となる。
【０００５】
上記のチップ間に対応する光配線技術には様々な方式のものがあり、例えばアクティブインターポーザ方式（Ａ−ＳＥＴ，非特許文献１のｐ．１２５、図７参照）、自由空間伝送方式（非特許文献１のｐ．１２３、図５参照）、光コネクタ接続方式（非特許文献１のｐ．１２２、図４参照）、光導波路埋め込み方式（非特許文献１のｐ．１２４、図６参照）、表面実装方式（非特許文献２参照）等がある。
【０００６】
上記の５つの方式のうち、以下の５つの理由から、表面実装方式による方法がチップ間光伝送に関して最も適当な構造であると考えられる。
【０００７】
第１に、既存のボードシステムをそのまま利用できる構造であること。すなわち、これまで培われてきたボード構造に変更を加えると、性能、信頼性、高周波性能の確認等に膨大な労力を要するためである。よって埋め込み型導波路等、既存のボードを流用できない構造は望ましくないからである。
【０００８】
第２に、既存の実装プロセスをそのまま利用できる構造であること。すなわち、はんだリフロー、アンダーフィル樹脂封止等、光素子実装後の高温プロセスを考慮した材料や部品を採用すべきだからである。
【０００９】
第３に、大掛かりな構造物を極力排除した構造であること。ボード剛性が低い為、大掛かりな部品による光路構造は、外部応力により光軸ずれを引き起しやすいからである。従って、Ａ−ＳＥＴのようなポスト構造は避けるべきである。
【００１０】
第４に、高密度化が可能である光配線構造であること。すなわち、ボード上のチップ間光配線に特化すると、高密度化が不可能である光ファイバは採用すべきではないと考えられる。光ファイバを用いた光コネクタ接続方式は、ボード間通信に向けたシステムとして考えるべきだからである。
【００１１】
第５に、ＬＳＩチップ−光素子間の配線長を短くできる構造であること。すなわち、ＬＳＩ−光素子間の電気配線長を短くできない構造では、高周波信号が光素子に到達する前に劣化し、光変換の効果が無くなるためである。従って、この距離を短くできる構造を構築する必要がある。
【００１２】
【非特許文献１】
日経エレクトロニクス、”光配線との遭遇” 2001年12月3 日
【非特許文献２】
安藤泰博、”光インタコネクション技術の動向と次世代装置実装技術”、NTT R&D, vol.48, no.3, pp.271-280(1999)
【非特許文献３】
電子情報通信学会論文誌 C,Vol.J84-C,No.9,pp.745-755,2001年9 月
【００１３】
【発明が解決しようとする課題】
しかしながら、実際にはこの表面実装方式による高密度アレイ化（１００μｍピッチ以下）は技術的に困難である。それは、以下のような理由に基づく。
【００１４】
光導波路アレイの形成後、４５°ミラー面は、円盤ブレードソー等による機械的加工により形成される（非特許文献３参照）。よって、光入出射部となる４５°ミラーは連続した直線状の一体面となる。なお、等方エッチング等によるミラー面の選択形成法も検討されているが、精度、安定性等が不十分であり、現時点では量産化不可能とみなされている。
【００１５】
上記の製法により、導波路アレイにおける各々の光入出射部は、導波路が延伸する方向である光伝播方向に対し垂直方向の直線配列となる。同様にして、光入出射部に対応する発光素子や受光素子の配列も直線配列になる。
【００１６】
この結果、発光素子や受光素子は、隣接する素子との光干渉、素子発熱によるクロストークの悪影響を避けるため、高密度アレイ化が不可能となってしまう。ここで、光干渉とは光が１０°程度の広がりをもちつつ進むため、隣接経路に信号干渉することであり、また、素子発熱によるクロストークとは、素子発熱に起因して隣接素子の特性を変化させることをいう。
【００１７】
上記の理由により、従来の光配線用導波路は１００μｍピッチ以下の高密度に集積させることは困難である。
【００１８】
本発明は上記の事情に鑑みてなされたものであり、その目的は、光導波路の高密度化を図ることができる光導波路アレイを提供することにある。
本発明の他の目的は、光干渉や素子発熱によるクロストークを抑えて、光導波路の高密度化を図ることができる光素子表面実装装置を提供することにある。
【００１９】
【課題を解決するための手段】
上記の目的を達成するため、本発明の光導波路アレイは、一定方向に延び光入出射部をもつ複数の光導波路が並列に配置されており、各光導波路の前記光入出射部に対応して光電変換素子が配置される光導波路アレイであって、隣接する前記光導波路間で前記光入出射部の位置が延伸方向にずれて形成されている。
【００２０】
各光導波路は、隣接する他の前記光導波路に対し逆方向に光を導波する。
【００２１】
上記の本発明の光導波路アレイでは、隣接する光導波路間で光入出射部の位置が延伸方向にずれて形成されており、当該各光導波路の光入出射部に対応して光電変換素子が配置される。
従って、並列に配置された各光導波路間の間隔を短くしても、隣接する光導波路間で光入出射部の位置が延伸方向にずれていることから、このずれにより光電変換素子の配置間隔が確保される。
【００２２】
さらに、上記の目的を達成するため、本発明の光素子表面実装装置は、基板上に実装された複数の電子素子と、前記基板上に実装され、一定方向に延び光入出射部をもつ複数の光導波路が並列に配置された光導波路アレイと、各光導波路の前記光入出射部に対応して配置された複数の光電変換素子とを有し、前記光導波路アレイは、隣接する前記光導波路間で前記光入出射部の位置が延伸方向にずれて形成され、前記光電変換素子は、各光導波路の前記光入出射部に対応して前記延伸方向にずれて配置されている。
【００２３】
前記光電変換素子は、受光素子あるいは発光素子により構成され、並列に配置された各光導波路の一方側の前記光入出射部に対し、前記受光素子および発光素子が交互に配置されている。
【００２４】
上記の本発明の光素子表面実装装置では、基板に実装される光導波路アレイにおいて、隣接する光導波路間で光入出射部の位置が延伸方向にずれて形成されており、当該各光導波路の光入出射部に対応して光電変換素子が配置される。
従って、並列に配置された各光導波路間の間隔を短くしても、隣接する光導波路間で光入出射部の位置が延伸方向にずれていることから、このずれにより光電変換素子の配置間隔が確保される。
【００２５】
【発明の実施の形態】
以下に、本発明の光導波路アレイおよび光素子表面実装装置の実施の形態について、図面を参照して説明する。
【００２６】
第１実施形態
図１は、本実施形態に係る光素子表面実装装置の概略構成図である。
図１に示す光素子表面実装装置１では、例えばプリント配線板等からなる基板２の表面に複数の半導体チップ（電子素子）３が実装されている。なお、図中、図面の簡略化のため一つの半導体チップ３が実装されている様子を示している。
【００２７】
半導体チップ３は、電子回路形成面を基板２に向けて実装されており、半導体チップ３のパッドに接続する導電層４が基板２のパッドに対して、はんだ等からなるバンプ５を介して電気的に接続されている。半導体チップ３の回路形成面と基板２との間は、樹脂６により封止されている。
【００２８】
半導体チップ３の回路形成面には、半導体チップ３の回路に接続する発光素子アレイ７および受光素子アレイ８が固着されている。基板２上には、さらに光導波路アレイ９が実装されている。光導波路アレイ９は、発光素子アレイ７および受光素子アレイ８の直下から、図示しない他の半導体チップ３に固着された受光素子アレイ８および発光素子アレイ７の直下にまで延びて配置されている。
【００２９】
上記の光素子表面実装装置１は、上述した表面実装方式を採用したものであり、発光素子アレイ７および受光素子アレイ８を半導体チップ３の回路形成面に直接張り付けて機能させている。また、光導波路アレイ９は、基板２上に直接実装されている。このように、既存のボード構造をそのまま維持しつつ、光配線の併設が可能となるものである。本願明細書において、発光素子および受光素子を区別しない場合には、これらを光素子（光電変換素子）と称し、発光素子アレイおよび受光素子アレイを区別しない場合には、これらを光素子アレイと称する。
【００３０】
図２（ａ）は、基板２側から見た発光素子アレイ７および光導波路アレイ９の構成を示す図であり、図２（ｂ）は図２（ａ）においてＸ方向から見た側面図である。なお、図２（ａ）は発光素子アレイ７の構成を一例として示しているが、受光素子アレイ８においても同様であり、また、図２（ｂ）では、上下を反転させて示している。
【００３１】
図２（ａ）に示すように、光導波路アレイ９は、一定方向に延びる光導波路９０が並列に複数配置されている。各光導波路９０の端部は、図２（ｂ）に示すように４５°ミラー面からなる光入出射部９０ａとなる。本実施形態に係る光導波路アレイ９では、各光導波路９０の光入出射部９０ａが、隣接する他の光導波路９０の光入出射部９０ａに対して延伸方向にずれて形成されている。
【００３２】
図２（ａ）および図２（ｂ）に示すように、発光素子アレイ７は、各光導波路９０の光入出射部９０ａに対応する位置に配置された複数の発光素子７１を備える。各発光素子７１の間隙には、発光素子７１と半導体チップ３との間の電気的接続を行う貫通電極７２が配置されている。
【００３３】
上記の光導波路アレイの動作について、図３を参照して説明する。
図３（ａ）は、基板２側から見た発光素子アレイ７、受光素子アレイ８および光導波路アレイ９の概略構成を示す図であり、図３（ｂ）は図３（ａ）においてＸ方向から見た側面図であり、図３（ｃ）は図３（ａ）においてＹ方向から見た側面図である。
【００３４】
一方の半導体チップ３から発信される電気信号が発光素子アレイ７の各発光素子７１に入力されると、当該電気信号が光信号に変換されて各発光素子７１から光信号として出射される。
出射された光信号は、光導波路アレイ９の対応する一つの光導波路９０の光入射部９０ａに入射し、４５°ミラー面から構成される光入出射部９０ａにおいて反射し、光導波路９０が延伸する導波方向に導波され、他方の４５°ミラー面からなる光入出射部９０ａにおいて再び反射して光導波路９０の光入出射部９０ａから出射する。
光導波路９０から出射された光信号は、受光素子アレイ８の対応する受光素子８１に受光されて電気信号に変換され、他方の半導体チップ３に電気信号として伝送される。
【００３５】
次に、上記の本実施形態に係る光導波路アレイおよび当該光導波路アレイを備えた光素子表面実装装置の効果について、図４に示す比較例を参照して説明する。
【００３６】
図４（ａ）は、比較例における基板２側から見た発光素子アレイ７ａ、受光素子アレイ８ａおよび光導波路アレイ９ａの配置を示す図であり、図４（ｂ）は図４（ａ）においてＸ方向から見た側面図であり、図４（ｃ）は図４（ａ）においてＹ方向から見た側面図である。
【００３７】
図４に示す比較例の光導波路アレイ９ａは、一定方向に延び光入出射部９０ａをもつ複数の光導波路９０が並列に配置されており、各光導波路９０の光入出射部９０ａの位置が延伸方向において揃っている。従来の光導波路アレイの製造方法において、円板ブレードソーなどによる機械的加工により４５°ミラー面を形成する場合、図４に示す比較例のように、光導波路アレイ９ａにおける各光導波路９０の光入出射部９０ａは直線配列となり、これに対応して発光・受光素子の配列も直線配列となる。
【００３８】
すなわち、図４に示す光導波路アレイ９ａでは、光導波路９０ａの並ぶ配列ピッチと同じピッチで、発光素子アレイ７ａの発光素子７１や受光素子アレイ８ａの受光素子８１が配列することとなる。
【００３９】
この結果、光素子７１，８１は、隣接する光素子７１，８１との光干渉、素子発熱によるクロストークの悪影響を避けるため、高密度アレイ化が不可能となってしまう。ここで、光干渉とは光が１０°程度の広がりをもちつつ進むため、隣接経路に信号干渉することであり、また、素子発熱によるクロストークとは、素子発熱に起因して隣接素子の特性を変化させることをいう。
上記の理由により、従来の光配線用導波路は１００μｍピッチ以下の高密度に配列させることは困難となる。
【００４０】
これに対して、本実施形態に係る光導波路アレイ９では、図２に示すように、各光導波路９０の光入出射部９０ａが、隣接する他の光導波路９０の光入出射部９０ａに対して延伸方向にずれて形成されている。図２に示す例では、５本の光導波路９０を一単位として、繰り返し配列している。
【００４１】
すなわち、図２に示す本実施形態に係る光導波路アレイ９では、光導波路９０の延伸方向において配列する発光素子７１同士のピッチｄ１は、上記の延伸方向のずれ量だけの大きさとなる。例えば、隣接する光導波路９０の光入出射部９０ａを延伸方向において１００μｍだけずらした場合には、ピッチｄ１は１００μｍとなる。これは、受光素子８１においても同様である。
【００４２】
また、光導波路９０の配列方向に並ぶ発光素子７１のピッチｄ２は、５本の光導波路９０の配列ピッチの合計分だけの大きさとなる。例えば、各光導波路９０が２０μｍの配列ピッチで配列している場合には、ピッチｄ２は、１００μｍとなる。
【００４３】
このように、各光導波路９０の光入出射部９０ａが、隣接する他の光導波路９０の光入出射部９０ａに対して延伸方向にずれて形成されていることにより、当該光入出射部９０ａに対応して配置される光素子７１，８１を二次的に配置することができ、光素子７１，８１を１００μｍピッチ程度で配置しながら、光導波路９０を２０μｍピッチにまで集積することが可能となっている。
【００４４】
以上のように、本実施形態に係る光導波路アレイおよび光素子表面実装装置によれば、光素子７１，８１の距離を光干渉や素子発熱によるクロストークの影響を避けるためのピッチで配列させつつ、光導波路９０の集積度を向上させることが可能となる。
【００４５】
また、光導波路９０を高集積化させつつ、光素子７１，８１を二次元的に配列することにより、無駄なスペースが無くなり、一素子当たりの基板専有面積を削減することができる。このため、コストダウンを図ることができる。
【００４６】
さらに、光素子７１，８１と貫通電極７２を交互に配置することが可能になり、熱伝達率の大きい貫通電極７２の存在により隣接する光素子との素子発熱によるクロストークの影響を低減することが可能となる。
【００４７】
次に、上記の光導波路アレイの製造方法について、図５〜図８を参照して説明する。図５〜図８は、図３（ａ）のＡ−Ａ’線の位置に相当する断面図である。
【００４８】
最初に、以下のようにして、光導波路アレイ９を製造するための金型を製造する。
まず、図５（ａ）に示すように、基板１０上に感光性樹脂層１１を形成する。感光性樹脂層１１を構成する感光性樹脂としては、例えばＰＭＭＡ（ポリメチルメタクリレート）を用いることができる。感光性樹脂層１１の膜厚は、形成する光導波路の高さに相当し、例えば１０μｍ程度とする。
【００４９】
次に、図５（ｂ）に示すように、感光性樹脂層１１の近傍に、各光導波路のパターンで開口するマスクＭを設置する。
【００５０】
次に、図５（ｃ）に示すように、マスクＭを用いて、感光性樹脂層１１の表面に対して垂直にシンクロトロン放射光ＳＲを入射させて感光性樹脂層１１を露光する。これにより、感光性樹脂層１１に露光領域１１ａと未露光領域１１ｂが形成される。
【００５１】
次に、図６（ｄ）に示すように、形成する光導波路の一方の導波方向側にシンクロトロン放射光ＳＲの入射角θを倒し、マスクＭを用いて、感光性樹脂層１１の表面に対して約４５°の角度でシンクロトロン放射光ＳＲを入射させて感光性樹脂層１１を露光する。実際には、シンクロトロン放射光ＳＲに対して基板１０側を調整して行う。
光導波路の一方の端部に相当する位置におけるマスクＭの下部にまでシンクロトロン放射光が回り込み、この部分での露光領域１１ａと未露光領域１１ｂの境界は、感光性樹脂層１１の表面に対して斜めに４５°傾けられて明瞭に形成される。
【００５２】
次に、図６（ｅ）に示すように、図６（ｄ）に示す工程と同様にして、形成する光導波路の他方の導波方向側にシンクロトロン放射光ＳＲの入射角θを倒し、マスクＭを用いて、感光性樹脂層１１の表面に対して約４５°の角度でシンクロトロン放射光ＳＲを入射させて感光性樹脂層１１を露光する。
光導波路の他方の端部に相当する位置におけるマスクＭの下部にまでシンクロトロン放射光が回り込み、この部分での露光領域１１ａと未露光領域１１ｂの境界は、感光性樹脂層１１の表面に対して先とは逆の方向に斜めに４５°傾けられて明瞭に形成される。
【００５３】
次に、図６（ｆ）に示すように、所定の現像液による現像処理を行い、感光性樹脂層１１の感光した部分（露光領域１１ａ）を除去する。この結果、未露光領域１１ｂのみが残され、露光領域１１ａにおける感光性樹脂層が除去された部分に開口部が形成される。
【００５４】
次に、図７（ｇ）に示すように、例えばニッケル電鋳メッキ処理などにより、感光性樹脂層１１が除去されて形成された開口部内にニッケルなどの金属を堆積させ、金属層１２を堆積させる。
【００５５】
次に、図７（ｈ）に示すように、感光性樹脂層１１の感光していない部分（未露光領域１１ｂ）を除去する。この結果、基板１０上に光導波路と同一の形状の金属層１２が複数形成された光導波路アレイを製造するための金型ＭＭ（マスタスタンパ）が得られる。
金型ＭＭにおいて、各光導波路の４５°ミラー面となる面は、シンクロトロン放射光ＳＲを斜めに４５°傾けて露光したときに形成された面が転写されて形成された面である。
【００５６】
次に、以下のようにして、金型ＭＭ（マスタスタンパ）から光導波路アレイを製造する。
まず、図７（ｉ）に示すように、例えばニッケル電鋳メッキ処理などにより、基板１０および金属層１２上にマザースタンパ１３を形成する。マザースタンパ１３の表面には、金属層１２による凸部が転写されて凹部が形成される。
【００５７】
次に、図８（ｊ）に示すように、基板１０および金属層１２からなる金型ＭＭ（マスタスタンパ）からマザースタンパ１３を離型する。
金属層１２とマザースタンパ１３の界面に予め酸化被膜などを形成しておくことで、両者の界面での剥離をしやすくすることができる。
【００５８】
次に、図８（ｋ）に示すように、上記で得られたマザースタンパ１３を射出成形キャビティ内に固定し、このキャビティ内に、例えば溶融状態のＰＭＭＡなどの有機材料を射出して、マザースタンパ１３の凹部が転写された光導波路を複数有する光導波路アレイ９を形成する。
【００５９】
次に、図８（ｌ）に示すように、マザースタンパ１３から光導波路アレイ９を離型する。光導波路アレイ９は、図３（ａ）〜（ｃ）に示す構成であり、複数の光導波路９０が形成され、各光導波路９０の両端に４５°ミラー面からなる光入出射部９０ａが設けられた構成となっている。
各光導波路９０において、４５°ミラー面からなる光入出射部９０ａは、シンクロトロン放射光ＳＲを斜めに４５°傾けて露光したときに形成された面が転写されて形成された面である。
【００６０】
上記の本実施形態に係る光導波路アレイの製造方法において用いているシンクロトロン放射光は、光速に近いスピードで運動する電子の軌道が磁場により曲げられたときに放射される、赤外から紫外、Ｘ線に広い波長分布を持った電磁波である。
上記のシンクロトロン放射光の光源としては、軌道の直径が数ｋｍの大型の装置から数ｍの小型の装置まで用いることができる。
【００６１】
シンクロトロン放射光は、例えばレーザ光と比較して強度が低いがエネルギーの高い光となっており、厚さが１０μｍ程度の感光性樹脂層１１を基板１０に達する位置まで完全に露光することができ、基板に対して逆テーパ状の開口部を高精度に形成することができる。
シンクロトロン放射光ではなく、半導体レーザやその他の通常の光源を用いて露光すると、１０μｍ程度の厚さのために、感光性樹脂層１１を基板１０に達する位置まで完全に露光することはできない。
【００６２】
以上のように、本実施形態に係る光導波路アレイの製造方法によれば、従来のような円板ブレードソーなどによる機械的加工により４５°ミラー面を形成する方法では困難であった、延伸方向に光入出射部９０ａをずらしたような微細で複雑な光導波路アレイ９を容易に形成することが可能である。この結果、上述したように、光導波路９０の高密度集積化に寄与することができ、これを備えた光素子表面実装装置による大容量の光伝送の実現に寄与することができる。
【００６３】
また、本実施形態に係る光導波路アレイの製造方法では、高価な円板ブレードソーなどによる機械的加工工程は不要であり、製造コストを低下させることができる。
【００６４】
第２実施形態
本実施形態に係る光導波路アレイおよび光素子表面実装装置について、図９を参照して説明する。本実施形態に係る光素子表面実装装置の概略構成については、図１に示す第１実施形態と同様であるため、重複説明は省略する。
【００６５】
図９（ａ）は、基板２側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの概略構成を示す図であり、図９（ｂ）は図９（ａ）においてＸ方向から見た側面図であり、図９（ｃ）は図９（ａ）においてＹ方向から見た側面図である。
【００６６】
本実施形態に光導波路アレイ９では、図９に示すように、各光導波路９０−１，９０−２の光入出射部９０ａが、隣接する他の光導波路９０−２，９０−１の光入出射部９０ａに対して延伸方向にずれて形成されている。本実施形態では、光入出射部９０ａの位置がずれた２つの第１の光導波路９０−１および第２の光導波路９０−２を一単位として、繰り返し配列されている。
【００６７】
各光導波路の延伸方向の一方側において、第１の光導波路９０−１の光入出射部９０ａに対応して配置された発光素子７１を複数有する発光素子アレイ７−１と、第２の光導波路９０−２の光入出射部９０ａに対応して配置された受光素子８１を複数有する受光素子アレイ８−２が配置されている。
【００６８】
各光導波路の延伸方向の他方側において、第１の光導波路９０−１の光入出射部９０ａに対応して配置された受光素子８１を複数有する受光素子アレイ８−１と、第２の光導波路９０−２の光入出射部９０ａに対応して配置された発光素子７１を複数有する発光素子アレイ７−２が配置されている。
【００６９】
すなわち、本実施形態に係る光導波路アレイ９では、並列に配置された各光導波路９０−１，９０−２に対し、発光素子７１および受光素子８１が交互に配置されている。そのため、各光導波路９０−１，９０−２は、互いに隣接する他の光導波路９０−２，９０−１に対し逆方向に光を導波する。
【００７０】
次に、上記の本実施形態に係る光導波路アレイおよび当該光導波路アレイを備えた光素子表面実装装置の効果について、図１０に示す比較例を参照して説明する。
【００７１】
図１０（ａ）は、比較例における基板２側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの配置を示す図であり、図１０（ｂ）は図１０（ａ）においてＸ方向から見た側面図であり、図１０（ｃ）は図１０（ａ）においてＹ方向から見た側面図である。
【００７２】
図１０に示す比較例の光導波路アレイ９ａは、一定方向に延び光入出射部９０ａをもつ複数の光導波路９０−１，９０−２が並列に配置されており、各光導波路９０の光入出射部９０ａの位置が延伸方向において揃っている。
【００７３】
図中上から６つの第１の光導波路９０−１の延伸方向における一方側には、光入出射部９０ａに対応して配置された発光素子７１を複数有する発光素子アレイ７−１ａが配置されており、他方側には、光入出射部９０ａに対応して配置された受光素子８１を複数有する受光素子アレイ８−１ａが配置されている。すなわち、第１の光導波路９０−１は、図中左から右へ光を導波する。
【００７４】
図中下から６つの第２の光導波路９０−２の延伸方向における一方側には、光入出射部９０ａに対応して配置された受光素子８１を複数有する受光素子アレイ８−２ａが配置されており、他方側には、光入出射部９０ａに対応して配置された発光素子７１を複数有する受光素子アレイ７−２ａが配置されている。すなわち、第２の光導波路９０−２は、図中右から左へ光を導波する。
【００７５】
図１０に示す比較例のように、発光素子アレイ７−１ａ，７−２ａおよび受光素子アレイ８−１ａ，８−２ａを配置した場合には、以下の問題がある。
すなわち、上記の発光素子アレイ７−１ａおよび受光素子アレイ８−２ａがペアとなって一方の半導体チップに貼り付けられ、発光素子アレイ７−２ａおよび受光素子アレイ８−１ａがペアとなって他方の半導体チップに貼り付けられることとなる。
【００７６】
半導体チップの特定の回路の入力パッドに接続されるのが例えば図１０のＣ部の光入出力部９０ａに対応して配置された受光素子８１であるとすると、出力パッドに接続されるのが例えば図１０のＤ部の光入出力部９０ａに対応して配置された発光素子となる。
【００７７】
半導体チップの特定の回路に接続する入出力パッドは近接配置されている場合が多いことから、一つの回路の入出力パッドに対応する発光素子７１および受光素子８１の位置が離れていると、半導体チップの入出力パッドと発光素子あるいは受光素子を接続するための電気結線距離が長くなってしまい、高周波対策が困難になるという問題がある。
【００７８】
これに対して、本実施形態では、並列に配置された各光導波路９０−１，９０−２に対し、発光素子７１および受光素子８１が交互に配置されていることから、例えば、半導体チップの特定の回路に接続する入出力パッドに対応する発光素子７１および受光素子８１の位置は、図９のＢ部に示すように近接配置されていることから、電気配線の長さを短くすることができ、高周波対策が容易になるという効果がある。その他、第１実施形態と同様の効果も有する。
【００７９】
第３実施形態
本実施形態に係る光導波路アレイおよび光素子表面実装装置について、図１１を参照して説明する。本実施形態に係る光素子表面実装装置の概略構成については、図１に示す第１実施形態と同様であるため、重複説明は省略する。
【００８０】
図１１（ａ）は、基板２側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの概略構成を示す図であり、図１１（ｂ）は図１１（ａ）においてＸ方向から見た側面図であり、図１１（ｃ）は図１１（ａ）においてＹ方向から見た側面図であり、図１１（ｄ）は受光素子アレイにおける受光素子の配置および発光素子アレイにおける発光素子の配置を示す図である。
【００８１】
本実施形態では、第１実施形態と第２実施形態との構成を複合した構成となっている。
すなわち、第２実施形態と同様に、本実施形態に係る光導波路アレイ９では、並列に配置された各光導波路９０に対し、発光素子７１および受光素子８１が交互に配置されている。そのため、各光導波路９０は、互いに隣接する他の光導波路に対し逆方向に光を導波する。
【００８２】
さらに、第１実施形態と同様に、各光素子アレイ７−１，７−２，８−１，８−２における光素子７１，８１は、図１１（ｄ）に示すように、隣り合う他の光素子７１，８１に対し、光導波路９０の延伸方向にずれて配置されている。
【００８３】
上記の本実施形態に係る光導波路アレイおよび光素子表面実装装置によれば、図９に示すように各光素子アレイにおいて光素子が直線的に配列している場合に比べて、光素子間のピッチを大きくとることができることから、上述した第２実施形態の効果を維持しつつ、光素子間の距離を光干渉や素子発熱によるクロストークの影響を避けるためのピッチで配列させることができることから、光導波路９０の集積度を向上させることが可能となる。
その他、第１実施形態の効果を奏することができる。
【００８４】
本発明は、上記の実施形態の説明に限定されない。
例えば、光導波路アレイの形状や構成等は、光導波路の入出力部が延伸方向にずれている限りにおいて、その他種々の形態を採用することができる。また、光導波路アレイを構成する光学材料は例示したもの以外のものを用いることができる。
さらに、上述した光導波路アレイの製造方法は、上記構成の光導波路アレイを製造するための一例であり、これに限定されるものではない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００８５】
【発明の効果】
本発明の光導波路アレイによれば、光導波路の高密度化を図ることができる。また、本発明の光素子表面実装装置によれば、光干渉や素子発熱によるクロストークを抑えて、光導波路の高密度化を図ることができる。
【図面の簡単な説明】
【図１】本実施形態に係る光素子表面実装装置の概略構成図である。
【図２】図２（ａ）は、第１実施形態における基板側から見た発光素子アレイおよび光導波路アレイの構成を示す図であり、図２（ｂ）は図２（ａ）においてＸ方向から見た側面図である。
【図３】図３（ａ）は、第１実施形態における基板側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの概略構成を示す図であり、図３（ｂ）は図３（ａ）においてＸ方向から見た側面図であり、図３（ｃ）は図３（ａ）においてＹ方向から見た側面図である。
【図４】図４（ａ）は、比較例における基板側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの配置を示す図であり、図４（ｂ）は図４（ａ）においてＸ方向から見た側面図であり、図４（ｃ）は図４（ａ）においてＹ方向から見た側面図である。
【図５】本実施形態に係る光導波路アレイを製造するための金型の製造方法を示す工程断面図である。
【図６】本実施形態に係る光導波路アレイを製造するための金型の製造方法を示す工程断面図である。
【図７】本実施形態に係る光導波路アレイを製造するための金型の製造方法を示す工程断面図である。
【図８】本実施形態に係る光導波路アレイを製造のための工程断面図である。
【図９】図９（ａ）は、第２実施形態における基板側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの概略構成を示す図であり、図９（ｂ）は図９（ａ）においてＸ方向から見た側面図であり、図９（ｃ）は図９（ａ）においてＹ方向から見た側面図である。
【図１０】図１０（ａ）は、比較例における基板側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの配置を示す図であり、図１０（ｂ）は図１０（ａ）においてＸ方向から見た側面図であり、図１０（ｃ）は図１０（ａ）においてＹ方向から見た側面図である。
【図１１】図１１（ａ）は、第３実施形態における基板側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの概略構成を示す図であり、図１１（ｂ）は図１１（ａ）においてＸ方向から見た側面図であり、図１１（ｃ）は図１１（ａ）においてＹ方向から見た側面図であり、図１１（ｄ）は受光素子アレイにおける受光素子の配置および発光素子アレイにおける発光素子の配置を示す図である。
【符号の説明】
１…光素子表面実装装置、２…基板、３…半導体チップ、４…導電層、５…バンプ、６…樹脂、７，７−１，７−２…発光素子アレイ、８，８−１，８−２…受光素子アレイ、９…光導波路アレイ、１０…基板、１１…感光性樹脂、１１ａ…露光領域、１１ｂ…未露光領域、１２…金属層、１３…マザースタンパ、７１…発光素子、７２…貫通電極、８１…受光素子、９０，９０−１，９０−２…光導波路、９０ａ…光入出射部、Ｍ…マスク、ＳＲ…シンクロトロン放射光、ｄ１，ｄ２…ピッチ。
【発明の属する技術分野】
本発明は、光導波路アレイおよび光素子表面実装装置に関し、特に表面実装方式を用いた光導波路アレイおよび光素子表面実装装置に関する。
【０００２】
【従来の技術】
従来、ＬＳＩ（大規模集積回路）等の半導体チップ間の信号伝播は、全て基板配線を介した電気信号によりなされている。
しかしながら、昨今のＭＰＵ高機能化に伴い、チップ間にて必要とされるデータ授受量は著しく増大し、結果として様々な高周波問題が浮上している。それらの代表的なものとして、ＲＣ信号遅延、インピーダンスマッチ、ＥＭＣ／ＥＭＩ、クロストーク等が挙げられる。
上記の問題を解決するため、配線配置の最適化や新素材開発などの様々な手法が開発されてきた。
【０００３】
しかし、上記の配線配置の最適化や新素材開発等の効果も物理的限界に阻まれており、さらなるシステムの高機能化を実現するためには単純な半導体チップの実装を前提とした実装ボードの構成そのものを見直す必要が生じてきている。
例えば、マルチチップモジュール化による微細配線結合、各種半導体チップのポリイミド樹脂などを用いた二次元的な封止、一体化による電気配線結合、基板貼り合わせによる半導体チップの三次元結合等の開発がなされている。
【０００４】
さらに、上記のように信号授受の高速化および大容量化を実現するために、光配線による光伝送結合技術が開発されている（例えば、非特許文献１参照）。この技術は、電気信号を光変調し、チップ間の伝送速度そのものを大幅に向上させるものである。光は電磁波に関する対策を全く必要とせず、比較的自由な配線設計が可能となる。
【０００５】
上記のチップ間に対応する光配線技術には様々な方式のものがあり、例えばアクティブインターポーザ方式（Ａ−ＳＥＴ，非特許文献１のｐ．１２５、図７参照）、自由空間伝送方式（非特許文献１のｐ．１２３、図５参照）、光コネクタ接続方式（非特許文献１のｐ．１２２、図４参照）、光導波路埋め込み方式（非特許文献１のｐ．１２４、図６参照）、表面実装方式（非特許文献２参照）等がある。
【０００６】
上記の５つの方式のうち、以下の５つの理由から、表面実装方式による方法がチップ間光伝送に関して最も適当な構造であると考えられる。
【０００７】
第１に、既存のボードシステムをそのまま利用できる構造であること。すなわち、これまで培われてきたボード構造に変更を加えると、性能、信頼性、高周波性能の確認等に膨大な労力を要するためである。よって埋め込み型導波路等、既存のボードを流用できない構造は望ましくないからである。
【０００８】
第２に、既存の実装プロセスをそのまま利用できる構造であること。すなわち、はんだリフロー、アンダーフィル樹脂封止等、光素子実装後の高温プロセスを考慮した材料や部品を採用すべきだからである。
【０００９】
第３に、大掛かりな構造物を極力排除した構造であること。ボード剛性が低い為、大掛かりな部品による光路構造は、外部応力により光軸ずれを引き起しやすいからである。従って、Ａ−ＳＥＴのようなポスト構造は避けるべきである。
【００１０】
第４に、高密度化が可能である光配線構造であること。すなわち、ボード上のチップ間光配線に特化すると、高密度化が不可能である光ファイバは採用すべきではないと考えられる。光ファイバを用いた光コネクタ接続方式は、ボード間通信に向けたシステムとして考えるべきだからである。
【００１１】
第５に、ＬＳＩチップ−光素子間の配線長を短くできる構造であること。すなわち、ＬＳＩ−光素子間の電気配線長を短くできない構造では、高周波信号が光素子に到達する前に劣化し、光変換の効果が無くなるためである。従って、この距離を短くできる構造を構築する必要がある。
【００１２】
【非特許文献１】
日経エレクトロニクス、”光配線との遭遇” 2001年12月3 日
【非特許文献２】
安藤泰博、”光インタコネクション技術の動向と次世代装置実装技術”、NTT R&D, vol.48, no.3, pp.271-280(1999)
【非特許文献３】
電子情報通信学会論文誌 C,Vol.J84-C,No.9,pp.745-755,2001年9 月
【００１３】
【発明が解決しようとする課題】
しかしながら、実際にはこの表面実装方式による高密度アレイ化（１００μｍピッチ以下）は技術的に困難である。それは、以下のような理由に基づく。
【００１４】
光導波路アレイの形成後、４５°ミラー面は、円盤ブレードソー等による機械的加工により形成される（非特許文献３参照）。よって、光入出射部となる４５°ミラーは連続した直線状の一体面となる。なお、等方エッチング等によるミラー面の選択形成法も検討されているが、精度、安定性等が不十分であり、現時点では量産化不可能とみなされている。
【００１５】
上記の製法により、導波路アレイにおける各々の光入出射部は、導波路が延伸する方向である光伝播方向に対し垂直方向の直線配列となる。同様にして、光入出射部に対応する発光素子や受光素子の配列も直線配列になる。
【００１６】
この結果、発光素子や受光素子は、隣接する素子との光干渉、素子発熱によるクロストークの悪影響を避けるため、高密度アレイ化が不可能となってしまう。ここで、光干渉とは光が１０°程度の広がりをもちつつ進むため、隣接経路に信号干渉することであり、また、素子発熱によるクロストークとは、素子発熱に起因して隣接素子の特性を変化させることをいう。
【００１７】
上記の理由により、従来の光配線用導波路は１００μｍピッチ以下の高密度に集積させることは困難である。
【００１８】
本発明は上記の事情に鑑みてなされたものであり、その目的は、光導波路の高密度化を図ることができる光導波路アレイを提供することにある。
本発明の他の目的は、光干渉や素子発熱によるクロストークを抑えて、光導波路の高密度化を図ることができる光素子表面実装装置を提供することにある。
【００１９】
【課題を解決するための手段】
上記の目的を達成するため、本発明の光導波路アレイは、一定方向に延び光入出射部をもつ複数の光導波路が並列に配置されており、各光導波路の前記光入出射部に対応して光電変換素子が配置される光導波路アレイであって、隣接する前記光導波路間で前記光入出射部の位置が延伸方向にずれて形成されている。
【００２０】
各光導波路は、隣接する他の前記光導波路に対し逆方向に光を導波する。
【００２１】
上記の本発明の光導波路アレイでは、隣接する光導波路間で光入出射部の位置が延伸方向にずれて形成されており、当該各光導波路の光入出射部に対応して光電変換素子が配置される。
従って、並列に配置された各光導波路間の間隔を短くしても、隣接する光導波路間で光入出射部の位置が延伸方向にずれていることから、このずれにより光電変換素子の配置間隔が確保される。
【００２２】
さらに、上記の目的を達成するため、本発明の光素子表面実装装置は、基板上に実装された複数の電子素子と、前記基板上に実装され、一定方向に延び光入出射部をもつ複数の光導波路が並列に配置された光導波路アレイと、各光導波路の前記光入出射部に対応して配置された複数の光電変換素子とを有し、前記光導波路アレイは、隣接する前記光導波路間で前記光入出射部の位置が延伸方向にずれて形成され、前記光電変換素子は、各光導波路の前記光入出射部に対応して前記延伸方向にずれて配置されている。
【００２３】
前記光電変換素子は、受光素子あるいは発光素子により構成され、並列に配置された各光導波路の一方側の前記光入出射部に対し、前記受光素子および発光素子が交互に配置されている。
【００２４】
上記の本発明の光素子表面実装装置では、基板に実装される光導波路アレイにおいて、隣接する光導波路間で光入出射部の位置が延伸方向にずれて形成されており、当該各光導波路の光入出射部に対応して光電変換素子が配置される。
従って、並列に配置された各光導波路間の間隔を短くしても、隣接する光導波路間で光入出射部の位置が延伸方向にずれていることから、このずれにより光電変換素子の配置間隔が確保される。
【００２５】
【発明の実施の形態】
以下に、本発明の光導波路アレイおよび光素子表面実装装置の実施の形態について、図面を参照して説明する。
【００２６】
第１実施形態
図１は、本実施形態に係る光素子表面実装装置の概略構成図である。
図１に示す光素子表面実装装置１では、例えばプリント配線板等からなる基板２の表面に複数の半導体チップ（電子素子）３が実装されている。なお、図中、図面の簡略化のため一つの半導体チップ３が実装されている様子を示している。
【００２７】
半導体チップ３は、電子回路形成面を基板２に向けて実装されており、半導体チップ３のパッドに接続する導電層４が基板２のパッドに対して、はんだ等からなるバンプ５を介して電気的に接続されている。半導体チップ３の回路形成面と基板２との間は、樹脂６により封止されている。
【００２８】
半導体チップ３の回路形成面には、半導体チップ３の回路に接続する発光素子アレイ７および受光素子アレイ８が固着されている。基板２上には、さらに光導波路アレイ９が実装されている。光導波路アレイ９は、発光素子アレイ７および受光素子アレイ８の直下から、図示しない他の半導体チップ３に固着された受光素子アレイ８および発光素子アレイ７の直下にまで延びて配置されている。
【００２９】
上記の光素子表面実装装置１は、上述した表面実装方式を採用したものであり、発光素子アレイ７および受光素子アレイ８を半導体チップ３の回路形成面に直接張り付けて機能させている。また、光導波路アレイ９は、基板２上に直接実装されている。このように、既存のボード構造をそのまま維持しつつ、光配線の併設が可能となるものである。本願明細書において、発光素子および受光素子を区別しない場合には、これらを光素子（光電変換素子）と称し、発光素子アレイおよび受光素子アレイを区別しない場合には、これらを光素子アレイと称する。
【００３０】
図２（ａ）は、基板２側から見た発光素子アレイ７および光導波路アレイ９の構成を示す図であり、図２（ｂ）は図２（ａ）においてＸ方向から見た側面図である。なお、図２（ａ）は発光素子アレイ７の構成を一例として示しているが、受光素子アレイ８においても同様であり、また、図２（ｂ）では、上下を反転させて示している。
【００３１】
図２（ａ）に示すように、光導波路アレイ９は、一定方向に延びる光導波路９０が並列に複数配置されている。各光導波路９０の端部は、図２（ｂ）に示すように４５°ミラー面からなる光入出射部９０ａとなる。本実施形態に係る光導波路アレイ９では、各光導波路９０の光入出射部９０ａが、隣接する他の光導波路９０の光入出射部９０ａに対して延伸方向にずれて形成されている。
【００３２】
図２（ａ）および図２（ｂ）に示すように、発光素子アレイ７は、各光導波路９０の光入出射部９０ａに対応する位置に配置された複数の発光素子７１を備える。各発光素子７１の間隙には、発光素子７１と半導体チップ３との間の電気的接続を行う貫通電極７２が配置されている。
【００３３】
上記の光導波路アレイの動作について、図３を参照して説明する。
図３（ａ）は、基板２側から見た発光素子アレイ７、受光素子アレイ８および光導波路アレイ９の概略構成を示す図であり、図３（ｂ）は図３（ａ）においてＸ方向から見た側面図であり、図３（ｃ）は図３（ａ）においてＹ方向から見た側面図である。
【００３４】
一方の半導体チップ３から発信される電気信号が発光素子アレイ７の各発光素子７１に入力されると、当該電気信号が光信号に変換されて各発光素子７１から光信号として出射される。
出射された光信号は、光導波路アレイ９の対応する一つの光導波路９０の光入射部９０ａに入射し、４５°ミラー面から構成される光入出射部９０ａにおいて反射し、光導波路９０が延伸する導波方向に導波され、他方の４５°ミラー面からなる光入出射部９０ａにおいて再び反射して光導波路９０の光入出射部９０ａから出射する。
光導波路９０から出射された光信号は、受光素子アレイ８の対応する受光素子８１に受光されて電気信号に変換され、他方の半導体チップ３に電気信号として伝送される。
【００３５】
次に、上記の本実施形態に係る光導波路アレイおよび当該光導波路アレイを備えた光素子表面実装装置の効果について、図４に示す比較例を参照して説明する。
【００３６】
図４（ａ）は、比較例における基板２側から見た発光素子アレイ７ａ、受光素子アレイ８ａおよび光導波路アレイ９ａの配置を示す図であり、図４（ｂ）は図４（ａ）においてＸ方向から見た側面図であり、図４（ｃ）は図４（ａ）においてＹ方向から見た側面図である。
【００３７】
図４に示す比較例の光導波路アレイ９ａは、一定方向に延び光入出射部９０ａをもつ複数の光導波路９０が並列に配置されており、各光導波路９０の光入出射部９０ａの位置が延伸方向において揃っている。従来の光導波路アレイの製造方法において、円板ブレードソーなどによる機械的加工により４５°ミラー面を形成する場合、図４に示す比較例のように、光導波路アレイ９ａにおける各光導波路９０の光入出射部９０ａは直線配列となり、これに対応して発光・受光素子の配列も直線配列となる。
【００３８】
すなわち、図４に示す光導波路アレイ９ａでは、光導波路９０ａの並ぶ配列ピッチと同じピッチで、発光素子アレイ７ａの発光素子７１や受光素子アレイ８ａの受光素子８１が配列することとなる。
【００３９】
この結果、光素子７１，８１は、隣接する光素子７１，８１との光干渉、素子発熱によるクロストークの悪影響を避けるため、高密度アレイ化が不可能となってしまう。ここで、光干渉とは光が１０°程度の広がりをもちつつ進むため、隣接経路に信号干渉することであり、また、素子発熱によるクロストークとは、素子発熱に起因して隣接素子の特性を変化させることをいう。
上記の理由により、従来の光配線用導波路は１００μｍピッチ以下の高密度に配列させることは困難となる。
【００４０】
これに対して、本実施形態に係る光導波路アレイ９では、図２に示すように、各光導波路９０の光入出射部９０ａが、隣接する他の光導波路９０の光入出射部９０ａに対して延伸方向にずれて形成されている。図２に示す例では、５本の光導波路９０を一単位として、繰り返し配列している。
【００４１】
すなわち、図２に示す本実施形態に係る光導波路アレイ９では、光導波路９０の延伸方向において配列する発光素子７１同士のピッチｄ１は、上記の延伸方向のずれ量だけの大きさとなる。例えば、隣接する光導波路９０の光入出射部９０ａを延伸方向において１００μｍだけずらした場合には、ピッチｄ１は１００μｍとなる。これは、受光素子８１においても同様である。
【００４２】
また、光導波路９０の配列方向に並ぶ発光素子７１のピッチｄ２は、５本の光導波路９０の配列ピッチの合計分だけの大きさとなる。例えば、各光導波路９０が２０μｍの配列ピッチで配列している場合には、ピッチｄ２は、１００μｍとなる。
【００４３】
このように、各光導波路９０の光入出射部９０ａが、隣接する他の光導波路９０の光入出射部９０ａに対して延伸方向にずれて形成されていることにより、当該光入出射部９０ａに対応して配置される光素子７１，８１を二次的に配置することができ、光素子７１，８１を１００μｍピッチ程度で配置しながら、光導波路９０を２０μｍピッチにまで集積することが可能となっている。
【００４４】
以上のように、本実施形態に係る光導波路アレイおよび光素子表面実装装置によれば、光素子７１，８１の距離を光干渉や素子発熱によるクロストークの影響を避けるためのピッチで配列させつつ、光導波路９０の集積度を向上させることが可能となる。
【００４５】
また、光導波路９０を高集積化させつつ、光素子７１，８１を二次元的に配列することにより、無駄なスペースが無くなり、一素子当たりの基板専有面積を削減することができる。このため、コストダウンを図ることができる。
【００４６】
さらに、光素子７１，８１と貫通電極７２を交互に配置することが可能になり、熱伝達率の大きい貫通電極７２の存在により隣接する光素子との素子発熱によるクロストークの影響を低減することが可能となる。
【００４７】
次に、上記の光導波路アレイの製造方法について、図５〜図８を参照して説明する。図５〜図８は、図３（ａ）のＡ−Ａ’線の位置に相当する断面図である。
【００４８】
最初に、以下のようにして、光導波路アレイ９を製造するための金型を製造する。
まず、図５（ａ）に示すように、基板１０上に感光性樹脂層１１を形成する。感光性樹脂層１１を構成する感光性樹脂としては、例えばＰＭＭＡ（ポリメチルメタクリレート）を用いることができる。感光性樹脂層１１の膜厚は、形成する光導波路の高さに相当し、例えば１０μｍ程度とする。
【００４９】
次に、図５（ｂ）に示すように、感光性樹脂層１１の近傍に、各光導波路のパターンで開口するマスクＭを設置する。
【００５０】
次に、図５（ｃ）に示すように、マスクＭを用いて、感光性樹脂層１１の表面に対して垂直にシンクロトロン放射光ＳＲを入射させて感光性樹脂層１１を露光する。これにより、感光性樹脂層１１に露光領域１１ａと未露光領域１１ｂが形成される。
【００５１】
次に、図６（ｄ）に示すように、形成する光導波路の一方の導波方向側にシンクロトロン放射光ＳＲの入射角θを倒し、マスクＭを用いて、感光性樹脂層１１の表面に対して約４５°の角度でシンクロトロン放射光ＳＲを入射させて感光性樹脂層１１を露光する。実際には、シンクロトロン放射光ＳＲに対して基板１０側を調整して行う。
光導波路の一方の端部に相当する位置におけるマスクＭの下部にまでシンクロトロン放射光が回り込み、この部分での露光領域１１ａと未露光領域１１ｂの境界は、感光性樹脂層１１の表面に対して斜めに４５°傾けられて明瞭に形成される。
【００５２】
次に、図６（ｅ）に示すように、図６（ｄ）に示す工程と同様にして、形成する光導波路の他方の導波方向側にシンクロトロン放射光ＳＲの入射角θを倒し、マスクＭを用いて、感光性樹脂層１１の表面に対して約４５°の角度でシンクロトロン放射光ＳＲを入射させて感光性樹脂層１１を露光する。
光導波路の他方の端部に相当する位置におけるマスクＭの下部にまでシンクロトロン放射光が回り込み、この部分での露光領域１１ａと未露光領域１１ｂの境界は、感光性樹脂層１１の表面に対して先とは逆の方向に斜めに４５°傾けられて明瞭に形成される。
【００５３】
次に、図６（ｆ）に示すように、所定の現像液による現像処理を行い、感光性樹脂層１１の感光した部分（露光領域１１ａ）を除去する。この結果、未露光領域１１ｂのみが残され、露光領域１１ａにおける感光性樹脂層が除去された部分に開口部が形成される。
【００５４】
次に、図７（ｇ）に示すように、例えばニッケル電鋳メッキ処理などにより、感光性樹脂層１１が除去されて形成された開口部内にニッケルなどの金属を堆積させ、金属層１２を堆積させる。
【００５５】
次に、図７（ｈ）に示すように、感光性樹脂層１１の感光していない部分（未露光領域１１ｂ）を除去する。この結果、基板１０上に光導波路と同一の形状の金属層１２が複数形成された光導波路アレイを製造するための金型ＭＭ（マスタスタンパ）が得られる。
金型ＭＭにおいて、各光導波路の４５°ミラー面となる面は、シンクロトロン放射光ＳＲを斜めに４５°傾けて露光したときに形成された面が転写されて形成された面である。
【００５６】
次に、以下のようにして、金型ＭＭ（マスタスタンパ）から光導波路アレイを製造する。
まず、図７（ｉ）に示すように、例えばニッケル電鋳メッキ処理などにより、基板１０および金属層１２上にマザースタンパ１３を形成する。マザースタンパ１３の表面には、金属層１２による凸部が転写されて凹部が形成される。
【００５７】
次に、図８（ｊ）に示すように、基板１０および金属層１２からなる金型ＭＭ（マスタスタンパ）からマザースタンパ１３を離型する。
金属層１２とマザースタンパ１３の界面に予め酸化被膜などを形成しておくことで、両者の界面での剥離をしやすくすることができる。
【００５８】
次に、図８（ｋ）に示すように、上記で得られたマザースタンパ１３を射出成形キャビティ内に固定し、このキャビティ内に、例えば溶融状態のＰＭＭＡなどの有機材料を射出して、マザースタンパ１３の凹部が転写された光導波路を複数有する光導波路アレイ９を形成する。
【００５９】
次に、図８（ｌ）に示すように、マザースタンパ１３から光導波路アレイ９を離型する。光導波路アレイ９は、図３（ａ）〜（ｃ）に示す構成であり、複数の光導波路９０が形成され、各光導波路９０の両端に４５°ミラー面からなる光入出射部９０ａが設けられた構成となっている。
各光導波路９０において、４５°ミラー面からなる光入出射部９０ａは、シンクロトロン放射光ＳＲを斜めに４５°傾けて露光したときに形成された面が転写されて形成された面である。
【００６０】
上記の本実施形態に係る光導波路アレイの製造方法において用いているシンクロトロン放射光は、光速に近いスピードで運動する電子の軌道が磁場により曲げられたときに放射される、赤外から紫外、Ｘ線に広い波長分布を持った電磁波である。
上記のシンクロトロン放射光の光源としては、軌道の直径が数ｋｍの大型の装置から数ｍの小型の装置まで用いることができる。
【００６１】
シンクロトロン放射光は、例えばレーザ光と比較して強度が低いがエネルギーの高い光となっており、厚さが１０μｍ程度の感光性樹脂層１１を基板１０に達する位置まで完全に露光することができ、基板に対して逆テーパ状の開口部を高精度に形成することができる。
シンクロトロン放射光ではなく、半導体レーザやその他の通常の光源を用いて露光すると、１０μｍ程度の厚さのために、感光性樹脂層１１を基板１０に達する位置まで完全に露光することはできない。
【００６２】
以上のように、本実施形態に係る光導波路アレイの製造方法によれば、従来のような円板ブレードソーなどによる機械的加工により４５°ミラー面を形成する方法では困難であった、延伸方向に光入出射部９０ａをずらしたような微細で複雑な光導波路アレイ９を容易に形成することが可能である。この結果、上述したように、光導波路９０の高密度集積化に寄与することができ、これを備えた光素子表面実装装置による大容量の光伝送の実現に寄与することができる。
【００６３】
また、本実施形態に係る光導波路アレイの製造方法では、高価な円板ブレードソーなどによる機械的加工工程は不要であり、製造コストを低下させることができる。
【００６４】
第２実施形態
本実施形態に係る光導波路アレイおよび光素子表面実装装置について、図９を参照して説明する。本実施形態に係る光素子表面実装装置の概略構成については、図１に示す第１実施形態と同様であるため、重複説明は省略する。
【００６５】
図９（ａ）は、基板２側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの概略構成を示す図であり、図９（ｂ）は図９（ａ）においてＸ方向から見た側面図であり、図９（ｃ）は図９（ａ）においてＹ方向から見た側面図である。
【００６６】
本実施形態に光導波路アレイ９では、図９に示すように、各光導波路９０−１，９０−２の光入出射部９０ａが、隣接する他の光導波路９０−２，９０−１の光入出射部９０ａに対して延伸方向にずれて形成されている。本実施形態では、光入出射部９０ａの位置がずれた２つの第１の光導波路９０−１および第２の光導波路９０−２を一単位として、繰り返し配列されている。
【００６７】
各光導波路の延伸方向の一方側において、第１の光導波路９０−１の光入出射部９０ａに対応して配置された発光素子７１を複数有する発光素子アレイ７−１と、第２の光導波路９０−２の光入出射部９０ａに対応して配置された受光素子８１を複数有する受光素子アレイ８−２が配置されている。
【００６８】
各光導波路の延伸方向の他方側において、第１の光導波路９０−１の光入出射部９０ａに対応して配置された受光素子８１を複数有する受光素子アレイ８−１と、第２の光導波路９０−２の光入出射部９０ａに対応して配置された発光素子７１を複数有する発光素子アレイ７−２が配置されている。
【００６９】
すなわち、本実施形態に係る光導波路アレイ９では、並列に配置された各光導波路９０−１，９０−２に対し、発光素子７１および受光素子８１が交互に配置されている。そのため、各光導波路９０−１，９０−２は、互いに隣接する他の光導波路９０−２，９０−１に対し逆方向に光を導波する。
【００７０】
次に、上記の本実施形態に係る光導波路アレイおよび当該光導波路アレイを備えた光素子表面実装装置の効果について、図１０に示す比較例を参照して説明する。
【００７１】
図１０（ａ）は、比較例における基板２側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの配置を示す図であり、図１０（ｂ）は図１０（ａ）においてＸ方向から見た側面図であり、図１０（ｃ）は図１０（ａ）においてＹ方向から見た側面図である。
【００７２】
図１０に示す比較例の光導波路アレイ９ａは、一定方向に延び光入出射部９０ａをもつ複数の光導波路９０−１，９０−２が並列に配置されており、各光導波路９０の光入出射部９０ａの位置が延伸方向において揃っている。
【００７３】
図中上から６つの第１の光導波路９０−１の延伸方向における一方側には、光入出射部９０ａに対応して配置された発光素子７１を複数有する発光素子アレイ７−１ａが配置されており、他方側には、光入出射部９０ａに対応して配置された受光素子８１を複数有する受光素子アレイ８−１ａが配置されている。すなわち、第１の光導波路９０−１は、図中左から右へ光を導波する。
【００７４】
図中下から６つの第２の光導波路９０−２の延伸方向における一方側には、光入出射部９０ａに対応して配置された受光素子８１を複数有する受光素子アレイ８−２ａが配置されており、他方側には、光入出射部９０ａに対応して配置された発光素子７１を複数有する受光素子アレイ７−２ａが配置されている。すなわち、第２の光導波路９０−２は、図中右から左へ光を導波する。
【００７５】
図１０に示す比較例のように、発光素子アレイ７−１ａ，７−２ａおよび受光素子アレイ８−１ａ，８−２ａを配置した場合には、以下の問題がある。
すなわち、上記の発光素子アレイ７−１ａおよび受光素子アレイ８−２ａがペアとなって一方の半導体チップに貼り付けられ、発光素子アレイ７−２ａおよび受光素子アレイ８−１ａがペアとなって他方の半導体チップに貼り付けられることとなる。
【００７６】
半導体チップの特定の回路の入力パッドに接続されるのが例えば図１０のＣ部の光入出力部９０ａに対応して配置された受光素子８１であるとすると、出力パッドに接続されるのが例えば図１０のＤ部の光入出力部９０ａに対応して配置された発光素子となる。
【００７７】
半導体チップの特定の回路に接続する入出力パッドは近接配置されている場合が多いことから、一つの回路の入出力パッドに対応する発光素子７１および受光素子８１の位置が離れていると、半導体チップの入出力パッドと発光素子あるいは受光素子を接続するための電気結線距離が長くなってしまい、高周波対策が困難になるという問題がある。
【００７８】
これに対して、本実施形態では、並列に配置された各光導波路９０−１，９０−２に対し、発光素子７１および受光素子８１が交互に配置されていることから、例えば、半導体チップの特定の回路に接続する入出力パッドに対応する発光素子７１および受光素子８１の位置は、図９のＢ部に示すように近接配置されていることから、電気配線の長さを短くすることができ、高周波対策が容易になるという効果がある。その他、第１実施形態と同様の効果も有する。
【００７９】
第３実施形態
本実施形態に係る光導波路アレイおよび光素子表面実装装置について、図１１を参照して説明する。本実施形態に係る光素子表面実装装置の概略構成については、図１に示す第１実施形態と同様であるため、重複説明は省略する。
【００８０】
図１１（ａ）は、基板２側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの概略構成を示す図であり、図１１（ｂ）は図１１（ａ）においてＸ方向から見た側面図であり、図１１（ｃ）は図１１（ａ）においてＹ方向から見た側面図であり、図１１（ｄ）は受光素子アレイにおける受光素子の配置および発光素子アレイにおける発光素子の配置を示す図である。
【００８１】
本実施形態では、第１実施形態と第２実施形態との構成を複合した構成となっている。
すなわち、第２実施形態と同様に、本実施形態に係る光導波路アレイ９では、並列に配置された各光導波路９０に対し、発光素子７１および受光素子８１が交互に配置されている。そのため、各光導波路９０は、互いに隣接する他の光導波路に対し逆方向に光を導波する。
【００８２】
さらに、第１実施形態と同様に、各光素子アレイ７−１，７−２，８−１，８−２における光素子７１，８１は、図１１（ｄ）に示すように、隣り合う他の光素子７１，８１に対し、光導波路９０の延伸方向にずれて配置されている。
【００８３】
上記の本実施形態に係る光導波路アレイおよび光素子表面実装装置によれば、図９に示すように各光素子アレイにおいて光素子が直線的に配列している場合に比べて、光素子間のピッチを大きくとることができることから、上述した第２実施形態の効果を維持しつつ、光素子間の距離を光干渉や素子発熱によるクロストークの影響を避けるためのピッチで配列させることができることから、光導波路９０の集積度を向上させることが可能となる。
その他、第１実施形態の効果を奏することができる。
【００８４】
本発明は、上記の実施形態の説明に限定されない。
例えば、光導波路アレイの形状や構成等は、光導波路の入出力部が延伸方向にずれている限りにおいて、その他種々の形態を採用することができる。また、光導波路アレイを構成する光学材料は例示したもの以外のものを用いることができる。
さらに、上述した光導波路アレイの製造方法は、上記構成の光導波路アレイを製造するための一例であり、これに限定されるものではない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００８５】
【発明の効果】
本発明の光導波路アレイによれば、光導波路の高密度化を図ることができる。また、本発明の光素子表面実装装置によれば、光干渉や素子発熱によるクロストークを抑えて、光導波路の高密度化を図ることができる。
【図面の簡単な説明】
【図１】本実施形態に係る光素子表面実装装置の概略構成図である。
【図２】図２（ａ）は、第１実施形態における基板側から見た発光素子アレイおよび光導波路アレイの構成を示す図であり、図２（ｂ）は図２（ａ）においてＸ方向から見た側面図である。
【図３】図３（ａ）は、第１実施形態における基板側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの概略構成を示す図であり、図３（ｂ）は図３（ａ）においてＸ方向から見た側面図であり、図３（ｃ）は図３（ａ）においてＹ方向から見た側面図である。
【図４】図４（ａ）は、比較例における基板側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの配置を示す図であり、図４（ｂ）は図４（ａ）においてＸ方向から見た側面図であり、図４（ｃ）は図４（ａ）においてＹ方向から見た側面図である。
【図５】本実施形態に係る光導波路アレイを製造するための金型の製造方法を示す工程断面図である。
【図６】本実施形態に係る光導波路アレイを製造するための金型の製造方法を示す工程断面図である。
【図７】本実施形態に係る光導波路アレイを製造するための金型の製造方法を示す工程断面図である。
【図８】本実施形態に係る光導波路アレイを製造のための工程断面図である。
【図９】図９（ａ）は、第２実施形態における基板側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの概略構成を示す図であり、図９（ｂ）は図９（ａ）においてＸ方向から見た側面図であり、図９（ｃ）は図９（ａ）においてＹ方向から見た側面図である。
【図１０】図１０（ａ）は、比較例における基板側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの配置を示す図であり、図１０（ｂ）は図１０（ａ）においてＸ方向から見た側面図であり、図１０（ｃ）は図１０（ａ）においてＹ方向から見た側面図である。
【図１１】図１１（ａ）は、第３実施形態における基板側から見た発光素子アレイ、受光素子アレイおよび光導波路アレイの概略構成を示す図であり、図１１（ｂ）は図１１（ａ）においてＸ方向から見た側面図であり、図１１（ｃ）は図１１（ａ）においてＹ方向から見た側面図であり、図１１（ｄ）は受光素子アレイにおける受光素子の配置および発光素子アレイにおける発光素子の配置を示す図である。
【符号の説明】
１…光素子表面実装装置、２…基板、３…半導体チップ、４…導電層、５…バンプ、６…樹脂、７，７−１，７−２…発光素子アレイ、８，８−１，８−２…受光素子アレイ、９…光導波路アレイ、１０…基板、１１…感光性樹脂、１１ａ…露光領域、１１ｂ…未露光領域、１２…金属層、１３…マザースタンパ、７１…発光素子、７２…貫通電極、８１…受光素子、９０，９０−１，９０−２…光導波路、９０ａ…光入出射部、Ｍ…マスク、ＳＲ…シンクロトロン放射光、ｄ１，ｄ２…ピッチ。
Claims (4)
- 一定方向に延び光入出射部をもつ複数の光導波路が並列に配置されており、各光導波路の前記光入出射部に対応して光電変換素子が配置される光導波路アレイであって、
隣接する前記光導波路間で前記光入出射部の位置が延伸方向にずれて形成されている
光導波路アレイ。 - 各光導波路は、隣接する他の前記光導波路に対し逆方向に光を導波する
請求項１記載の光導波路アレイ。 - 基板上に実装された複数の電子素子と、
前記基板上に実装され、一定方向に延び光入出射部をもつ複数の光導波路が並列に配置された光導波路アレイと、
各光導波路の前記光入出射部に対応して配置された複数の光電変換素子とを有し、
前記光導波路アレイは、隣接する前記光導波路間で前記光入出射部の位置が延伸方向にずれて形成され、
前記光電変換素子は、各光導波路の前記光入出射部に対応して前記延伸方向にずれて配置されている
光素子表面実装装置。 - 前記光電変換素子は、受光素子あるいは発光素子により構成され、
並列に配置された各光導波路の一方側の前記光入出射部に対し、前記受光素子および発光素子が交互に配置されている
請求項３記載の光素子表面実装装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002364841A JP2004198579A (ja) | 2002-12-17 | 2002-12-17 | 光導波路アレイおよび光素子表面実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002364841A JP2004198579A (ja) | 2002-12-17 | 2002-12-17 | 光導波路アレイおよび光素子表面実装装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004198579A true JP2004198579A (ja) | 2004-07-15 |
Family
ID=32762550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002364841A Pending JP2004198579A (ja) | 2002-12-17 | 2002-12-17 | 光導波路アレイおよび光素子表面実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004198579A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005201937A (ja) * | 2004-01-13 | 2005-07-28 | Sony Corp | 光導波路アレイ及びその製造方法 |
| WO2006093117A1 (ja) * | 2005-02-28 | 2006-09-08 | Nec Corporation | ２次元アレイ状光素子と光回路の接続構造 |
| JP2007178950A (ja) * | 2005-12-28 | 2007-07-12 | Kyocera Corp | 光配線基板および光配線モジュール |
| JP2007199657A (ja) * | 2005-12-28 | 2007-08-09 | Kyocera Corp | 光配線モジュール |
| JP2008046288A (ja) * | 2006-08-14 | 2008-02-28 | Furukawa Electric Co Ltd:The | 光素子アレイ、光モジュール及びその製造方法 |
| JP2008046367A (ja) * | 2006-08-16 | 2008-02-28 | Nippon Telegr & Teleph Corp <Ntt> | 光送受信器および光モジュール |
| JP2008064994A (ja) * | 2006-09-06 | 2008-03-21 | Ricoh Opt Ind Co Ltd | 光源装置および光学装置 |
| JP2008158471A (ja) * | 2006-11-28 | 2008-07-10 | Sumitomo Bakelite Co Ltd | 光配線部品 |
| JP2009092690A (ja) * | 2007-10-03 | 2009-04-30 | Fuji Xerox Co Ltd | 光モジュール |
| JP2009092689A (ja) * | 2007-10-03 | 2009-04-30 | Fuji Xerox Co Ltd | 光モジュール |
| JP2011044737A (ja) * | 2005-12-28 | 2011-03-03 | Kyocera Corp | 光配線モジュール |
| JP2011203527A (ja) * | 2010-03-26 | 2011-10-13 | Alps Electric Co Ltd | 光学素子モジュール |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07503560A (ja) * | 1992-12-01 | 1995-04-13 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 集積化垂直結合構造を有する光学ポリマー構成素子の製造方法 |
| JPH11101926A (ja) * | 1997-09-26 | 1999-04-13 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュール |
| JP2000028863A (ja) * | 1998-07-08 | 2000-01-28 | Nec Corp | 並列伝送型光モジュール |
| JP2000214345A (ja) * | 1999-01-20 | 2000-08-04 | Sharp Corp | 光通信デバイスおよび双方向光通信装置 |
| JP2000292656A (ja) * | 1999-04-01 | 2000-10-20 | Sony Corp | 光伝送装置および光伝送装置の製造方法 |
| JP2000298221A (ja) * | 1999-04-15 | 2000-10-24 | Sony Corp | 光導波路の製造方法および光送受信装置の製造方法 |
| JP2001042145A (ja) * | 1999-07-28 | 2001-02-16 | Canon Inc | 光電気配線基板 |
| JP2001042171A (ja) * | 1999-07-28 | 2001-02-16 | Canon Inc | アクティブ光配線装置 |
| JP2001141965A (ja) * | 1999-11-15 | 2001-05-25 | Canon Inc | 光結合器、その作製方法、およびこれを用いた光送受信装置、光インターコネクション装置 |
| JP2002532747A (ja) * | 1998-12-15 | 2002-10-02 | テレフオンアクチーボラゲツト エル エム エリクソン（パブル） | 光送受信モジュール |
| JP2003224293A (ja) * | 2002-01-28 | 2003-08-08 | Kyocera Corp | 半導体装置 |
| JP2003294964A (ja) * | 2002-04-03 | 2003-10-15 | Sumitomo Electric Ind Ltd | 光通信モジュール |
| JP2003315578A (ja) * | 2002-04-23 | 2003-11-06 | Mitsubishi Electric Corp | 光路変換デバイスおよびその製造方法 |
| JP2004022666A (ja) * | 2002-06-13 | 2004-01-22 | Kyocera Corp | 半導体装置 |
| JP2004133300A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | 導波路用金型および導波路の製造方法 |
-
2002
- 2002-12-17 JP JP2002364841A patent/JP2004198579A/ja active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07503560A (ja) * | 1992-12-01 | 1995-04-13 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 集積化垂直結合構造を有する光学ポリマー構成素子の製造方法 |
| JPH11101926A (ja) * | 1997-09-26 | 1999-04-13 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュール |
| JP2000028863A (ja) * | 1998-07-08 | 2000-01-28 | Nec Corp | 並列伝送型光モジュール |
| JP2002532747A (ja) * | 1998-12-15 | 2002-10-02 | テレフオンアクチーボラゲツト エル エム エリクソン（パブル） | 光送受信モジュール |
| JP2000214345A (ja) * | 1999-01-20 | 2000-08-04 | Sharp Corp | 光通信デバイスおよび双方向光通信装置 |
| JP2000292656A (ja) * | 1999-04-01 | 2000-10-20 | Sony Corp | 光伝送装置および光伝送装置の製造方法 |
| JP2000298221A (ja) * | 1999-04-15 | 2000-10-24 | Sony Corp | 光導波路の製造方法および光送受信装置の製造方法 |
| JP2001042145A (ja) * | 1999-07-28 | 2001-02-16 | Canon Inc | 光電気配線基板 |
| JP2001042171A (ja) * | 1999-07-28 | 2001-02-16 | Canon Inc | アクティブ光配線装置 |
| JP2001141965A (ja) * | 1999-11-15 | 2001-05-25 | Canon Inc | 光結合器、その作製方法、およびこれを用いた光送受信装置、光インターコネクション装置 |
| JP2003224293A (ja) * | 2002-01-28 | 2003-08-08 | Kyocera Corp | 半導体装置 |
| JP2003294964A (ja) * | 2002-04-03 | 2003-10-15 | Sumitomo Electric Ind Ltd | 光通信モジュール |
| JP2003315578A (ja) * | 2002-04-23 | 2003-11-06 | Mitsubishi Electric Corp | 光路変換デバイスおよびその製造方法 |
| JP2004022666A (ja) * | 2002-06-13 | 2004-01-22 | Kyocera Corp | 半導体装置 |
| JP2004133300A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | 導波路用金型および導波路の製造方法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005201937A (ja) * | 2004-01-13 | 2005-07-28 | Sony Corp | 光導波路アレイ及びその製造方法 |
| WO2006093117A1 (ja) * | 2005-02-28 | 2006-09-08 | Nec Corporation | ２次元アレイ状光素子と光回路の接続構造 |
| JP5240821B2 (ja) * | 2005-02-28 | 2013-07-17 | 日本電気株式会社 | ２次元アレイ状光素子と光回路の接続構造 |
| US8358892B2 (en) | 2005-02-28 | 2013-01-22 | Nec Corporation | Connection structure of two-dimensional array optical element and optical circuit |
| JP2011044737A (ja) * | 2005-12-28 | 2011-03-03 | Kyocera Corp | 光配線モジュール |
| JP2007178950A (ja) * | 2005-12-28 | 2007-07-12 | Kyocera Corp | 光配線基板および光配線モジュール |
| JP2007199657A (ja) * | 2005-12-28 | 2007-08-09 | Kyocera Corp | 光配線モジュール |
| JP2008046288A (ja) * | 2006-08-14 | 2008-02-28 | Furukawa Electric Co Ltd:The | 光素子アレイ、光モジュール及びその製造方法 |
| JP2008046367A (ja) * | 2006-08-16 | 2008-02-28 | Nippon Telegr & Teleph Corp <Ntt> | 光送受信器および光モジュール |
| JP2008064994A (ja) * | 2006-09-06 | 2008-03-21 | Ricoh Opt Ind Co Ltd | 光源装置および光学装置 |
| JP2011197698A (ja) * | 2006-11-28 | 2011-10-06 | Sumitomo Bakelite Co Ltd | 光配線部品 |
| JP2011186502A (ja) * | 2006-11-28 | 2011-09-22 | Sumitomo Bakelite Co Ltd | 光配線部品 |
| JP2008158471A (ja) * | 2006-11-28 | 2008-07-10 | Sumitomo Bakelite Co Ltd | 光配線部品 |
| JP2009092689A (ja) * | 2007-10-03 | 2009-04-30 | Fuji Xerox Co Ltd | 光モジュール |
| JP2009092690A (ja) * | 2007-10-03 | 2009-04-30 | Fuji Xerox Co Ltd | 光モジュール |
| JP2011203527A (ja) * | 2010-03-26 | 2011-10-13 | Alps Electric Co Ltd | 光学素子モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7366375B2 (en) | Optical waveguide device, manufacturing method thereof, optical information processing apparatus, and electronic equipment | |
| US7873245B2 (en) | Optoelectric composite substrate and method of manufacturing the same | |
| US6330377B1 (en) | Optical transmitting/receiving method and apparatus | |
| JP3833132B2 (ja) | 光導波装置の製造方法 | |
| JP2006245057A (ja) | ハイブリットモジュール及びその製造方法並びにハイブリット回路装置 | |
| US7622700B2 (en) | Photo-electric conversion apparatus with alternating photoelectric conversion elements | |
| US7315669B2 (en) | Photoelectric transducer and photoelectric transducer element array | |
| JP2007148087A (ja) | 光電気集積配線基板及び光電気集積配線システム | |
| JP2006258835A (ja) | 光導波モジュール、並びに、光電変換装置及び光導波部材 | |
| JP2004198579A (ja) | 光導波路アレイおよび光素子表面実装装置 | |
| JP2005201937A (ja) | 光導波路アレイ及びその製造方法 | |
| JP2004133300A (ja) | 導波路用金型および導波路の製造方法 | |
| US7450793B2 (en) | Semiconductor device integrated with opto-electric component and method for fabricating the same | |
| JP5328095B2 (ja) | 光伝送基板、光電子混載基板、光モジュールおよび光電気回路システム | |
| JP4321267B2 (ja) | 光電複合装置及びこの装置に用いられる光導波路、並びに光電複合装置の実装構造 | |
| JP4164757B2 (ja) | 光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造 | |
| JP2008158388A (ja) | 光電気回路基板、光モジュールおよび光電気回路システム | |
| JP2005252040A (ja) | 光電変換装置、インターポーザ、及び光情報処理装置 | |
| JP4345574B2 (ja) | 光導波路及びその製造方法、並びに光情報処理装置 | |
| JP2006195197A (ja) | 光導波路の製造方法及びこれに用いられる型の製造方法 | |
| JP2006310417A (ja) | 光電変換装置及びその製造方法、並びに光情報処理装置 | |
| JP2006237428A (ja) | 光電変換装置及びその製造方法、並びに光導波モジュール及び光情報処理装置 | |
| JP2005181645A (ja) | 光導波路及びその製造方法、並びに光情報処理装置 | |
| JP4654807B2 (ja) | 光情報処理装置 | |
| JP4698728B2 (ja) | 光電気集積配線基板および光電気集積配線システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |