従来、LSI等の半導体チップ間の信号伝送は、基板配線を介した電気信号によりなされている。しかし、昨今のMPU(Micro Processing Unit)の高機能化に伴い、半導体チップ間にて必要とされるデータ授受量は著しく増大し、結果として様々な高周波問題が浮上している。
それらの代表的なものとして、RC(Register and Capacitor)信号遅延、インピーダンスミスマッチング、EMC(ElectroMagnetic Compatibility)/EMI(ElectroMagnetic Interference)、クロストーク等がある。従来、これらの問題を解決するため、配線位置の最適化、新素材開発などが行われてきた。
しかし近年、上述の配線位置の最適化、新素材開発等の効果は物理的限界に阻まれつつあり、今後システムの高機能化を実現するためには、単純な半導体チップの実装を前提としたボード構造そのものを見直す必要が生じてきている。例えば、以下に簡単に説明する、マルチチップモジュール(MCM)化による微細配線結合、各種半導体チップのポリイミド樹脂などを用いた配線の二次元的な封止、一体化による電気配線結合、基板貼り合わせによる半導体チップの三次元結合などが開発されている。
・MCM化による微細配線結合
高機能チップを、セラミック・シリコンなどの精密実装基板上に実装し、マザーボード(多層プリント基板)上では形成不可能である微細配線結合を実現する。これによって、配線の狭ピッチ化が可能となり、バス幅を拡げることでデータ授受量が飛躍的に増大する。
・各種半導体チップの封止、一体化による電気配線結合
各種半導体チップをポリイミド樹脂などを用いて二次元的に封止し、一体化し、その一体化された基板上にて微細配線結合を行う。これによって、配線の狭ピッチ化が可能となり、バス幅を拡げることでデータ授受量が飛躍的に増大する。
・半導体チップの三次元結合
各種半導体チップに貫通電極を設け、それぞれを貼り合わせることで積層構造とする。これによって、異種半導体チップ間の結線が物理的に短絡化され、結果として信号遅延などの問題が回避される。ただし、積層化による発熱量増加、半導体チップ間の熱応力などの問題が生じる。
また、信号授受の高速化および大容量化を実現するために、光配線による光伝送結合技術が開発されている(例えば、非特許文献1、非特許文献2参照)。半導体チップ間の信号伝送を光信号で行うことで、電気配線におけるようなRC遅延の問題はなく、伝送速度を大幅に向上させることができる。また、半導体チップ間の信号伝送を光信号で行うことで、電磁波に関する対策を全く必要とせず、比較的自由な配線設計が可能となる。
半導体チップ間に対応する光配線技術には種々の方式がある。例えば、以下に簡単に説明する、アクティブインターポーザ方式、自由空間伝送方式、光コネクタ接続方式、光導波路埋め込み方式、表面実装方式などがある。
・アクティブインターポーザ方式(非特許文献1のp.125、図7参照)
これは、プリント配線基板(ボード)上に光導波路が実装されている。光素子は、トランシーバーモジュールの裏面に実装され、光導波路の45°全反射ミラーに対し、精密に位置決めされている。利点としては、既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、構造が大掛かりなため、コストが高いこと、光軸合わせが困難であること、また電気伝送経路の短縮が困難であり、高周波伝送に不向きであることが挙げられる。
・自由空間伝送方式(非特許文献1のp.123、図5参照)
これは、プリント配線基板の裏面に光配線基板(石英)を実装し、伝送基板内において光をジグザグに反射させ、信号を伝播させる。光素子アレイ+自由空間伝送により、原理的には数千レベルの多チャンネル化が可能である。また、光軸合わせを容易にするため、数枚のレンズを組み合わせたハイブリッド光学系を構成している。利点としては、原理的には数千チャネルの多重伝送が可能であること、またハイブリッド光学系を構成しているため、光軸合わせが容易であることが挙げられる。また、懸案点としては、光配線基板が高価であること、反射による信号伝播のため、波形が乱れ易く、伝播損失が大きいこと、また新規開発技術が数多く盛り込まれているため、信頼性に関する実績がほとんど無いことが挙げられる。
・光コネクタ接続方式(非特許文献1のp.122、図4参照)
これは、LSIチップの周囲に小型光コネクタを配置し、LSIチップを実装した後、自由に光路を設定できる光伝送モジュールシステムである。利点としては、コネクタにより精度が保証されており、コストのかかる光軸合わせ工程が不要であること、光ファイバーを用いているため、プリント配線基板間などの中距離伝送が可能であること、また既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、コネクタモジュールの小型化に限界があり、半導体チップとコネクタ間における電気配線の短縮化が困難であること、高周波伝送用としては不向きであること、伝送媒体として光ファイバーを採用しているため、多バス化に限界が有ること、また構成部品数が多く、バス当たりのコストダウンが困難であることが挙げられる。
・光導波路埋め込み方式(非特許文献1のp124、図6参照)
これは、光導波路をプリント配線基板に埋め込み、既存のプリント配線基板の実装構造の形態を維持しながら光配線を設ける方法である。光路結合にマイクロレンズを採用し、光軸ズレ許容量を一般実装精度レベルまで緩和させている。利点としては、発光素子をLSIチップの裏面に直接実装しているため、LSIチップと発光素子間の電気配線経路を極限まで短くできること、またコリメート光結合により、一般実装精度での光軸合わせが可能であることが挙げられる。また、懸案点としては、光配線をプリント配線基板内に設けるため、プリント配線基板の製造やコストダウンが困難であること、光素子の放熱対策が不明であること、またプリント配線基板が脆弱であるため、レンズと光導波路間の光結合損失が変動する可能性が有ることが挙げられる。
・表面実装方式(非特許文献2参照)
これは、光素子を、LSIチップの裏面に直接貼り付けて機能させ、また、光導波路をプリント配線基板上に直接実装する方式である。既存のプリント配線基板の構造をそのまま維持し、光配線の併設が可能である。利点としては、発光素子をLSIチップの裏面に直接実装しているため、LSIチップと発光素子間の電気配線経路を極限まで短くできること、構造がシンプルであり、コストダウンが可能であること、また既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、光素子をLSIチップに直接貼り付けるため、専用のLSIチップの開発が必要であること、また光素子が高温のLSIチップに直接貼り付けられているため、光素子の高温劣化が懸念されることが挙げられる。
上述した各方式は、以下の第1〜第5の理由により、現状では決定力に欠けるものである。
第1に、既存のプリント配線基板の実装構造をそのまま利用できる構造ではないこと。すなわち、プリント配線基板上に光経路を直接積層する構造は、ベースとなるプリント配線基板自体が脆弱であるため、光軸ズレ等の問題が生じて現実的ではない。一方、これまで培われてきたプリント配線基板の構造に変更を加えると、性能、信頼性、高周波性能の確認などに膨大な労力を要する。従って、埋め込み型光導波路など、既存のプリント配線基板を流用できないシステム構造は望ましくない。
第2に、既存の実装プロセスをそのまま利用できる構造ではないこと。一般に、光導波路などの光モジュールは高温プロセスに弱い。上述したようなプリント配線基板と光配線部が一体化した方式では、光モジュールが、はんだリフロー、アンダーフィル樹脂封止などの高温プロセスに曝されることになり、現実には実施が困難である。また、高温プロセスを考慮した材料や部品を採用しなくてはならず、大きな制約条件となる。
第3に、大掛かりな構造物を排除した構造ではないこと。すなわち、プリント配線基板の剛性が低いため、大掛かりな部品による光路構造は、外部応力により光軸ズレを引き起こし易い。従って、上述したようなアクティブインターポーザ方式によるポスト構造は、避けるべきである。
第4に、高密度化が可能な光配線構造ではないこと。すなわち、プリント配線基板上の半導体チップ間の光配線に特化すると、高密度化が不可能な光ファイバーは採用すべきではないと考えられる。光ファイバーを用いた光コネクタ接続方式などは、装置間通信に向けたシステムとして限定されたものとなる。
第5に、LSIチップ−光素子間の配線長を短くできる構造ではないこと。すなわち、LSIチップ−光素子間の電気配線長を短絡化できない構造では、高周波信号が光素子に到達する前に劣化し、光変換の効果がなくなる。従って、この距離を短くできるシステム構造を構築する必要がある。
そこで、本出願人は、先に、発光素子アレイ、受光素子アレイなどの光素子アレイが裏面に実装されるインターポーザがICソケットに固定されると共に、光素子アレイに対向するように光導波路アレイがICソケットに配置される、ICソケットをベースとした光結合法を提案した。
また、本出願人は、この光結合法で用いることができる光導波路アレイの高密度化技術を提案している(特許文献1参照)。この技術に係る光導波路アレイは、複数本の光導波路が延伸方向と直交する方向に並べて配置され、所定本単位の繰り返しで光導波路の端部が延伸方向に順次ずれて形成されるものである。このような光導波路アレイにより、光干渉や素子発熱によるクロストークの影響を避けるためのピッチで各光素子を配置しつつ、光導波路の配列ピッチを小さくできる。
日経エレクトロニクス、"光配線との遭遇"2001年12月3日の122頁〜125頁、図4〜図7
NTT R&D, vol.48, no.3, pp.271-280 (1999)
特開2004−198579号公報
図1は、この発明が適用された光電複合装置100の概略断面図を示している。
この光電複合装置100は、プリント配線基板(マザーボード)101上に実装されるICソケット102a,102bと、これらICソケット102a,102bに設置されるレンズ一体型の光導波路アレイ103とを有している。ICソケット102a,102bは、それぞれ、十字型の溝状の凹部102dを持つ凹凸構造とされている。ICソケット102a,102bは、従来周知のように、例えば、絶縁性樹脂、例えばガラス入りPES(ポリエチレンスルフィド)樹脂、ガラス入りPET(ポリエチレンテレフタレート)樹脂などを用い、凹凸構造を有する金型を用いて形成される。
光導波路アレイ103は、後述するように、複数チャネル分の光導波路を備えている。この光導波路アレイ103は、ICソケット102aとICソケット102bとの間に架け渡されている。この光導波路アレイ103の両端部は、それぞれ、ICソケット102a,102bの溝状の凹部102dに配置される。この光導波路アレイ103は、後述するようにコア層を上下のクラッド層で挟んだ構造とされているが、上側のクラッド層と一体的にレンズ104が形成されている。
また、光電複合装置100は、ICソケット102a,102bの凸面上にそれぞれ固定されるインターポーザ(基板)105a,105bを有している。インターポーザ105aの裏面には光素子としての発光素子アレイ106および受光素子アレイ107が実装されており、その表面には半導体チップ108a、例えばCPUが実装されている。この場合、発光素子アレイ106および受光素子アレイ107は、インターポーザ105aの内部を介して、半導体チップ108aに接続されている。なお、半導体チップ108aの上面にはヒートシンクとしてのアルミニウム製のフィン109が設置されている。
同様に、インターポーザ105bの裏面には光素子としての発光素子アレイ106および受光素子アレイ107が実装されており、その表面には半導体チップ108bが実装されている。この場合、発光素子アレイ106および受光素子アレイ107は、インターポーザ105bの内部を介して、半導体チップ108bに接続されている。
発光素子アレイ106は、発光素子、例えば面発光レーザが複数個配列された構成となっている。また、受光素子アレイ107は、受光素子、例えばPINフォトダイオードが複数個配列された構成となっている。上述した光導波路アレイ103は、上述した発光素子アレイ106の各発光素子、および受光素子アレイ107の各受光素子に、それぞれ、各チャネルの光導波路が対向するように設置される。ここで、発光素子は、光導波路に入射する光信号を発光する。受光素子は光導波路から出射された光信号を受光する。
次に、上述した光電複合装置100におけるインターポーザ105a,105b、および光導波路アレイ103の位置決め機構について説明する。
インターポーザ105a,105bは、その裏面に下方に向かって植立された位置決め用ピン111を有している。この位置決め用ピン111は、例えばインターポーザ105a,105bの裏面に設けられた金属パッド(図1には図示せず)にはんだ付されることで、当該インターポーザ105a,105bの裏面に取り付けられている。この位置決め用ピン111は、後述する光導波路アレイ103に形成されている位置決め用貫通穴113を通過できる第1の径の先端部111tと、その位置決め用貫通穴113を通過できない第2の径の基部111bとからなっている。基部111bがインターポーザ105a,105bにはんだ付されている。
また、ICソケット102a,102bの凹部102dの底面に、上述したインターポーザ105a,105bの位置決め用ピン111を挿入するための位置決め用穴112を有している。この位置決め用穴112の径は、位置決め用ピン111の先端部111tの径より若干小さく形成されている。例えば、位置決め用ピン111の先端部111tの直径が2.1mm(φ=2.1mm)であるとき、位置決め用穴112の直径は2.0mm(φ=2.0mm)とされる。これにより、位置決め用ピン111の先端部111tが位置決め用穴112に挿入される際には、位置決め用穴112の樹脂変形によって圧入状態となり、位置決め後のガタが抑制される。
また、光導波路アレイ103は、両端部に、上述したインターポーザ105a,105bの位置決め用ピン111を通すための位置決め用貫通穴113を有している。この位置決め用貫通穴113の径は、上述した位置決め用穴112の径と同様に、位置決め用ピン111の先端部111tの径より若干小さく形成されている。例えば、位置決め用ピン111の先端部111tの直径が2.1mm(φ=2.1mm)であるとき、位置決め用貫通穴113の直径は2.0mm(φ=2.0mm)とされる。これにより、位置決め用ピン111の先端部111tが位置決め用貫通穴113を通る際には、位置決め用貫通穴113の樹脂変形によって圧入状態となり、位置決め後のガタが抑制される。
インターポーザ105a,105b、および光導波路アレイ103の位置決めは、上述したインターポーザ105a,105bの位置決め用ピン111が、光導波路アレイ103の位置決め用貫通穴113を貫通してICソケット102a,102bの位置決め用穴112に挿入されることで行われる。
この場合、位置決め用ピン111の基部111bおよび先端部111tの境界の段差部分で光導波路アレイ103はICソケット102a,102bの面に押圧された状態となる。これにより、光導波路アレイ103がICソケットの面から浮き上がることを防止でき、各光導波路の光入射面や光出射面が傾くことによる光量損失を回避できる。
なお、詳細説明は省略するが、インターポーザ105a,105bは、それぞれ、例えばその四隅にICソケット102a,102b側への付勢力が与えられ、ICソケット102a,102bに押し付けられた状態で、当該ICチケット102a,102b上に固定される。
図2は、上述した光電複合装置100の概略斜視図を示している。なお、この図2においては、プリント配線基板101およびアルミニウム製のフィン109の図示は省略している。
次に、上述した光電複合装置100を構成する各部材について、さらに詳細に説明する。図3A,Bは、ICソケット102(ICソケット102a,102bのそれぞれに対応)の構成を示している。図3Aは、ICソケット102を表面側から見た概略斜視図であり、図3BはICソケット102を裏面側から見た概略斜視図である。
ICソケット102の表面側は、図3Aに示すように、十字型の溝状の凹部102dを持つ凹凸構造とされている。凹部102dの深さは、光導波路アレイ103の厚さよりも大きくされ、実装時に、光導波路アレイ103と、発光素子アレイ106および受光素子アレイ107との間に空間が形成されるようになされる。
このICソケット102の凸面には、この凸面上に固定されるインターポーザ105a,105b(図1参照)の裏面に設けられた電極パッド151との電気的接触をとるための、棒状、板バネ状、渦巻き状などの電極ピン121が複数個設けられている。なお、図3Aには、棒状の電極ピン121を示している。
また、このICソケット102の裏面には、図3Bに示すように、プリント配線基板101(図1参照)上の電極との電気的接続をとるための、例えばはんだバンプ等の電極コンタクト122が複数個設けられている。この電極コンタクト122は、上述の凸面に設けられている電極ピン121とICソケット102内で電気的に接続されている。
また、このICソケット102の凹部102dの底面には、図3Aに示すように、上述したインターポーザ105a,105bの裏面に設けられた位置決め用ピン111を挿入するための位置決め用穴112が設けられている。後述するように、インターポーザ105a,105bの裏面には、それぞれ8本の位置決め用ピン111が設けられているので、位置決め用穴112も8個設けられている。なお、図3Aには、4個のみ示されている。
なお、このICソケット102には、十字型の溝状の凹部102dを利用して、最大4方向から4本の光導波路アレイ103(図1参照)を設置できるようになっている。そのため、上述した8個の位置決め用穴112のうち、それぞれの方向に対応した2個ずつの位置決め用穴112は、それぞれの方向から設置される光導波路アレイ103に対応した2本の位置決め用ピン111を挿入するために用いられる。
図4A,Bは、インターポーザ105(インターポーザ105a,105bのそれぞれに対応)の構成を示している。図4Aは、インターポーザ105を表面側から見た概略斜視図であり、図4Bはインターポーザ105を裏面側から見た概略斜視図である。
インターポーザ105の表面には、図4Aに示すように、半導体チップ108(半導体チップ108a,108bに相当)が実装されている。なお、実装される半導体チップの個数は1個に限られるものではない。また、このインターポーザ105の裏面には、図4Bに示すように、発光素子アレイ106および受光素子アレイ107が実装されている。上述したように、インターポーザ105には最大4方向から4本の光導波路アレイ103を設置できるようになっているので、このインターポーザ105の裏面には、それぞれの方向から設置される光導波路アレイ103に対応して、4組の発光素子アレイ106および受光素子アレイ107が実装されている。これら発光素子アレイ106および受光素子アレイ107は、インターポーザ105を介して、半導体チップ108に接続されている。
また、このインターポーザ105の裏面には、図4Bに示すように、上述したICソケット102の凸面に設けられた電極ピン121(図3参照)との電気的接触をとるための電極パッド151が複数個設けられている。
また、このインターポーザ105の裏面には、図4Bに示すように、金属製の位置決め用ピン111が下方に向かって植立されている。この位置決め用ピン111は、上述したICソケット102に設けられた8個の位置決め用穴112に対応して、8本設けられている。
図5A,Bは、光導波路アレイ103の構成を示している。図5Aは、光導波路アレイ103を表面側から見た概略斜視図であり、図5Bは、光導波路アレイ103の概略平面図である。
光導波路アレイ103の、両端部には、それぞれ、上述したインターポーザ105(インターポーザ105a,105b)の位置決め用ピン111(図4参照)を通すための位置決め用貫通穴113が設けられている。各端部には、位置決め用貫通穴113として、第1の穴113pおよび第2の穴113qが、幅方向に所定の間隔を空けて設けられている。
ここで、第1の穴113pは丸穴とされる。例えば、位置決め用ピン111の先端部111tの直径が2.1mmであるとき、この第1の穴113pはその直径が2.0mmとされる。また、第2の穴113qは、長径方向が光導波路アレイ103の幅方向と一致するように形成された長穴とされる。例えば、位置決め用ピン111の先端部111tの直径が2.1mmであるとき、この第2の穴113qはその短径が2.0mmとされ、その長径が3.0mmとされる。
この光導波路アレイ103の第1の穴113pにインターポーザ105の第1の位置決め用ピン111を貫通させるだけでなく、この光導波路アレイ103の第2の穴113qにインターポーザ105の第2の位置決め用ピン111を貫通させることで、光導波路アレイ103の周り止めを行うことができる。また、第2の穴113qを長穴とすることで、インターポーザ105の第1、第2の位置決め用ピン111,111の幅方向の位置ずれを吸収できる。
次に、図6A〜Eを参照して、光導波路アレイ103、発光素子アレイ106および受光素子アレイ107の詳細構成について説明する。
図6Cは光導波路アレイ103を表面側から見た斜視図、図6Dは光導波路アレイ103を横方向(長手方向)に切った断面図、図6Eは光導波路アレイ103を縦方向(幅方向)に切った断面図である。図6Cは光導波路アレイ103の片方の端部のみを示しているが、もう片方の端部も同様に構成されている。
光導波路アレイ103は、基本的には、コア層131を、上下のクラッド層132,133で挟み込んだ構造とされている。この場合、コア層131の屈折率がクラッド層132,133の屈折率より高くされることで、光導波路が構成される。例えば、コア層131の材料としてUV硬化光学用樹脂(例えば、屈折率は1.6)が使用され、クラッド層132,133の材料として光学用射出成型樹脂(例えば、屈折率は1.5)が使用される。
コア層131には、複数チャネルの光導波路、つまり複数本の送信用光導波路135および複数本の受信用光導波路136が形成されている。なお、他方の端部では、送信用光導波路135は受信用光導波路136となり、受信用光導波路136は送信用光導波路135となる。この場合、送信用光導波路135および受信用光導波路136は、光導波路アレイ103の幅方向、つまり光導波路の延伸方向(X方向)と直交する方向(Y方向)に、交互に並べて配置されている。複数本の送信用導波路135の端部は、複数本の受信用導波路136の端部より、光導波路アレイ103の端部側に位置するようにされている。
また、光導波路アレイ103の幅方向に並ぶ複数本の送信用光導波路135の端部(光入射部)135aは、所定本、本実施の形態では5本の繰り返しで、X方向に順次ずれるようにされている。また、所定本の間隔毎に存在する各導波路135の端部135aは、隣接する所定本の間隔毎に存在する光導波路135の端部135aに対して、X方向に所定距離d1だけずれている。この所定距離d1は、後述する、発光素子アレイ106のY方向に隣接して並ぶ2つの発光素子161における発光部161bのX方向の距離に対応している。
同様に、光導波路アレイ103の幅方向に並ぶ複数本の受信用光導波路136の端部(光入射部)136aは、所定本、本実施の形態では5本の繰り返しで、X方向に順次ずれるようにされている。また、所定本の間隔毎に存在する各導波路136の端部136aは、隣接する所定本の間隔毎に存在する光導波路136の端部136aに対して、X方向に所定距離d2だけずれている。この所定距離d2は、後述する、受光素子アレイ107のY方向に隣接して並ぶ2つの受光素子163における受光部163bのX方向の距離に対応している。
送信用光導波路135の端部135aは45゜ミラー面とされている。これにより、発光素子アレイ106の発光素子で発生された光信号をこの端部135aで光導波路135の長手方向側に反射させることができ、当該光信号を効率よく送信できる。また、受信用光導波路136の端部136aも45゜ミラー面とされている。これにより、光導波路136で伝送されてきた光信号をこの端部136aで受光素子アレイ107の受光素子側に反射させることができ、当該光信号を効率よく受信できる。
また、各送信用光導波路135の端部135aおよび各受信用光導波路136の端部136aにそれぞれ対応して、上側のクラッド層132と一体的にレンズ104が形成されている。この場合、送信用光導波路135の端部135aに対応したレンズ104は、発光素子アレイ106の発光素子側からの平行光を当該端部135aに集光する集光レンズの働きをする。一方、受信用光導波路136の端部136aに対応したレンズ104は、当該端部136aからの発散光を平行光にするコリメートレンズの働きをする。
また、光導波路アレイ103の端部において、上側のクラッド層132の両側および前側が下方に延長され、両側面および前面に所定の高さの壁板137が形成されている。このように壁板137が形成されることで、光導波路アレイ103がICソケット102a,102bの面に押し付けられた状態でも、光導波路135,136の部分は、ICソケット102a,102bの面から浮いた状態に置かれ、破損などを良好に回避できる。
なお、位置決め用貫通穴113としての第1の穴113pおよび第2の穴113qは、上側のクラッド層132に形成される。
図6Aは、発光素子アレイ106およびそれに装着されるレンズアレイ141(図1には図示せず)を示している。発光素子アレイ106は、上述した光導波路アレイ103の複数本の送信用光導波路135の端部135aに対応して、複数個の発光素子161が配置されている。この場合、複数個の発光素子161は行列状に配置されており、光導波路135の延伸方向(X方向)に並ぶ所定個数、本実施の形態では5個の発光素子161のそれぞれは、この延伸方向(X方向)と直交する方向(Y方向)に順次所定間隔d3だけずれて配置されている。この所定間隔d3は、Y方向に並ぶ発光素子161の間隔を所定個数、本実施の形態では5で割った値とされる。なお、この所定間隔d3は、各送信用光導波路135のY方向のピッチと一致している。
各発光素子161には、X方向に、素子本体部としての発光部161bと電極161aとが並べて配置されている。そして、Y方向に並ぶ複数個、本実施の形態では3個の発光素子161は一個毎に発光部161bおよび電極161aの位置が逆とされている。すなわち、Y方向に、発光部161bおよび電極161aが交互に並んだ状態とされている。ここで、発光素子161は例えば面発光レーザであって、発光部161bから裏面(下面)側に光信号としてのレーザ光が出射される。
また、レンズアレイ141には、発光素子アレイ106の複数個の発光素子161にそれぞれ対応した複数個のレンズ142が形成されている。このレンズ142は、発光部161bからの発散光を平行光にするコリメートレンズの働きをする。
図6Bは、受光素子アレイ107およびそれに装着されるレンズアレイ143(図1には図示せず)を示している。受光素子アレイ107は、上述した光導波路アレイ103の複数本の受信用光導波路136の端部136aに対応して、複数個の受光素子163が配置されている。この場合、複数個の受光素子163は行列状に配置されており、光導波路136の延伸方向(X方向)に並ぶ所定個数、本実施の形態では5個の受光素子163のそれぞれは、この延伸方向(X方向)と直交する方向(Y方向)に順次所定間隔d3だけずれて配置されている。この所定間隔d3は、Y方向に並ぶ受光素子163の間隔を所定個数、本実施の形態では5で割った値とされる。なお、この所定間隔d3は、各受信用光導波路136のY方向のピッチと一致している。
各受光素子163には、X方向に、素子本体部としての受光部163bと電極163aとが並べて配置されている。そして、Y方向に並ぶ複数個、本実施の形態では3個の受光素子163は一個毎に受光部163bおよび電極163aの位置が逆とされている。すなわち、Y方向に、受光部163bおよび電極163aが交互に並んだ状態とされている。ここで、受光素子163は例えばPINフォトダイオードであって、裏面(下面)側から受光部163bに光信号としてのレーザ光が入射される。
また、レンズアレイ143には、受光素子アレイ107の複数個の受光素子163にそれぞれ対応した複数個のレンズ144が形成されている。このレンズ144は、光導波路アレイ103の受信用光導波路136側からの平行光を受光素子163の受光部163bに集光する集光レンズの働きをする。
次に、図1に示す光電複合装置100の製造方法の一例について説明する。
まず、プリント配線基板101上に、ICソケット102a,102bを実装する。この場合、プリント配線基板101上の電極とICソケット102a,102bの裏面の電極コンタクト122とを位置合わせして、プリント配線基板101上の電極とICソケット102a,102bとが電気的に接続されるように実装する。なお、プリント配線基板101上には、予めその他の電子部品などの実装および電気配線を行っておく。
次に、ICソケット102a,102bに光導波路アレイ103を設置し、これらICソケット102a,102b間に光導波路アレイ103が架け渡された状態とする。この場合、光導波路アレイ103の両端部は、それぞれ、ICソケット102a,102bの溝状の凹部102dに配置される。この場合、ICソケット102a,102bに設置される光導波路アレイ103の長さが、これらICソケット102a,102bの距離より長いことが望ましい。これにより、光導波路アレイ103を撓ませた状態で固定でき、ICソケット102a,102bのプリント配線基板101上における位置決め誤差を吸収できる。
次に、ICソケット102aの凸面上にインターポーザ105aを固定する。この場合、インターポーザ105aの裏面に設けられている8本の位置決め用ピン111の先端部111tが、ICソケット102aの凹部102dの底面に設けられた位置決め用穴112に挿入されることで、インターポーザ105aの位置決めが行われる。なおこの場合、光導波路アレイ103に対応した2本の位置決め用ピン111は、当該光導波路アレイ103の位置決め用貫通穴113(第1の穴113p、第2の穴113q)を通された後に、位置決め用穴112に挿入される。これにより、光導波路アレイ103の位置決めも同時に行われる。
なお、このようにICソケット102aの凸面上にインターポーザ105aが固定されるとき、このインターポーザ105aには、例えばその四隅にICソケット102a側への付勢力が与えられ、当該インターポーザ105aはICソケット102aに押し付けられた状態とされる。
次に、インターポーザ105aの表面に実装されている半導体チップ108aの上面に、アルミニウム製のフィン109を設置する。これにより、半導体チップ108aで発生される熱をフィン109を通して効率的に放熱できるようになる。
次に、ICソケット102bの凸面上にインターポーザ105bを固定する。この場合、インターポーザ105bの裏面に設けられている8本の位置決め用ピン111の先端部111tが、ICソケット102bの凹部102dの底面に設けられた位置決め用穴112に挿入されることで、インターポーザ105bの位置決めが行われる。なおこの場合、光導波路アレイ103に対応した2本の位置決め用ピン111は、当該光導波路アレイ103の位置決め用貫通穴113(第1の穴113p、第2の穴113q)を通された後に、位置決め用穴112に挿入される。これにより、光導波路アレイ103の位置決めも同時に行われる。
なお、このようにICソケット102bの凸面上にインターポーザ105bが固定されるとき、このインターポーザ105bには例えばその四隅にICソケット102b側への付勢力が与えられ、当該インターポーザ105bはICソケット102bに押し付けられた状態とされる。
図7は、光素子(発光素子アレイ106、受光素子アレイ107)の実装構造を概略的に示している。ここでは、インターポーザ105aの裏面側には発光素子アレイ106のみを示し、逆にインターポーザ105bの裏面側には受光素子アレイ107のみを示している。この図7において、図1、図6と対応する部分には同一符号を付し、適宜その説明を省略する。
インターポーザ105aの表面側には半導体チップ108aが実装されている。この場合、インターポーザ105aの表面の電極パッド152aと半導体チップ108aの下面の電極パッド181aとの間にはんだ154aが介在され、半導体チップ108aはインターポーザ105aの表面にはんだ付される。このインターポーザ105aの裏面には発光素子アレイ106が実装されている。この場合、インターポーザ105aの裏面の電極パッド153aと発光素子アレイ106の上面の電極161aとの間にはんだ155aが介在され、発光素子アレイ106はインターポーザ105aの裏面にはんだ付される。なお、この発光素子アレイ106の下面にレンズアレイ141が装着されている。
また、インターポーザ105bの表面には半導体チップ108bが実装されている。この場合、インターポーザ105bの表面の電極パッド152bと半導体チップ108bの下面の電極パッド181bとの間にはんだ154bが介在され、半導体チップ108bはインターポーザ105bの表面にはんだ付される。このインターポーザ105bの裏面には受光素子アレイ107が実装されている。この場合、インターポーザ105bの裏面の電極パッド153bと受光素子アレイ107の上面の電極163aとの間にはんだ155bが介在され、受光素子アレイ107はインターポーザ105bの裏面にはんだ付される。なお、この受光素子アレイ107の下面にレンズアレイ143が装着されている。
上述した光電複合装置100(図1、図6、図7参照)の動作を説明する。
ICソケット102a側で、半導体チップ108aからの電気信号はインターポーザ105aの内部を通ってその裏面に実装された発光素子アレイ106の発光素子(例えば面発光レーザ)161に供給され、この発光素子161の発光部161bからは電気信号に対応して強度変調された光信号が発生される。
この発光素子161からの光信号は発光素子アレイ106に装着されたレンズアレイ141のレンズ142により発散光から平行光とされる。この平行光は光導波路アレイ103の上面側のクラッド層132と一体的に形成されたレンズ104により送信用光導波路135の端部(45゜ミラー面)135aに集光され、光導波路135の長手方向側に反射される。これにより、ICソケット102a側の発光素子アレイ106の発光素子161で発生された光信号は、送信用光導波路135を通じて、ICソケット102b側に送信される。
ICソケット102b側で、受信用光導波路136(ICソケット102a側では送信用光導波路135)を通じて送られてくる光信号は、端部(45゜ミラー面)136aで受光素子アレイ107の受光素子163側に反射される。この反射された光信号は光導波路アレイ103の上面側のクラッド層132と一体的に形成されたレンズ104により発散光から平行光とされる。この平行光は受光素子アレイ107に装着されたレンズアレイ143のレンズ144で集光されて受光素子(例えばフォトダイオード)163の受光部163bに入射される。
そして、その光信号は受光部163bで電気信号に変換される。この電気信号は、インターポーザ105bの内部を通ってその表面に実装された半導体チップ108bに供給される。これにより、ICソケット102a側のインターポーザ105aに実装された半導体チップ108aからの電気信号が、ICソケット102b側のインターポーザ105bに実装された半導体チップ108bに供給される。
なお、説明は省略するが、ICソケット102b側の半導体チップ108bからICソケット102a側の半導体チップ108aにも、同様にして電気信号が供給される。
上述した光電複合装置100によれば、プリント配線基板101に実装されたICソケット102a,102bに光導波路アレイ103を設置するものであり、既存のプリント配線基板101の実装構造をそのまま利用でき、従ってプリント配線基板101上にICソケットを設置できる領域を設ければ、その他の一般の電気配線は従来通りのプロセスで形成できる。
また、上述した光電複合装置100によれば、プリント配線基板101にICソケット102a,102bを固定し、さらにはんだリフロー、アンダーフィル樹脂封止などの高温プロセスを含む、全ての実装プロセスを完了した後、当該ICソケット102a,102bに光導波路アレイ103を設置すればよいので、光導波路アレイ103が高温プロセスに弱いものであっても、高温によるダメージをこうむることなく実装できる。
また、上述した光電複合装置100によれば、プリント配線基板101と比較して剛性の高い樹脂で作製できるICソケット102a,102b上で、発光素子アレイ106および受光素子アレイ107と、光導波路アレイ103との光結合を行うものであり、光結合に必要とされる実装精度を容易に確保できる。例えば、現状のモールド技術により数μmオーダーの組立て精度を確保でき、従って光バスの高密度化が可能となる。
また、上述した光電複合装置100によれば、半導体チップ108a,108bと、発光素子アレイ106および受光素子アレイ107とを、インターポーザ105a,105bを介して近接した状態で設置できるので、それらの間の配線長を短くでき、従って電気信号のノイズ対策、クロストーク対策も容易となり、光変調速度を向上させることができる。
また、上述した光電複合装置100によれば、プリント配線基板101に実装されたICソケット102a,102bに光導波路アレイ103を設置するものであり、プリント配線基板101の高密度配線とその設計の自由度を確保しながら、光配線システムを安価かつ高い自由度でプリント配線基板101上に展開できる。
また、上述した光電複合装置100によれば、ICソケット102a,102bの凸面上にインターポーザ105a,105bが固定され、光導波路アレイ103は溝状の凹部102dに配置され、またインターポーザ105a,105bの裏面に、光導波路アレイ103に対向した位置に、発光素子アレイ106および受光素子アレイ107が実装されており、光導波路アレイ103と、発光素子アレイ106および受光素子アレイ107との間に空間が形成されているので、インターポーザ105a,105bの表面に実装された半導体チップ108a,108bの発熱による光導波路アレイ103の破壊を良好に防止できる。
また、上述した光電複合装置100によれば、インターポーザ105a,105bの裏面に設けられた位置決め用ピン111が、光導波路アレイ103の位置決め用貫通穴113を貫通してICソケット102a,102bの位置決め用穴112に挿入されることで、インターポーザ105a,105bと光導波路アレイ103の位置決めを同時に行うものであり、インターポーザ105a,105bと光導波路アレイ103との間の相対位置決め精度を高めることができる。これにより、発光素子アレイ106、受光素子アレイ107における隣接する素子間のスペースを小さくでき、同じ面積に配する素子数を増やすことができ、チャネル数を増加できる。あるいは、素子数が同じであるとき、発光素子アレイ106、受光素子アレイ107の各素子に対応したレンズの径を大きくして光量損失を軽減でき、低消費電力化を図ることができる。
また、上述した光電複合装置100によれば、インターポーザ105a,105bの位置決め用ピン111の先端部111tが光導波路アレイ103の位置決め用貫通穴113を通る際には、この位置決め用貫通穴113の樹脂変形によって圧入状態となるものであり、位置決め後の光導波路アレイ103のガタを良好に抑制できる。
また、上述した光電複合装置100によれば、光導波路アレイ103には位置決め用貫通穴113として、丸穴である第1の穴113p、および長径方向が光導波路アレイ103の幅方向と一致するように形成された長穴である第2の穴113qが設けられている。そのため、第1の穴113pにインターポーザ105a,105bの第1の位置決め用ピン111を貫通させるだけでなく、第2の穴113qにインターポーザ105a,105bの第2の位置決め用ピン111を貫通させることで、光導波路アレイ103の周り止めを行うことができる。また、第2の穴113qが長穴であることから、インターポーザ105a,105bの第1、第2の位置決め用ピン111,111の幅方向の位置ずれを良好に吸収できる。
また、上述した光電複合装置100によれば、インターポーザ105a,105bの位置決め用ピン111の基部111bおよび先端部111tの境界の段差部分で光導波路アレイ103をICソケット102a,102bの面に押圧するものであり、光導波路アレイ103がICソケット102a,102bの面から浮き上がることを防止でき、送信用光導波路135、受信用光導波路136の端部135a,136aである45゜ミラー面が傾くことによる光量損失を良好に回避できる。
また、上述した光電複合装置100によれば、発光素子アレイ106の発光素子161は送信用光導波路135の延伸方向(X方向)に発光部161bと電極161aとが並べて配置され、この延伸方向(X方向)と直交する方向(Y方向)に並ぶ複数個の発光素子161は一個毎に発光部161bおよび電極161aの位置が逆とされている。同様に、受光素子アレイ107の受光素子163は受信用光導波路136の延伸方向(X方向)に受光部163bと電極163aとが並べて配置され、この延伸方向(X方向)と直交する方向(Y方向)に並ぶ複数個の受光素子163は一個毎に受光部163bおよび電極163aの位置が逆とされている。したがって、隣接する光素子(発光素子161、受光素子163)の間における、素子本体部(発光部161b、受光部163b)や電極(電極161a、電極163a)の間隔をより大きくできる。
ここで、本実施の形態において素子本体部の間隔や電極の間隔をより大きくできることについて説明する。
図8は、比較例を示している。この比較例においては、光導波路の延伸方向(X方向)と直交する方向(Y方向)に並ぶ複数個の光素子10は、素子本体部10bおよび電極10aの位置が全て同じとされている。この場合、例えば、Y方向の光素子10の間隔が200μmとされ、X方向の光素子10の間隔が300μとされ、またX方向に並ぶ光素子10のY方向へのずれの間隔d3は40μmとされている。この場合、隣接する光素子10の間における素子本体部10bの最小間隔D1は200μmとなり、また電極10aの最小間隔D2は200μmとなる。
図9は、本実施の形態に対応した例を示している。この例においては、光導波路の延伸方向(X方向)と直交する方向(Y方向)に並ぶ複数個の光素子10は、一個毎に、素子本体部10bおよび電極10aの位置が逆とされている。この場合も、例えば、Y方向の光素子10の間隔が200μmとされ、X方向の光素子10の間隔が300μとされ、またX方向に並ぶ光素子10のY方向へのずれの間隔d3は40μmとされている。この場合、一個の光素子10における素子本体部10bと電極10aとの間隔が例えば100μmであるとき、隣接する光素子10の間における素子本体部10bの最小間隔D1は223μmとなり、また電極10aの最小間隔D2は223μmとなる。したがって、図8に示す比較例に比べて、素子本体部10bや電極10aの間隔を大きくできる。
このように本実施の形態によれば、電極10aの間隔を大きくできるので、電極10aに設けられるはんだバンプが溶解時に隣接するはんだバンプに結合するショート不良を良好に防止できる。また、電極10aの間隔を大きくできるので、素子本体部10bに対応して貼り付けられるレンズ径を大きくでき、それにより光束を大きくでき、レンズ間の結合効率を上げることができる。例えば、図8の比較例の場合にはレンズ20の径はφ200μmが限度であるが、本実施の形態によれば、図9に示すように、レンズ20の径をφ223μmまで大きくできる。
なお、上述実施の形態においては、光導波路135,136の延伸方向(X方向)と直交する方向(Y方向)に並ぶ複数個の光素子10(発光素子161、受光素子163)は、素子本体部10b(発光部161b、受光部163b)および電極10a(電極161a、電極163a)が直線上に位置するようになっている(図6、図9参照)。しかし、図10に示すように、延伸方向(X方向)と直交する方向(Y方向)に並ぶ複数個の光素子10のうち一個おきの光素子10を、隣接する光素子10との間で素子本体部10b同士の間隔が広がるように、延伸方向(X)に所定距離だけシフトしてもよい。これにより、素子本体部10bの間隔をさらに大きくできる。例えば、一個おきの光素子10を延伸方向に例えば26μmだけシフトするとき、隣接する光素子10の間における素子本体部10bの最小間隔D1は236μmとなり、レンズ20の径をφ236μmまで大きくできる。
次に、上述した光電複合装置100(図1参照)を実際に適用し得る電子機器の一例を簡単に説明する。
図11は、コンピュータシステム200の構成を示している。このコンピュータシステム200は、CPU(Central Processing Unit)201と、メモリコントローラとしてのノースブリッジ202と、DRAM(Dynamic Random Access Memory)203と、I/Oコントローラとしてのサウスブリッジ204と、バス205と、ネットワークインタフェース(ネットワークI/F)206と、記憶装置207と、その他の入出力装置(I/O装置)208とを備えている。
ノースブリッジ202は、光配線211を介してCPU201に接続されている。また、サウスブリッジ204は、光配線212を介してノースブリッジ202に接続されていると共に、さらに光配線211を介してCPU201に接続されている。また、DRAM203は、光配線213を介してノースブリッジ202に接続されている。CPU201は、OS(Operating System)およびアプリケーションプログラムに基づいて各部を制御する。ノースブリッジ202は、メモリ203へのアクセスを統括制御する。
バス205は電気配線214を介してサウスブリッジ204に接続されている。また、ネットワークインタフェース206、記憶装置207およびその他のI/O装置208は、それぞれ、バス205に接続されている。記憶装置207は、HDD(Hard Disk Drive)、DVD(Digital Versatile Disk)ドライブ、CD(Compact Disc)ドライブなどである。I/O装置208は、ビデオ入出力装置、シリアルやパラレルのインタフェースなどである。
図12は、光配線210(光配線211〜213のそれぞれに対応している)の構成例を示している。この光配線210は、Nチャネル分の光伝送系220-1〜220-Nを有している。光伝送系220-1〜220-Nのそれぞれは、第1の回路(第1の電子部品)から第2の回路(第2の電子部品)に光信号を伝送する第1の伝送系221と、第2の回路から第1の回路に光信号を伝送する第2の伝送系222とからなっている。
第1の伝送系221は、パラレル/シリアル変換器(P/S変換器)221a、ドライバアンプ221b、発光素子としての半導体レーザ221c、光導波路221d、受光素子としてのフォトダイオード221e、トランスインピーダンスアンプ(TIA)221f、I/V変換アンプ(IVA)221gおよびシリアル/パラレル変換器(S/P変換器)221hを備えている。この場合、P/S変換器221a、ドライバアンプ221bおよび半導体レーザ221cは第1の回路側に配置され、フォトダイオード221e、TIA221f、IVA221gおよびS/P変換器221hは第2の回路側に配置され、光導波路221dは第1の回路と第2回路の間に配置される。
同様に、第2の伝送系221は、P/S変換器222a、ドライバアンプ222b、半導体レーザ222c、光導波路222d、フォトダイオード222e、TIA222f、IVA222gおよびS/P変換器222hを備えている。この場合、P/S変換器222a、ドライバアンプ222bおよび半導体レーザ222cは第2の回路側に配置され、フォトダイオード222e、TIA222f、IVA222gおよびS/P変換器222hは第1の回路側に配置され、光導波路222dは第2の回路と第1回路の間に配置される。
ここで、S/P変換器221a,222aは、それぞれ、伝送すべきデータ、例えばb0〜b7の8ビットパラレルデータをシリアルデータに変換する。ドライバアンプ221b,222bは、それぞれ、S/P変換器221a,222aで得られたシリアルデータに基づいて半導体レーザ221c,222cを駆動し、この半導体レーザ221c,222cからシリアルデータに対応した光信号を発生させる。TIA221f,222fは、それぞれ、フォトダイオード221e,222eからの光電変換による電流信号を、後続のI/V変換アンプ221g,222gに供給する際に、インピーダンスマッチングをとる。IVA221g,222gは、それぞれ、TIA221f,222fの出力信号である電流信号を電圧信号に変換する。S/P変換器221h,222hは、それぞれ、IVA221g,222gの出力信号である、伝送されてきたシリアルデータをパラレルデータに変換する。
第1の回路から第2の回路にデータを伝送する際の動作について説明する。第1の回路側では、伝送すべき8ビットのパラレルデータはP/S変換器221aでシリアルデータに変換され、このシリアルデータはドライバアンプ221bに供給される。このドライバアンプ221bにより半導体レーザ221cが駆動され、この半導体レーザ221cからはシリアルデータに対応した光信号が発生される。そして、この光信号が光導波路221dを通って第2の回路側に伝送される。
第2の回路側では、光導波路221dで伝送されてきた光信号がフォトダイオード221eに照射される。このフォトダイオード221eからの光電変換による電流信号は、インピーダンスマッチング用のTIA221fを介してIVA221gに供給され、電圧信号に変換される。そして、このIVA221gの出力信号である、伝送されてきたシリアルデータはS/P変換器221hでパラレルデータに変換される。
このようにして、第1の回路から第2の回路にデータの伝送が行われる。なお、詳細説明は省略するが、第2の回路から第1の回路にデータを伝送する際の動作についても同様に行われる。図12に示す光配線210では、Nチャネル分の光伝送系220-1〜220-Nを有しているので、Nチャネル分のデータ送受信を並行して行うことができる。
上述したコンピュータシステム200においては、図示しないプリント配線基板(マザーボード)上に、上述した電子部品としてのCPU201、ノースブリッジ202、DRAM203、サウスブリッジ204およびバス205をそれぞれ構成する半導体チップが実装される。この場合、CPU201、ノースブリッジ202、DRAM203およびサウスブリッジ204の部分に、図1に示す光電複合装置100を適用でき、CPU201とノースブリッジ202の間、DRAM203とノースブリッジ202の間、ノースブリッジ202とサウスブリッジ204の間で、光信号を用いた信号伝送を良好に行うことができる。
図13は、ゲーム機300の構成を示している。このゲーム機300は、ゲームアプリケーションプログラム等の各種アプリケーションプログラムに基づいて信号処理や内部構成要素の制御を行うメインCPU301と、画像処理を行うグラフィックプロセッサ(GP)302と、インターネット等のネットワークとのインタフェースを行うためのネットワークインタフェース(ネットワークI/F)303と、インタフェース処理を行うIOプロセッサ(IOP)304と、DVDやCD等の光ディスク305の読み出し制御や当該読み出されたデータのデコードを行う光ディスク制御部306と、メインCPU301に接続されるメインメモリとしてのDRAM307と、IOプロセッサ304が実行する命令やデータを保持するためのIOPメモリ308と、主にオペレーティングシステム用のプログラムが格納されたOS−ROM309と、音声信号処理を行うサウンドプロセッサユニット(SPU)310と、圧縮波形データを格納するサウンドバッファ311とを基本構成として備えている。
メインCPU301とネットワークI/F303は、光配線312により接続されている。メインCPU301とグラフィックプロセッサ302は、光配線313により接続されている。メインCPU301とIOプロセッサ304は、SBUS314により接続されている。IOプロセッサ304と、光ディスク制御部306、OS−ROM309およびサウンドプロセッサユニット310は、SSBUS315により接続されている。
メインCPU301は、OS−ROM309に格納されたプログラムや、光ディスク305から読み出されてDRAM307にロードされたり、通信ネットワークを介してダウンロードされた、各種のゲームアプリケーションプログラム等を実行する。グラフィックプロセッサ302は、例えばビデオゲームにおけるレンダリング処理等を行い、ビデオ信号をディスプレイに出力する。
IOプロセッサ304には、コントローラ(図示せず)が接続されるコントローラポート321、メモリカード(図示せず)が装填されるメモリカードスロット322、USB接続端子323およびIEEE1394接続端子324が接続されている。これにより、IOプロセッサ304は、コントローラポート321を介して接続されたコントローラ、メモリカードスロット322を介して接続されたメモリカード、USB接続端子323を介して接続された図示しない携帯電話機やパーソナルコンピュータとの間でデータの送受や、プロトコル変換等を行う。
サウンドプロセッサユニット310は、サウンドバッファ311に格納されている圧縮波形データを、メインCPU301からの命令に基づいて所定のサンプリング周波数で再生することなどにより、様々なサウンドを合成し、オーディオ信号をスピーカに出力する。
なお、光配線312,313は、それぞれ、上述の図12に示すように構成されており、メインCPU301とネットワークI/F303の間、およびメインCPU301とグラフィックプロセッサ302の間では、光信号によってデータの送受信が行われる。
上述したゲーム機300においては、図示しないプリント配線基板(マザーボード)上に、上述したメインCPU301等の基本構成電子部品としての半導体チップが実装される。
この場合、メインCPU301、グラフィックプロセッサ302およびネットワークI/F303の部分に、図1に示す光電複合装置100を適用でき、メインCPU301とネットワークI/F303の間、メインCPU301とグラフィックプロセッサ302の間で、光信号を用いた信号伝送を良好に行うことができる。
図14は、サーバ400の構成を示している。このサーバ400は、CPU401,402と、チップセット403と、ネットワークインタフェース(ネットワークI/F)404と、メモリ405と、PCIブリッジ406と、ルータ407とを基本構成として備えている。
チップセット403には、光配線411,412を介してCPU401,402が接続されていると共に、光配線413を介して、ネットワークI/F404が接続されている。また、チップセット403には、電気配線により、メモリ405、PCIブリッジ406およびルータ407が接続されている。ネットワークI/F404は、ネットワークとのインタフェースを行う。チップセット403は、CPU401,402、ネットワークI/F404、メモリ405およびPCIブリッジ406などを制御する。
PCIブリッジ406には、PCIバス414を介して、記憶装置などのPCIデバイス415〜416が接続されている。ルータ407は、例えば、スイッチカード421およびラインカード422〜425から構成されている。ラインカード422〜425は、パケットの前処理を行うプロセッサであり、スイッチカード421はパケットの行き先をアドレスに従い切り替えるスイッチである。
なお、光配線411〜413は、それぞれ、上述の図12に示すように構成されており、CPU401,401とチップセット403の間、およびチップセット403とネットワークI/F404の間では、光信号によってデータの送受信が行われる。
上述したサーバ400においては、図示しないプリント配線基板(マザーボード)上に、上述したメインCPU401,402、チップセット403等の基本構成電子部品としての半導体チップが実装される。
この場合、CPU401,401、チップセット403、ネットワークI/F404の部分に、図1に示す光電複合装置100を適用でき、CPU401,401とチップセット403の間、およびチップセット403とネットワークI/F404の間で、光信号を用いた信号伝送を良好に行うことができる。
10・・・光素子、10a・・・電極、10b・・・素子本体部、20・・・レンズ、100・・・光電複合装置、101・・・プリント配線基板、102,102a,102b・・・ICソケット、102d・・・凹部、103・・・光導波路アレイ、104・・・レンズ、105,105a,105b・・・インターポーザ、106・・・発光素子アレイ、107・・・受光素子アレイ、108,108a,108b・・・半導体チップ、109・・・フィン、111・・・位置決め用ピン、111b・・・基部、111t・・・先端部、112・・・位置決め用穴、113・・・位置決め用貫通穴、113p・・・第1の穴、113q・・・第2の穴、131・・・コア層、132,133・・・クラッド層、135・・・送信用光導波路、135a・・・送信用光導波路の端部(45゜ミラー面)、136・・・受信用光導波路、136a・・・受信用光導波路の端部(45゜ミラー面)、137・・・壁板、141,143・・・レンズアレイ、142,144・・・レンズ、161・・・発光素子、161a・・・電極、161b・・・発光部、163・・・受光素子、163a・・・電極、163b・・・受光部、200・・・コンピュータシステム、210・・・光配線、300・・・ゲーム機、400・・・サーバ