JP2006128315A - 半導体装置の放熱構造および放熱方法、並びにそれを利用した電子機器 - Google Patents

半導体装置の放熱構造および放熱方法、並びにそれを利用した電子機器 Download PDF

Info

Publication number
JP2006128315A
JP2006128315A JP2004312874A JP2004312874A JP2006128315A JP 2006128315 A JP2006128315 A JP 2006128315A JP 2004312874 A JP2004312874 A JP 2004312874A JP 2004312874 A JP2004312874 A JP 2004312874A JP 2006128315 A JP2006128315 A JP 2006128315A
Authority
JP
Japan
Prior art keywords
interposer
socket
groove
optical
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004312874A
Other languages
English (en)
Inventor
Suguru Otorii
英 大鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004312874A priority Critical patent/JP2006128315A/ja
Publication of JP2006128315A publication Critical patent/JP2006128315A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】半導体チップで発生される熱を良好に放熱する。
【解決手段】ＩＣソケット１０２ａに溝状の凹部１０２ｄを形成し、このＩＣソケット１０２ａの凸面上に、裏面に光素子１０６が実装されたインターポーザ１０５ａを固定する。ＩＣソケット１０２ａの溝状の凹部１０２ｄに、光素子１０６に対向するように光導波路アレイ１０３を配設する。インターポーザ１０５ａがＩＣソケット１０２ａに固定された状態では、溝状の凹部１０２ｄは外部に開放された空間となる。この空間を、半導体チップ１０８ａで発生され、インターポーザ１０５ａの裏面側に伝導された熱を放熱するための放熱用空気の流路として利用する。例えば、溝状の凹部１０２ｄの内部に、当該溝状の凹部１０２ｄに放熱用空気を流すためのマイクロファン１１５を配設し、強制対流による放熱を行う。
【選択図】図７

Description

この発明は、表面に半導体チップが実装されたインターポーザがＩＣソケットに固定されてなる半導体装置の放熱構造および放熱方法、並びにそれを利用した電子機器に関する。詳しくは、この発明は、ＩＣソケットに形成された溝状の凹部を半導体チップで発生される熱を放熱するための放熱用空気の流路として利用することによって、半導体チップで発生される熱をインターポーザの裏面側からも効果的に放熱できるようにした半導体装置の放熱構造等に係るものである。
従来、ＬＳＩ等の半導体チップ間の信号伝送は、基板配線を介した電気信号によりなされている。しかし、昨今のＭＰＵ(Micro Processing Unit)の高機能化に伴い、半導体チップ間にて必要とされるデータ授受量は著しく増大し、結果として様々な高周波問題が浮上している。
それらの代表的なものとして、ＲＣ(Register and Capacitor)信号遅延、インピーダンスミスマッチング、ＥＭＣ(ElectroMagnetic Compatibility)／ＥＭＩ(ElectroMagnetic Interference)、クロストーク等がある。従来、これらの問題を解決するため、配線位置の最適化、新素材開発などが行われてきた。
しかし近年、上述の配線位置の最適化、新素材開発等の効果は物理的限界に阻まれつつあり、今後システムの高機能化を実現するためには、単純な半導体チップの実装を前提としたボード構造そのものを見直す必要が生じてきている。例えば、以下に簡単に説明する、マルチチップモジュール（ＭＣＭ）化による微細配線結合、各種半導体チップのポリイミド樹脂などを用いた配線の二次元的な封止、一体化による電気配線結合、基板貼り合わせによる半導体チップの三次元結合などが開発されている。
・ＭＣＭ化による微細配線結合
高機能チップを、セラミック・シリコンなどの精密実装基板上に実装し、マザーボード（多層プリント基板）上では形成不可能である微細配線結合を実現する。これによって、配線の狭ピッチ化が可能となり、バス幅を拡げることでデータ授受量が飛躍的に増大する。
・各種半導体チップの封止、一体化による電気配線結合
各種半導体チップをポリイミド樹脂などを用いて二次元的に封止し、一体化し、その一体化された基板上にて微細配線結合を行う。これによって、配線の狭ピッチ化が可能となり、バス幅を拡げることでデータ授受量が飛躍的に増大する。
・半導体チップの三次元結合
各種半導体チップに貫通電極を設け、それぞれを貼り合わせることで積層構造とする。これによって、異種半導体チップ間の結線が物理的に短絡化され、結果として信号遅延などの問題が回避される。ただし、積層化による発熱量増加、半導体チップ間の熱応力などの問題が生じる。
また、信号授受の高速化および大容量化を実現するために、光配線による光伝送結合技術が開発されている（例えば、非特許文献１、非特許文献２参照）。半導体チップ間の信号伝送を光信号で行うことで、電気配線におけるようなＲＣ遅延の問題はなく、伝送速度を大幅に向上させることができる。また、半導体チップ間の信号伝送を光信号で行うことで、電磁波に関する対策を全く必要とせず、比較的自由な配線設計が可能となる。
半導体チップ間に対応する光配線技術には種々の方式がある。例えば、以下に簡単に説明する、アクティブインターポーザ方式、自由空間伝送方式、光コネクタ接続方式、光導波路埋め込み方式、表面実装方式などがある。
・アクティブインターポーザ方式（非特許文献１のｐ．１２５、図７参照）
これは、プリント配線基板（ボード）上に光導波路が実装されている。光素子はトランシーバーモジュールの裏面に実装され、光導波路の４５°全反射ミラーに対し、精密に位置決めされている。利点としては、既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、構造が大掛かりなため、コストが高いこと、光軸合わせが困難であること、また電気伝送経路の短縮が困難であり、高周波伝送に不向きであることが挙げられる。
・自由空間伝送方式（非特許文献１のｐ．１２３、図５参照）
これは、プリント配線基板の裏面に光配線基板（石英）を実装し、伝送基板内において光をジグザグに反射させ、信号を伝播させる。光素子アレイ＋自由空間伝送により、原理的には数千レベルの多チャンネル化が可能である。また、光軸合わせを容易にするため、数枚のレンズを組み合わせたハイブリッド光学系を構成している。利点としては、原理的には数千チャネルの多重伝送が可能であること、またハイブリッド光学系を構成しているため、光軸合わせが容易であることが挙げられる。また、懸案点としては、光配線基板が高価であること、反射による信号伝播のため、波形が乱れ易く、伝播損失が大きいこと、また新規開発技術が数多く盛り込まれているため、信頼性に関する実績がほとんど無いことが挙げられる。
・光コネクタ接続方式（非特許文献１のｐ．１２２、図４参照）
これは、ＬＳＩチップの周囲に小型光コネクタを配置し、ＬＳＩチップを実装した後、自由に光路を設定できる光伝送モジュールシステムである。利点としては、コネクタにより精度が保証されており、コストのかかる光軸合わせ工程が不要であること、光ファイバーを用いているため、プリント配線基板間などの中距離伝送が可能であること、また既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、コネクタモジュールの小型化に限界があり、半導体チップとコネクタ間における電気配線の短縮化が困難であること、高周波伝送用としては不向きであること、伝送媒体として光ファイバーを採用しているため、多バス化に限界が有ること、また構成部品数が多く、バス当たりのコストダウンが困難であることが挙げられる。
・光導波路埋め込み方式（非特許文献１のｐ１２４、図６参照）
これは、光導波路をプリント配線基板に埋め込み、既存のプリント配線基板の実装構造の形態を維持しながら光配線を設ける方法である。光路結合にマイクロレンズを採用し、光軸ズレ許容量を一般実装精度レベルまで緩和させている。利点としては、発光素子をＬＳＩチップの裏面に直接実装しているため、ＬＳＩチップと発光素子間の電気配線経路を極限まで短くできること、またコリメート光結合により、一般実装精度での光軸合わせが可能であることが挙げられる。また、懸案点としては、光配線をプリント配線基板内に設けるため、プリント配線基板の製造やコストダウンが困難であること、光素子の放熱対策が不明であること、またプリント配線基板が脆弱であるため、レンズと光導波路間の光結合損失が変動する可能性が有ることが挙げられる。
・表面実装方式（非特許文献２参照）
これは、光素子を、ＬＳＩチップの裏面に直接貼り付けて機能させ、また、光導波路をプリント配線基板上に直接実装する方式である。既存のプリント配線基板の構造をそのまま維持し、光配線の併設が可能である。利点としては、発光素子をＬＳＩチップの裏面に直接実装しているため、ＬＳＩチップと発光素子間の電気配線経路を極限まで短くできること、構造がシンプルであり、コストダウンが可能であること、また既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、光素子をＬＳＩチップに直接貼りつけるため、専用のＬＳＩチップの開発が必要であること、また光素子が高温のＬＳＩチップに直接貼り付けられているため、光素子の高温劣化が懸念されることが挙げられる。
また、近年、高機能ＣＰＵ(Central Processing Unit)に搭載されるトランジスタ数は増加の一途をたどり、それに伴って発熱量も急速に増している。この放熱問題に対し、放熱シミュレーションによる最適なＬＳＩの放熱設計と、巨大なヒートシンクおよびファンの組み合わせによる放熱構造で対処してきたが、それもほぼ限界に達し、液冷方式（水冷方式、油冷方式）、ペルチェ冷却素子などで対処せざるを得なくなっている（非特許文献３参照）。
日経エレクトロニクス、"光配線との遭遇"２００１年１２月３日の１２２頁〜１２５頁、図４〜図７ NTT R&D, vol.48, no.3, pp.271-280 (1999) 日経マイクロデバイス、"ＬＳＩメーカーの緊急課題 熱を制する"２００４年３月の２０頁〜４３頁
上述した半導体チップ間に対応する光配線技術における各方式は、以下の第１〜第５の理由により、現状では決定力に欠けるものである。
第１に、既存のプリント配線基板の実装構造をそのまま利用できる構造ではないこと。すなわち、プリント配線基板上に光経路を直接積層する構造は、ベースとなるプリント配線基板自体が脆弱であるため、光軸ズレ等の問題が生じて現実的ではない。一方、これまで培われてきたプリント配線基板の構造に変更を加えると、性能、信頼性、高周波性能の確認などに膨大な労力を要する。従って、埋め込み型光導波路など、既存のプリント配線基板を流用できないシステム構造は望ましくない。
第２に、既存の実装プロセスをそのまま利用できる構造ではないこと。一般に、光導波路などの光モジュールは高温プロセスに弱い。上記したようなプリント配線基板と光配線部が一体化した方式では、光モジュールが、はんだリフロー、アンダーフィル樹脂封止などの高温プロセスに曝されることになり、現実には実施が困難である。また、高温プロセスを考慮した材料や部品を採用しなくてはならず、大きな制約条件となる。
第３に、大掛かりな構造物を排除した構造ではないこと。すなわち、プリント配線基板の剛性が低いため、大掛かりな部品による光路構造は、外部応力により光軸ズレを引き起こし易い。従って、上述したようなアクティブインターポーザ方式によるポスト構造は、避けるべきである。
第４に、高密度化が可能な光配線構造ではないこと。すなわち、プリント配線基板上の半導体チップ間の光配線に特化すると、高密度化が不可能な光ファイバーは採用すべきではないと考えられる。光ファイバーを用いた光コネクタ接続方式などは、装置間通信に向けたシステムとして限定されたものとなる。
第５に、ＬＳＩチップ−光素子間の配線長を短くできる構造ではないこと。即ち、ＬＳＩチップ−光素子間の電気配線長を短絡化できない構造では、高周波信号が光素子に到達する前に劣化し、光変換の効果がなくなる。従って、この距離を短くできるシステム構造を構築する必要がある。
そこで、本出願人は、先に、発光素子、受光素子などの光素子が裏面に実装されるインターポーザがＩＣソケットに固定されると共に、光素子に対向するように光導波路がＩＣソケットに配置される、ＩＣソケットをベースとした光結合法を提案した。
また、上述した放熱構造で、液冷方式は、コスト、漏水時の安全処置等で課題が多く、ペルチェ素子は現時点では十分な冷却性能が得られていない。
この発明の目的は、表面に半導体チップが実装されたインターポーザがＩＣソケットに固定されてなる半導体装置において、半導体チップで発生される熱を良好に放熱することにある。
この発明に係る半導体装置の放熱構造は、表面に半導体チップが実装されたインターポーザがＩＣソケットに固定されてなる半導体装置の放熱構造であって、ＩＣソケットは溝状の凹部を有し、インターポーザはＩＣソケットの凸面上に固定され、溝状の凹部は、半導体チップで発生され、インターポーザの裏面側に伝導された熱を放熱するための放熱用空気の流路として利用されるものである。
また、この発明における半導体装置の放熱方法は、表面に半導体チップが実装されたインターポーザがＩＣソケットに固定されてなる半導体装置の放熱方法であって、ＩＣソケットに溝状の凹部を形成し、インターポーザをＩＣソケットの凸面上に固定し、溝状の凹部を放熱用空気の流路として利用し、半導体チップで発生され、インターポーザの裏面側に伝導された熱を放熱するものである。
また、この発明に係る電子機器は、複数の電子部品からなる電子機器であって、複数の電子部品のうち所定の電子部品は、ＩＣソケットに固定されるインターポーザの表面に実装され、ＩＣソケットは溝状の凹部を有し、インターポーザはＩＣソケットの凸面上に固定され、溝状の凹部は、電子部品で発生され、インターポーザの裏面側に伝導された熱を放熱するための放熱用空気の流路として利用されるものである。
この発明においては、ＩＣソケットに溝状の凹部が形成されており、表面に半導体チップ（電子機器を構成する電子部品）が実装されたインターポーザがこのＩＣソケットの凸面上に固定される。このようにインターポーザがＩＣソケットに固定される場合、ＩＣソケットに形成された溝状の凹部が外部に開放された空間となり、この空間が半導体チップで発生され、インターポーザの裏面側に伝導された熱を放熱するための放熱用空気の流路として利用される。
この場合、自然対流による放熱、あるいは強制対流による放熱が行われる。強制対流による放熱の場合、溝状の凹部に放熱用空気を強制的に流すことになるが、そのためのファンは、例えば溝状の凹部の内部あるいは外部に配置される。
このように、ＩＣソケットに形成された溝状の凹部を、インターポーザの裏面側に伝導された熱を放熱するための放熱用空気の流路として利用するものであり、半導体チップで発生される熱を、この半導体チップが実装されるインターポーザの裏面側からも効果的に放熱できる。この場合、インターポーザの、溝状の凹部に対応した部分に放熱バイパスとしてのサーマルビアを形成しておくことで、インターポーザの裏面側からの放熱効果をさらに高めることができる。
なお、溝状の凹部に、インターポーザの裏面側に伝導された熱を溝状の凹部の外部に設けられた冷却装置、例えばヒートシンクに導く熱伝導部材を配置するようにしてもよい。この場合、インターポーザの裏面側に伝導された熱をヒートシンクに導いて放熱でき、従ってインターポーザの裏面側からの放熱効果をさらに高めることができる。
また、半導体装置が、インターポーザの裏面に光素子が実装され、ＩＣソケットの溝状の凹部に光素子に対向するように光導波路が配置されている光電複合装置である場合も考えられる。この場合、インターポーザとＩＣソケットとの間の電極数を大幅に低減でき、そのため溝状の凹部を大きくでき、放熱効果を高めることができる。また、溝状の凹部を大きくできることから、ファン、熱伝導部材などの設置場所を容易に確保できる。またこの場合、溝状の凹部を利用した強制対流等により、インターポーザの裏面に実装された光素子を直接冷却でき、半導体チップで発生される熱による光素子の機能低下あるいは破壊を良好に防止できる。
この発明によれば、ＩＣソケットに形成された溝状の凹部を、半導体チップ（電子部品）で発生され、インターポーザの裏面側に伝導された熱を放熱するための放熱用空気の流路とするものであり、半導体チップで発生される熱をインターポーザの裏面側からも効果的に放熱できる。
以下、図面を参照しながら、この発明の実施の形態について説明する。図１は、実施の形態としての光電複合装置１００の概略断面図を示している。
この光電複合装置１００は、プリント配線基板（マザーボード）１０１上に実装されるＩＣソケット１０２ａ，１０２ｂと、これらＩＣソケット１０２ａ，１０２ｂに設置されるレンズ一体型の光導波路アレイ１０３とを有している。ＩＣソケット１０２ａ，１０２ｂは、それぞれ、十字型の溝状の凹部１０２ｄを持つ凹凸構造とされている。ＩＣソケット１０２ａ，１０２ｂは、従来周知のように、例えば、絶縁性樹脂、例えばガラス入りＰＥＳ（ポリエチレンスルフィド）樹脂、ガラス入りＰＥＴ（ポリエチレンテレフタレート）樹脂などを用い、凹凸構造を有する金型を用いて形成される。
光導波路アレイ１０３は、後述するように、複数チャネル分の光導波路を備えている。この光導波路アレイ１０３は、ＩＣソケット１０２ａとＩＣソケット１０２ｂとの間に架け渡されている。この光導波路アレイ１０３の両端部は、それぞれ、ＩＣソケット１０２ａ，１０２ｂの溝状の凹部１０２ｄに配置される。この光導波路アレイ１０３は、後述するようにコア層を上下のクラッド層で挟んだ構造とされているが、上側のクラッド層と一体的にレンズ（マイクロレンズ）１０４が形成されている。
また、光電複合装置１００は、ＩＣソケット１０２ａ，１０２ｂの凸面上にそれぞれ固定されるインターポーザ１０５ａ，１０５ｂを有している。インターポーザ１０５ａの裏面には光素子としての発光素子アレイ１０６および受光素子アレイ１０７が実装されており、その表面には電子部品としての半導体チップ１０８ａ、例えばＣＰＵが実装されている。この場合、発光素子アレイ１０６および受光素子アレイ１０７は、インターポーザ１０５ａの内部を介して、半導体チップ１０８ａに接続されている。なお、半導体チップ１０８ａの上面にはアルミニウム製のヒートシンク１０９が設置されている。
同様に、インターポーザ１０５ｂの裏面には光素子としての発光素子アレイ１０６および受光素子アレイ１０７が実装されており、その表面には電子部品としての半導体チップ１０８ｂ、例えばＤＲＡＭ(Dynamic Random Access Memory)が実装されている。この場合、発光素子アレイ１０６および受光素子アレイ１０７は、インターポーザ１０５ｂの内部を介して、半導体チップ１０８ｂに接続されている。
発光素子アレイ１０６は、発光素子、例えば面発光レーザが複数個配列された構成となっている。また、受光素子アレイ１０７は、受光素子、例えばフォトダイオードが複数個配列された構成となっている。上述した光導波路アレイ１０３は、上述した発光素子アレイ１０６の各発光素子、および受光素子アレイ１０７の各受光素子に、それぞれ、各チャネルの光導波路が対向するように設置される。ここで、発光素子は、光導波路に入射する光信号を発光する。受光素子は光導波路から出射された光信号を受光する。
次に、上述した光電複合装置１００におけるインターポーザ１０５ａ，１０５ｂ、および光導波路アレイ１０３の位置決め機構について説明する。
インターポーザ１０５ａ，１０５ｂは、その裏面に下方に向かって植立された位置決め用ピン１１１を有している。この位置決め用ピン１１１は、例えばインターポーザ１０５ａ，１０５ｂの裏面に設けられた金属パッド（図１には図示せず）に半田付けされることで、当該インターポーザ１０５ａ，１０５ｂの裏面に取り付けられている。この位置決め用ピン１１１は、後述する光導波路アレイ１０３に形成されている位置決め用貫通穴１１３を通過できる第１の径の先端部１１１ｔと、その位置決め用貫通穴１１３を通過できない第２の径の基部１１１ｂとからなっている。基部１１１ｂがインターポーザ１０５ａ，１０５ｂに半田付けされている。
また、ＩＣソケット１０２ａ，１０２ｂの凹部１０２ｄの底面に、上述したインターポーザ１０５ａ，１０５ｂの位置決め用ピン１１１を挿入するための位置決め用穴１１２を有している。この位置決め用穴１１２の径は、位置決め用ピン１１１の先端部１１１ｔの径より若干小さく形成されている。例えば、位置決め用ピン１１１の先端部１１１ｔの直径が２．１mm（φ＝２．１mm）であるとき、位置決め用穴１１２の直径は２．０mm（φ＝２．０mm）とされる。これにより、位置決め用ピン１１１の先端部１１１ｔが位置決め用穴１１２に挿入される際には、位置決め用穴１１２の樹脂変形によって圧入状態となり、位置決め後のガタが抑制される。
また、光導波路アレイ１０３は、両端部に、上述したインターポーザ１０５ａ，１０５ｂの位置決め用ピン１１１を通すための位置決め用貫通穴１１３を有している。この位置決め用貫通穴１１３の径は、上述した位置決め用穴１１２の径と同様に、位置決め用ピン１１１の先端部１１１ｔの径より若干小さく形成されている。例えば、位置決め用ピン１１１の先端部１１１ｔの直径が２．１mm（φ＝２．１mm）であるとき、位置決め用貫通穴１１３の直径は２．０mm（φ＝２．０mm）とされる。これにより、位置決め用ピン１１１の先端部１１１ｔが位置決め用貫通穴１１３を通る際には、位置決め用貫通穴１１３の樹脂変形によって圧入状態となり、位置決め後のガタが抑制される。
インターポーザ１０５ａ，１０５ｂ、および光導波路アレイ１０３の位置決めは、上述したインターポーザ１０５ａ，１０５ｂの位置決め用ピン１１１が、光導波路アレイ１０３の位置決め用貫通穴１１３を貫通してＩＣソケット１０２ａ，１０２ｂの位置決め用穴１１２に挿入されることで行われる。
この場合、位置決め用ピン１１１の基部１１１ｂおよび先端部１１１ｔの境界の段差部分で光導波路アレイ１０３はＩＣソケット１０２ａ，１０２ｂの面に押圧された状態となる。これにより、光導波路アレイ１０３がＩＣソケットの面から浮き上がることを防止でき、各光導波路の光入射面や光出射面が傾くことによる光量損失を回避できる。
なお、詳細説明は省略するが、インターポーザ１０５ａ，１０５ｂは、それぞれ、例えばその四隅にＩＣソケット１０２ａ，１０２ｂ側への付勢力が与えられ、ＩＣソケット１０２ａ，１０２ｂに押し付けられた状態で、当該ＩＣソケット１０２ａ，１０２ｂ上に固定される。
図２は、上述した光電複合装置１００の概略斜視図を示している。なお、この図２においては、プリント配線基板１０１およびヒートシンク１０９の図示は省略している。
次に、上述した光電複合装置１００を構成する各部材について、さらに詳細に説明する。図３Ａ，Ｂは、ＩＣソケット１０２（ＩＣソケット１０２ａ，１０２ｂのそれぞれに対応）の構成を示している。図３Ａは、ＩＣソケット１０２を表面側から見た概略斜視図であり、図３ＢはＩＣソケット１０２を裏面側から見た概略斜視図である。
ＩＣソケット１０２の表面側は、図３Ａに示すように、十字型の溝状の凹部１０２ｄを持つ凹凸構造とされている。凹部１０２ｄの深さは、光導波路アレイ１０３の厚さよりも大きくされ、実装時に、光導波路アレイ１０３と、発光素子アレイ１０６および受光素子アレイ１０７との間に空間が形成されるようになされる。
このＩＣソケット１０２の凸面には、この凸面上に固定されるインターポーザ１０５ａ，１０５ｂ（図１参照）の裏面に設けられた電極パッド１５１との電気的接触をとるための、棒状、板バネ状、渦巻き状などの電極ピン１２１が複数個設けられている。なお、図３Ａには、棒状の電極ピン１２１を示している。
また、このＩＣソケット１０２の裏面には、図３Ｂに示すように、プリント配線基板１０１（図１参照）上の電極との電気的接続をとるための、例えば半田バンプ等の電極コンタクト１２２が複数個設けられている。この電極コンタクト１２２は、上述の凸面に設けられている電極ピン１２１とＩＣソケット１０２内で電気的に接続されている。
また、このＩＣソケット１０２の凹部１０２ｄの底面には、図３Ａに示すように、上述したインターポーザ１０５ａ，１０５ｂの裏面に設けられた位置決め用ピン１１１を挿入するための位置決め用穴１１２が設けられている。後述するように、インターポーザ１０５ａ，１０５ｂの裏面には、それぞれ８本の位置決め用ピン１１１が設けられているので、位置決め用穴１１２も８個設けられている。なお、図３Ａには、３個のみ示されている。
なお、このＩＣソケット１０２には、十字型の溝状の凹部１０２ｄを利用して、最大４方向から４本の光導波路アレイ１０３（図１参照）を設置できるようになっている。そのため、上述した８個の位置決め用穴１１２のうち、それぞれの方向に対応した２個ずつの位置決め用穴１１２は、それぞれの方向から設置される光導波路アレイ１０３に対応した２本の位置決め用ピン１１１を挿入するために用いられる。
図４Ａ，Ｂは、インターポーザ１０５（インターポーザ１０５ａ，１０５ｂのそれぞれに対応）の構成を示している。図４Ａは、インターポーザ１０５を表面側から見た概略斜視図であり、図４Ｂはインターポーザ１０５を裏面側から見た概略斜視図である。
インターポーザ１０５の表面には、図４Ａに示すように、半導体チップ１０８（半導体チップ１０８ａ，１０８ｂに相当）が実装されている。なお、実装される半導体チップの個数は１個に限られるものではない。また、このインターポーザ１０５の裏面には、図４Ｂに示すように、発光素子アレイ１０６および受光素子アレイ１０７が実装されている。上述したように、インターポーザ１０５には最大４方向から４本の光導波路アレイ１０３を設置できるようになっているので、このインターポーザ１０５の裏面には、それぞれの方向から設置される光導波路アレイ１０３に対応して、４組の発光素子アレイ１０６および受光素子アレイ１０７が実装されている。これら発光素子アレイ１０６および受光素子アレイ１０７は、インターポーザ１０５を介して、半導体チップ１０８に接続されている。
また、このインターポーザ１０５の裏面には、図４Ｂに示すように、上述したＩＣソケット１０２の凸面に設けられた電極ピン１２１（図３参照）との電気的接触をとるための電極パッド１５１が複数個設けられている。
また、このインターポーザ１０５の裏面には、図４Ｂに示すように、金属製の位置決め用ピン１１１が下方に向かって植立されている。この位置決め用ピン１１１は、上述したＩＣソケット１０２に設けられた８個の位置決め用穴１１２に対応して、８本設けられている。
図５Ａ，Ｂは、光導波路アレイ１０３の構成を示している。図５Ａは、光導波路アレイ１０３を表面側から見た概略斜視図であり、図５Ｂは、光導波路アレイ１０３の概略平面図である。
光導波路アレイ１０３の両端部には、それぞれ、上述したインターポーザ１０５（インターポーザ１０５ａ，１０５ｂ）の位置決め用ピン１１１（図４参照）を通すための位置決め用貫通穴１１３が設けられている。各端部には、位置決め用貫通穴１１３として、第１の穴１１３ｐおよび第２の穴１１３ｑが、幅方向に所定の間隔を空けて設けられている。
ここで、第１の穴１１３ｐは丸穴とされる。例えば、位置決め用ピン１１１の先端部１１１ｔの直径が２．１mmであるとき、この第１の穴１１３ｐはその直径が２．０mmとされる。また、第２の穴１１３ｑは、長径方向が光導波路アレイ１０３の幅方向と一致するように形成された長穴とされる。例えば、位置決め用ピン１１１の先端部１１１ｔの直径が２．１mmであるとき、この第２の穴１１３ｑはその短径が２．０mmとされ、その長径が３．０mmとされる。
この光導波路アレイ１０３の第１の穴１１３ｐにインターポーザ１０５の第１の位置決め用ピン１１１を貫通させるだけでなく、この光導波路アレイ１０３の第２の穴１１３ｑにインターポーザ１０５の第２の位置決め用ピン１１１を貫通させることで、光導波路アレイ１０３の周り止めを行うことができる。また、第２の穴１１３ｑを長穴とすることで、インターポーザ１０５の第１、第２の位置決め用ピン１１１，１１１の幅方向の位置ずれを吸収できる。
次に、図６を参照して、光導波路アレイ１０３、発光素子アレイ１０６および受光素子アレイ１０７の詳細構成について説明する。
図６Ｃは光導波路アレイ１０３を表面側から見た斜視図、図６Ｄは光導波路アレイ１０３を横方向（長手方向）に切った断面図、図６Ｅは光導波路アレイ１０３を縦方向（幅方向）に切った断面図である。図６Ｃは光導波路アレイ１０３の片方の端部のみを示しているが、もう片方の端部も同様に構成されている。
光導波路アレイ１０３は、基本的には、コア層１３１を、上下のクラッド層１３２，１３３で挟み込んだ構造とされている。この場合、コア層１３１の屈折率がクラッド層１３２，１３３の屈折率より高くされることで、光導波路が構成される。例えば、コア層１３１の材料としてＵＶ硬化光学用樹脂（例えば、屈折率は１．６）が使用され、クラッド層１３２，１３３の材料として光学用射出成型樹脂（例えば、屈折率は１．５）が使用される。
コア層１３１には、複数チャネルの光導波路、つまり複数本の送信用光導波路１３５および複数本の受信用光導波路１３６が形成されている。なお、他方の端部では、送信用光導波路１３５は受信用光導波路１３６となり、受信用光導波路１３６は送信用光導波路１３５となる。
この場合、送信用光導波路１３５および受信用光導波路１３６は、光導波路アレイ１０３の幅方向に交互に配置されている。また、光導波路アレイ１０３の幅方向に並ぶ複数本の送信用光導波路１３５の端部位置が長さ方向に順次ずれるようにされている。同様に、光導波路アレイ１０３の幅方向に並ぶ複数本の受信用光導波路１３６の端部位置が長さ方向に順次ずれるようにされている。また、複数本の送信用導波路１３５の端部は、複数本の受信用導波路１３６の端部より、光導波路アレイ１０３の端部側に位置するようにされている。
送信用光導波路１３５の端部１３５ａは４５゜ミラー面とされている。これにより、発光素子アレイ１０６の発光素子で発生された光信号をこの端部１３５ａで光導波路１３５の長手方向側に反射させることができ、当該光信号を効率よく送信できる。また、受信用光導波路１３６の端部１３６ａも４５゜ミラー面とされている。これにより、光導波路１３６で伝送されてきた光信号をこの端部１３６ａで受光素子アレイ１０７の受光素子側に反射させることができ、当該光信号を効率よく受信できる。
また、各送信用光導波路１３５の端部１３５ａおよび各受信用光導波路１３６の端部１３６ａにそれぞれ対応して、上側のクラッド層１３２と一体的にレンズ１０４が形成されている。この場合、送信用光導波路１３５の端部１３５ａに対応したレンズ１０４は、発光素子アレイ１０６の発光素子側からの平行光を当該端部１３５ａに集光する集光レンズの働きをする。一方、受信用光導波路１３６の端部１３６ａに対応したレンズ１０４は、当該端部１３６ａからの発散光を平行光にするコリメートレンズの働きをする。
また、光導波路アレイ１０３の端部において、上側のクラッド層１３２の両側および前側が下方に延長され、両側面および前面に所定の高さの壁板１３７が形成されている。このように壁板１３７が形成されることで、光導波路アレイ１０３がＩＣソケット１０２ａ，１０２ｂの面に押し付けられた状態でも、光導波路１３５，１３６の部分は、ＩＣソケット１０２ａ，１０２ｂの面から浮いた状態に置かれ、破損などを良好に回避できる。
なお、位置決め用貫通穴１１３としての第１の穴１１３ｐおよび第２の穴１１３ｑは、上側のクラッド層１３２に形成される。
図６Ａは、発光素子アレイ１０６およびそれに装着されるレンズアレイ１４１（図１には図示せず）を示している。発光素子アレイ１０６は、上述した光導波路アレイ１０３の複数本の送信用光導波路１３５の端部１３５ａに対応して、複数個の発光素子１６１を備えている。この発光素子１６１は例えば面発光レーザであって、下面側から光信号としてのレーザ光が出射される。また、この発光素子アレイ１０６の上面側には、各発光素子１６１に金属配線を介して接続された電極パッド１６２が設けられている。また、レンズアレイ１４１には、発光素子アレイ１０６の複数個の発光素子１６１にそれぞれ対応した複数個のレンズ（マイクロレンズ）１４２が形成されている。このレンズ１４２は、発光素子１６１からの発散光を平行光にするコリメートレンズの働きをする。
図６Ｂは、受光素子アレイ１０７およびそれに装着されるレンズアレイ１４３（図１には図示せず）を示している。受光素子アレイ１０７は、上述した光導波路アレイ１０３の複数本の受信用光導波路１３６の端部１３６ａに対応して、複数個の受光素子１６３を備えている。この受光素子１６３は例えばフォトダイオードであって、下面側から光信号としてのレーザ光が入射される。また、この受光素子アレイ１０７の上面側には、各受光素子１６３に金属配線を介して接続された電極パッド１６４が設けられている。また、レンズアレイ１４３には、受光素子アレイ１０７の複数個の受光素子１６３にそれぞれ対応した複数個のレンズ（マイクロレンズ）１４４が形成されている。このレンズ１４４は、光導波路アレイ１０３の受信用光導波路１３６側からの平行光を受光素子１６３の光入射面に集光する集光レンズの働きをする。
次に、ＩＣソケット１０２ａ側において、インターポーザ１０５ａの表面側に実装された半導体チップ１０８ａ、例えばＣＰＵで発生された熱を放熱するための放熱構造について説明する。
インターポーザ１０５ａの表面側では、半導体チップ１０８ａの上面に上述したようにアルミニウム製のヒートシンク１０９が設置されている。このヒートシンク１０９により半導体チップ１０５ａで発生された熱の放熱が行われる。
また、上述したようにＩＣソケット１０２ａに溝状の凹部１０２が形成されており、インターポーザ１０５ａがこのＩＣソケット１０２ａの凸面上に固定される。このようにインターポーザがＩＣソケット１０５ａに固定される場合、ＩＣソケット１０２ａに形成された溝状の凹部１０２ｄが外部に開放された空間となり、この空間は半導体チップ１０８ａで発生され、インターポーザ１０５ａの裏面側に伝導された熱を放熱するための放熱用空気の流路として利用される。
半導体チップ１０８ａで発生される熱のうちインターポーザ１０５ａを介して当該インターポーザ１０５ａの裏面に伝導される熱は、上述した溝状の凹部１０２ｄを流れる放熱用空気により効率よく放熱される。この場合、自然対流による放熱でもよいが、放熱をより効果的に行うため、本実施の形態においては、溝状の凹部１０２ｄに、放熱用空気を流すためのファンであるマイクロファン１１５が配設され、強制対流による放熱が行われるようにされている。このマイクロファン１１５は、図３Ａに破線で示すように、例えば十字型の溝状の凹部１０２ｄの中心部に配設される。
なお、光電複合装置１００では、光配線による光伝送結合を用いたものであって、インターポーザ１０５ａとＩＣソケット１０２ａとの間の電極数は少なく、そのため溝状の凹部１０２ｄを大きくでき、放熱効果を高めることができる。また、溝状の凹部を大きくできることから、マイクロファン１１５の設置場所を容易に確保でき、またマイクロファン１１５としてより大型のものを用いることができる。ただし、ファンは、溝状の凹部１０２ｄの外部、例えばプリント配線基板１０１上に配設されるようにしてもよい。
また、ＩＣソケット１０２ｂ側において、インターポーザ１０５ｂの表面側に実装された半導体チップ１０８ｂ、例えばＤＲＡＭで発生された熱を放熱するための放熱構造について説明する。
インターポーザ１０５ｂの表面側では、半導体チップ１０８ｂで発生される熱が、放射および自然対流によって放熱される。また、インターポーザ１０５ｂの裏面側では、半導体チップ１０８ｂで発生され、当該インターポーザ１０５ｂの裏面側に伝導された熱が、溝状の凹部１０２ｄを流れる放熱用空気により効率よく放熱される。
次に、図１に示す光電複合装置１００の製造方法の一例について説明する。
まず、プリント配線基板１０１上に、ＩＣソケット１０２ａ，１０２ｂを実装する。この場合、プリント配線基板１０１上の電極とＩＣソケット１０２ａ，１０２ｂの裏面の電極コンタクト１２２とを位置合わせして、プリント配線基板１０１上の電極とＩＣソケット１０２ａ，１０２ｂとが電気的に接続されるように実装する。なお、プリント配線基板１０１上には、予めその他の電子部品などの実装および電気配線を行っておく。また、ＩＣソケット１０２ａの凹部１０２ｄ上には、予めマイクロファン１１５を配設しておく。
次に、ＩＣソケット１０２ａ，１０２ｂに光導波路アレイ１０３を設置し、これらＩＣソケット１０２ａ，１０２ｂ間に光導波路アレイ１０３が架け渡された状態とする。この場合、光導波路アレイ１０３の両端部は、それぞれ、ＩＣソケット１０２ａ，１０２ｂの溝状の凹部１０２ｄに配置される。この場合、ＩＣソケット１０２ａ，１０２ｂに設置される光導波路アレイ１０３の長さが、これらＩＣソケット１０２ａ，１０２ｂの距離より長いことが望ましい。これにより、光導波路アレイ１０３を撓ませた状態で固定でき、ＩＣソケット１０２ａ，１０２ｂのプリント配線基板１０１上における位置決め誤差を吸収できる。
次に、ＩＣソケット１０２ａの凸面上にインターポーザ１０５ａを固定する。この場合、インターポーザ１０５ａの裏面に設けられている８本の位置決め用ピン１１１の先端部１１１ｔが、ＩＣソケット１０２ａの凹部１０２ｄの底面に設けられた位置決め用穴１１２に挿入されることで、インターポーザ１０５ａの位置決めが行われる。なおこの場合、光導波路アレイ１０３に対応した２本の位置決め用ピン１１１は、当該光導波路アレイ１０３の位置決め用貫通穴１１３（第１の穴１１３ｐ、第２の穴１１３ｑ）を通された後に、位置決め用穴１１２に挿入される。これにより、光導波路アレイ１０３の位置決めも同時に行われる。
なお、このようにＩＣソケット１０２ａの凸面上にインターポーザ１０５ａが固定されるとき、このインターポーザ１０５ａには、例えばその四隅にＩＣソケット１０２ａ側への付勢力が与えられ、当該インターポーザ１０５ａはＩＣソケット１０２ａに押し付けられた状態とされる。
次に、インターポーザ１０５ａの表面に実装されている半導体チップ１０８ａの上面に、アルミニウム製のヒートシンク１０９を設置する。
次に、ＩＣソケット１０２ｂの凸面上にインターポーザ１０５ｂを固定する。この場合、インターポーザ１０５ｂの裏面に設けられている８本の位置決め用ピン１１１の先端部１１１ｔが、ＩＣソケット１０２ｂの凹部１０２ｄの底面に設けられた位置決め用穴１１２に挿入されることで、インターポーザ１０５ｂの位置決めが行われる。なおこの場合、光導波路アレイ１０３に対応した２本の位置決め用ピン１１１は、当該光導波路アレイ１０３の位置決め用貫通穴１１３（第１の穴１１３ｐ、第２の穴１１３ｑ）を通された後に、位置決め用穴１１２に挿入される。これにより、光導波路アレイ１０３の位置決めも同時に行われる。
なお、このようにＩＣソケット１０２ｂの凸面上にインターポーザ１０５ｂが固定されるとき、このインターポーザ１０５ｂには例えばその四隅にＩＣソケット１０２ｂ側への付勢力が与えられ、当該インターポーザ１０５ｂはＩＣソケット１０２ｂに押し付けられた状態とされる。
図７は、ＩＣソケット１０２ａ側の放熱構造に係る部分を拡大して示したものである。この図７において、図１、図６と対応する部分には同一符号を付して示している。
インターポーザ１０５ａの表面には半導体チップ１０８ａが実装されている。この場合、インターポーザ１０５ａの表面の電極パッド１５２と半導体チップ１０８ａの下面の電極パッド１８１との間に半田バンプ１５４が介在され、半導体チップ１０８ａはインターポーザ１０５ａの表面に半田付けされる。この半導体チップ１０８ａの上面にヒートシンク１０９が設置され、半導体チップ１０８ａで発生された熱の放熱が行われる。
また、インターポーザ１０５ａの裏面には発光素子アレイ１０６が実装されている。この場合、インターポーザ１０５ａの裏面の電極パッド１５３と発光素子アレイ１０６の上面の電極パッド１６２との間に半田バンプ１５５が介在され、発光素子アレイ１０６はインターポーザ１０５ａの裏面に半田付けされる。なお、この発光素子アレイ１０６の下面にレンズアレイ１４１が装着されている。
また、光導波路アレイ１０３の端部が、ＩＣソケット１０２ａの溝状の凹部１０２ｄに配置されている。位置決め用ピン１１１は、インターポーザ１０５ａの裏面に設けられた金属パッド１５６に半田付けされることで、当該インターポーザ１０５ａの裏面に、下方に向かって植立されている。この位置決め用ピン１１１の先端部１１１ｔは、光導波路アレイ１０３の位置決め用貫通穴１１３を貫通して、ＩＣソケット１０２ａの位置決め用穴１１２に挿入（圧入）される。これにより、インターポーザ１０５ａおよび光導波路アレイ１０３の双方の位置決めが同時に行われる。
また、ＩＣソケット１０２ａの溝状の凹部１０２ｄに、当該溝状の凹部に放熱用空気を流すためのファンとしてのマイクロファン１１５が配設されている。この場合、放熱用空気ＡＲは、矢印を付した曲線で示すように、溝状の凹部１０２ｄを流れる。これにより、半導体チップ１０８ａで発生され、インターポーザ１０５ａの裏面側に伝導された熱は、強制対流によって効率よく放熱される。
また、インターポーザ１０５ａの、溝状の凹部１０２ｄに対応した部分、図示の例ではマイクロファン１１５の配置位置に対応した部分にサーマルビア１１６が形成されている。このようにサーマルビア１１６を形成しておくことで、半導体チップ１０８ａで発生された熱が、当該サーマルビア１１６を介して効率的にインターポーザ１０５ａの裏面側に伝導されるため、インターポーザ１０５ａの裏面側からの放熱効果を高めることができる。
上述した光電複合装置１００（図１、図６、図７参照）の動作を説明する。
ＩＣソケット１０２ａ側で、半導体チップ１０８ａからの電気信号はインターポーザ１０５ａの内部を通ってその裏面に実装された発光素子アレイ１０６の発光素子（例えば面発光レーザ）１６１に供給され、この発光素子１６１からは電気信号に対応して強度変調された光信号が発生される。
この発光素子１６１からの光信号は発光素子アレイ１０６に装着されたレンズアレイ１４１のレンズ１４２により発散光から平行光とされる。この平行光は光導波路アレイ１０３の上面側のクラッド層１３２と一体的に形成されたレンズ１０４により送信用光導波路１３５の端部（４５゜ミラー面）１３５ａに集光され、光導波路１３５の長手方向側に反射される。これにより、ＩＣソケット１０２ａ側の発光素子アレイ１０６の発光素子１６１で発生された光信号は、送信用光導波路１３５を通じて、ＩＣソケット１０２ｂ側に送信される。
ＩＣソケット１０２ｂ側で、受信用光導波路１３６（ＩＣソケット１０２ａ側では送信用光導波路１３５）を通じて送られてくる光信号は、端部（４５゜ミラー面）１３６ａで受光素子アレイ１０７の受光素子１６３側に反射される。この反射された光信号は光導波路アレイ１０３の上面側のクラッド層１３２と一体的に形成されたレンズ１０４により発散光から平行光とされる。この平行光は受光素子アレイ１０７に装着されたレンズアレイ１４３のレンズ１４４で集光されて受光素子（例えばフォトダイオード）１６３の光入射面に入射される。
そして、光信号は受光素子１６３で光信号から電気信号に変換される。この電気信号は、インターポーザ１０５ｂの内部を通ってその表面に実装された半導体チップ１０８ｂに供給される。これにより、ＩＣソケット１０２ａ側のインターポーザ１０５ａに実装された半導体チップ１０８ａからの電気信号が、ＩＣソケット１０２ｂ側のインターポーザ１０５ｂに実装された半導体チップ１０８ｂに供給される。
なお、説明は省略するが、ＩＣソケット１０２ｂ側の半導体チップ１０８ｂからＩＣソケット１０２ａ側の半導体チップ１０８ａにも、同様にして電気信号が供給される。
上述した光電複合装置１００によれば、プリント配線基板１０１に実装されたＩＣソケット１０２ａ，１０２ｂに光導波路アレイ１０３を設置するものであり、既存のプリント配線基板１０１の実装構造をそのまま利用でき、従ってプリント配線基板１０１上にＩＣソケットを設置できる領域を設ければ、その他の一般の電気配線は従来通りのプロセスで形成できる。
また、上述した光電複合装置１００によれば、プリント配線基板１０１にＩＣソケット１０２ａ，１０２ｂを固定し、さらに半田リフロー、アンダーフィル樹脂封止などの高温プロセスを含む、全ての実装プロセスを完了した後、当該ＩＣソケット１０２ａ，１０２ｂに光導波路アレイ１０３を設置すればよいので、光導波路アレイ１０３が高温プロセスに弱いものであっても、高温によるダメージをこうむることなく実装できる。
また、上述した光電複合装置１００によれば、プリント配線基板１０１と比較して剛性の高い樹脂で作製できるＩＣソケット１０２ａ，１０２ｂ上で、発光素子アレイ１０６および受光素子アレイ１０７と、光導波路アレイ１０３との光結合を行うものであり、光結合に必要とされる実装精度を容易に確保できる。例えば、現状のモールド技術により数μｍオーダーの組立て精度を確保でき、従って光バスの高密度化が可能となる。
また、上述した光電複合装置１００によれば、半導体チップ１０８ａ，１０８ｂと、発光素子アレイ１０６および受光素子アレイ１０７とを、インターポーザ１０５ａ，１０５ｂを介して近接した状態で設置できるので、それらの間の配線長を短くでき、従って電気信号のノイズ対策、クロストーク対策も容易となり、光変調速度を向上させることができる。
また、上述した光電複合装置１００によれば、プリント配線基板１０１に実装されたＩＣソケット１０２ａ，１０２ｂに光導波路アレイ１０３を設置するものであり、プリント配線基板１０１の高密度配線とその設計の自由度を確保しながら、光配線システムを安価かつ高い自由度でプリント配線基板１０１上に展開できる。
また、上述した光電複合装置１００によれば、ＩＣソケット１０２ａ，１０２ｂの凸面上にインターポーザ１０５ａ，１０５ｂが固定され、光導波路アレイ１０３は溝状の凹部１０２ｄに配置され、またインターポーザ１０５ａ，１０５ｂの裏面に、光導波路アレイ１０３に対向した位置に、発光素子アレイ１０６および受光素子アレイ１０７が実装されており、光導波路アレイ１０３と、発光素子アレイ１０６および受光素子アレイ１０７との間に空間が形成されているので、インターポーザ１０５ａ，１０５ｂの表面に実装された半導体チップ１０８ａ，１０８ｂの発熱による光導波路アレイ１０３の破壊を良好に防止できる。
また、上述した光電複合装置１００によれば、インターポーザ１０５ａ，１０５ｂの裏面に設けられた位置決め用ピン１１１が、光導波路アレイ１０３の位置決め用貫通穴１１３を貫通してＩＣソケット１０２ａ，１０２ｂの位置決め用穴１１２に挿入されることで、インターポーザ１０５ａ，１０５ｂと光導波路アレイ１０３の位置決めを同時に行うものであり、インターポーザ１０５ａ，１０５ｂと光導波路アレイ１０３との間の相対位置決め精度を高めることができる。これにより、発光素子アレイ１０６、受光素子アレイ１０７における隣接する素子間のスペースを小さくでき、同じ面積に配する素子数を増やすことができ、チャネル数を増加できる。あるいは、素子数が同じであるとき、発光素子アレイ１０６、受光素子アレイ１０７の各素子に対応したレンズの径を大きくして光量損失を軽減でき、低消費電力化を図ることができる。
また、上述した光電複合装置１００によれば、インターポーザ１０５ａ，１０５ｂの位置決め用ピン１１１の先端部１１１ｔが光導波路アレイ１０３の位置決め用貫通穴１１３を通る際には、この位置決め用貫通穴１１３の樹脂変形によって圧入状態となるものであり、位置決め後の光導波路アレイ１０３のガタを良好に抑制できる。
また、上述した光電複合装置１００によれば、光導波路アレイ１０３には位置決め用貫通穴１１３として、丸穴である第１の穴１１３ｐ、および長径方向が光導波路アレイ１０３の幅方向と一致するように形成された長穴である第２の穴１１３ｑが設けられている。そのため、第１の穴１１３ｐにインターポーザ１０５ａ，１０５ｂの第１の位置決め用ピン１１１を貫通させるだけでなく、第２の穴１１３ｑにインターポーザ１０５ａ，１０５ｂの第２の位置決め用ピン１１１を貫通させることで、光導波路アレイ１０３の周り止めを行うことができる。また、第２の穴１１３ｑが長穴であることから、インターポーザ１０５ａ，１０５ｂの第１、第２の位置決め用ピン１１１，１１１の幅方向の位置ずれを良好に吸収できる。
また、上述した光電複合装置１００によれば、インターポーザ１０５ａ，１０５ｂの位置決め用ピン１１１の基部１１１ｂおよび先端部１１１ｔの境界の段差部分で光導波路アレイ１０３をＩＣソケット１０２ａ，１０２ｂの面に押圧するものであり、光導波路アレイ１０３がＩＣソケット１０２ａ，１０２ｂの面から浮き上がることを防止でき、送信用光導波路１３５、受信用光導波路１３６の端部１３５ａ，１３６ａである４５゜ミラー面が傾くことによる光量損失を良好に回避できる。
また、上述した光電複合装置１００によれば、ＩＣソケット１０２ａ，１０２ｂに形成された溝状の凹部１０２ｄを、半導体チップ１０８ａ，１０８ｂで発生される熱を放熱するための放熱用空気の流路として利用するものであり、半導体チップ１０８ａ，１０８ｂで発生される熱を、当該半導体チップ１０８ａ，１０８ｂが実装されるインターポーザ１０５ａ，１０５ｂの裏面側からも効果的に放熱できる。
これにより、半導体チップ１０８ａ，１０８ｂで発生される熱の放熱性が高めることができ、従って半導体チップ１０８ａ，１０８ｂに集積されるトランジスタをより多くでき、半導体チップ、例えばＣＰＵ等の更なる高機能化が可能となる。また、半導体チップ１０８ａ，１０８ｂで発生される熱をインターポーザの裏面側からも効果的に放熱できることから、半導体チップ１０８ａ，１０８ｂ上に配置されるヒートシンクの大きさを小さくでき、これによりヒートシンクの干渉などの物理的制約から開放され、ボードデザインの自由度を増すことができる。
また、上述した光電複合装置１００によれば、溝状の凹部１０２ｄを利用した強制対流等により、インターポーザ１０５ａ，１０５ｂの裏面に実装された光素子（発光素子アレイ１０６および受光素子アレイ１０７）を直接冷却でき、半導体チップ１０８ａ，１０８ｂで発生される熱による光素子の機能低下あるいは破壊を良好に防止できる。
なお、上述実施の形態においては、インターポーザ１０５ａ，１０５ｂの裏面側に伝導された熱を、ＩＣソケット１０２ａ，１０２ｂに形成された溝状の凹部１０２ｄを流れる放熱用空気を用いて放熱するものであるが、さらに、当該溝状の凹部１０２ｄに、上記インターポーザ１０５ａ，１０５ｂの裏面側に伝導された熱を溝状の凹部１０２ｄの外部に設けられた冷却装置、例えばヒートシンク等に導く熱伝導部材を配置することで、放熱効果をさらに高めることができる。
図８は、その場合における、ＩＣソケット１０２ａ側の放熱構造に係る部分を拡大して示したものである。この図８において、図７と対応する部分には同一符号を付し、その詳細説明は省略する。
ＩＣソケット１０２ａに形成された溝状の凹部１０２に、例えば円柱状の熱伝導部材１１７が配置される。この熱伝導部材１１７は、例えばアルミニウム製とされる。この熱伝導部材１１７の一端はインターポーザ１０５ａの裏面に当接される。また、この熱伝導部材１１７の他端は、プリント配線基板１０１の裏面に配置された冷却装置としてのヒートシンク１１８に接続される。ここで、熱伝導部材１１７は、ヒートシンク１１８と一体的に形成されていてもよい。なお、ＩＣソケット１０２ａおよびプリント配線基板１０１には、それぞれ、この熱伝導部材１１７を通すための貫通穴１１９，１２０が形成される。
このように、溝状の凹部１０２に熱伝導部材１１７が配置される場合、半導体チップ１０８ａで発生され、インターポーザ１０５ａの裏面側に伝導された熱は、熱伝導部材１１７を介してヒートシンク１１８に伝導されて放熱される。したがって、インターポーザ１０５ａの裏面側からの放熱効果をさらに高めることができる。
図８の例では冷却装置としてヒートシンク１１８を用いたものであるが、その他の冷却装置、例えば液冷、空冷等の冷却装置等を用いてもよい。また、この図８の例では、十字型の溝状の凹部１０２ｄの中心に熱伝導部材１１７が配設されるので、当該中心にファン（図７参照）を配置できないが、その他の位置にファンを配置して溝状の凹部１０２ｄに放熱用空気を流すこともできる。
なお、上述した実施の形態においては、半導体装置として光配線による光伝送結合を用いた光電複合装置を示したが、この発明は、光配線による光伝送結合を用いない半導体装置にも同様に適用できる。また、上述した実施の形態においては、ＩＣソケット１０２ａ，１０２ｂに形成された溝状の凹部１０２ｄは十字型であったが、凹部１０２ｄの形状はこれに限定されるものではなく、例えば直線型であってもよい。
また、上述実施の形態においては、インターポーザ１０５ａ，１０５ｂの裏面に発光素子アレイ１０６および受光素子アレイ１０７の双方が実装されているものであるが、この発明は、これらのうちの一方のみが実装されるものにも同様に適用できる。
次に、上述した光電複合装置を実際に適用し得る電子機器の一例を簡単に説明する。
図９は、コンピュータシステム２００の構成を示している。このコンピュータシステム２００は、ＣＰＵ(Central Processing Unit)２０１と、メモリコントローラとしてのノースブリッジ２０２と、ＤＲＡＭ(Dynamic Random Access Memory)２０３と、Ｉ／Ｏコントローラとしてのサウスブリッジ２０４と、バス２０５と、ネットワークインタフェース（ネットワークＩ／Ｆ）２０６と、記憶装置２０７と、その他の入出力装置（Ｉ／Ｏ装置）２０８とを備えている。
ノースブリッジ２０２は、光配線２１１を介してＣＰＵ２０１に接続されている。また、サウスブリッジ２０４は、光配線２１２を介してノースブリッジ２０２に接続されていると共に、さらに光配線２１１を介してＣＰＵ２０１に接続されている。また、ＤＲＡＭ２０３は、光配線２１３を介してノースブリッジ２０２に接続されている。ＣＰＵ２０１は、ＯＳ(Operating System)およびアプリケーションプログラムに基づいて各部を制御する。ノースブリッジ２０２は、メモリ２０３へのアクセスを統括制御する。
バス２０５は電気配線２１４を介してサウスブリッジ２０４に接続されている。また、ネットワークインタフェース２０６、記憶装置２０７およびその他のＩ／Ｏ装置２０８は、それぞれ、バス２０５に接続されている。記憶装置２０７は、ＨＤＤ(Hard Disk Drive)、ＤＶＤ(Digital Versatile Disk)ドライブ、ＣＤ(Compact Disc)ドライブなどである。Ｉ／Ｏ装置２０８は、ビデオ入出力装置、シリアルやパラレルのインタフェースなどである。
図１０は、光配線２１０（光配線２１１〜２１３のそれぞれに対応している）の構成例を示している。この光配線２１０は、Ｎチャネル分の光伝送系２２０-1〜２２０-Nを有している。光伝送系２２０-1〜２２０-Nのそれぞれは、第１の回路（第１の電子部品）から第２の回路（第２の電子部品）に光信号を伝送する第１の伝送系２２１と、第２の回路から第１の回路に光信号を伝送する第２の伝送系２２２とからなっている。
第１の伝送系２２１は、パラレル／シリアル変換器（Ｐ／Ｓ変換器）２２１ａ、ドライバアンプ２２１ｂ、発光素子としての半導体レーザ２２１ｃ、光導波路２２１ｄ、受光素子としてのフォトダイオード２２１ｅ、トランスインピーダンスアンプ（ＴＩＡ）２２１ｆ、Ｉ／Ｖ変換アンプ（ＩＶＡ）２２１ｇおよびシリアル／パラレル変換器（Ｓ／Ｐ変換器）２２１ｈを備えている。この場合、Ｐ／Ｓ変換器２２１ａ、ドライバアンプ２２１ｂおよび半導体レーザ２２１ｃは第１の回路側に配置され、フォトダイオード２２１ｅ、ＴＩＡ２２１ｆ、ＩＶＡ２２１ｇおよびＳ／Ｐ変換器２２１ｈは第２の回路側に配置され、光導波路２２１ｄは第１の回路と第２回路の間に配置される。
同様に、第２の伝送系２２１は、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂ、半導体レーザ２２２ｃ、光導波路２２２ｄ、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇおよびＳ／Ｐ変換器２２２ｈを備えている。この場合、Ｐ／Ｓ変換器２２２ａ、ドライバアンプ２２２ｂおよび半導体レーザ２２２ｃは第２の回路側に配置され、フォトダイオード２２２ｅ、ＴＩＡ２２２ｆ、ＩＶＡ２２２ｇおよびＳ／Ｐ変換器２２２ｈは第１の回路側に配置され、光導波路２２２ｄは第２の回路と第１回路の間に配置される。
ここで、Ｓ／Ｐ変換器２２１ａ，２２２ａは、それぞれ、伝送すべきデータ、例えばｂ0〜ｂ7の８ビットパラレルデータをシリアルデータに変換する。ドライバアンプ２２１ｂ，２２２ｂは、それぞれ、Ｓ／Ｐ変換器２２１ａ，２２２ａで得られたシリアルデータに基づいて半導体レーザ２２１ｃ，２２２ｃを駆動し、この半導体レーザ２２１ｃ，２２２ｃからシリアルデータに対応した光信号を発生させる。ＴＩＡ２２１ｆ，２２２ｆは、それぞれ、フォトダイオード２２１ｅ，２２２ｅからの光電変換による電流信号を、後続のＩ／Ｖ変換アンプ２２１ｇ，２２２ｇに供給する際に、インピーダンスマッチングをとる。ＩＶＡ２２１ｇ，２２２ｇは、それぞれ、ＴＩＡ２２１ｆ，２２２ｆの出力信号である電流信号を電圧信号に変換する。Ｓ／Ｐ変換器２２１ｈ，２２２ｈは、それぞれ、ＩＶＡ２２１ｇ，２２２ｇの出力信号である、伝送されてきたシリアルデータをパラレルデータに変換する。
第１の回路から第２の回路にデータを伝送する際の動作について説明する。第１の回路側では、伝送すべき８ビットのパラレルデータはＰ／Ｓ変換器２２１ａでシリアルデータに変換され、このシリアルデータはドライバアンプ２２１ｂに供給される。このドライバアンプ２２１ｂにより半導体レーザ２２１ｃが駆動され、この半導体レーザ２２１cからはシリアルデータに対応した光信号が発生される。そして、この光信号が光導波路２２１ｄを通って第２の回路側に伝送される。
第２の回路側では、光導波路２２１ｄで伝送されてきた光信号がフォトダイオード２２１ｅに照射される。このフォトダイオード２２１ｅからの光電変換による電流信号は、インピーダンスマッチング用のＴＩＡ２２１ｆを介してＩＶＡ２２１ｇに供給され、電圧信号に変換される。そして、このＩＶＡ２２１ｇの出力信号である、伝送されてきたシリアルデータはＳ／Ｐ変換器２２１ｈでパラレルデータに変換される。
このようにして、第１の回路から第２の回路にデータの伝送が行われる。なお、詳細説明は省略するが、第２の回路から第１の回路にデータを伝送する際の動作についても同様に行われる。図１０に示す光配線２１０では、Ｎチャネル分の光伝送系２２０-1〜２２０-Nを有しているので、Ｎチャネル分のデータ送受信を並行して行うことができる。
上述したコンピュータシステム２００においては、図示しないプリント配線基板（マザーボード）上に、上述した電子部品としてのＣＰＵ２０１、ノースブリッジ２０２、ＤＲＡＭ２０３、サウスブリッジ２０４およびバス２０５をそれぞれ構成する半導体チップが実装される。この場合、ＣＰＵ２０１、ノースブリッジ２０２、ＤＲＡＭ２０３およびサウスブリッジ２０４の部分に、図１に示す光電複合装置１００を適用でき、ＣＰＵ２０１とノースブリッジ２０２の間、ＤＲＡＭ２０３とノースブリッジ２０２の間、ノースブリッジ２０２とサウスブリッジ２０４の間で、光信号を用いた信号伝送を良好に行うことができる。
図１１は、ゲーム機３００の構成を示している。このゲーム機３００は、ゲームアプリケーションプログラム等の各種アプリケーションプログラムに基づいて信号処理や内部構成要素の制御を行うメインＣＰＵ３０１と、画像処理を行うグラフィックプロセッサ（ＧＰ）３０２と、インターネット等のネットワークとのインタフェースを行うためのネットワークインタフェース（ネットワークＩ／Ｆ）３０３と、インタフェース処理を行うＩＯプロセッサ（ＩＯＰ）３０４と、ＤＶＤやＣＤ等の光ディスク３０５の読み出し制御や当該読み出されたデータのデコードを行う光ディスク制御部３０６と、メインＣＰＵ３０１に接続されるメインメモリとしてのＤＲＡＭ３０７と、ＩＯプロセッサ３０４が実行する命令やデータを保持するためのＩＯＰメモリ３０８と、主にオペレーティングシステム用のプログラムが格納されたＯＳ−ＲＯＭ３０９と、音声信号処理を行うサウンドプロセッサユニット（ＳＰＵ）３１０と、圧縮波形データを格納するサウンドバッファ３１１とを基本構成として備えている。
メインＣＰＵ３０１とネットワークＩ／Ｆ３０３は、光配線３１２により接続されている。メインＣＰＵ３０１とグラフィックプロセッサ３０２は、光配線３１３により接続されている。メインＣＰＵ３０１とＩＯプロセッサ３０４は、ＳＢＵＳ３１４により接続されている。ＩＯプロセッサ３０４と、光ディスク制御部３０６、ＯＳ−ＲＯＭ３０９およびサウンドプロセッサユニット３１０は、ＳＳＢＵＳ３１５により接続されている。
メインＣＰＵ３０１は、ＯＳ−ＲＯＭ３０９に格納されたプログラムや、光ディスク３０５から読み出されてＤＲＡＭ３０７にロードされたり、通信ネットワークを介してダウンロードされた、各種のゲームアプリケーションプログラム等を実行する。グラフィックプロセッサ３０２は、例えばビデオゲームにおけるレンダリング処理等を行い、ビデオ信号をディスプレイに出力する。
ＩＯプロセッサ３０４には、コントローラ（図示せず）が接続されるコントローラポート３２１、メモリカード（図示せず）が装填されるメモリカードスロット３２２、ＵＳＢ接続端子３２３およびＩＥＥＥ１３９４接続端子３２４が接続されている。これにより、ＩＯプロセッサ３０４は、コントローラポート３２１を介して接続されたコントローラ、メモリカードスロット３２２を介して接続されたメモリカード、ＵＳＢ接続端子３２３を介して接続された図示しない携帯電話機やパーソナルコンピュータとの間でデータの送受や、プロトコル変換等を行う。
サウンドプロセッサユニット３１０は、サウンドバッファ３１１に格納されている圧縮波形データを、メインＣＰＵ３０１からの命令に基づいて所定のサンプリング周波数で再生することなどにより、様々なサウンドを合成し、オーディオ信号をスピーカに出力する。
なお、光配線３１２，３１３は、それぞれ、上述の図１０に示すように構成されており、メインＣＰＵ３０１とネットワークＩ／Ｆ３０３の間、およびメインＣＰＵ３０１とグラフィックプロセッサ３０２の間では、光信号によってデータの送受信が行われる。
上述したゲーム機３００においては、図示しないプリント配線基板（マザーボード）上に、上述したメインＣＰＵ３０１等の基本構成電子部品としての半導体チップが実装される。
この場合、メインＣＰＵ３０１、グラフィックプロセッサ３０２およびネットワークＩ／Ｆ３０３の部分に、図１に示す光電複合装置１００を適用でき、メインＣＰＵ３０１とネットワークＩ／Ｆ３０３の間、メインＣＰＵ３０１とグラフィックプロセッサ３０２の間で、光信号を用いた信号伝送を良好に行うことができる。
図１２は、サーバ４００の構成を示している。このサーバ４００は、ＣＰＵ４０１，４０２と、チップセット４０３と、ネットワークインタフェース（ネットワークＩ／Ｆ）４０４と、メモリ４０５と、ＰＣＩブリッジ４０６と、ルータ４０７とを基本構成として備えている。
チップセット４０３には、光配線４１１，４１２を介してＣＰＵ４０１，４０２が接続されていると共に、光配線４１３を介して、ネットワークＩ／Ｆ４０４が接続されている。また、チップセット４０３には、電気配線により、メモリ４０５、ＰＣＩブリッジ４０６およびルータ４０７が接続されている。ネットワークＩ／Ｆ４０４は、ネットワークとのインタフェースを行う。チップセット４０３は、ＣＰＵ４０１，４０２、ネットワークＩ／Ｆ４０４、メモリ４０５およびＰＣＩブリッジ４０６などを制御する。
ＰＣＩブリッジ４０６には、ＰＣＩバス４１４を介して、記憶装置などのＰＣＩデバイス４１５〜４１６が接続されている。ルータ４０７は、例えば、スイッチカード４２１およびラインカード４２２〜４２５から構成されている。ラインカード４２２〜４２５は、パケットの前処理を行うプロセッサであり、スイッチカード４２１はパケットの行き先をアドレスに従い切り替えるスイッチである。
なお、光配線４１１〜４１３は、それぞれ、上述の図１０に示すように構成されており、ＣＰＵ４０１，４０１とチップセット４０３の間、およびチップセット４０３とネットワークＩ／Ｆ４０４の間では、光信号によってデータの送受信が行われる。
上述したサーバ４００においては、図示しないプリント配線基板（マザーボード）上に、上述したメインＣＰＵ４０１，４０２、チップセット４０３等の基本構成電子部品としての半導体チップが実装される。
この場合、ＣＰＵ４０１，４０１、チップセット４０３、ネットワークＩ／Ｆ４０４の部分に、図１に示す光電複合装置１００を適用でき、ＣＰＵ４０１，４０１とチップセット４０３の間、およびチップセット４０３とネットワークＩ／Ｆ４０４の間で、光信号を用いた信号伝送を良好に行うことができる。
この発明は、半導体チップ（電子機器を構成する電子部品）で発生される熱をインターポーザの裏面側からも効果的に放熱できるものであり、光素子が裏面に実装されるインターポーザがＩＣソケットに固定されると共に、例えば光素子に対向するように光導波路がＩＣソケットに配置される半導体装置等に適用できる。
実施の形態としての光電複合装置の概略断面図である。 実施の形態としての光電複合装置の概略斜視図である。 ＩＣソケットの構成を示す概略斜視図である。 インターポーザの構成を示す概略斜視図である。 光導波路アレイの構成を示す概略斜視図および概略平面図である。 光導波路アレイ、発光素子アレイおよび受光素子アレイの詳細構成を示す図である。 半導体チップで発生される熱の放熱構造を示す概略断面図である。 半導体チップで発生される熱の放熱構造を示す概略断面図である。 コンピュータシステムの構成を示すブロック図である。 光配線の構成例を説明するための図である。 ゲーム機の構成を示すブロック図である。 サーバの構成を示すブロック図である。
符号の説明
１００・・・光電複合装置、１０１・・・プリント配線基板、１０２，１０２ａ，１０２ｂ・・・ＩＣソケット、１０２ｄ・・・凹部、１０３・・・光導波路アレイ、１０４・・・レンズ、１０５，１０５ａ，１０５ｂ・・・インターポーザ、１０６・・・発光素子アレイ、１０７・・・受光素子アレイ、１０８，１０８ａ，１０８ｂ・・・半導体チップ、１０９・・・ヒートシンク、１１１・・・位置決め用ピン、１１１ｂ・・・基部、１１１ｔ・・・先端部、１１２・・・位置決め用穴、１１３・・・位置決め用貫通穴、１１３ｐ・・・第１の穴、１１３ｑ・・・第２の穴、１１５・・・マイクロファン、１１６・・・サーマルビア、１１７・・・熱伝導部材、１１８・・・ヒートシンク、１１９，１２０・・・貫通穴、１３１・・・コア層、１３２，１３３・・・クラッド層、１３５・・・送信用光導波路、１３５ａ・・・送信用光導波路の端部（４５゜ミラー面）、１３６・・・受信用光導波路、１３６ａ・・・受信用光導波路の端部（４５゜ミラー面）、１３７・・・壁板、１４１，１４３・・・レンズアレイ、１４２，１４４・・・レンズ、１６１・・・発光素子、１６３・・・受光素子、２００・・・コンピュータシステム、２１０・・・光配線、３００・・・ゲーム機、４００・・・サーバ

Claims (11)

  1. 表面に半導体チップが実装されたインターポーザがＩＣソケットに固定されてなる半導体装置の放熱構造であって、
    上記ＩＣソケットは溝状の凹部を有し、
    上記インターポーザは上記ＩＣソケットの凸面上に固定され、
    上記溝状の凹部は、上記半導体チップで発生され、上記インターポーザの裏面側に伝導された熱を放熱するための放熱用空気の流路として利用される
    ことを特徴とする半導体装置の放熱構造。
  2. 上記インターポーザの、上記溝状の凹部に対応した部分にサーマルビアが形成されている
    ことを特徴とする請求項１に記載の半導体装置の放熱構造。
  3. 上記溝状の凹部の内部に、上記放熱用空気を上記溝状の凹部に流すためのファンが配置されている
    ことを特徴とする請求項１に記載の半導体装置の放熱構造。
  4. 上記溝状の凹部の外部に、上記放熱用空気を上記溝状の凹部に流すためのファンが配置されている
    ことを特徴とする請求項１に記載の半導体装置の放熱構造。
  5. 上記溝状の凹部に、上記インターポーザの裏面側に伝導された熱を上記溝状の凹部の外部に設けられた冷却装置に導く熱伝導部材が配置されている
    ことを特徴とする請求項１に記載の半導体装置の放熱構造。
  6. 上記インターポーザの、上記溝状の凹部に対応した部分にサーマルビアが形成されている
    ことを特徴とする請求項５に記載の半導体装置の放熱構造。
  7. 上記インターポーザの裏面に光素子が実装され、
    上記ＩＣソケットの溝状の凹部に、上記光素子に対向するように光導波路が配置されている
    ことを特徴とする請求項１に記載の半導体装置の放熱構造。
  8. 表面に半導体チップが実装されたインターポーザがＩＣソケットに固定されてなる半導体装置の放熱方法であって、
    上記ＩＣソケットに溝状の凹部を形成し、
    上記インターポーザを上記ＩＣソケットの凸面上に固定し、
    上記溝状の凹部を放熱用空気の流路として利用し、上記半導体チップで発生され、上記インターポーザの裏面側に伝導された熱を放熱する
    ことを特徴とする半導体装置の放熱方法。
  9. 上記溝状の凹部にファンを用いて上記放熱用空気を流す
    ことを特徴とする請求項８に記載の半導体装置の放熱方法。
  10. 上記インターポーザの裏面側に伝導された熱を熱伝導部材を用いて上記溝状の凹部の外部に設けられた冷却装置に導いて放熱する
    ことを特徴とする請求項８に記載の半導体装置の放熱方法。
  11. 複数の電子部品からなる電子機器であって、
    上記複数の電子部品のうち所定の電子部品は、ＩＣソケットに固定されるインターポーザの表面に実装され、
    上記ＩＣソケットは溝状の凹部を有し、
    上記インターポーザは上記ＩＣソケットの凸面上に固定され、
    上記溝状の凹部は、上記電子部品で発生され、上記インターポーザの裏面側に伝導された熱を放熱するための放熱用空気の流路として利用される
    ことを特徴とする電子機器。
JP2004312874A 2004-10-27 2004-10-27 半導体装置の放熱構造および放熱方法、並びにそれを利用した電子機器 Pending JP2006128315A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004312874A JP2006128315A (ja) 2004-10-27 2004-10-27 半導体装置の放熱構造および放熱方法、並びにそれを利用した電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004312874A JP2006128315A (ja) 2004-10-27 2004-10-27 半導体装置の放熱構造および放熱方法、並びにそれを利用した電子機器

Publications (1)

Publication Number Publication Date
JP2006128315A true JP2006128315A (ja) 2006-05-18

Family

ID=36722715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004312874A Pending JP2006128315A (ja) 2004-10-27 2004-10-27 半導体装置の放熱構造および放熱方法、並びにそれを利用した電子機器

Country Status (1)

Country Link
JP (1) JP2006128315A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014044409A (ja) * 2012-07-30 2014-03-13 Kyocera Corp 光装置用部品、光装置および光モジュール
CN110687641A (zh) * 2018-07-05 2020-01-14 上海瑞波电子科技有限公司 一种具有散热功能的光引擎
WO2024070674A1 (ja) * 2022-09-30 2024-04-04 古河電気工業株式会社 光学装置および光トランシーバ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014044409A (ja) * 2012-07-30 2014-03-13 Kyocera Corp 光装置用部品、光装置および光モジュール
CN110687641A (zh) * 2018-07-05 2020-01-14 上海瑞波电子科技有限公司 一种具有散热功能的光引擎
WO2024070674A1 (ja) * 2022-09-30 2024-04-04 古河電気工業株式会社 光学装置および光トランシーバ

Similar Documents

Publication Publication Date Title
US7366375B2 (en) Optical waveguide device, manufacturing method thereof, optical information processing apparatus, and electronic equipment
JP2006259682A (ja) 光電複合装置、それに用いられるｉｃソケットおよび光導波路、光導波路結合チップ、並びにそれを用いた電子機器
JP2006235115A (ja) 光信号入力装置およびそれを用いた電子機器
US8189361B2 (en) Multi-chip assembly with optically coupled die
JP2004253456A (ja) インターフェイスモジュール付ｌｓｉパッケージ及びその実装方法
JP2009180998A (ja) 光電伝送用コネクタ、光電伝送デバイスおよび電子機器
TWI316617B (ja)
JP4321267B2 (ja) 光電複合装置及びこの装置に用いられる光導波路、並びに光電複合装置の実装構造
JP4164757B2 (ja) 光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造
JP4349262B2 (ja) 光電複合装置並びにそれを用いた電子機器
JP2005252040A (ja) 光電変換装置、インターポーザ、及び光情報処理装置
JP4525467B2 (ja) 光導波装置及びその製造方法、並びに光情報処理装置
JP2006145789A (ja) 光素子アレイ、光導波路アレイ、それを用いた光電複合装置および電子機器
JP2006041004A (ja) 光電変換装置及び光電変換素子アレイ
JP2006140295A (ja) 半導体装置の製造方法
JP2006201500A (ja) 半導体集積回路およびそれを用いた電子機器
JP2006128315A (ja) 半導体装置の放熱構造および放熱方法、並びにそれを利用した電子機器
JP2006236953A (ja) 基板装置、それに用いられるｉｃソケットおよびインターポーザ、並びにそれを用いた電子機器
JP2006195197A (ja) 光導波路の製造方法及びこれに用いられる型の製造方法
JP2006147807A (ja) 光素子、その実装方法、並びに光電複合装置および電子機器
JP4639810B2 (ja) 半導体装置、基板製造方法および電子機器
JP4345574B2 (ja) 光導波路及びその製造方法、並びに光情報処理装置
JP2006154263A (ja) 光導波路アレイ、それを用いた光電複合装置および電子機器
JP4654807B2 (ja) 光情報処理装置
JP2006195196A (ja) 光導波路の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060613