JP4639810B2 - 半導体装置、基板製造方法および電子機器 - Google Patents
半導体装置、基板製造方法および電子機器 Download PDFInfo
- Publication number
- JP4639810B2 JP4639810B2 JP2005009313A JP2005009313A JP4639810B2 JP 4639810 B2 JP4639810 B2 JP 4639810B2 JP 2005009313 A JP2005009313 A JP 2005009313A JP 2005009313 A JP2005009313 A JP 2005009313A JP 4639810 B2 JP4639810 B2 JP 4639810B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- optical
- optical signal
- single crystal
- inclined portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Description
高機能チップを、セラミック・シリコンなどの精密実装基板上に実装し、マザーボード(多層プリント基板)上では形成不可能である微細配線結合を実現する。これによって、配線の狭ピッチ化が可能となり、バス幅を拡げることでデータ授受量が飛躍的に増大する。
各種半導体チップをポリイミド樹脂などを用いて二次元的に封止し、一体化し、その一体化された基板上にて微細配線結合を行う。これによって、配線の狭ピッチ化が可能となり、バス幅を拡げることでデータ授受量が飛躍的に増大する。
各種半導体チップに貫通電極を設け、それぞれを貼り合わせることで積層構造とする。これによって、異種半導体チップ間の結線が物理的に短絡化され、結果として信号遅延などの問題が回避される。ただし、積層化による発熱量増加、半導体チップ間の熱応力などの問題が生じる。
これは、プリント配線基板(ボード)上に光導波路が実装されている。光素子は、トランシーバーモジュールの裏面に実装され、光導波路の45°全反射ミラーに対し、精密に位置決めされている。利点としては、既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、構造が大掛かりなため、コストが高いこと、光軸合わせが困難であること、また電気伝送経路の短縮が困難であり、高周波伝送に不向きであることが挙げられる。
これは、プリント配線基板の裏面に光配線基板(石英)を実装し、伝送基板内において光をジグザグに反射させ、信号を伝播させる。光素子アレイ+自由空間伝送により、原理的には数千レベルの多チャンネル化が可能である。また、光軸合わせを容易にするため、数枚のレンズを組み合わせたハイブリッド光学系を構成している。利点としては、原理的には数千チャネルの多重伝送が可能であること、またハイブリッド光学系を構成しているため、光軸合わせが容易であることが挙げられる。また、懸案点としては、光配線基板が高価であること、反射による信号伝播のため、波形が乱れ易く、伝播損失が大きいこと、また新規開発技術が数多く盛り込まれているため、信頼性に関する実績がほとんど無いことが挙げられる。
これは、LSIチップの周囲に小型光コネクタを配置し、LSIチップを実装した後、自由に光路を設定できる光伝送モジュールシステムである。利点としては、コネクタにより精度が保証されており、コストのかかる光軸合わせ工程が不要であること、光ファイバーを用いているため、プリント配線基板間などの中距離伝送が可能であること、また既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、コネクタモジュールの小型化に限界があり、半導体チップとコネクタ間における電気配線の短縮化が困難であること、高周波伝送用としては不向きであること、伝送媒体として光ファイバーを採用しているため、多バス化に限界が有ること、また構成部品数が多く、バス当たりのコストダウンが困難であることが挙げられる。
これは、光導波路をプリント配線基板に埋め込み、既存のプリント配線基板の実装構造の形態を維持しながら光配線を設ける方法である。光路結合にマイクロレンズを採用し、光軸ズレ許容量を一般実装精度レベルまで緩和させている。利点としては、発光素子をLSIチップの裏面に直接実装しているため、LSIチップと発光素子間の電気配線経路を極限まで短くできること、またコリメート光結合により、一般実装精度での光軸合わせが可能であることが挙げられる。また、懸案点としては、光配線をプリント配線基板内に設けるため、プリント配線基板の製造やコストダウンが困難であること、光素子の放熱対策が不明であること、またプリント配線基板が脆弱であるため、レンズと光導波路間の光結合損失が変動する可能性が有ることが挙げられる。
これは、光素子を、LSIチップの裏面に直接貼り付けて機能させ、また、光導波路をプリント配線基板上に直接実装する方式である。既存のプリント配線基板の構造をそのまま維持し、光配線の併設が可能である。利点としては、発光素子をLSIチップの裏面に直接実装しているため、LSIチップと発光素子間の電気配線経路を極限まで短くできること、構造がシンプルであり、コストダウンが可能であること、また既存のプリント配線基板の実装構造上に展開できることが挙げられる。また、懸案点としては、光素子をLSIチップに直接貼り付けるため、専用のLSIチップの開発が必要であること、また光素子が高温のLSIチップに直接貼り付けられているため、光素子の高温劣化が懸念されることが挙げられる。
第1に、既存のプリント配線基板の実装構造をそのまま利用できる構造ではないこと。すなわち、プリント配線基板上に光経路を直接積層する構造は、ベースとなるプリント配線基板自体が脆弱であるため、光軸ズレ等の問題が生じて現実的ではない。一方、これまで培われてきたプリント配線基板の構造に変更を加えると、性能、信頼性、高周波性能の確認などに膨大な労力を要する。従って、埋め込み型光導波路など、既存のプリント配線基板を流用できないシステム構造は望ましくない。
この半導体装置100は、シリコン酸化膜(SiO2)上にシリコン単結晶膜(Si)を有するSOI基板101を備えている。このSOI基板101は、シリコン単結晶膜(Si)101a、シリコン酸化膜(SiO2)101bおよびシリコン単結晶膜(Si)101cが順次積層された構成となっている。
マスタブロック115から出力される電気信号は多層配線層103の銅配線102を介してドライバ116に供給される。そして、このドライバ116から多層配線層103の銅配線102を介して面発光レーザチップ105にドライブ信号が供給される。これにより、面発光レーザチップ105の光信号出力部105bから、マスタブロック115から出力される電気信号に対応した光信号(進行方向を一点鎖線で図示)が出力される。
まず、図4Aに示すように、シリコンウェーハ(シリコン単結晶の基板)140に、第1の深さ部分101b1に対応して半透膜(Semi Transparent mask)141が配置された状態で、酸素イオン142を注入する。この場合、半透膜141が配置された部分では酸素イオンが浅く注入され、その他の部分では酸素イオンが深く注入される。
まず、図5Aに示すように、シリコンウェーハ(シリコン単結晶の基板)150の表面に塗布されたネガ型のフォトレジスト151に、マスク152を用いて、露光する。ここで、マスク152は、第1の深さ部分101b1に対応して光透過部m1を持ち、第2の深さ部分101b2に対応して光遮断部m2を持ち、傾斜部分101b3に対応して光透過部m1および光遮断部m2の間の光透過率を持つグレートーン部m3を持っている。
まず、図6Aに示すように、シリコンウェーハ(シリコン単結晶の基板)160の表面にレジスト161を塗布すると共に、金型162を用いたインプリント(スタンピング)により、図6Bに示すように、レジスト161に、第1の深さ部分101b1、第2の深さ部分101b2および傾斜部分101b3に対応した形状を転写する。
マスタブロック115から出力される電気信号は多層配線層103の銅配線102を介してドライバ116に供給される。そして、このドライバ116から多層配線層103の銅配線102を介して面発光レーザチップ105にドライブ信号が供給される。これにより、面発光レーザチップ105の光信号出力部105bから、マスタブロック115から出力される電気信号に対応した光信号(進行方向を一点鎖線で図示)が出力される。
図8は、コンピュータシステム200の構成を示している。このコンピュータシステム200は、CPU(Central Processing Unit)201と、メモリコントローラとしてのノースブリッジ202と、DRAM(Dynamic Random Access Memory)203と、I/Oコントローラとしてのサウスブリッジ204と、バス205と、ネットワークインタフェース(ネットワークI/F)206と、記憶装置207と、その他の入出力装置(I/O装置)208とを備えている。
Claims (10)
- シリコン単結晶の基板と、
該基板内に、前記基板を上部のシリコン単結晶膜と下部のシリコン単結晶部とに分割するように形成されたシリコン酸化膜であって、前記基板の表面に対して45°傾斜し、対向して形成された第1および第2の傾斜部と、該第1および第2の傾斜部の下端部を連結する連結部と、前記第1および第2の傾斜部の各上端部に接続した2つの接続部とを有するシリコン酸化膜と、
前記基板の表面から前記第1の傾斜部の下端部に貫通して形成された酸化シリコンの第1の光導波部と、
前記基板の表面から前記第2の傾斜部の下端部に貫通して形成された酸化シリコンの第2の光導波部と、
前記基板の上部に配置される発光手段と、
該発光手段に装着されるコリメータレンズとを有し、
前記第1の傾斜部と前記第2の傾斜部は、前記発光手段から照射される光信号の伝搬距離だけ隔てられており、
前記光信号が、前記コリメータレンズ、前記第1の光導波部、前記第1の傾斜部、前記連結部、前記第2の傾斜部、および前記第2の光導波部の順に伝搬し、前記基板の表面に向かうように、前記コリメータレンズおよびこれらの各部が配置され、
前記光信号は、前記第1の傾斜部において、該第1の傾斜部と前記下部のシリコン単結晶部との境界で反射して前記連結部に伝播し、前記第2の傾斜部において、該第2の傾斜部と前記下部のシリコン単結晶部との境界で反射して前記第2の光導波部に伝播する、
半導体装置。 - 前記基板の上面には、少なくとも前記発光手段の電極パッドおよび光信号出力部に対応する領域を除いて反射防止膜が設けられている、
請求項1に記載の半導体装置。 - 前記基板には、前記光信号を出力する前記発光手段を駆動するドライバが形成されている、
請求項1に記載の半導体装置。 - 前記基板には、前記光信号を出力する前記発光手段を駆動する前記ドライバに該発光手段から出力される前記光信号に対応した電気信号を供給する信号出力回路が形成されている、
請求項3に記載の半導体装置。 - 前記基板には、前記光信号を受光する受光手段で得られる電気信号が供給される信号入力回路が形成されている、
請求項1に記載の半導体装置。 - 前記基板には、前記光信号を受光する前記受光手段で得られる電気信号としての電流信号を電圧信号に変換する電流/電圧変換アンプが形成されている、
請求項5に記載の半導体装置。 - 前記基板には、前記光信号を受光する前記受光手段で得られる電気信号としての電流信号を前記電流/電圧変換アンプに供給する際にインピーダンスマッチングをとるためのトランスインピーダンスアンプが形成されている、
請求項6に記載の半導体装置。 - 前記半導体装置は、シリコン単結晶の基板に、前記2つの接続部に対応して半透膜が配置された状態で酸素をイオン注入し、その後の熱処理で、注入された酸素とシリコンとを反応させて前記シリコン酸化膜を形成することで得られる、
請求項1に記載の半導体装置。 - 前記半導体装置は、シリコン単結晶の基板の表面を前記2つの接続部、前記第1および第2の傾斜部および前記連結部に対応した形状に加工し、その後に該表面のシリコンを酸化させて前記シリコン酸化膜を形成し、さらにその後に該シリコン酸化膜上にシリコン単結晶膜を生成しその表面を平坦化することで得られる、
請求項1に記載の半導体装置。 - 複数の電子部品と、
該複数の電子部品に含まれる第1の電子部品と第2の電子部品が実装されたシリコン単結晶の基板と、
該基板の上部に配置される発光手段と、
該発光手段に装着されるコリメータレンズとを備え、
前記基板内に、
前記基板を上部のシリコン単結晶膜と下部のシリコン単結晶部とに分割するように形成されたシリコン酸化膜であって、前記基板の表面に対して45°傾斜し、対向して形成された第1および第2の傾斜部と、該第1および第2の傾斜部の下端部を連結する連結部と、前記第1および第2の傾斜部の各上端部に接続した2つの接続部とを有するシリコン酸化膜と、
前記基板の表面から前記第1の傾斜部の下端部に貫通して形成された酸化シリコンの第1の光導波部と、
前記基板の表面から前記第2の傾斜部の下端部に貫通して形成された酸化シリコンの第2の光導波部とを有し、
前記第1の傾斜部と前記第2の傾斜部は、前記発光手段から照射される光信号の伝搬距離だけ隔てられており、
前記光信号が、前記コリメータレンズ、前記第1の光導波部、前記第1の傾斜部、前記連結部、前記第2の傾斜部、および前記第2の光導波部の順に伝搬し、前記基板の表面に向かうように、前記コリメータレンズおよびこれらの各部が配置され、
前記光信号が、前記第1の傾斜部において、該第1の傾斜部と前記下部のシリコン単結晶部との境界で反射して前記連結部に伝播し、前記第2の傾斜部において、該第2の傾斜部と前記下部のシリコン単結晶部との境界で反射して前記第2の光導波部に伝播することにより、前記第1の電子部品と前記第2の電子部品との間で前記光信号を用いた信号伝送が行われる、
電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005009313A JP4639810B2 (ja) | 2005-01-17 | 2005-01-17 | 半導体装置、基板製造方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005009313A JP4639810B2 (ja) | 2005-01-17 | 2005-01-17 | 半導体装置、基板製造方法および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006195371A JP2006195371A (ja) | 2006-07-27 |
JP4639810B2 true JP4639810B2 (ja) | 2011-02-23 |
Family
ID=36801484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005009313A Expired - Fee Related JP4639810B2 (ja) | 2005-01-17 | 2005-01-17 | 半導体装置、基板製造方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4639810B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4925902B2 (ja) | 2007-04-12 | 2012-05-09 | 信越化学工業株式会社 | 光導波路装置および光導波路装置の製造方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567770A (ja) * | 1991-09-06 | 1993-03-19 | Sony Corp | 光電子集積回路装置 |
JPH05264833A (ja) * | 1991-12-24 | 1993-10-15 | Hitachi Maxell Ltd | 光表面実装用基板およびその製造方法 |
US5310523A (en) * | 1990-06-15 | 1994-05-10 | Chiron Corporation | Self-contained assay assembly and apparatus |
JPH06265738A (ja) * | 1993-03-17 | 1994-09-22 | Nippon Telegr & Teleph Corp <Ntt> | 光導波路端部ミラーの形成方法 |
JPH07183570A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | マルチチップモジュール |
JPH08167646A (ja) * | 1994-12-13 | 1996-06-25 | Matsushita Electric Ind Co Ltd | Simox基板、simox基板の製造方法及び半導体装置の製造方法 |
JP2002014242A (ja) * | 2000-06-28 | 2002-01-18 | Oki Electric Ind Co Ltd | 光導波路装置 |
JP2002107561A (ja) * | 2000-09-29 | 2002-04-10 | Toshiba Corp | 光配線基板及びその製造方法 |
JP2002296434A (ja) * | 2001-03-30 | 2002-10-09 | Seiko Epson Corp | 受光モジュール及びその製造方法 |
JP2002318317A (ja) * | 2001-02-05 | 2002-10-31 | Fujitsu Ltd | インターポーザおよび導光構造の製造方法 |
JP2004038162A (ja) * | 2002-07-03 | 2004-02-05 | Samsung Electronics Co Ltd | テーパ型光導波路製造方法 |
JP2004094248A (ja) * | 2002-08-29 | 2004-03-25 | Samsung Electronics Co Ltd | バーティカルテーパ構造を有する平面光波回路の製造方法 |
-
2005
- 2005-01-17 JP JP2005009313A patent/JP4639810B2/ja not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5310523A (en) * | 1990-06-15 | 1994-05-10 | Chiron Corporation | Self-contained assay assembly and apparatus |
JPH0567770A (ja) * | 1991-09-06 | 1993-03-19 | Sony Corp | 光電子集積回路装置 |
JPH05264833A (ja) * | 1991-12-24 | 1993-10-15 | Hitachi Maxell Ltd | 光表面実装用基板およびその製造方法 |
JPH06265738A (ja) * | 1993-03-17 | 1994-09-22 | Nippon Telegr & Teleph Corp <Ntt> | 光導波路端部ミラーの形成方法 |
JPH07183570A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | マルチチップモジュール |
JPH08167646A (ja) * | 1994-12-13 | 1996-06-25 | Matsushita Electric Ind Co Ltd | Simox基板、simox基板の製造方法及び半導体装置の製造方法 |
JP2002014242A (ja) * | 2000-06-28 | 2002-01-18 | Oki Electric Ind Co Ltd | 光導波路装置 |
JP2002107561A (ja) * | 2000-09-29 | 2002-04-10 | Toshiba Corp | 光配線基板及びその製造方法 |
JP2002318317A (ja) * | 2001-02-05 | 2002-10-31 | Fujitsu Ltd | インターポーザおよび導光構造の製造方法 |
JP2002296434A (ja) * | 2001-03-30 | 2002-10-09 | Seiko Epson Corp | 受光モジュール及びその製造方法 |
JP2004038162A (ja) * | 2002-07-03 | 2004-02-05 | Samsung Electronics Co Ltd | テーパ型光導波路製造方法 |
JP2004094248A (ja) * | 2002-08-29 | 2004-03-25 | Samsung Electronics Co Ltd | バーティカルテーパ構造を有する平面光波回路の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006195371A (ja) | 2006-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10523337B2 (en) | Method and system for large silicon photonic interposers by stitching | |
US7366375B2 (en) | Optical waveguide device, manufacturing method thereof, optical information processing apparatus, and electronic equipment | |
JP2006235115A (ja) | 光信号入力装置およびそれを用いた電子機器 | |
JP2006259682A (ja) | 光電複合装置、それに用いられるicソケットおよび光導波路、光導波路結合チップ、並びにそれを用いた電子機器 | |
KR20070085080A (ko) | 전자-광 모듈 제조 시스템 및 방법 | |
JP2006258835A (ja) | 光導波モジュール、並びに、光電変換装置及び光導波部材 | |
TWI316617B (ja) | ||
US11300740B1 (en) | Optical module package | |
JP5328095B2 (ja) | 光伝送基板、光電子混載基板、光モジュールおよび光電気回路システム | |
JP4321267B2 (ja) | 光電複合装置及びこの装置に用いられる光導波路、並びに光電複合装置の実装構造 | |
JP2004198579A (ja) | 光導波路アレイおよび光素子表面実装装置 | |
JP4412105B2 (ja) | 光導波装置 | |
JP4639810B2 (ja) | 半導体装置、基板製造方法および電子機器 | |
JP4164757B2 (ja) | 光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造 | |
JP2007019133A (ja) | 光電変換装置及びその製造方法、並びに光情報処理装置 | |
JP4349262B2 (ja) | 光電複合装置並びにそれを用いた電子機器 | |
JP4655674B2 (ja) | 光電変換装置及びその製造方法、並びに光導波モジュール及び光情報処理装置 | |
JP2006195197A (ja) | 光導波路の製造方法及びこれに用いられる型の製造方法 | |
JP2006310417A (ja) | 光電変換装置及びその製造方法、並びに光情報処理装置 | |
JP2006201500A (ja) | 半導体集積回路およびそれを用いた電子機器 | |
JP2006145789A (ja) | 光素子アレイ、光導波路アレイ、それを用いた光電複合装置および電子機器 | |
JP2006140295A (ja) | 半導体装置の製造方法 | |
JP2006236953A (ja) | 基板装置、それに用いられるicソケットおよびインターポーザ、並びにそれを用いた電子機器 | |
JP2006060004A (ja) | 光部品支持基板及びその製造方法 | |
JP4654801B2 (ja) | 光電変換装置及びその製造方法、並びに光情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060615 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090525 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090904 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4639810 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |