JPH08167646A - Ｓｉｍｏｘ基板、ｓｉｍｏｘ基板の製造方法及び半導体装置の製造方法 - Google Patents
Ｓｉｍｏｘ基板、ｓｉｍｏｘ基板の製造方法及び半導体装置の製造方法Info
- Publication number
- JPH08167646A JPH08167646A JP6308693A JP30869394A JPH08167646A JP H08167646 A JPH08167646 A JP H08167646A JP 6308693 A JP6308693 A JP 6308693A JP 30869394 A JP30869394 A JP 30869394A JP H08167646 A JPH08167646 A JP H08167646A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- silicon single
- oxide film
- simox
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 ２種類以上の膜厚のシリコン単結晶薄膜を有
したＳＩＭＯＸ基板を実現する。 【構成】 ２種類以上の異なった膜厚のシリコン単結晶
薄膜２５を有する（基板表面から埋め込み酸化膜２６ま
での深さが２種類以上存在する）ＳＩＭＯＸ基板であ
る。シリコン単結晶基板２１上の所望の領域にシリコン
酸化膜マスク２３を部分的に配置した後、酸素イオンを
注入し、高温熱処理を行う。シリコン酸化膜マスク２３
の膜厚は、酸素イオンの注入を完全に阻止するのではな
く、シリコン単結晶基板２１中の所望の深さに酸素イオ
ンの濃度のピークがくるように選択する。
したＳＩＭＯＸ基板を実現する。 【構成】 ２種類以上の異なった膜厚のシリコン単結晶
薄膜２５を有する（基板表面から埋め込み酸化膜２６ま
での深さが２種類以上存在する）ＳＩＭＯＸ基板であ
る。シリコン単結晶基板２１上の所望の領域にシリコン
酸化膜マスク２３を部分的に配置した後、酸素イオンを
注入し、高温熱処理を行う。シリコン酸化膜マスク２３
の膜厚は、酸素イオンの注入を完全に阻止するのではな
く、シリコン単結晶基板２１中の所望の深さに酸素イオ
ンの濃度のピークがくるように選択する。
Description
【０００１】
【産業上の利用分野】本発明はシリコン基板及びその製
造方法に関するもので、特にＳＩＭＯＸ(SEPARATION BY
IMPLANTED OXYGEN)基板とその製造方法に関する。
造方法に関するもので、特にＳＩＭＯＸ(SEPARATION BY
IMPLANTED OXYGEN)基板とその製造方法に関する。
【０００２】
【従来の技術】近年、半導体ＬＳＩは高集積化、高速
化、低電力化等の要請により種々の改造がなされている
が、更なる高速化、低電力化を達成するためには、寄生
容量を大幅に低減する必要が生じている。寄生容量を大
幅に低減する最も有望な方法の一つとして、SOI(SILICO
N ON INSULATOR)構造が考えられている。
化、低電力化等の要請により種々の改造がなされている
が、更なる高速化、低電力化を達成するためには、寄生
容量を大幅に低減する必要が生じている。寄生容量を大
幅に低減する最も有望な方法の一つとして、SOI(SILICO
N ON INSULATOR)構造が考えられている。
【０００３】ＳＯＩ基板では、絶縁膜上にシリコン単結
晶薄膜が形成されており、そのシリコン単結晶薄膜上に
トランジスタが形成される。一例として、絶縁膜上のシ
リコン単結晶薄膜が非常に薄いSOI基板上にMOSトランジ
スタを形成すると、ソース電極及びドレイン電極の底部
が直接絶縁膜に接するため、寄生容量を大幅に低減でき
る。現在量産レベルで主流になりつつある０．５μｍル
ールのＭＯＳプロセスでは、ソース電極及びドレイン電
極の深さは約２００ｎｍ程度であるため、ＳＯＩ構造の
特徴である低寄生容量を十分生かしたＭＯＳトランジス
タを形成するためには、絶縁膜上のシリコン単結晶薄膜
の厚さが２００nm以下のＳＯＩ基板を用いる必要があ
る。
晶薄膜が形成されており、そのシリコン単結晶薄膜上に
トランジスタが形成される。一例として、絶縁膜上のシ
リコン単結晶薄膜が非常に薄いSOI基板上にMOSトランジ
スタを形成すると、ソース電極及びドレイン電極の底部
が直接絶縁膜に接するため、寄生容量を大幅に低減でき
る。現在量産レベルで主流になりつつある０．５μｍル
ールのＭＯＳプロセスでは、ソース電極及びドレイン電
極の深さは約２００ｎｍ程度であるため、ＳＯＩ構造の
特徴である低寄生容量を十分生かしたＭＯＳトランジス
タを形成するためには、絶縁膜上のシリコン単結晶薄膜
の厚さが２００nm以下のＳＯＩ基板を用いる必要があ
る。
【０００４】ＳＩＭＯＸ（SEPARATION BY IMPLANTED
OXGEN）基板は、SOI基板の一種であり、上述のような
非常に薄いシリコン単結晶薄膜を埋め込みシリコン酸化
膜上に容易に形成することができる。図５に従来のＳＩ
ＭＯＸ基板の構造を示す。ＳＩＭＯＸ基板の製造方法は
以下の通りである。まず、シリコン単結晶基板５１に酸
素イオンを例えばエネルギー１８０ＫｅＶ，ドーズ量７
ｅ１７／ｃｍ２注入する。その後、例えば１３２０度で
６時間の高温熱処理を行い、均一な埋め込みシリコン酸
化膜５２を形成するとともに、イオン注入による結晶欠
陥の除去を行い、埋め込みシリコン酸化膜５２上に高品
質のシリコン単結晶薄膜５３を形成する。
OXGEN）基板は、SOI基板の一種であり、上述のような
非常に薄いシリコン単結晶薄膜を埋め込みシリコン酸化
膜上に容易に形成することができる。図５に従来のＳＩ
ＭＯＸ基板の構造を示す。ＳＩＭＯＸ基板の製造方法は
以下の通りである。まず、シリコン単結晶基板５１に酸
素イオンを例えばエネルギー１８０ＫｅＶ，ドーズ量７
ｅ１７／ｃｍ２注入する。その後、例えば１３２０度で
６時間の高温熱処理を行い、均一な埋め込みシリコン酸
化膜５２を形成するとともに、イオン注入による結晶欠
陥の除去を行い、埋め込みシリコン酸化膜５２上に高品
質のシリコン単結晶薄膜５３を形成する。
【０００５】
【発明が解決しようとする課題】しかしながら上記の方
法で形成された従来のＳＩＭＯＸ基板では、埋め込みシ
リコン酸化膜上のシリコン単結晶薄膜の厚さが基板全面
で一定（埋め込みシリコン酸化膜の深さが一定）である
ため、例えば同一基板上にMOSトランジスタとBipolarト
ランジスタを混載するBiCMOSプロセスの場合、MOSトラ
ンジスタとBipolarトランジスタで最適なシリコン単結
晶薄膜の膜厚が異なるため、いずれかのトランジスタの
性能を犠牲にせざるを得ないという問題点を有してい
た。例えば図６に示すように、ＳＩＭＯＸ基板上に縦形
高速Bipolarトランジスタ６１４を形成する場合、シリ
コン単結晶薄膜の膜厚として0.4μｍ程度以上必要だ
が、その場合同一基板上に形成されたMOSトランジスタ
６１３のソース電極６０６及びドレイン電極６０５の底
部はは埋め込み酸化膜に接しないため、MOSトランジス
タの性能はシリコンバルク基板に形成したものと同等で
あり、SOI基板を用いることのメリットはまったく得ら
れない。また、MOSトランジスタに適した0.2μｍ程度の
厚さのシリコン単結晶薄膜を用いると、縦形Bipolarト
ランジスタは形成できないため性能の劣る横形Bipolar
トランジスタを用いらずを得ない。
法で形成された従来のＳＩＭＯＸ基板では、埋め込みシ
リコン酸化膜上のシリコン単結晶薄膜の厚さが基板全面
で一定（埋め込みシリコン酸化膜の深さが一定）である
ため、例えば同一基板上にMOSトランジスタとBipolarト
ランジスタを混載するBiCMOSプロセスの場合、MOSトラ
ンジスタとBipolarトランジスタで最適なシリコン単結
晶薄膜の膜厚が異なるため、いずれかのトランジスタの
性能を犠牲にせざるを得ないという問題点を有してい
た。例えば図６に示すように、ＳＩＭＯＸ基板上に縦形
高速Bipolarトランジスタ６１４を形成する場合、シリ
コン単結晶薄膜の膜厚として0.4μｍ程度以上必要だ
が、その場合同一基板上に形成されたMOSトランジスタ
６１３のソース電極６０６及びドレイン電極６０５の底
部はは埋め込み酸化膜に接しないため、MOSトランジス
タの性能はシリコンバルク基板に形成したものと同等で
あり、SOI基板を用いることのメリットはまったく得ら
れない。また、MOSトランジスタに適した0.2μｍ程度の
厚さのシリコン単結晶薄膜を用いると、縦形Bipolarト
ランジスタは形成できないため性能の劣る横形Bipolar
トランジスタを用いらずを得ない。
【０００６】そこで、本発明は上記問題点を鑑み、２種
類以上の異なったデバイスを、それぞれのデバイスに最
適な膜厚のシリコン単結晶薄膜上に形成することが可能
なＳＩＭＯＸ基板とその製造方法を提供することを目的
とする。
類以上の異なったデバイスを、それぞれのデバイスに最
適な膜厚のシリコン単結晶薄膜上に形成することが可能
なＳＩＭＯＸ基板とその製造方法を提供することを目的
とする。
【０００７】
【課題を解決するための手段】上記問題点を解決するた
めに本発明のＳＩＭＯＸ基板及びＳＩＭＯＸ基板の製造
方法は、同一基板面内で２種類以上の異なった膜厚のシ
リコン単結晶薄膜を有する（同一基板面内で基板表面か
ら埋め込み酸化膜までの深さが２種類以上存在する）Ｓ
ＩＭＯＸ基板を提供することを特徴とする。
めに本発明のＳＩＭＯＸ基板及びＳＩＭＯＸ基板の製造
方法は、同一基板面内で２種類以上の異なった膜厚のシ
リコン単結晶薄膜を有する（同一基板面内で基板表面か
ら埋め込み酸化膜までの深さが２種類以上存在する）Ｓ
ＩＭＯＸ基板を提供することを特徴とする。
【０００８】また、この構造を実現するためにシリコン
単結晶基板上の所望の領域にマスク材を部分的に配置し
た後、酸素イオンを注入し、高温熱処理を行う。このと
き、前記マスク材の膜厚は、酸素イオンの注入を完全に
阻止するのではなく、シリコン単結晶基板中の所望の深
さに、注入された酸素イオンの濃度ピークがくるように
選択する。
単結晶基板上の所望の領域にマスク材を部分的に配置し
た後、酸素イオンを注入し、高温熱処理を行う。このと
き、前記マスク材の膜厚は、酸素イオンの注入を完全に
阻止するのではなく、シリコン単結晶基板中の所望の深
さに、注入された酸素イオンの濃度ピークがくるように
選択する。
【０００９】
【作用】本発明は上記した構成によって、２種類以上の
膜厚のシリコン単結晶薄膜を有したＳＩＭＯＸ基板を提
供することにより、同一ＳＩＭＯＸ基板上に、２種類以
上のトランジスタをそれぞれのトランジスタに最適なシ
リコン単結晶薄膜上にすることを可能とする。
膜厚のシリコン単結晶薄膜を有したＳＩＭＯＸ基板を提
供することにより、同一ＳＩＭＯＸ基板上に、２種類以
上のトランジスタをそれぞれのトランジスタに最適なシ
リコン単結晶薄膜上にすることを可能とする。
【００１０】
【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。
ながら説明する。
【００１１】（実施例１）図１は本発明の第一の実施例
のＳＩＭＯＸ基板の断面構造を示すものである。シリコ
ン単結晶基板１１中に埋め込みシリコン酸化膜１２が形
成され、埋め込みシリコン酸化膜１２上に素子形成のた
めのシリコン単結晶薄膜１３が存在し、この点では従来
のＳＩＭＯＸ基板と同様である。但し、シリコン単結晶
薄膜１３の膜厚はシリコン単結晶基板面内で分布を持っ
ており、Bipolarトランジスタが形成される領域１５で
は膜厚は例えば４００ｎｍになっており、ＭＯＳトラン
ジスタが形成される領域１４では膜厚は例えば２００ｎ
ｍになっている点が相違する。また、本発明のＳＩＭＯ
Ｘ基板の特徴として、シリコン単結晶基板１１の表面は
平らであり、シリコン単結晶基板の表面から埋め込みシ
リコン酸化膜までの深さを変化させることにより、上記
シリコン単結晶薄膜１３の膜厚を変化させている。
のＳＩＭＯＸ基板の断面構造を示すものである。シリコ
ン単結晶基板１１中に埋め込みシリコン酸化膜１２が形
成され、埋め込みシリコン酸化膜１２上に素子形成のた
めのシリコン単結晶薄膜１３が存在し、この点では従来
のＳＩＭＯＸ基板と同様である。但し、シリコン単結晶
薄膜１３の膜厚はシリコン単結晶基板面内で分布を持っ
ており、Bipolarトランジスタが形成される領域１５で
は膜厚は例えば４００ｎｍになっており、ＭＯＳトラン
ジスタが形成される領域１４では膜厚は例えば２００ｎ
ｍになっている点が相違する。また、本発明のＳＩＭＯ
Ｘ基板の特徴として、シリコン単結晶基板１１の表面は
平らであり、シリコン単結晶基板の表面から埋め込みシ
リコン酸化膜までの深さを変化させることにより、上記
シリコン単結晶薄膜１３の膜厚を変化させている。
【００１２】図２は、図１に示す本実施例のＳＩＭＯＸ
基板を形成する製造工程を示す断面図である。
基板を形成する製造工程を示す断面図である。
【００１３】まず、図２（ａ）に示すように、シリコン
単結晶基板２１上にシリコン酸化膜２２を堆積し、通常
のフォトリソグラフィー工程とエッチング工程で、任意
の部分にシリコン酸化膜マスク２３を形成する（図２
（ｂ））。ここで、シリコン酸化膜マスク２３は、次の
酸素イオン注入工程で注入された酸素イオンのシリコン
単結晶基板中での深さをコントロールする役割を果たす
ために形成されているが、イオン注入される酸素イオン
の深さを所望の深さにするためには、適宜シリコン酸化
膜マスク２３の膜厚を選択する必要がある。本実施例で
は、例えば膜厚は２５０ｎｍとしてシリコン酸化膜２３
を形成する。
単結晶基板２１上にシリコン酸化膜２２を堆積し、通常
のフォトリソグラフィー工程とエッチング工程で、任意
の部分にシリコン酸化膜マスク２３を形成する（図２
（ｂ））。ここで、シリコン酸化膜マスク２３は、次の
酸素イオン注入工程で注入された酸素イオンのシリコン
単結晶基板中での深さをコントロールする役割を果たす
ために形成されているが、イオン注入される酸素イオン
の深さを所望の深さにするためには、適宜シリコン酸化
膜マスク２３の膜厚を選択する必要がある。本実施例で
は、例えば膜厚は２５０ｎｍとしてシリコン酸化膜２３
を形成する。
【００１４】次に図２（ｃ）に示すように、酸素イオン
を例えばエネルギー１８０ｋｅＶ，ドーズ量７ｅ１７／
ｃｍ2の条件にて注入しする。そうすると、シリコン単
結晶基板上のシリコン酸化膜マスク２３が存在しない領
域では、酸素イオンの濃度のピークは表面から約４００
ｎｍに存在し、一方、シリコン酸化膜マスク２３が存在
する領域では、酸素イオンの濃度のピークはシリコン単
結晶基板の表面から約１５０ｎｍに存在することにな
る。
を例えばエネルギー１８０ｋｅＶ，ドーズ量７ｅ１７／
ｃｍ2の条件にて注入しする。そうすると、シリコン単
結晶基板上のシリコン酸化膜マスク２３が存在しない領
域では、酸素イオンの濃度のピークは表面から約４００
ｎｍに存在し、一方、シリコン酸化膜マスク２３が存在
する領域では、酸素イオンの濃度のピークはシリコン単
結晶基板の表面から約１５０ｎｍに存在することにな
る。
【００１５】最後に図２（ｄ）に示すように、シリコン
酸化膜マスク２３を除去した後、例えば１３２０度で６
時間の高温熱処理を行い、均一な埋め込みシリコン酸化
層２６を形成するとともに、イオン注入による結晶欠陥
の除去を行い、シリコン酸化膜２６上に高品質なシリコ
ン単結晶薄膜２５を形成する。なお、本実施例の条件で
は、埋め込み酸化膜２６の膜厚は約８０ｎｍとなる。ま
た、シリコン酸化膜マスクの存在しない領域でのシリコ
ン単結晶薄膜２５の膜厚は約３５０ｎｍ、膜厚２５０ｎ
ｍのシリコン酸化膜マスク２３が存在する領域でのシリ
コン単結晶薄膜２５の膜厚は約１００ｎｍとなる。
酸化膜マスク２３を除去した後、例えば１３２０度で６
時間の高温熱処理を行い、均一な埋め込みシリコン酸化
層２６を形成するとともに、イオン注入による結晶欠陥
の除去を行い、シリコン酸化膜２６上に高品質なシリコ
ン単結晶薄膜２５を形成する。なお、本実施例の条件で
は、埋め込み酸化膜２６の膜厚は約８０ｎｍとなる。ま
た、シリコン酸化膜マスクの存在しない領域でのシリコ
ン単結晶薄膜２５の膜厚は約３５０ｎｍ、膜厚２５０ｎ
ｍのシリコン酸化膜マスク２３が存在する領域でのシリ
コン単結晶薄膜２５の膜厚は約１００ｎｍとなる。
【００１６】以上図２に示したＳＩＭＯＸ基板の製造方
法により、埋め込みシリコン酸化膜の形成される位置が
基板の深さ方向に異なるＳＩＭＯＸ基板を形成すること
ができ、２種類以上の膜厚の異なるシリコン単結晶薄膜
を有したＳＩＭＯＸ基板を形成することができる。
法により、埋め込みシリコン酸化膜の形成される位置が
基板の深さ方向に異なるＳＩＭＯＸ基板を形成すること
ができ、２種類以上の膜厚の異なるシリコン単結晶薄膜
を有したＳＩＭＯＸ基板を形成することができる。
【００１７】本実施例で形成したＳＩＭＯＸ基板をＢｉ
ＣＭＯＳデバイスに適用する場合、Ｂｉｐｏｌａｒトラ
ンジスタ部分のシリコン単結晶膜厚は４００ｎｍ以上が
望ましいが、酸素イオンを１８０ｋｅＶ以上の高エネル
ギーで高Ｄｏｓｅ注入するのは、現在の技術では余り現
実的ではない。従って、例えばＢｉｐｏｌａｒトランジ
スタに４５０ｎｍの膜厚が必要な場合は、高エネルギー
のＤｏｓｅ注入は行わず、低エネルギーでＤｏｅｓ注入
を行うが、その際に、埋め込みシリコン酸化膜の形成さ
れる位置は上記の実施例に比較して浅く形成した後、図
２（ｄ）の状態からシリコンを１００ｎｍエピタキシャ
ル成長させてやればよい。この場合、シリコン酸化膜マ
スク２３が存在しなかった領域のシリコン単結晶薄膜２
５の厚さは４５０ｎｍになり、シリコン酸化膜マスク２
３が存在した領域での膜厚は２００ｎｍになる。
ＣＭＯＳデバイスに適用する場合、Ｂｉｐｏｌａｒトラ
ンジスタ部分のシリコン単結晶膜厚は４００ｎｍ以上が
望ましいが、酸素イオンを１８０ｋｅＶ以上の高エネル
ギーで高Ｄｏｓｅ注入するのは、現在の技術では余り現
実的ではない。従って、例えばＢｉｐｏｌａｒトランジ
スタに４５０ｎｍの膜厚が必要な場合は、高エネルギー
のＤｏｓｅ注入は行わず、低エネルギーでＤｏｅｓ注入
を行うが、その際に、埋め込みシリコン酸化膜の形成さ
れる位置は上記の実施例に比較して浅く形成した後、図
２（ｄ）の状態からシリコンを１００ｎｍエピタキシャ
ル成長させてやればよい。この場合、シリコン酸化膜マ
スク２３が存在しなかった領域のシリコン単結晶薄膜２
５の厚さは４５０ｎｍになり、シリコン酸化膜マスク２
３が存在した領域での膜厚は２００ｎｍになる。
【００１８】図３に上述のＳＩＭＯＸ基板上に形成した
ＢｉＣＭＯＳデバイスの断面図を示す。縦形Ｂｉｐｏｌ
ａｒトランジスタ３１４のｎ＋埋め込み層３０８及び、
ＭＯＳトランジスタ３１３のソース電極３０６、ドレイ
ン電極３０５の底部が共に埋め込みシリコン酸化膜３０
２に直接接しているため、非常に寄生容量の小さいＢｉ
ｐｏｌａｒトランジスタとＭＯＳトランジスタを両立し
た高性能なＢｉＣＭＯＳデバイスを形成することができ
る。
ＢｉＣＭＯＳデバイスの断面図を示す。縦形Ｂｉｐｏｌ
ａｒトランジスタ３１４のｎ＋埋め込み層３０８及び、
ＭＯＳトランジスタ３１３のソース電極３０６、ドレイ
ン電極３０５の底部が共に埋め込みシリコン酸化膜３０
２に直接接しているため、非常に寄生容量の小さいＢｉ
ｐｏｌａｒトランジスタとＭＯＳトランジスタを両立し
た高性能なＢｉＣＭＯＳデバイスを形成することができ
る。
【００１９】なお、本実施例では、２種類の膜厚のシリ
コン単結晶薄膜を有するＳＩＭＯＸ基板とその製造方法
を示したが、シリコン酸化膜マスクの膜厚を２段階以上
に変化させたり、酸素の注入条件を変化させることによ
り、３種類以上の膜厚のシリコン単結晶薄膜を有するＳ
ＩＭＯＸ基板を形成することも可能である。
コン単結晶薄膜を有するＳＩＭＯＸ基板とその製造方法
を示したが、シリコン酸化膜マスクの膜厚を２段階以上
に変化させたり、酸素の注入条件を変化させることによ
り、３種類以上の膜厚のシリコン単結晶薄膜を有するＳ
ＩＭＯＸ基板を形成することも可能である。
【００２０】（実施例２）図４は本発明の第二の実施例
におけるＳＩＭＯＸ基板の断面構造を示したものであ
る。図４において、シリコン単結晶基板４１中に埋め込
みシリコン酸化膜４２が形成され、シリコン酸化膜４２
上に素子形成のためのシリコン単結晶薄膜４３が存在し
ている。ここで、本実施例の特徴としては、シリコン単
結晶基板面内の所定の部分４４でシリコン単結晶薄膜の
膜厚が０になっている。つまり、埋め込みシリコン酸化
膜４２上にシリコン単結晶薄膜４３の島が完全に孤立し
た状態になっている。
におけるＳＩＭＯＸ基板の断面構造を示したものであ
る。図４において、シリコン単結晶基板４１中に埋め込
みシリコン酸化膜４２が形成され、シリコン酸化膜４２
上に素子形成のためのシリコン単結晶薄膜４３が存在し
ている。ここで、本実施例の特徴としては、シリコン単
結晶基板面内の所定の部分４４でシリコン単結晶薄膜の
膜厚が０になっている。つまり、埋め込みシリコン酸化
膜４２上にシリコン単結晶薄膜４３の島が完全に孤立し
た状態になっている。
【００２１】上記のようにシリコン単結晶薄膜４３の島
が完全に孤立した状態のＳＩＭＯＸ基板を用いると、本
来、以降の工程で形成されるべきトレンチ分離等の素子
分離を形成する必要がなくなり、工程を短縮することが
できる。
が完全に孤立した状態のＳＩＭＯＸ基板を用いると、本
来、以降の工程で形成されるべきトレンチ分離等の素子
分離を形成する必要がなくなり、工程を短縮することが
できる。
【００２２】本実施例の構造は第一の実施例のＳＩＭＯ
Ｘ基板の製造方法と全く同じ方法で形成できる。ただ
し、シリコン酸化膜マスクの膜厚と酸素イオンの注入条
件を変更し、シリコン単結晶基板の表面に埋め込みシリ
コン酸化膜が形成されるようにする必要がある。具体的
に述べると、例えば第一の実施例における図２に示した
酸素イオンの注入条件の場合は、シリコン酸化膜マスク
の膜厚を約３５０ｎｍにすると、シリコン酸化膜マスク
が存在する領域には、表面にシリコン単結晶薄膜が存在
せず、埋め込みシリコン酸化膜を基板表面に露出させる
ことができる。
Ｘ基板の製造方法と全く同じ方法で形成できる。ただ
し、シリコン酸化膜マスクの膜厚と酸素イオンの注入条
件を変更し、シリコン単結晶基板の表面に埋め込みシリ
コン酸化膜が形成されるようにする必要がある。具体的
に述べると、例えば第一の実施例における図２に示した
酸素イオンの注入条件の場合は、シリコン酸化膜マスク
の膜厚を約３５０ｎｍにすると、シリコン酸化膜マスク
が存在する領域には、表面にシリコン単結晶薄膜が存在
せず、埋め込みシリコン酸化膜を基板表面に露出させる
ことができる。
【００２３】なお、本実施例と第一の実施例を組み合わ
せ、同一ＳＩＭＯＸ基板上に、ＭＯＳトランジスタ形成
領域と、Ｂｉｐｏｌａｒトランジスタ形成領域と、素子
分離領域を同時に形成することも可能となることは言う
までもない。
せ、同一ＳＩＭＯＸ基板上に、ＭＯＳトランジスタ形成
領域と、Ｂｉｐｏｌａｒトランジスタ形成領域と、素子
分離領域を同時に形成することも可能となることは言う
までもない。
【００２４】
【発明の効果】以上のように、本発明は、２種類以上の
膜厚の異なるシリコン単結晶薄膜を有したＳＩＭＯＸ基
板を形成することができるため、同一ＳＩＭＯＸ基板上
に、２種類以上のデバイスをそれぞれのデバイスに最適
なシリコン単結晶薄膜上に形成することにより、寄生容
量の小さい非常に高性能な集積回路を形成することがで
きる。また、本発明によれば、ＳＩＭＯＸ基板形成時に
同時に素子分離領域を形成することが可能となり、素子
分離工程を簡略化することもできる。
膜厚の異なるシリコン単結晶薄膜を有したＳＩＭＯＸ基
板を形成することができるため、同一ＳＩＭＯＸ基板上
に、２種類以上のデバイスをそれぞれのデバイスに最適
なシリコン単結晶薄膜上に形成することにより、寄生容
量の小さい非常に高性能な集積回路を形成することがで
きる。また、本発明によれば、ＳＩＭＯＸ基板形成時に
同時に素子分離領域を形成することが可能となり、素子
分離工程を簡略化することもできる。
【図１】本発明の第１の実施例におけるＳＩＭＯＸ基板
の構造断面図
の構造断面図
【図２】本発明の第１の実施例におけるＳＩＭＯＸ基板
の製造工程断面図
の製造工程断面図
【図３】本発明の第１の実施例におけるＳＩＭＯＸ基板
上に形成したデバイスの構造断面図
上に形成したデバイスの構造断面図
【図４】本発明の第２の実施例におけるＳＩＭＯＸ基板
の構造断面図
の構造断面図
【図５】従来のＳＩＭＯＸ基板の構造断面図
【図６】従来のＳＩＭＯＸ基板上に形成したＢｉＣＭＯ
Ｓデバイスの構造断面図
Ｓデバイスの構造断面図
１１、２１、３０１、４１、５１、６０１ シリコン単
結晶基板 １２、２６、３０２、４２、５２、６０２ 埋め込みシ
リコン酸化膜 １３、２５、３０３、４３、５３、６０３ シリコン単
結晶薄膜 ２３ シリコン酸化膜マスク ３１４、６１４ 縦形Ｂｉｐｏｌａｒトランジスタ ３１３、６１３ ＭＯＳトランジスタ ３０５、６０５ ソース電極 ３０６、６０６ ドレイン電極
結晶基板 １２、２６、３０２、４２、５２、６０２ 埋め込みシ
リコン酸化膜 １３、２５、３０３、４３、５３、６０３ シリコン単
結晶薄膜 ２３ シリコン酸化膜マスク ３１４、６１４ 縦形Ｂｉｐｏｌａｒトランジスタ ３１３、６１３ ＭＯＳトランジスタ ３０５、６０５ ソース電極 ３０６、６０６ ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/08 ３３１ Ｅ 27/12 Ｅ 29/786 9056−4Ｍ Ｈ０１Ｌ 29/78 ６１３ Ｚ 9056−4Ｍ ６２１ (72)発明者 松元 道一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (6)
- 【請求項１】シリコン単結晶基板と、前記シリコン単結
晶基板上に形成された埋め込みシリコン酸化膜層と、前
記シリコン酸化膜層上に形成されたシリコン単結晶薄膜
層とを有するＳＩＭＯＸ基板であって、前記ＳＩＭＯＸ
基板の所定の領域の前記埋め込みシリコン酸化膜層が、
その他の領域の前記埋め込みシリコン酸化膜層より上部
に存在していることを特徴とするＳＩＭＯＸ基板。 - 【請求項２】シリコン単結晶基板と、前記シリコン単結
晶基板上に形成された埋め込みシリコン酸化膜層と、前
記シリコン酸化膜層上に形成されたシリコン単結晶薄膜
層とを有するＳＩＭＯＸ基板であって、前記ＳＩＭＯＸ
基板の所定の領域の前記埋め込みシリコン酸化膜層が、
その他の領域の前記埋め込みシリコン酸化膜層より上部
に存在し、かつ、前記所定の領域の前記埋め込みシリコ
ン酸化膜の表面が露出していることを特徴とするＳＩＭ
ＯＸ基板。 - 【請求項３】シリコン単結晶基板表面の所望の領域にマ
スク材を部分的に配置する工程と、前記マスク材をマス
クとして前記シリコン単結晶基板表面に酸素イオンを注
入して埋め込み酸化膜層を形成する工程と、前記マスク
材を除去する工程と、前記酸素イオン注入の後に熱処理
を行う工程とを有するＳＩＭＯＸ基板の製造方法。 - 【請求項４】シリコン単結晶基板表面の所望の領域にマ
スク材を部分的に配置する工程と、前記マスク材をマス
クとして前記シリコン単結晶基板表面に酸素イオンを注
入して埋め込み酸化膜層を形成する工程と、前記マスク
材を除去する工程と、前記酸素イオン注入の後に熱処理
を行う工程とを有するＳＩＭＯＸ基板の製造方法であっ
て、前記マスク材を除去した際に前記マスク材の下部の
前記埋め込み酸化膜層の表面を露出させることを特徴と
するＳＩＭＯＸ基板の製造方法。 - 【請求項５】マスク材が注入される酸素イオンを透過す
ることを特徴とする請求項３または４いずれかに記載の
ＳＩＭＯＸ基板の製造方法。 - 【請求項６】シリコン単結晶基板表面の所望の領域にマ
スク材を部分的に配置する工程と、前記マスク材をマス
クとして前記シリコン単結晶基板表面に酸素イオンを注
入して埋め込み酸化膜層を形成する工程と、前記マスク
材を除去する工程と、前記酸素イオン注入の後に熱処理
を行う工程と、前記シリコン単結晶基板表面の前記マス
クが配置された領域にＭＯＳ型トランジスタを形成する
工程と、前記シリコン単結晶基板表面の前記マスクが配
置されなかった領域にバイポーラトランジスタを形成す
る工程とを有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6308693A JPH08167646A (ja) | 1994-12-13 | 1994-12-13 | Ｓｉｍｏｘ基板、ｓｉｍｏｘ基板の製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6308693A JPH08167646A (ja) | 1994-12-13 | 1994-12-13 | Ｓｉｍｏｘ基板、ｓｉｍｏｘ基板の製造方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08167646A true JPH08167646A (ja) | 1996-06-25 |
Family
ID=17984151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6308693A Pending JPH08167646A (ja) | 1994-12-13 | 1994-12-13 | Ｓｉｍｏｘ基板、ｓｉｍｏｘ基板の製造方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08167646A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774016B2 (en) | 2001-02-19 | 2004-08-10 | Samsung Electronics Co., Ltd. | Silicon-on-insulator (SOI) substrate and method for manufacturing the same |
| US6930359B2 (en) | 1999-11-18 | 2005-08-16 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2006195371A (ja) * | 2005-01-17 | 2006-07-27 | Sony Corp | 半導体装置、基板製造方法および電子機器 |
| KR100699819B1 (ko) * | 2001-01-12 | 2007-03-27 | 삼성전자주식회사 | 모스 트랜지스터의 형성방법 |
| WO2007060895A1 (ja) * | 2005-11-24 | 2007-05-31 | Sony Corporation | 半導体基板、半導体装置および半導体基板の製造方法 |
| WO2013157183A1 (ja) * | 2012-04-18 | 2013-10-24 | 住重試験検査株式会社 | 半導体装置の製造方法、及び半導体装置 |
| JP2013222893A (ja) * | 2012-04-18 | 2013-10-28 | Sumiju Shiken Kensa Kk | 半導体装置の製造方法 |
| JP2014120527A (ja) * | 2012-12-13 | 2014-06-30 | Shi Exaination & Inspection Ltd | 半導体装置の製造方法、及び半導体装置 |
-
1994
- 1994-12-13 JP JP6308693A patent/JPH08167646A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6930359B2 (en) | 1999-11-18 | 2005-08-16 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7588973B2 (en) | 1999-11-18 | 2009-09-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| KR100699819B1 (ko) * | 2001-01-12 | 2007-03-27 | 삼성전자주식회사 | 모스 트랜지스터의 형성방법 |
| US6774016B2 (en) | 2001-02-19 | 2004-08-10 | Samsung Electronics Co., Ltd. | Silicon-on-insulator (SOI) substrate and method for manufacturing the same |
| US7064387B2 (en) | 2001-02-19 | 2006-06-20 | Samsung Electronics Co., Ltd. | Silicon-on-insulator (SOI) substrate and method for manufacturing the same |
| JP2006195371A (ja) * | 2005-01-17 | 2006-07-27 | Sony Corp | 半導体装置、基板製造方法および電子機器 |
| JP4639810B2 (ja) * | 2005-01-17 | 2011-02-23 | ソニー株式会社 | 半導体装置、基板製造方法および電子機器 |
| WO2007060895A1 (ja) * | 2005-11-24 | 2007-05-31 | Sony Corporation | 半導体基板、半導体装置および半導体基板の製造方法 |
| US7994574B2 (en) | 2005-11-24 | 2011-08-09 | Sony Corporation | Semiconductor substrate, semiconductor device, and method for manufacturing the semiconductor device |
| WO2013157183A1 (ja) * | 2012-04-18 | 2013-10-24 | 住重試験検査株式会社 | 半導体装置の製造方法、及び半導体装置 |
| JP2013222893A (ja) * | 2012-04-18 | 2013-10-28 | Sumiju Shiken Kensa Kk | 半導体装置の製造方法 |
| JP2014120527A (ja) * | 2012-12-13 | 2014-06-30 | Shi Exaination & Inspection Ltd | 半導体装置の製造方法、及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0166218B1 (en) | Silicon-on-insulator transistors | |
| EP0161740B1 (en) | Method of manufacturing semiconductor substrate | |
| CN100411180C (zh) | 半导体结构及制造半导体结构的方法 | |
| CN100355076C (zh) | 半导体衬底的制造方法以及半导体装置的制造方法和由该方法制造的半导体衬底以及半导体装置 | |
| KR20030032836A (ko) | 수직형 디바이스 집적화를 사용하여 자기정렬 ｃｍｏｓ인버터를 형성하는 방법 | |
| JPS63140581A (ja) | 縦型ｍｏｓトランジスタ | |
| JPH07123141B2 (ja) | 放射線硬化の高速低リークｃｍｏｓ／ｓｏｉ装置の製造方法 | |
| JP2000196103A (ja) | Ｓｏｉ素子及びその製造方法 | |
| JPH07142567A (ja) | Ｓｏｉ膜厚制御法 | |
| US5682052A (en) | Method for forming isolated intra-polycrystalline silicon structure | |
| KR100366923B1 (ko) | 에스오아이 기판 및 이의 제조방법 | |
| JPS6016456A (ja) | 半導体装置の製造方法 | |
| JP3078436B2 (ja) | Ｂｉ−ＣＭＯＳ構造を形成する方法およびＢｉ−ＣＭＯＳ構造 | |
| JPS6362897B2 (ja) | ||
| JPH08167646A (ja) | Ｓｉｍｏｘ基板、ｓｉｍｏｘ基板の製造方法及び半導体装置の製造方法 | |
| US6548369B1 (en) | Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox | |
| JP2617177B2 (ja) | 集積回路のアイソレーシヨン構造およびその形成方法 | |
| JPH07153839A (ja) | 自己整合分離を有する集積回路 | |
| JP2755614B2 (ja) | 半導体装置の製造方法 | |
| JPS59208851A (ja) | 半導体装置とその製造法 | |
| JPH03211876A (ja) | 半導体装置 | |
| JPH0240947A (ja) | 半導体装置の製造方法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| US5616509A (en) | Method for fabricating a semiconductor device | |
| JPH06310665A (ja) | 半導体構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040323 |