CN100411180C - 半导体结构及制造半导体结构的方法 - Google Patents

半导体结构及制造半导体结构的方法 Download PDF

Info

Publication number
CN100411180C
CN100411180C CNB2006100024675A CN200610002467A CN100411180C CN 100411180 C CN100411180 C CN 100411180C CN B2006100024675 A CNB2006100024675 A CN B2006100024675A CN 200610002467 A CN200610002467 A CN 200610002467A CN 100411180 C CN100411180 C CN 100411180C
Authority
CN
China
Prior art keywords
semiconductor
region
crystal orientation
semi
conducting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100024675A
Other languages
English (en)
Other versions
CN1828908A (zh
Inventor
杨美基
杨敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1828908A publication Critical patent/CN1828908A/zh
Application granted granted Critical
Publication of CN100411180C publication Critical patent/CN100411180C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/973—Substrate orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了一种使不同类型的器件被制作在混合衬底的提高各类型器件性能的特定晶向上的集成半导体器件的方法。具体地说，本发明提供了一种使pFET位于平坦混合衬底的(110)晶面上而nFET位于(100)晶面上的集成半导体器件的方法。本发明的方法还改善了用埋置绝缘体和反掺杂层的组合产生的类SOI器件的性能。本发明还涉及到利用本发明的方法形成的半导体结构。

Description

半导体结构及制造半导体结构的方法
技术领域
本发明涉及到用于数字或模拟应用的高性能金属氧化物半导体场效应晶体管(MOSFET)，更确切地说是涉及到利用来自绝缘体上半导体(SOI)衬底表面取向的载流子迁移率增强以及寄生和泄漏降低的MOSFET。
背景技术
在当今的半导体技术中，诸如nFET或pFET之类的互补金属氧化物半导体(CMOS)器件典型地被制作在诸如硅的具有单晶取向的半导体晶片上。确切地说，大多数现今的半导体器件被建造在具有(100)晶向的硅上。
一方面，已知对于(100)硅表面取向，电子具有高的表面迁移率，但空穴对于(110)表面取向具有高迁移率。亦即，(100)硅上的空穴迁移率数值大致比此晶向上的相应电子迁移率低2-4倍。为了补偿这一差异，pFET典型地被设计成具有较大的宽度，以便平衡正偏电流与nFET的反偏电流并得到均匀的电路转换。pFET具有较大的宽度，由于占据了很大的芯片面积而不可取。
另一方面，(110)硅上的空穴迁移率比(100)硅表面上的空穴迁移率高2.5倍；因此，形成在(110)表面上的pFET将比形成在(100)表面上的pFET显示出明显更高的驱动电流。不幸的是，与(100)硅表面相比，(110)硅表面上的电子迁移率被明显地降低。
如从上述讨论能够推断的那样，(110)硅表面由于优异的空穴迁移率而对pFET最佳，而这一晶向完全不适合于nFET器件。另一方面，(100)硅表面由于其晶向有利于电子迁移率而对nFET最佳。
2003年6月17日提交的共同在案和共同受让的美国专利申请No.10/250241提供了一种在混合晶向上制作CMOS器件的方法，其中，pFET被制作在(110)表面取向上，而nFET被制作在(100)表面取向上。由于(110)取向上的空穴迁移率比(100)取向上的高150％，故pFET器件的驱动电流相对于常规CMOS技术被大幅度提高。
但’241申请所述的现有技术方法依赖于SOI和处置晶片的表面取向而将一种器件置于绝缘体上半导体(SOI)上，并将另一种器件置于体材料(亦即外延层)上。例如，利用(100)SOI和(110)体处置晶片，nFET将是SOI器件，而pFET将是类体器件。利用(110)SOI和(100)处置晶片，nFET将是类体器件，而pFET将是SOI器件。
如本技术领域熟练人员所知，制作在SOI衬底上的器件提供了许多超过其体对应物的优点，例如包括由寄生电容和泄漏的降低所造成的更高的性能、不存在闭锁、更高的封装密度、以及低电压应用。
考虑到上述情况，对于提供一种具有位于特定最佳晶向上的不同类型的器件的半导体结构，其中各个不同类型的器件是类SOI器件，存在着需求。
发明内容
本发明提供了一种使不同类型的器件被制作在混合衬底的提高各类型器件性能的特定晶向上的集成半导体器件的方法。具体地说，本发明提供了一种使pFET位于平坦混合衬底的(110)晶面上而nFET位于(100)晶面上的集成半导体器件(亦即pFET和nFET)的方法。本发明的方法还改善了用埋置绝缘体和反掺杂层的组合产生的类SOI器件的性能。在本发明中，用术语“类SOI”来表示器件的本体亦即SOI层被包括反掺杂区的不连续的埋置绝缘层隔离于下方衬底层。
本发明还提供了一种将不同的CMOS器件集成到具有不同晶面平面的混合衬底上的方法，其中，各个隔离区被形成在各个CMOS器件之间。
根据本发明，提供了一种能够组合SOI和混合取向的优点的半导体结构(包括混合衬底)以及制作方法。在本发明中，一种新的掩模层被用来确定外延窗口，这些外延窗口小于一个半导体区的有源区。在本发明中还用反掺杂来提供包含至少一个反掺杂区的不连续的埋置绝缘层，此绝缘层将器件本体隔离于衬底，以便产生赝式SOI(或类SOI)结构。若外延窗口位于源/漏区内，则反掺杂区的存在还能够降低源/漏-衬底的结电容。
具体广义地说，本发明提供了一种半导体结构例如混合晶向衬底，它包括
第一半导体区，它包含具有第一晶向的第一半导体材料；
第二半导体区，它包含具有第二晶向的第二半导体材料，其中，所述第一晶向不同于所述第二晶向，且所述第一半导体材料和所述第二半导体材料具有基本上彼此共平面的上表面；
存在于所述半导体材料之一下方的连续的埋置绝缘层；以及
存在于另一所述半导体材料下方的不连续的埋置绝缘层，其中存在至少一个在产生赝式SOI区的埋置绝缘层中提供不连续性的反掺杂区。
在本发明中，反掺杂区包括第一导电类型(P或N，优选为P)的上部掺杂区、不同于第一导电类型的第二导电类型(N或P，优选为N)的中部掺杂区、以及所述第一导电类型(P或N，优选为P)的下部掺杂区。反掺杂区的下部掺杂区位于下方半导体材料的上表面上。反掺杂区的上部掺杂区与上方半导体材料直接相接触。
在本发明的某些实施方案中，隔离区存在于第一与第二半导体区之间。在本发明的另一实施方案中，混合衬底还包括(除了上述第一和第二半导体区之外)第三半导体区和第四半导体区，此第三半导体区包含第三晶向的第三半导体材料，第四半导体区包含第四晶向的第四半导体材料，其中，第三晶向不同于第四晶向，但与第一晶向相同，且第四晶向与第二晶向相同。在此实施方案中，各种半导体材料各具有彼此平坦的上表面，且第三或第四区之一包括连续的埋置绝缘层(SOI)，而所述第三或第四区中的所述另一个存在于具有所述第二晶向的半导体衬底(本体)上。
在本发明的其它实施方案中，至少一个反掺杂区具有这样一种掺杂分布，此掺杂分布为更好地控制短沟道效应(SCE)且消除额外的电容、泄漏、以及迁移率退化而设计。例如，反掺杂区可以包含上部P掺杂区、中部N掺杂区、以及下部P掺杂区，其中，相对于相同导电类型的下部掺杂区，上部P掺杂区在靠近将包括器件沟道的半导体材料处，具有较高的掺杂剂浓度。
本发明还提供了一种半导体结构，其中，至少一个CMOS器件例如FET位于上述混合衬底的各个各种半导体区。这些CMOS器件位于具有提供此器件最佳性能的晶向的半导体材料(例如第一或第二半导体材料)上。例如，pFET将存在于具有(110)晶向的半导体材料的顶部上，而nFET将存在于具有(100)晶向的半导体材料的顶部上。
本发明还提供了一种制作本发明混合衬底的方法以及一种在混合衬底的各个各种区域中集成CMOS器件的方法。具体地说，本发明的混合衬底由下列步骤制作：
提供衬底，此衬底包含第一晶向的上部半导体材料以及被埋置绝缘层分隔开的第二晶向的下部半导体材料，所述第一晶向不同于所述第二晶向；
保护部分所述衬底，以便确定第一半导体区，同时留下另一部分衬底未被保护以确定第二半导体区；以及
利用在第二半导体区内确定有源区的第一掩模，对所述未被保护的衬底部分进行第一蚀刻，以便暴露埋置绝缘层的表面；
利用具有提供尺寸小于有源区的窗口的至少一个开口的第二掩模，对所述埋置绝缘层的暴露表面进行第二蚀刻，以便暴露所述下部半导体材料；以及
在所述暴露的下部半导体材料上在所述第二半导体材料内，生长半导体材料，所述生长的半导体材料具有所述第二晶向，其中，在所述生长半导体材料工艺的初始阶段，反掺杂区被形成在所述至少一个开口内。
在本发明的某些实施方案中，在此生长工艺之后，隔离区被形成，以便将第一半导体区隔离于所述第二半导体区。在本发明的另一实施方案中，至少一个第一半导体器件被形成在所述第一器件区，且至少一个第二半导体器件被形成在所述第二半导体区。
附图说明
图1A-1G是剖面图，示出了用于本发明来制作本发明混合衬底的基本工艺步骤(见图1E或1F)以及包括CMOS器件和混合衬底的结构(见图1G)。
图2是剖面图，示出了能够用本发明的工艺步骤制作的另一可能的混合衬底。
图3是剖面图，示出了能够用本发明的工艺步骤制作的另一可能的混合衬底。
具体实施方式
现在参照本发明的附图来更详细地描述本发明。这些附图是为了说明的目的提供的，因而未按比例绘制。应该指出的是，在附图和下列描述中，反掺杂区被形成到第二半导体区中。虽然描述了这一实施方案，但本发明还尝试了将反掺杂区形成到第一半导体区中而不是第二半导体区中。而且，虽然附图示出了存在一个反掺杂区，但本发明也尝试了形成一个以上的反掺杂区。
首先参照图1A-1G，示出了用于本发明来提供本发明半导体结构例如混合衬底以及所述混合衬底上的CMOS器件的基本工艺步骤。本发明的工艺开始于提供图1A所示的衬底10。如所示，衬底10包含上部半导体材料16、埋置的绝缘层14、以及下部半导体层12。表面介质18也可以被置于上部半导体材料16的顶部上。
衬底10的表面介质18包含氧化物、氮化物、氮氧化物、或它们的多层，例如执行层转移工艺之前存在于初始晶片之一中的氮化物/氧化物叠层，或可以在层转移工艺之后被形成在上部半导体材料16的顶部上。当表面介质18在层转移工艺之后被形成在半导体材料16上时，可以采用热工艺(例如氧化、氮化、或氮氧化)或常规的淀积工艺(例如化学气相淀积(CVD)、等离子体增强化学气相淀积(PECVD)、化学溶液淀积、或蒸发)。尽管表面介质层18的起源如此，但表面介质层18的厚度典型约为3-500nm。
衬底10的上部半导体材料16由任何半导体材料组成，例如包括Si、SiC、SiGe、SiGeC、Ge合金、GaAs、InAs、InP、以及其它的III/V或II/VI族化合物半导体。上部半导体材料16还可以包含预先形成的SOI衬底或诸如Si/SiGe之类的层状半导体的SOI层。上部半导体材料16的特征还在于具有优选为(110)的第一晶向。虽然(110)晶向是优选的，但第一半导体层16可以具有(111)或(100)晶向。要指出的是，上部半导体材料16形成了本发明混合衬底的第一半导体材料。
依赖于用来形成衬底10的初始晶片，上部半导体材料16的厚度可以变化。但典型地说，上部半导体材料16的厚度约为5-500nm，以约为5-100nm的厚度更为优选。
位于上部半导体材料16与下部半导体材料12之间的绝缘层14(或埋置的绝缘层14)具有依赖于用来产生衬底10的初始晶片的可变厚度。但典型地说，绝缘层14的厚度约为1-500nm，以约为5-100nm的厚度更为典型。绝缘层14是在执行层转移工艺之前形成在一个或二个晶片上的氧化物或其它相似的绝缘体材料。
下部半导体材料12由任何半导体材料组成，可以与上部半导体材料16相同或不同。于是，下部半导体材料12可以包括例如Si、SiC、SiGe、SiGeC、Ge合金、GaAs、InAs、InP、以及其它的III/V或II/VI族化合物半导体。下部半导体材料12还可以包含预先形成的SOI衬底或诸如Si/SiGe之类的层状半导体的SOI层。下部半导体材料12的特征还在于具有不同于第一晶向的第二晶向。注意，下部半导体材料12的晶向将决定随后要用外延方法再生长在材料12的暴露部分上的第二半导体材料的晶向。由于上部半导体材料16优选是(110)表面，故下部半导体材料12的晶向优选是(100)。虽然(100)晶向是优选的，但下部半导体材料12可以具有(111)或(100)晶体结构。
依赖于用来形成衬底10的初始晶片，下部半导体材料12的厚度可以变化。但典型地说，下部半导体材料12的厚度约为5-200nm，以约为5-100nm的厚度更为典型。
用层转移工艺来形成图1A所示的衬底10，其中采用了至少二个晶片的键合。用来制作衬底10的二个晶片可以包括二个SOI晶片，其中一个晶片包括衬底10的上部半导体材料16，而另一个晶片包括衬底10的下部半导体材料12；一个SOI晶片和一个体半导体晶片；其上都包含绝缘层14的二个体半导体晶片；或一个SOI晶片和一个包括能够在层转移工艺过程中用来分裂至少一个晶片一部分的诸如氢注入区的离子注入区的体晶片。
借助于首先使二个晶片彼此紧密接触，可选地将外力施加到接触的晶片，然后在能够将二个晶片键合到一起的条件下对二个接触的晶片进行加热，来达到层转移。可以在存在或不存在外力的情况下执行加热步骤。典型地在惰性气氛中于大约200-1050℃的温度下，执行大约2-20小时的加热步骤。更典型的是，在大约200-400℃的温度下来执行键合。此处还尝试了其它也能够键合二个晶片的键合温度和时间。在本发明中，术语“惰性气氛”被用来表示其中使用诸如He、Ar、N2、Xe、Kr、或它们的混合物之类的惰性气体的气氛。键合工艺中使用的优选气氛是N2。
在使用二个SOI晶片的实施方案中，在键合之后，可以用诸如化学机械抛光(CMP)或研磨以及蚀刻之类的整平工艺来清除至少一个SOI晶片的某些材料层。当达及表面介质层18时，整平工艺就停止。于是，表面介质层18在本发明中能够用作蚀刻停止层。
在其中一个晶片包括离子注入区的实施方案中，离子注入区在键合过程中形成了多孔区，这使得离子注入区上的一部分晶片从衬底10剥离，如图1A所示。此注入区典型地由利用本技术领域熟练人员熟知的离子注入条件注入到晶片表面中的氢离子组成。在此实施方案中，典型地采用比上述温度更低的键合温度。
然后，在图1A的衬底10预定部分上形成掩模20，以便保护部分衬底10，同时留下衬底10的其它部分不被保护。被保护的衬底10部分确定了第一半导体区22，而未被保护的衬底10部分确定了第二半导体区24。
在一个实施方案中，借助于将光抗蚀剂掩模涂敷到衬底10的整个表面，掩模20被形成在表面介质层18的预定部分上。在涂敷光抗蚀剂掩模之后，用光刻方法对掩模进行图形化，此光刻方法包括将光抗蚀剂暴露于辐射图形以及用抗蚀剂显影剂显影图形。在另一实施方案中，掩模20是用光刻和蚀刻方法形成和图形化的氮化物或氮氧化物层。在确定第二半导体区24之后，可以清除氮化物或氮氧化物掩模20。例如图1B示出了得到的包括形成在衬底10预定部分上的掩模20的结构；各种半导体区被标注为22和24。
在对衬底10提供确定各种半导体区的掩模20之后，对结构进行第一蚀刻步骤，包括在第二半导体区24内确定有源区RX的第一掩模层(未示出)。此第一蚀刻步骤清除了表面介质层18的未被保护部分以及上部半导体层16的下方部分，停止于绝缘层14的顶部。可以用单个蚀刻工艺来执行此蚀刻步骤，或可以采用多个蚀刻步骤。本发明此时所用的蚀刻，可以包括诸如反应离子刻蚀、离子束蚀刻、等离子体蚀刻、或激光蚀刻之类的干法蚀刻，其中采用化学蚀刻剂的湿法蚀刻，或它们的任何组合。在本发明的优选实施方案中，反应离子刻蚀(RIE)被用来选择性地清除表面介质层18和上部半导体材料16的未被保护部分，停止于第二半导体区24中的绝缘层14的表面上。
在第二半导体区24内确定有源区RX之后，第二掩蔽层(未示出)被用来在绝缘层14的暴露部分中确定至少一个外延窗口26，然后，第二蚀刻工艺被用来清除暴露的埋置绝缘层14，在第二半导体区24内提供不连续的埋置绝缘层15；此不连续性由窗口26来提供。注意，用来在第二半导体区24中确定窗口26的掩模层小于有源区RX。第二蚀刻工艺包括选择性地清除埋置绝缘层14暴露部分，停止于下部半导体材料12表面上的任何蚀刻技术。例如图1C示出了在已经执行第一和第二蚀刻工艺之后得到的结构。注意，被保护的第一半导体区22亦即表面介质层18和上部半导体材料16的侧壁，在此蚀刻步骤之后被暴露。如所示，层18和16的暴露侧壁与掩模20的最外边沿对准。还要注意的是，由于连续的埋置绝缘层14在本发明中未发生蚀刻，故连续的埋置绝缘层14存在于第一半导体区22中。
然后，利用常规的抗蚀剂剥离工艺，从图1C所示的结构清除掩模20，然后典型地但不总是在暴露的侧壁上形成衬里即隔垫21。用淀积和蚀刻方法来形成此可选的衬里即隔垫21。当提供衬里即隔垫21时，衬里即隔垫21由诸如氧化物之类的绝缘材料组成。
接着，至少一个反掺杂区28和半导体材料30被形成为反掺杂区28位于各个窗口26内，而半导体材料30被形成在反掺杂区28上，将第二半导体区24的RX填充。根据本发明，除了掺杂(用离子注入或原位外延生长方法)发生在窗口26内以便在窗口中形成反掺杂区之外，区域28和30由相同的材料组成。于是，反掺杂区28在第二半导体区24内的埋置绝缘层中至少提供了一个裂口，但此区域保持类SOI。而且，反掺杂区在电学上将半导体材料30隔离于第二半导体区24中的下部半导体材料12。
在本发明中，反掺杂区28包括第一导电类型(P或N，优选为P)的上部掺杂区、不同于第一导电类型的第二导电类型(N或P，优选为N)的中部掺杂区、以及所述第一导电类型(P或N，优选为P)的下部掺杂区。
在本发明的某些实施方案中，至少一个反掺杂区28具有这样一种掺杂分布，此掺杂分布为更好地控制SCE且消除额外的电容、泄漏、以及迁移率退化而设计。例如，反掺杂区28可以包含上部P掺杂区、中部N掺杂区、以及下部P掺杂区，其中，相对于相同导电类型的下部掺杂区，上部P掺杂区在靠近将包括器件沟道的半导体材料处，具有较高的掺杂剂浓度。
用外延随之以离子注入，或用原位外延生长工艺，来形成反掺杂区28。反掺杂区的掺杂量可以由本技术领域的熟练人员来选择。典型地说，用举例的方法，上部掺杂区是掺杂剂浓度约为每立方厘米5×1017-5×1019原子的P掺杂区，中部掺杂区是掺杂剂浓度约为每立方厘米5×1016-5×1018原子的N掺杂区，而下部掺杂区是掺杂剂浓度约为每立方厘米1×1016-5×1018原子的P掺杂区。
根据本发明，半导体材料30以及反掺杂区28具有相同于下部半导体材料12的晶向。得到的结构被示于例如图1D中。
半导体材料30(以及反掺杂区28)可以包含能够用选择性外延生长方法形成的任何含硅的半导体，例如Si、应变的Si、SiGe、SiC、SiGeC、或它们的组合。在某些优选实施方案中，半导体材料30由Si组成。在其它优选实施方案中，半导体材料30是位于驰豫SiGe合金层顶部上的应变硅层。在本发明中，半导体材料30可以被称为再生长的半导体材料，或简单地称为本发明混合衬底的第二半导体材料。
接着，对图1D所示的结构进行诸如化学机械抛光(CMP)或研磨之类的整平工艺，使半导体材料(亦即第二半导体材料)30的上表面与上部半导体材料(亦即第一半导体材料)16的上表面基本上齐平。注意，表面介质层18的先前被保护的部分在这一整平工艺中被清除。图1E示出了被整平的结构。可以增加一个可选的氧化步骤，以便改善半导体材料30的表面性质。
在提供了基本上平坦的表面之后，典型地形成诸如浅沟槽隔离区之类的隔离区32，以便将第一半导体区22隔离于第二半导体区24。用例如包括沟槽确定和蚀刻、用扩散势垒可选地对沟槽进行衬里、以及用诸如氧化物的沟槽介质填充沟槽的本技术领域熟练人员熟知的工艺步骤，来形成隔离区32。在沟槽填充之后，可以整平此结构，并可以执行可选的致密化工艺步骤，以便使沟槽介质致密。得到的包含隔离区32的混合结构被示于例如图1F。注意，衬里即隔垫21被隔离区32代替了。
图1G示出了在部分上部半导体层16上形成第一半导体器件34以及在再生长的半导体材料30上形成第二半导体器件36之后所形成的集成结构。尽管示出了在各个器件区中仅仅存在一个半导体器件，但本发明还尝试了在特定的器件区中形成多个各类型的器件。根据本发明，第一半导体器件可以是pFET或nFET，而第二半导体器件可以是nFET或pFET，但须第一半导体器件不同于第二半导体器件且特定的器件被制作在提供高性能器件的晶向上。用本技术领域熟练人员熟知的标准CMOS工艺步骤来制作这些pFET和nFET。各个FET包括栅介质、栅导体、位于栅导体顶部上的可选的硬掩模、位于至少栅导体侧壁上的隔垫、以及源/漏扩散区。此扩散区在图1G中被标注为38。注意，pFET被制作在晶向为(110)或(111)的半导体材料上，而nFET被制作在晶向为(100)或(111)的半导体表面上。
图2示出了能够用上述工艺制作的另一个混合衬底。在所示的实施方案中，反掺杂区28被形成到第二半导体区24中，使之位于得到的nFET的源区处或得到的pFET的漏区处。
图3示出了能够用上述工艺制作的另一个混合衬底。在所示图中，SOI、本体、以及赝式SOI能够被集成在一起，且存储器和/或模拟器件被制作在本体器件区中。注意，所示结构的右边部分与图1F所示的相同。在图3中，如上所述，相似的材料用相似的参考号表示。邻接第一半导体区22的左边部分包括：包含第三晶向的第三半导体材料16的第三半导体区50以及包含第四晶向的第四半导体材料30的第四半导体区52，其中，第三晶向不同于第四晶向，但相同于第一晶向，且所述第四晶向相同于第二晶向。注意，在图中，参考号16和30分别被用来表示第三和第四半导体材料。在此实施方案中，半导体材料各具有彼此共平面的上表面，且第三或第四区域之一包括连续的埋置绝缘层，而所述第三或第四区域中的所述另一个存在于具有所述第二晶向的半导体衬底上。
虽然对于其优选实施方案已经具体地描述了本发明，但本技术领域熟练人员可以理解的是，可以作出形式和细节方面的上述和其它的改变而不偏离本发明的构思与范围。因此认为本发明不局限于所述的准确形式和细节，而是在所附权利要求的范围内。

Claims (29)

1. 一种半导体结构，包括：
第一半导体区，包括具有第一晶向的第一半导体材料；
第二半导体区，包括具有第二晶向的第二半导体材料，其中，所述第一晶向不同于所述第二晶向，且所述第一半导体材料和所述第二半导体材料具有基本上彼此共平面的上表面；
存在于所述半导体材料之一下方的连续的埋置绝缘层；以及
存在于另一所述半导体材料下方的不连续的埋置绝缘层，其中存在至少一个在产生赝式SOI区的埋置绝缘层中提供不连续性的反掺杂区。
2. 权利要求1的半导体结构，其中，所述第一半导体材料包括Si、SiC、SiGe、SiGeC、Ge合金、GaAs、InAs、InP、或其它的III/V或II/VI族化合物半导体。
3. 权利要求2的半导体结构，其中，所述第一半导体材料是含Si的半导体。
4. 权利要求3的半导体结构，其中，所述含Si的半导体具有(110)晶向。
5. 权利要求1的半导体结构，其中，所述第二半导体材料和所述反掺杂区包括含Si的半导体。
6. 权利要求1的半导体结构，其中，所述第二半导体材料具有(100)晶向。
7. 权利要求1的半导体结构，其中，所述至少一个反掺杂区包括第一导电类型的上部掺杂区、不同于第一导电类型的第二导电类型的中部掺杂区、以及所述第一导电类型的下部掺杂区。
8. 权利要求7的半导体结构，其中，与下部掺杂区相比，所述上部掺杂区具有浓度更高的第一导电类型掺杂剂。
9. 权利要求7的半导体结构，其中，所述上部掺杂区是P型，所述中部掺杂区是N型，且所述下部掺杂区是P型。
10. 权利要求1的半导体结构，其中，所述至少一个反掺杂区位于上方nFET的源区下面或上方pFET的漏区下面。
11. 权利要求1的半导体结构，还包括将所述第一半导体区分隔于所述第二半导体区的隔离区。
12. 权利要求1的半导体结构，还包括各个所述半导体区中的至少一个场效应晶体管。
13. 权利要求12的半导体结构，其中，所述第一半导体区中的所述至少一个场效应晶体管是位于(110)晶面上的pFET，且所述第二半导体区中的所述至少一个场效应晶体管是位于(100)晶面上的nFET。
14. 权利要求12的半导体结构，其中，所述第一半导体区中的所述至少一个场效应晶体管是位于(100)晶面上的nFET，且所述第二半导体区中的所述至少一个场效应晶体管是位于(110)晶面上的pFET。
15. 权利要求1的半导体结构，还包括：包括第三晶向的第三半导体材料的第三半导体区以及包括第四晶向的第四半导体材料的第四半导体区，其中，第三晶向不同于第四晶向，但相同于第一晶向，且所述第四晶向相同于第二晶向，且所述第三和第四半导体材料各具有彼此共平面的上表面。
16. 权利要求15的半导体结构，其中，第三或第四半导体区之一包括连续的埋置绝缘层，而所述第三或第四半导体区中的另一个存在于具有所述第二晶向的半导体衬底上。
17. 一种制作半导体结构的方法，包括：
提供衬底，所述衬底包括第一晶向的上部半导体材料以及被埋置绝缘层分隔开的第二晶向的下部半导体材料，所述第一晶向不同于所述第二晶向；
保护部分所述衬底，以便确定第一半导体区，同时留下另一部分衬底未被保护并确定第二半导体区；
利用在第二半导体区内确定有源区的第一掩模，对所述未被保护的衬底部分进行第一蚀刻，以便暴露所述埋置绝缘层的表面；
利用具有提供尺寸小于有源区的窗口的至少一个开口的第二掩模，对所述埋置绝缘层的所述暴露表面进行第二蚀刻，以便暴露所述下部半导体材料；以及
在所述暴露的下部半导体材料上在所述第二半导体区内生长半导体材料，所述生长的半导体材料具有所述第二晶向，其中，在所述生长半导体材料工艺的初始阶段，反掺杂区被形成在所述至少一个开口内。
18. 权利要求17的方法，其中，所述提供所述衬底包括层转移工艺。
19. 权利要求17的方法，其中，所述第一蚀刻步骤从所述第二半导体区选择性地去除至少所述第一半导体材料，停止于所述埋置绝缘层的顶部。
20. 权利要求17的方法，其中，所述生长包括外延生长工艺。
21. 权利要求17的方法，其中，通过原位外延生长工艺或外延生长和离子注入，形成所述反掺杂区。
22. 权利要求17的方法，其中，所述至少一个反掺杂区包括第一导电类型的上部掺杂区、不同于第一导电类型的第二导电类型的中部掺杂区、以及所述第一导电类型的下部掺杂区。
23. 权利要求22的方法，其中，与下部掺杂区相比，所述上部掺杂区具有浓度更高的第一导电类型掺杂剂。
24. 权利要求22的方法，其中，所述上部掺杂区是P型，所述中部掺杂区是N型，且所述下部掺杂区是P型。
25. 权利要求17的方法，其中，所述至少一个反掺杂区被形成在上方nFET的源区下面或上方pFET的漏区下面。
26. 权利要求17的方法，还包括形成隔离区，将所述第一半导体区分隔于所述第二半导体区。
27. 权利要求17的方法，还包括在各个所述半导体区中形成至少一个场效应晶体管。
28. 权利要求27的方法，其中，所述第一半导体区中的所述至少一个场效应晶体管是位于(110)晶面上的pFET，且所述第二半导体区中的所述至少一个场效应晶体管是位于(100)晶面上的nFET。
29. 权利要求27的方法，其中，所述第一半导体区中的所述至少一个场效应晶体管是位于(100)晶面上的nFET，且所述第二半导体区中的所述至少一个场效应晶体管是位于(110)晶面上的pFET。
CNB2006100024675A 2005-02-25 2006-01-26 半导体结构及制造半导体结构的方法 Expired - Fee Related CN100411180C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/066,659 US7268377B2 (en) 2005-02-25 2005-02-25 Structure and method of fabricating a hybrid substrate for high-performance hybrid-orientation silicon-on-insulator CMOS devices
US11/066,659 2005-02-25

Publications (2)

Publication Number Publication Date
CN1828908A CN1828908A (zh) 2006-09-06
CN100411180C true CN100411180C (zh) 2008-08-13

Family

ID=36932457

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100024675A Expired - Fee Related CN100411180C (zh) 2005-02-25 2006-01-26 半导体结构及制造半导体结构的方法

Country Status (3)

Country Link
US (3) US7268377B2 (zh)
CN (1) CN100411180C (zh)
TW (1) TWI353671B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268377B2 (en) * 2005-02-25 2007-09-11 International Business Machines Corporation Structure and method of fabricating a hybrid substrate for high-performance hybrid-orientation silicon-on-insulator CMOS devices
JP2008535232A (ja) * 2005-03-29 2008-08-28 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 完全ハイブリッドｓｏｉ型多層構造
US7432149B2 (en) * 2005-06-23 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS on SOI substrates with hybrid crystal orientations
US7611937B2 (en) * 2005-06-24 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. High performance transistors with hybrid crystal orientations
US7986029B2 (en) * 2005-11-08 2011-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Dual SOI structure
US7531392B2 (en) * 2006-02-27 2009-05-12 International Business Machines Corporation Multi-orientation semiconductor-on-insulator (SOI) substrate, and method of fabricating same
US7396407B2 (en) * 2006-04-18 2008-07-08 International Business Machines Corporation Trench-edge-defect-free recrystallization by edge-angle-optimized solid phase epitaxy: method and applications to hybrid orientation substrates
US7776726B2 (en) * 2006-05-04 2010-08-17 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7808082B2 (en) * 2006-11-14 2010-10-05 International Business Machines Corporation Structure and method for dual surface orientations for CMOS transistors
US7863653B2 (en) * 2006-11-20 2011-01-04 International Business Machines Corporation Method of enhancing hole mobility
US20080169535A1 (en) * 2007-01-12 2008-07-17 International Business Machines Corporation Sub-lithographic faceting for mosfet performance enhancement
US7728364B2 (en) * 2007-01-19 2010-06-01 International Business Machines Corporation Enhanced mobility CMOS transistors with a V-shaped channel with self-alignment to shallow trench isolation
US20090200635A1 (en) * 2008-02-12 2009-08-13 Viktor Koldiaev Integrated Circuit Having Electrical Isolation Regions, Mask Technology and Method of Manufacturing Same
US8211786B2 (en) 2008-02-28 2012-07-03 International Business Machines Corporation CMOS structure including non-planar hybrid orientation substrate with planar gate electrodes and method for fabrication
US8053304B2 (en) * 2009-02-24 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming high-mobility devices including epitaxially growing a semiconductor layer on a dislocation-blocking layer in a recess formed in a semiconductor substrate
US8395216B2 (en) 2009-10-16 2013-03-12 Texas Instruments Incorporated Method for using hybrid orientation technology (HOT) in conjunction with selective epitaxy to form semiconductor devices with regions of different electron and hole mobilities and related apparatus
US8698244B2 (en) * 2009-11-30 2014-04-15 International Business Machines Corporation Silicon-on-insulator (SOI) structure configured for reduced harmonics, design structure and method
US8471340B2 (en) 2009-11-30 2013-06-25 International Business Machines Corporation Silicon-on-insulator (SOI) structure configured for reduced harmonics and method of forming the structure
US9275911B2 (en) 2012-10-12 2016-03-01 Globalfoundries Inc. Hybrid orientation fin field effect transistor and planar field effect transistor
KR102083495B1 (ko) * 2013-01-07 2020-03-02 삼성전자 주식회사 Ｃｍｏｓ 소자와 이를 포함하는 광학장치와 그 제조방법
US9515068B1 (en) 2013-08-29 2016-12-06 Hrl Laboratories, Llc Monolithic integration of GaN and InP components
US9490161B2 (en) * 2014-04-29 2016-11-08 International Business Machines Corporation Channel SiGe devices with multiple threshold voltages on hybrid oriented substrates, and methods of manufacturing same
KR20160074210A (ko) * 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 멀티 채널 셀프 리프레쉬 장치
CN105206584B (zh) * 2015-08-28 2018-09-14 西安电子科技大学 异质沟道槽型栅cmos集成器件及其制备方法
US11502106B2 (en) * 2020-02-11 2022-11-15 Globalfoundries U.S. Inc. Multi-layered substrates of semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384473A (en) * 1991-10-01 1995-01-24 Kabushiki Kaisha Toshiba Semiconductor body having element formation surfaces with different orientations
CN1389920A (zh) * 2001-05-31 2003-01-08 株式会社东芝 半导体装置
US20040075141A1 (en) * 2002-10-17 2004-04-22 Renesas Technology Corp. Semiconductor device and method of manufacturing same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662356A (en) * 1979-10-26 1981-05-28 Seiko Instr & Electronics Ltd Logic integrated circuit device and its manufacturing method
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
US7208815B2 (en) * 2004-05-28 2007-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS logic gate fabricated on hybrid crystal orientations and method of forming thereof
US7268377B2 (en) * 2005-02-25 2007-09-11 International Business Machines Corporation Structure and method of fabricating a hybrid substrate for high-performance hybrid-orientation silicon-on-insulator CMOS devices
US6972478B1 (en) * 2005-03-07 2005-12-06 Advanced Micro Devices, Inc. Integrated circuit and method for its manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384473A (en) * 1991-10-01 1995-01-24 Kabushiki Kaisha Toshiba Semiconductor body having element formation surfaces with different orientations
CN1389920A (zh) * 2001-05-31 2003-01-08 株式会社东芝 半导体装置
US20040075141A1 (en) * 2002-10-17 2004-04-22 Renesas Technology Corp. Semiconductor device and method of manufacturing same

Also Published As

Publication number Publication date
US7268377B2 (en) 2007-09-11
CN1828908A (zh) 2006-09-06
TWI353671B (en) 2011-12-01
US20080261354A1 (en) 2008-10-23
TW200640008A (en) 2006-11-16
US7833854B2 (en) 2010-11-16
US7425483B2 (en) 2008-09-16
US20060194421A1 (en) 2006-08-31
US20070269945A1 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
CN100411180C (zh) 半导体结构及制造半导体结构的方法
US7023057B2 (en) CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
US9355887B2 (en) Dual trench isolation for CMOS with hybrid orientations
CN100407408C (zh) 混合晶向衬底上的高性能cmos soi器件
KR101175342B1 (ko) 다수의 스택화된 하이브리드 배향 층들을 포함하는 반도체 디바이스 및 그 제조 방법
CN100524783C (zh) 一种半导体结构及其制造方法
CN100378917C (zh) 制造应变含硅混合衬底的方法以及含硅混合衬底
US7034362B2 (en) Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures
US7393730B2 (en) Coplanar silicon-on-insulator (SOI) regions of different crystal orientations and methods of making the same
KR101124657B1 (ko) 서로 다른 결정 방향을 갖는 실리콘층을 구비한실리콘-온-절연막 반도체 소자 및 실리콘-온-절연막 반도체소자를 형성하는 방법
US7687365B2 (en) CMOS structure for body ties in ultra-thin SOI (UTSOI) substrates
US7977167B2 (en) Method of producing a field effect transistor arrangement
CN101379609A (zh) 具有混合沟道取向的cmos器件及其制造方法
US7202123B1 (en) Mesa isolation technology for extremely thin silicon-on-insulator semiconductor devices
US7385257B2 (en) Hybrid orientation SOI substrates, and method for forming the same
KR101055138B1 (ko) 반도체 구조체 및 그 제조 방법 및 컴퓨터 판독가능한 기록 매체
JP4328708B2 (ja) Ｃｍｏｓデバイスの製造方法及びｃｍｏｓデバイスを備える構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080813

Termination date: 20120126