KR20160074210A - 멀티 채널 셀프 리프레쉬 장치 - Google Patents

멀티 채널 셀프 리프레쉬 장치 Download PDF

Info

Publication number
KR20160074210A
KR20160074210A KR1020140183246A KR20140183246A KR20160074210A KR 20160074210 A KR20160074210 A KR 20160074210A KR 1020140183246 A KR1020140183246 A KR 1020140183246A KR 20140183246 A KR20140183246 A KR 20140183246A KR 20160074210 A KR20160074210 A KR 20160074210A
Authority
KR
South Korea
Prior art keywords
refresh
self
signal
psrf
period
Prior art date
Application number
KR1020140183246A
Other languages
English (en)
Inventor
이상훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140183246A priority Critical patent/KR20160074210A/ko
Priority to US14/683,967 priority patent/US9431087B2/en
Publication of KR20160074210A publication Critical patent/KR20160074210A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 멀티 채널 셀프 리프레쉬 장치에 관한 것으로, 다채널 반도체 장치에서 셀프 리프레쉬 동작시 불량을 줄일 수 있도록 하는 기술이다. 이러한 본 발명은 복수의 셀프 리프레쉬신호를 조합하여 리프레쉬 인에이블신호를 출력하는 조합부, 리프레쉬 인에이블신호에 대응하여 일정 주기를 갖는 셀프 리프레쉬 펄스신호를 출력하는 주기 생성회로, 제 1셀프 리프레쉬 명령신호의 활성화시 셀프 리프레쉬 펄스신호에 대응하여 제 1리프레쉬신호를 출력하는 제 1PSRF 제어부 및 제 2셀프 리프레쉬 명령신호의 활성화시 셀프 리프레쉬 펄스신호에 대응하여 제 2리프레쉬신호를 출력하는 제 2PSRF 제어부를 포함한다.

Description

멀티 채널 셀프 리프레쉬 장치{Multi channel self refresh device}
본 발명은 멀티 채널 셀프 리프레쉬 장치에 관한 것으로, 다채널 반도체 장치에서 셀프 리프레쉬 동작시 불량을 줄일 수 있도록 하는 기술이다.
DRAM과 같은 동적 반도체 메모리의 메모리 셀은 용량성 소자(capacitive element) 상에 데이터를 저장한다. 용량성 소자로부터의 전하 누설 때문에, 메모리 셀은 주기적으로 리프레쉬 되어야 한다. 리프레쉬 프로세스는 통상적으로, 메모리 셀에 저장된 전하 레벨을 그 원래 상태로 가져오기 위하여 읽기 동작을 수행하는 단계를 포함한다.
시간이 지남에 따라 상이한 유형의 리프레쉬 방법이 발전하였다. 보통 오토 리프레쉬(auto refresh) 방법은 메모리 칩 외부에, 리프레쉬 타이머가 존재하고, 컨트롤러에 의해 공급되는 주기적 리프레쉬 명령에 응답하여, 메모리 칩이 리프레쉬 동작을 수행한다. 그리고, 셀프 리프레쉬(self refresh) 방법은 메모리 칩 내부에, 리프레쉬 타이머가 존재하고, 모든 메모리 칩이 컨트롤러로부터의 리프레쉬 시작 명령을 요구한다.
통상적으로, 리프레쉬되고 있는 메모리 셀은 정상적인 읽기 및 쓰기 동작을 위한 액세스가 불가능하다. 하나의 리프레쉬 동작이 완료되고 나서, 액티브 사이클이 시작될 수 있는데 걸리는 시간은 통상적으로 tRFC(리프레쉬 로오 사이클 타임)로 나타낸다.
한편, 반도체 메모리 장치에 대한 고속화, 고집적화 요구가 계속 됨에 따라 반도체 메모리 장치는 멀티 뱅크 반도체 메모리 장치, 멀티 칩 반도체 메모리 장치 등의 다양한 방식으로 발전을 거듭해 왔다.
그리고, 최근에는 높은 대역폭(bandwidth)을 제공하면서도 고집적화가 가능하도록 멀티채널 반도체 메모리 장치가 제안되었다. 멀티채널 반도체 메모리 장치는 하나의 칩에 복수의 메모리를 구비하고, 복수의 메모리는 각각 입출력 패드를 구비하여 개별적인 메모리 장치로 동작이 가능하다. 즉, 멀티채널 반도체 메모리 장치의 각각의 메모리는 어드레스, 명령 및 데이터를 개별적으로 입출력하는 독립적인 메모리 장치로서 동작한다.
멀티채널 반도체 메모리 장치는 각각의 채널이 명령, 어드레스를 따로 입력받아 독립적인 동작을 수행하게 된다. 예들 들면, 하나의 채널은 리프레쉬를 수행하면서 다른 채널은 라이트 동작을 수행하게 된다. 그러므로, 각 채널 내에서 각각의 뱅크는 tRFC 내에서 채널 당으로 할당된 전체 뱅크가 각각 시차를 두고 리프레쉬를 수행한다.
멀티채널 반도체 메모리 장치에서 여러 개의 채널이 하나의 TCSR(Temperature Compensated Self Refresh) 주기 펄스 생성부를 공유하는 구조가 개시되었다. 여기서, TCSR(Temperature Compensated Self Refresh) 주기 펄스 생성부는 온도에 대응하여 셀프 리프레쉬 주기를 보상하기 위한 회로이다.
그런데, 멀티 채널 제품은 하나의 칩이지만, 모든 채널의 독립적인 동작이 가능하다. 그러므로, 1칩 1채널 제품처럼 하나의 TCSR(Temperature Compensated Self Refresh) 주기 펄스 생성부로 2 채널 이상을 제어할 수 없다.
이를 해결하기 위해, 각각의 채널마다 TCSR 주기 펄스 생성부를 구비하는 경우 각 채널의 면적, 소모 전류가 늘어나게 된다. 또한, 각각의 TCSR 주기 펄스 생성부를 모두 타겟팅 시켜야 하므로 제품의 테스트 소요 시간이 증가하게 된다.
또한, 여러 채널에 셀프 리프레쉬 명령신호가 비동기적으로 입력되는 경우 셀프 리프레쉬 명령신호가 입력되자마자 PSRF(Pulse for Self Refresh)가 인에이블 될 수 있다. 이러한 경우 리프레쉬 동작 과정에서 회로 동작에 불량을 야기할 수 있다.
본 발명의 실시예는 여러 개의 채널이 하나의 TCSR(Temperature Compensated Self Refresh) 주기 펄스 생성부를 공유하는 구조에서 테스트 모드시 셀프 리프레쉬 펄스를 제어할 수 있도록 하는데 그 특징이 있다.
본 발명의 일실시예에 따른 멀티 채널 셀프 리프레쉬 장치는, 리프레쉬 인에이블신호에 대응하여 일정 주기를 갖는 셀프 리프레쉬 펄스신호를 출력하는 주기 생성회로; 및 복수의 셀프 리프레쉬 명령신호 중 해당하는 채널에 대응하는 셀프 리프레쉬 명령신호의 활성화시에 셀프 리프레쉬 펄스신호에 대응하여 리프레쉬신호를 활성화시키는 채널 영역을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 멀티 채널 셀프 리프레쉬 장치는, 복수의 셀프 리프레쉬신호를 조합하여 리프레쉬 인에이블신호를 출력하는 조합부; 리프레쉬 인에이블신호에 대응하여 일정 주기를 갖는 셀프 리프레쉬 펄스신호를 출력하는 주기 생성회로; 제 1셀프 리프레쉬 명령신호의 활성화시 셀프 리프레쉬 펄스신호에 대응하여 제 1리프레쉬신호를 출력하는 제 1PSRF 제어부; 및 제 2셀프 리프레쉬 명령신호의 활성화시 셀프 리프레쉬 펄스신호에 대응하여 제 2리프레쉬신호를 출력하는 제 2PSRF 제어부를 포함하는 것을 특징으로 한다.
본 발명의 실시예는 테스트 모드시 셀프 리프레쉬 명령이 비동기적으로 인가되는 경우 발생할 수 있는 불량을 방지할 수 있도록 하는 효과를 제공한다.
도 1은 본 발명의 실시예에 따른 멀티 채널 셀프 리프레쉬 장치의 구성도.
도 2는 도 1에서 PSRF 주기를 설명하기 위한 도면.
도 3은 도 1에서 PSRF 마스킹 동작을 설명하기 위한 도면.
도 4는 도 1의 조합부에 관한 상세 회로도.
도 5는 본 발명의 실시예에 따른 멀티 채널 셀프 리프레쉬 장치의 동작을 설명하기 위한 동작 타이밍도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 실시예에 따른 멀티 채널 셀프 리프레쉬 장치의 구성도이다.
본 발명의 실시예는 조합부(100), 주기 생성회로(200) 및 채널 영역(400)을 포함한다. 여기서, 주기 생성회로(200)는 주기 발생기(210) 및 마스킹부(220)를 포함한다. 그리고, 채널 영역(400)은 복수의 PSRF(Pulse for Self Refresh) 제어부(410, 420, 430, 440)와 복수의 셀 어레이 CA0~CA3를 포함한다.
먼저, 조합부(100)는 각각의 채널에 해당하는 셀프 리프레쉬신호 SREF_CH0, SREF_CH1, SREF_CH2, SREF_CH3를 조합하여 리프레쉬 인에이블신호 SREF_ALL를 출력한다.
여기서, 조합부(100)는 오아 로직을 포함할 수 있으며, 각 채널에 인가되는 셀프 리프레쉬신호 SREF_CH0, SREF_CH1, SREF_CH2, SREF_CH3 중 적어도 어느 하나가 활성화되는 경우 리프레쉬 인에이블신호 SREF_ALL를 인에이블시킨다. 셀프 리프레쉬신호 SREF_CH0, SREF_CH1, SREF_CH2, SREF_CH3는 셀프 리프레쉬 모드시 로우에서 하이 레벨로 천이하는 신호이다.
그리고, 주기 생성회로(200)는 리프레쉬 인에이블신호 SREF_ALL에 대응하여셀프 리프레쉬 펄스신호 PSRF를 생성한다.
이러한 주기생성회로(200)의 주기 발생기(210)는 리프레쉬 인에이블신호 SREF_ALL에 대응하여 리프레쉬 주기를 발생시켜 주기신호 PSRF_PRE를 생성한다. 즉, 리프레쉬 인에이블신호 SREF_ALL가 활성화된 경우 주기신호 PSRF_PRE를 활성화시켜 출력한다.
여기서, 주기 발생기(210)는 TCSR(Temperature Compensated Self Refresh, 온도 보상 셀프 리프레쉬) 주기 생성 회로를 포함할 수 있다. TCSR(Temperature Compensated Self Refresh) 주기 생성 회로는 온도에 대응하여 셀프 리프레쉬 주기를 보상할 수 있다.
그리고, 마스킹부(220)는 주기신호 PSRF_PRE에 따라 셀프 리프레쉬 펄스신호 PSRF를 출력한다. 이러한 마스킹부(220)는 주기신호 PSRF_PRE의 펄스가 활성화되어 입력되는 시점부터 특정 구간 동안 주기신호 PSRF_PRE를 마스킹하여 펄스신호 PSRF를 비활성화시켜 출력한다.
도 2는 주기신호 PSRF_PRE가 입력되고 다음 주기신호 PSRF_PRE가 입력되기까지의 PSRF 주기를 나타낸다. PSRF 주기는 첫 번째 주기신호 PSRF_PRE의 라이징 에지부터 두 번째 주기신호 PSRF_PRE의 라이징 에지까지의 펄스 폭을 나타낸다.
예를 들어, 마스킹부(220)는 주기신호 PSRF_PRE 펄스가 입력되고 특정시간(약 200ns 정도의 시간)이 지난 후 다음 주기신호 PSRF_PRE 펄스가 입력되는 구간을 스크린한다. 즉, 마스킹부(220)는 주기신호 PSRF_PRE가 입력되고 특정시간 이내에 다음 주기신호 PSRF_PRE가 입력되는 경우 주기신호 PSRF_PRE를 마스킹한다.
마스킹부(220)는 하나의 공통된 셀프 리프레쉬 펄스신호 PSRF를 복수의 PSRF(Pulse for Self Refresh) 제어부(410, 420, 430, 440)에 출력한다. 이에 따라, 마스킹부(220)는 복수의 채널에 의해 공유되어 하나의 셀프 리프레쉬 펄스신호 PSRF로 복수의 채널의 펄스를 제어하게 된다.
또한, 채널 영역(400)은 셀프 리프레쉬 명령신호 SRCMD0~SRCMD3와 셀프 리프레쉬 펄스신호 PSRF에 대응하여 셀프 리프레쉬 각 해당 셀 어레이 CA0~CA3에 리프레쉬신호 PSRF_CH0~PSRF_CH3를 출력한다. 여기서, 채널 영역(400)은 셀 어레이 CA0~CA3에 리프레쉬신호 PSRF_CH0~PSRF_CH3를 출력하기 위해 복수의 PSRF(Pulse for Self Refresh) 제어부(410, 420, 430, 440)를 포함한다.
복수의 PSRF 제어부(410, 420, 430, 440)는 각각의 채널 내에 구비될 수 있다. 즉, PSRF 제어부(410)는 채널 0에 구비되고, PSRF 제어부(420)는 채널 1에 구비되고, PSRF 제어부(430)는 채널 2에 구비되며, PSRF 제어부(440)는 채널 3에 구비된다.
복수의 PSRF(Pulse for Self Refresh) 제어부(410, 420, 430, 440)는 셀프 리프레쉬 펄스신호 PSRF에 대응하여 로오 리프레쉬 카운팅 동작을 수행하여 리프레쉬신호 PSRF_CH0~PSRF_CH3를 생성한다. 복수의 PSRF 제어부(410, 420, 430, 440)는 마스킹부(220)로부터 인가되는 하나의 셀프 리프레쉬 펄스신호 PSRF를 입력받아 동작하게 된다.
여기서, 복수의 PSRF(Pulse for Self Refresh) 제어부(410, 420, 430, 440)는 셀프 리프레쉬 명령신호 SRCMD0~SRCMD3에 대응하여 리프레쉬신호 PSRF_CH0~PSRF_CH3를 활성화시킨다.
예를 들어, PSRF 제어부(410)는 셀프 리프레쉬 명령신호 SRCMD0가 활성화되는 경우에만 셀프 리프레쉬 펄스신호 PSRF에 대응하여 리프레쉬신호 PSRF_CH0를 활성화시킨다. 그리고, PSRF 제어부(420)는 셀프 리프레쉬 명령신호 SRCMD1가 활성화되는 경우에만 셀프 리프레쉬 펄스신호 PSRF에 대응하여 리프레쉬신호 PSRF_CH1를 활성화시킨다.
그리고, PSRF 제어부(430)는 셀프 리프레쉬 명령신호 SRCMD2가 활성화되는 경우에만 셀프 리프레쉬 펄스신호 PSRF에 대응하여 리프레쉬신호 PSRF_CH2를 활성화시킨다. 또한, PSRF 제어부(440)는 셀프 리프레쉬 명령신호 SRCMD3가 활성화되는 경우에만 셀프 리프레쉬 펄스신호 PSRF에 대응하여 리프레쉬신호 PSRF_CH3를 활성화시킨다.
셀프 리프레쉬 명령신호 SRCMD0~SRCMD3가 활성화되면 셀프 리프레쉬 펄스신호 PSRF에 대응하여 셀 어레이 CA0~CA3의 셀 데이터 유지 시간(Cell data retention time)에 맞게 일정 주기로 리프레쉬 동작을 수행한다.
도 3은 도 1에서 PSRF 제어부(410, 420, 430, 440)의 PSRF 마스킹 동작을 설명하기 위한 도면이다.
복수의 PSRF 제어부(410, 420, 430, 440)는 셀프 리프레쉬 명령신호 SRCMD0~SRCMD3의 활성화시 셀프 리프레쉬 모드에 진입한 이후에 셀프 리프레쉬 펄스신호 PSRF가 입력되기까지의 주기를 스크린 한다.
예를 들면, 복수의 PSRF 제어부(410, 420, 430, 440)는 셀프 리프레쉬 명령신호 SRCMD0~SRCMD3가 활성화되는 시점부터 특정시간(예를 들면, 200ns 정도의 시간) T1 동안 셀프 리프레쉬 펄스신호 PSRF를 스크린 한다.
즉, 복수의 PSRF 제어부(410, 420, 430, 440)는 셀프 리프레쉬 명령신호 SRCMD0~SRCMD3가 입력되고 특정시간 T1 이내에 셀프 리프레쉬 펄스신호 PSRF가 입력되는 경우 이를 마스킹한다.
복수의 PSRF 제어부(410, 420, 430, 440)는 특정구간 T1 동안 셀프 리프레쉬 펄스신호 PSRF가 입력될 경우 이를 무시하고 리프레쉬신호 PSRF_CH0~PSRF_CH3를 비활성화 상태로 유지하게 된다. 이후에, 특정구간 T1이 지난 이후에는 셀프 리프레쉬 펄스신호 PSRF에 대응하여 리프레쉬신호 PSRF_CH0~PSRF_CH3를 활성화시킨다.
이에 따라, 셀프 리프레쉬 펄스신호 PSRF를 일정시간 동안 스크린 함으로써 글리치(Glitch)에 의한 오동작 요인을 제거하고 안정적인 동작 특성을 확보할 수 있도록 한다.
본 발명의 실시예에서는 반도체 장치가 하나의 칩에서 4개의 채널로 이루어진 것을 일 예로 설명하기로 한다. 하지만, 본 발명의 실시예는 이에 한정되는 것이 아니며, 채널의 개수는 변경이 가능하다.
도 4는 도 1의 조합부(100)에 관한 상세 회로도이다.
조합부(100)는 각각의 채널에 대응하는 셀프 리프레쉬신호 SREF_CH0, SREF_CH1, SREF_CH2, SREF_CH3를 조합하여 리프레쉬 인에이블신호 SREF_ALL를 출력한다.
이러한 조합부(100)는 노아게이트 NOR1와, 인버터 IV1를 포함한다. 여기서, 노아게이트 NOR1는 셀프 리프레쉬신호 SREF_CH0, SREF_CH1, SREF_CH2, SREF_CH3를 노아연산하여 출력한다. 그리고, 인버터 IV1는 노아게이트 NOR1의 출력을 반전 구동하여 리프레쉬 인에이블신호 SREF_ALL를 인에이블시킨다.
이에 따라, 조합부(100)는 셀프 리프레쉬신호 SREF_CH0, SREF_CH1, SREF_CH2, SREF_CH3 중 적어도 어느 하나가 하이 레벨로 활성화되는 경우 리프레쉬 인에이블신호 SREF_ALL를 하이 레벨로 인에이블시킨다.
도 5은 본 발명의 실시예에 따른 멀티 채널 셀프 리프레쉬 장치의 동작을 설명하기 위한 동작 타이밍도이다.
도 5를 참조하면, 주기 발생기(210)는 일정 주기의 주기신호 PSRF_PRE를 생성한다. 그리고, 마스킹부(220)는 첫 번째 주기신호 PSRF_PRE가 입력되고 특정시간 T2 이내에 다음 주기신호 PSRF_PRE가 입력되는 경우 이를 마스킹한다. 이에 따라, 마스킹부(220)는 주기신호 PSRF_PRE가 입력되더라도 이를 무시하고 T2 구간 동안 로우 레벨을 유지하는 것을 알 수 있다.
그리고, 마스킹부(220)는 주기신호 PSRF_PRE의 폴링 에지에 동기하여 셀프 리프레쉬 펄스신호 PSRF를 생성한다.
이후에, T3 구간 동안 셀프 리프레쉬 명령신호 SRCMD0~SRCMD3가 하이 레벨로 활성화된다. PSRF 제어부(410, 420, 430, 440)는 T3 구간에서 셀프 리프레쉬 명령신호 SRCMD0~SRCMD3이 인가되면 특정구간 T4 동안 셀프 리프레쉬 펄스신호 PSRF를 마스킹한다.
다음에, PSRF 제어부(410, 420, 430, 440)는 T4 구간의 종료시 셀프 리프레쉬 펄스신호 PSRF에 대응하여 셀프 리프레쉬신호 SREF_CH0, SREF_CH1, SREF_CH2, SREF_CH3를 출력하게 된다.
또한, 본 발명의 실시예에서는 설명의 편의를 위해 채널이 4개인 경우를 일 예로 설명하였으나, 본 발명의 실시예는 이에 한정되는 것이 아니며, 8개의 채널 또는 그 이상의 채널을 포함하는 장치에 적용될 수 있다. 또한, 본 발명의 실시예는 WIO2와 같은 다채널 적층 칩 구조에도 적용이 가능하다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (20)

  1. 리프레쉬 인에이블신호에 대응하여 일정 주기를 갖는 셀프 리프레쉬 펄스신호를 출력하는 주기 생성회로; 및
    복수의 셀프 리프레쉬 명령신호 중 해당하는 채널에 대응하는 셀프 리프레쉬 명령신호의 활성화시에 상기 셀프 리프레쉬 펄스신호에 대응하여 리프레쉬신호를 활성화시키는 채널 영역을 포함하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  2. 제 1항에 있어서,
    복수의 셀프 리프레쉬신호를 조합하여 상기 리프레쉬 인에이블신호를 출력하는 조합부를 더 포함하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  3. 제 2항에 있어서, 상기 조합부는
    상기 복수의 셀프 리프레쉬신호 중 적어도 어느 하나의 활성화시 상기 리프레쉬 인에이블신호를 활성화시켜 출력하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  4. 제 2항에 있어서, 상기 조합부는
    상기 복수의 셀프 리프레쉬신호를 오아 연산하는 오아 로직을 포함하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  5. 제 1항에 있어서, 상기 주기 생성회로는
    상기 리프레쉬 인에이블신호에 대응하여 주기신호를 생성하는 주기 발생기; 및
    상기 주기신호를 특정 구간 동안 마스킹하여 상기 셀프 리프레쉬 펄스신호를 출력하는 마스킹부를 포함하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  6. 제 5항에 있어서, 상기 주기 발생기는
    온도 보상 셀프 리프레쉬(TCSR) 주기 생성 회로를 포함하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  7. 제 5항에 있어서, 상기 마스킹부는
    첫 번째 주기신호가 입력되는 시점부터 상기 특정 구간 동안 상기 주기신호를 마스킹하여 상기 셀프 리프레쉬 펄스신호를 비활성화시켜 출력하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  8. 제 1항에 있어서, 상기 채널 영역은
    복수의 채널을 구비하고, 각각의 채널 내에 PSRF(Pulse for Self Refresh) 제어부를 포함하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  9. 제 8항에 있어서, 상기 채널 영역은
    제 1셀프 리프레쉬 명령신호의 활성화시 상기 셀프 리프레쉬 펄스신호에 대응하여 제 1리프레쉬신호를 출력하는 제 1PSRF 제어부; 및
    제 2셀프 리프레쉬 명령신호의 활성화시 상기 셀프 리프레쉬 펄스신호에 대응하여 제 2리프레쉬신호를 출력하는 제 2PSRF 제어부를 포함하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  10. 제 1항에 있어서, 상기 채널 영역은
    상기 복수의 셀프 리프레쉬 명령신호의 활성화시 특정 구간 동안 상기 셀프 리프레쉬 펄스신호를 마스킹하여 상기 리프레쉬신호를 비활성화시켜 출력하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  11. 복수의 셀프 리프레쉬신호를 조합하여 리프레쉬 인에이블신호를 출력하는 조합부;
    상기 리프레쉬 인에이블신호에 대응하여 일정 주기를 갖는 셀프 리프레쉬 펄스신호를 출력하는 주기 생성회로;
    제 1셀프 리프레쉬 명령신호의 활성화시 상기 셀프 리프레쉬 펄스신호에 대응하여 제 1리프레쉬신호를 출력하는 제 1PSRF 제어부; 및
    제 2셀프 리프레쉬 명령신호의 활성화시 상기 셀프 리프레쉬 펄스신호에 대응하여 제 2리프레쉬신호를 출력하는 제 2PSRF 제어부를 포함하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  12. 제 11항에 있어서, 상기 조합부는
    상기 복수의 셀프 리프레쉬신호 중 적어도 어느 하나의 활성화시 상기 리프레쉬 인에이블신호를 활성화시켜 출력하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  13. 제 11항에 있어서, 상기 조합부는
    상기 복수의 셀프 리프레쉬신호를 오아 연산하는 오아 로직을 포함하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  14. 제 11항에 있어서, 상기 주기 생성회로는
    상기 리프레쉬 인에이블신호에 대응하여 주기신호를 생성하는 주기 발생기; 및
    상기 주기신호를 특정 구간 동안 마스킹하여 상기 셀프 리프레쉬 펄스신호를 출력하는 마스킹부를 포함하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  15. 제 14항에 있어서, 상기 주기 발생기는
    온도 보상 셀프 리프레쉬(TCSR) 주기 생성 회로를 포함하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  16. 제 14항에 있어서, 상기 마스킹부는
    첫 번째 주기신호가 입력되는 시점부터 상기 특정 구간 동안 상기 주기신호를 마스킹하여 상기 셀프 리프레쉬 펄스신호를 비활성화시켜 출력하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  17. 제 11항에 있어서, 상기 제 1PSRF 제어부는
    상기 제 1셀프 리프레쉬 명령신호의 활성화시 특정 구간 동안 상기 셀프 리프레쉬 펄스신호를 마스킹하여 상기 제 1리프레쉬신호를 비활성화시켜 출력하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  18. 제 11항에 있어서, 상기 제 2PSRF 제어부는
    상기 제 2셀프 리프레쉬 명령신호의 활성화시 특정 구간 동안 상기 셀프 리프레쉬 펄스신호를 마스킹하여 상기 제 2리프레쉬신호를 비활성화시켜 출력하는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  19. 제 11항에 있어서, 상기 제 1PSRF 제어부는
    제 1채널 내에 구비되는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
  20. 제 11항에 있어서, 상기 제 2PSRF 제어부는
    제 2채널 내에 구비되는 것을 특징으로 하는 멀티 채널 셀프 리프레쉬 장치.
KR1020140183246A 2014-12-18 2014-12-18 멀티 채널 셀프 리프레쉬 장치 KR20160074210A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140183246A KR20160074210A (ko) 2014-12-18 2014-12-18 멀티 채널 셀프 리프레쉬 장치
US14/683,967 US9431087B2 (en) 2014-12-18 2015-04-10 Multi-channel self refresh device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140183246A KR20160074210A (ko) 2014-12-18 2014-12-18 멀티 채널 셀프 리프레쉬 장치

Publications (1)

Publication Number Publication Date
KR20160074210A true KR20160074210A (ko) 2016-06-28

Family

ID=56130203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140183246A KR20160074210A (ko) 2014-12-18 2014-12-18 멀티 채널 셀프 리프레쉬 장치

Country Status (2)

Country Link
US (1) US9431087B2 (ko)
KR (1) KR20160074210A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770154B2 (en) 2018-09-07 2020-09-08 Samsung Electronics Co., Ltd. Semiconductor memory devices and memory systems having the same
KR20220075778A (ko) 2020-11-30 2022-06-08 목포대학교산학협력단 의약품 정보 제공 어플리케이션

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2560968B (en) * 2017-03-30 2020-07-29 Advanced Risc Mach Ltd Control of refresh operation for memory regions

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967877B2 (en) * 2003-09-09 2005-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature detecting circuit for controlling a self-refresh period of a semiconductor memory device
US7268377B2 (en) * 2005-02-25 2007-09-11 International Business Machines Corporation Structure and method of fabricating a hybrid substrate for high-performance hybrid-orientation silicon-on-insulator CMOS devices
KR100660874B1 (ko) * 2005-07-25 2006-12-26 삼성전자주식회사 듀얼 포트를 갖는 디램에서의 리프레시 제어 방법
KR100654003B1 (ko) * 2005-11-29 2006-12-06 주식회사 하이닉스반도체 반도체 장치의 셀프 리프레쉬 주기 측정회로
KR20110004165A (ko) 2009-07-07 2011-01-13 삼성전자주식회사 리플레시 피크 전류를 줄일 수 있는 멀티채널 반도체 메모리 장치 및 이 장치의 리플레시 방법
US8796863B2 (en) 2010-02-09 2014-08-05 Samsung Electronics Co., Ltd. Semiconductor memory devices and semiconductor packages
JP5932236B2 (ja) * 2011-04-13 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びシステム
JP2013030001A (ja) * 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
KR102035612B1 (ko) * 2012-12-21 2019-10-24 에스케이하이닉스 주식회사 셀프 리프레쉬 제어 장치
KR102089665B1 (ko) * 2012-12-28 2020-04-14 삼성전자주식회사 메모리 모듈 및 메모리 시스템
KR20140104181A (ko) * 2013-02-20 2014-08-28 에스케이하이닉스 주식회사 반도체 메모리 시스템
KR102216559B1 (ko) * 2013-12-09 2021-02-17 삼성전자주식회사 멀티 칩 패키지에 적합한 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770154B2 (en) 2018-09-07 2020-09-08 Samsung Electronics Co., Ltd. Semiconductor memory devices and memory systems having the same
KR20220075778A (ko) 2020-11-30 2022-06-08 목포대학교산학협력단 의약품 정보 제공 어플리케이션

Also Published As

Publication number Publication date
US20160180919A1 (en) 2016-06-23
US9431087B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
US11335393B2 (en) Semiconductor device performing refresh operation in deep sleep mode
US8767497B2 (en) Semiconductor device performing self refresh operation
US8681578B2 (en) Semiconductor device that performs refresh operation
US8724416B2 (en) Information processing system including semiconductor device having self-refresh mode
KR102097027B1 (ko) 반도체 시스템
US9007862B2 (en) Reducing memory refresh exit time
US8769194B2 (en) Information processing system including semiconductor device having self-refresh mode
JP2011258259A (ja) 半導体装置
KR20180001255A (ko) 반도체 메모리 장치 및 그의 동작 방법
US8988961B2 (en) Self-refresh control circuit and memory including the same
JP2015076111A (ja) 半導体装置
TWI724647B (zh) 用於多庫再新時序之設備及方法
JP5710947B2 (ja) 半導体装置およびその制御方法
US11456024B2 (en) Variable clock divider
KR20160074210A (ko) 멀티 채널 셀프 리프레쉬 장치
JP2012221545A (ja) 半導体装置
JP2022144926A (ja) 半導体メモリ装置
US20220084615A1 (en) Test circuit using clock signals having mutually different frequency
US20160314830A1 (en) Semiconductor memory device
KR20070041956A (ko) 반도체 메모리 장치
KR20160041329A (ko) 반도체 장치
KR20200032465A (ko) 메모리 및 메모리의 리프레시 동작 방법
KR100238236B1 (ko) 반도체 메모리장치의 셀프 리프레쉬 방법
KR100847768B1 (ko) 반도체 메모리 소자의 리프레쉬 제어장치
KR100518508B1 (ko) 반도체메모리장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid