KR20180001255A - 반도체 메모리 장치 및 그의 동작 방법 - Google Patents

반도체 메모리 장치 및 그의 동작 방법 Download PDF

Info

Publication number
KR20180001255A
KR20180001255A KR1020160080146A KR20160080146A KR20180001255A KR 20180001255 A KR20180001255 A KR 20180001255A KR 1020160080146 A KR1020160080146 A KR 1020160080146A KR 20160080146 A KR20160080146 A KR 20160080146A KR 20180001255 A KR20180001255 A KR 20180001255A
Authority
KR
South Korea
Prior art keywords
address
refresh
signal
cell
counting
Prior art date
Application number
KR1020160080146A
Other languages
English (en)
Other versions
KR102468251B1 (ko
Inventor
강경필
지성수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160080146A priority Critical patent/KR102468251B1/ko
Priority to US15/342,493 priority patent/US10032503B2/en
Publication of KR20180001255A publication Critical patent/KR20180001255A/ko
Application granted granted Critical
Publication of KR102468251B1 publication Critical patent/KR102468251B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명의 실시 예에 따른 반도체 메모리 장치는, 내부에 위크 셀 정보를 프로그램하고, 초기화 동작 시 저장된 위크 셀 정보를 출력하는 위크 셀 저장부; 상기 초기화 동작 시 상기 위크 셀 저장부로부터 전달되는 상기 위크 셀 정보를 저장하는 제 1 셀 영역을 포함하는 셀 어레이 영역; 리프레쉬 동작 시 리프레쉬 신호를 카운팅하여 리프레쉬 어드레스를 생성하되, 상기 제 1 셀 영역으로부터 출력되는 상기 위크 셀 정보에 대응되는 위크 셀 어드레스를 소정 주기로 상기 리프레쉬 어드레스로 출력하는 리프레쉬 어드레스 생성부; 및 상기 리프레쉬 어드레스에 해당하는 워드 라인을 활성화시켜 리프레쉬 동작을 수행하는 리프레쉬 회로를 포함할 수 있다.

Description

반도체 메모리 장치 및 그의 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 특허문헌은 반도체 설계 기술에 관한 것으로, 구체적으로는 메모리 어레이 영역에 저장된 위크 셀 정보를 이용하여 리프레쉬 동작을 수행하는 반도체 메모리 장치에 관한 것이다.
일반적으로 DRAM(Dynamic Random Access Memory)과 같은 반도체 메모리 장치의 메모리 셀은 스위치 역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉, 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나, MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작이 주기적으로 반복되어야 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레쉬(refresh) 동작이라 한다.
리프레쉬 동작은 메모리 컨트롤러로부터 메모리로 리프레쉬 커맨드가 입력될 때마다 수행되는데, 메모리 컨트롤러는 메모리의 데이터 유지 시간(data retention time)을 고려해 일정 시간마다 메모리로 리프레쉬 커맨드를 입력한다. 예를 들어, 메모리의 데이터 유지 시간(data retention time)이 64ms이고, 리프레쉬 커맨드가 8000번 입력되어야 메모리 내부의 전체 메모리 셀이 리프레쉬 될 수 있는 경우에, 메모리 컨트롤러는 64ms 동안에 8000번의 리프레쉬 커맨드를 메모리 장치로 입력한다.
한편, 메모리 장치의 테스트 과정에서 메모리 장치에 포함된 일부 메모리 셀들의 데이터 유지 시간(data retention time)이 규정된 기준 시간을 초과하지 못하는 경우 해당 메모리 장치는 페일로 처리되는데, 이렇게 페일로 처리된 메모리 장치는 버려져야 한다.
데이터 유지 시간이 기준시간에 미치지 못하는 메모리 셀(즉, 위크 셀)을 포함하는 메모리 장치를 모두 페일로 처리하는 경우 수율이 하락하는 문제점이 있다. 또한 테스트를 통과한 메모리 장치라도 사후적인 요인에 의해 위크 셀이 발생하면 오류를 일으킬 수 있다.
더욱이, 하나의 칩에 집적되는 셀(cell)의 수가 수천 만개 이상으로 초고집적화 되어감에 따라 제조 공정의 발달에도 불구하고 위크 셀의 존재 가능성은 더욱 커지고 있다고 할 수 있다. 만일 이러한 위크 셀에 대하여 정확한 테스트가 이루어지지 않는다면 반도체 메모리 장치의 신뢰성을 확보할 수 없게 된다.
따라서, 위크 셀을 검출하여 스크린하는 스킴이 다양한 방법으로 연구되고 있다.
본 발명의 실시예가 해결하고자 하는 기술적 과제는 메모리 어레이 영역에 저장된 위크 셀 정보를 이용하여 리프레쉬 동작을 수행할 수 있는 반도체 메모리 장치 및 이의 동작 방법을 제공하는 데 있다.
본 발명의 일 실시예에 따르면, 반도체 메모리 장치는, 내부에 위크 셀 정보를 프로그램하고, 초기화 동작 시 저장된 위크 셀 정보를 출력하는 위크 셀 저장부; 상기 초기화 동작 시 상기 위크 셀 저장부로부터 전달되는 상기 위크 셀 정보를 저장하는 제 1 셀 영역을 포함하는 셀 어레이 영역; 리프레쉬 동작 시 리프레쉬 신호를 카운팅하여 리프레쉬 어드레스를 생성하되, 상기 제 1 셀 영역으로부터 출력되는 상기 위크 셀 정보에 대응되는 위크 셀 어드레스를 소정 주기로 상기 리프레쉬 어드레스로 출력하는 리프레쉬 어드레스 생성부; 및 상기 리프레쉬 어드레스에 해당하는 워드 라인을 활성화시켜 리프레쉬 동작을 수행하는 리프레쉬 회로를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 반도체 메모리 장치는, 내부에 위크 셀 정보를 프로그램하고, 초기화 동작 시 저장된 위크 셀 정보를 출력하는 위크 셀 저장부; 워드 라인 활성화 신호 및 컬럼 선택 신호에 따라 선택된 메모리 셀들에 데이터를 저장하되, 상기 초기화 동작 시 상기 위크 셀 저장부로부터 전달되는 상기 위크 셀 정보를 저장하는 제 1 셀 영역을 포함하는 셀 어레이 영역; 리프레쉬 신호를 카운팅하여 생성된 리프레쉬 어드레스 혹은 로우 어드레스를 선택하여 타겟 로우 어드레스를 출력하며, 상기 리프레쉬 신호에 응답하여 상기 제 1 셀 영역으로부터 상기 위크 셀 정보를 전달받아 저장하고, 저장된 위크 셀 정보를 토대로 리프레쉬 주기가 조절되도록 상기 리프레쉬 어드레스를 생성하는 리프레쉬 제어부; 상기 타겟 로우 어드레스를 디코딩하여 상기 워드 라인 활성화 신호를 활성화시키는 로우 회로; 및 컬럼 어드레스를 디코딩하여 상기 컬럼 선택 신호를 출력하는 컬럼 회로를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 반도체 메모리 장치의 동작 방법은, 위크 셀 정보를 저장하기 위한 제 1 셀 영역이 구비된 메모리 어레이 영역을 포함하는 반도체 메모리 장치에 있어서, 초기화 동작 시 위크 셀 저장부로부터 전달되는 위크 셀 정보를 상기 메모리 어레이 영역의 제 1 셀 영역에 저장하는 단계; 리프레쉬 동작 시 리프레쉬 신호를 카운팅하여 리프레쉬 어드레스를 생성하되, 상기 제 1 셀 영역으로부터 전달되는 상기 위크 셀 정보에 대응되는 위크 셀 어드레스를 소정 주기로 상기 리프레쉬 어드레스로 출력하는 단계; 및 상기 리프레쉬 어드레스에 해당하는 워드 라인을 활성화시켜 리프레쉬 동작을 수행하는 단계를 포함할 수 있다.
제안된 실시예에 따른 반도체 메모리 장치는 메모리 어레이 영역에 구비된 더미 매트 혹은 더미 셀 영역을 위크 셀 정보 저장 영역으로 이용함으로써, 기존의 래치 등의 저장 회로의 면적 및 그와 관련된 제어 신호들을 생성하기 위한 회로의 면적을 감소할 수 있다는 효과가 있다.
또한, 제안된 실시예에 따른 반도체 메모리 장치는 메모리 어레이 영역에 저장된 위크 셀 정보를 이용하여 리프레쉬 주기를 조절함으로써 리프레쉬 동작으로 인해 소모되는 전류를 줄이는 동시에 칩의 신뢰성을 보장할 수 있다는 효과가 있다.
도 1 은 본 발명의 실시 예에 따른 반도체 메모리 장치의 블록 구성도 이다.
도 2 는 도 1 의 리프레쉬 제어부의 상세 블록 구성도 이다.
도 3 은 본 발명의 실시 예에 따른 도 2 의 리프레쉬 어드레스 생성부의 상세 블록 구성도 이다.
도 4a 는 도 3 의 제어 신호 생성부의 상세 블록도 이다.
도 4b 는 도 4a 의 S-비트 카운터의 상세 블록도 이다.
도 5 는 도 3 의 위크 셀 정보 업데이트부의 상세 블록도 이다.
도 6 은 도 3 의 어드레스 카운터의 상세 블록도 이다.
도 7a 는 도 3 의 리프레쉬 어드레스 출력부의 상세 블록도 이다.
도 7b 는 도 7a 의 어드레스 매치 신호 생성부의 상세 블록도 이다.
도 8a 내지 도 8c 는 도 2 의 리프레쉬 어드레스 생성부의 동작 파형도 이다.
도 9a 내지 도 9c 는 각각 도 8a 내지 도 8c 의 리프레쉬 동작을 설명하기 위한 도면 이다.
도 10 은 본 발명의 실시 예에 따른 도 2 의 리프레쉬 어드레스 생성부의 상세 블록 구성도 이다.
도 11a 및 도 11b 는 도 10 의 리프레쉬 어드레스 생성부의 동작 파형도 이다.
도 12a 및 도 12b 는 각각 도 11a 및 도 11b 의 리프레쉬 동작을 설명하기 위한 도면 이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예들을 첨부 도면을 참조하여 설명하고자 한다.
일반적으로, 위크 셀에 대하여 다양한 방법으로 테스트가 수행한 후에, 검출된 위크 셀에 대한 정보(이하, '위크 셀 정보'라 한다)는 비휘발성 메모리에 저장하여 전원 공급이 차단되더라도 저장된 데이터를 유지할 수 있도록 한다.
전원이 공급된 후에, 비휘발성 메모리에 저장된 위크 셀 정보를 노멀 동작에서 바로 독출하여 사용하게 된다면 신뢰성 저하로 인해 동작에 오류가 발생하게 된다. 따라서, 부트업 동작 시 비휘발성 메모리에 저장된 위크 셀 정보를 래치 등의 저장 회로에 저장한 후 노멀 동작 시에 래치에 저장된 위크 셀 정보를 이용하여 필요한 동작(예를 들어, 리프레쉬 동작)을 수행할 수 있다.
한편, 반도체 메모리 장치의 용량이 증가하면서 위크 셀도 함께 증가하고 있고 이에 따라 위크 셀 정보를 프로그램하는 비휘발성 메모리 및 위크 셀 정보 저장 회로의 용량도 함께 증가하고 있다. 따라서, 전체 반도체 메모리 장치에서 위크 셀 정보 저장 회로 내에 구비된 단위 래치가 차지하는 면적 또한 증가하고 있다.
이하에서는, 위크 셀 정보 저장 회로 대신에 메모리 어레이 영역을 이용하여 위크 셀을 저장함으로써 위크 셀 정보를 저장하기 위한 회로의 면적을 감소할 수 있는 방법에 대해 논의하고자 한다. 특히, 본 발명의 실시예는, 메모리 어레이 영역 내의 일부 영역(예를 들어, 더미 셀 영역)에 위크 셀 정보를 저장한 후, 저장된 위크 셀 정보를 이용하여 리프레쉬 동작을 선택적으로 수행할 수 있다.
도 1 은 본 발명의 실시 예에 따른 반도체 메모리 장치를 설명하기 위한 블록도 이다. 설명의 편의를 위해, 도 1 에는, 반도체 메모리 장치가 하나의 메모리 뱅크를 구비하는 경우가 도시되어 있다.
도 1 을 참조하면, 반도체 메모리 장치(100)는 메모리 어레이 영역(110), 로우 회로(120), 컬럼 회로(130), 데이터 입출력 회로(140), 위크 셀 저장부(150), 정보 전송 제어부(160) 및 리프레쉬 제어부(170)를 포함한다.
참고로, 도면에 도시되지 않았지만, 클럭 신호(CLK)에 응답하여 외부로부터 입력되는 명령어(RST, /CS, /RAS, /CAS, /WE)를 디코딩하여 리프레쉬 신호(REF), 라이트 신호(WT), 리드 신호(RD), 액티브 신호(ACT) 및 프리차지 신호(PCG) 등을 생성하기 위한 커맨드 디코더(미도시)와, 액티브 신호(ACT) 및 프리차지 신호(PCG)에 응답하여 로우 액티브 신호(RACT)를 생성하기 위한 액티브 신호 생성부(미도시)도 구비될 수 있다. 또한, 외부 어드레스(ADD)를 버퍼링하여 로우 어드레스(XADD<0:N>) 및 컬럼 어드레스(YADD<0:M>)를 출력하기 위한 어드레스 버퍼(미도시)가 추가로 구비될 수 있다.
메모리 어레이 영역(110)은, 각각이 데이터를 저장할 수 있는 메모리 셀들을 포함하는 다수 개의 셀 매트들을 포함할 수 있다. 메모리 셀들은 워드 라인(WL)을 통해 로우 회로(120)와 연결되고, 비트 라인(BL)을 통해 컬럼 회로(130)와 연결될 수 있다. 로우 회로(120)로부터 제공되는 워드 라인 활성화 신호 및 컬럼 회로(130)로부터 제공되는 컬럼 선택 신호에 따라 선택된 메모리 셀들에 데이터가 저장될 수 있다. 본 발명의 실시 예에 따른 메모리 어레이 영역(110)은 휘발성 메모리 셀들로 구성될 수 있다. 바람직하게는, 메모리 어레이 영역(110)은 DRAM 메모리 셀들로 구성될 수 있다. 참고로, 메모리 어레이 영역(110)에는 노멀 셀 영역(미도시) 및 리던던시 셀 영역(미도시)이 포함되고, 노말 셀 영역에 결함 셀, 즉, 리페어 대상 메모리 셀이 발견되면 리페어 대상 메모리 셀이 위치한 노말 워드 라인은 리던던시 셀 영역의 리던던시 워드 라인과 대체될 수 있다. 이러한 리페어 동작에 대한 상세한 설명은 생략하기로 한다.
본 발명의 실시 예에서는, 메모리 어레이 영역(110)의 일부 영역은 위크 셀 저장부(150)로부터 독출되는 위크 셀 정보(INF_W)를 저장하기 위한 위크 셀 정보 저장 영역(112)으로 할당될 수 있다. 즉, 메모리 어레이 영역(110)의 일부 영역은 위크 셀 정보(INF_W)를 저장하기 위한 위크 셀 정보 저장 영역(112)으로 할당되고, 나머지 영역은 노멀 동작 시에 데이터를 저장하기 위한 노멀 메모리 셀 영역으로 할당될 수 있다. 바람직하게는, 위크 셀 정보 저장 영역(112)은, 메모리 어레이 영역(110)의 더미 매트 혹은 더미 셀 영역으로 할당될 수 있다.
위크 셀 저장부(150)는, 위크 셀 정보(INF_W)를 프로그래밍하기 위한 다수의 퓨즈들(미도시)를 포함하는 비휘발성 메모리로 구성될 수 있다. 위크 셀 저장부(150)는, 부트업 신호(BOOTUP)에 응답하여 프로그래밍된 위크 셀 정보(INF_W)의 독출 동작을 개시할 수 있다. 위크 셀 저장부(150)는, 부트업 신호(BOOTUP)가 활성화되면, 프로그래밍된 위크 셀 정보(INF_W)를 독출할 수 있다. 일 실시 예에서, 위크 셀 저장부(150)는, 어레이 이-퓨즈 (ARE) 회로, NAND 플래쉬 메모리, NOR 플래쉬 메모리, MRAM(Magnetic Random Access Memory), STT-MRAM(Spin Transfer magnetic Random Access Memory), ReRAM(Resistive Random Access Memory) 및 PC RAM(Phase Change Random Access Memory)과 같은 비휘발성 메모리(Non-Volatile Memory) 중 하나로 구성될 수 있다. 한편, 다른 실시예에서 위크 셀 저장부(150)는 외부의 테스트 장비에 저장된 위크 셀 정보를 입력받아 저장할 수 있는 회로로 구현될 수 있다.
로우 회로(120)는, 로우 액티브 신호(RACT)에 응답하여, 리프레쉬 제어부(170)로부터 출력되는 타겟 로우 어드레스(ATROW<0:N>)에 대응되는 워드 라인(WL)을 활성화 시키기 위한 워드 라인 활성화 신호를 생성할 수 있다. 참고로, 로우 회로(120)는 리프레쉬 동작 시에 리프레쉬 어드레스에 해당하는 워드 라인을 활성화시켜 리프레쉬 동작을 수행하는 리프레쉬 회로로 동작할 수 있다.
컬럼 회로(130)는, 컬럼 어드레스(YADD<0:M>)를 디코딩하여, 특정 비트 라인(BL)의 데이터를 억세스 하기 위한 컬럼 선택 신호를 생성할 수 있다. 부트업 동작 시, 위크 셀 저장부(150)로부터 독출되는 위크 셀 정보(INF_W)는, 워드 라인 활성화 신호 및 컬럼 선택 신호에 따라 선택된 위크 셀 정보 저장 영역(112)의 메모리 셀들에 저장될 수 있다.
데이터 입출력 회로(140)는, 리드 동작 시에, 리드 신호(RD)에 응답하여 컬럼 어드레스(YADD<0:M>)에 의해 선택된 비트 라인(BL)으로부터 전달되는 데이터를 DQ 패드로 출력하는 센스 앰프(IOSA) 및 라이트 동작 시에, 라이트 신호(WT)에 응답하여 컬럼 어드레스(YADD<0:M>)에 대응되는 비트 라인(BL)으로 DQ 패드를 통해 입력되는 데이터를 전달하여 저장하는 라이트 드라이버(WD)를 포함할 수 있다.
정보 전송 제어부(160)는, 리프레쉬 신호(REF)가 입력되면, 위크 셀 정보 저장 영역(112)에 저장된 위크 셀 정보(INF_W)를 소정 비트 단위로 순차적으로 출력하기 위한 로우 정보 어드레스(RD_XADD) 및 컬럼 정보 어드레스(RD_YADD)를 생성할 수 있다. 즉, 리프레쉬 신호(REF)가 입력되면, 로우 회로(120)는 로우 정보 어드레스(RD_XADD)에 대응하는 워드 라인을 활성화시키고, 컬럼 회로(130)는 컬럼 정보 어드레스(RD_YADD)에 대응하는 비트 라인을 선택할 수 있다. 따라서, 리프레쉬 동작 시, 위크 셀 정보 저장 영역(112)에 저장된 위크 셀 정보(INF_W)는 소정 비트 단위로 순차적으로 리프레쉬 제어부(170)로 출력될 수 있다.
리프레쉬 제어부(170)는, 로우 어드레스(XADD<0:N>) 혹은 리프레쉬 신호(REF)를 카운팅하여 생성된 리프레쉬 어드레스(REF_ADD<0:N>)를 선택하여 타겟 로우 어드레스(ATROW<0:N>)를 출력할 수 있다. 리프레쉬 제어부(170)는, 리프레쉬 동작 이외의 동작 시, 로우 어드레스(XADD<0:N>)를 선택하여 타겟 로우 어드레스(ATROW<0:N>)로 출력하고, 리프레쉬 동작 시, 리프레쉬 신호(REF)를 카운팅하여 생성된 리프레쉬 어드레스(REF_ADD<0:N>)를 선택하여 타겟 로우 어드레스(ATROW<0:N>)로 출력할 수 있다. 리프레쉬 동작 시, 리프레쉬 제어부(170)는, 위크 셀 정보 저장 영역(112)로부터 소정 비트 단위로 출력되는 위크 셀 정보(INF_W)를 입력받아 저장하고, 저장된 위크 셀 정보(INF_W)를 토대로 리프레쉬 주기가 조절되도록 리프레쉬 어드레스(REF_ADD<0:N>)를 생성할 수 있다.
상기와 같이, 본 발명의 실시 예에 따른 반도체 메모리 장치는, 부트업 동작 시에, 위크 셀 저장부(150)에 프로그램 된 위크 셀 정보(INF_W)를 메모리 셀 영역의 일부 영역(즉, 위크 셀 정보 저장 영역(112))으로 전송하여 저장한 후, 리프레쉬 동작 시에 위크 셀 정보 저장 영역(112)에 저장된 위크 셀 정보를 이용하여 리프레쉬 주기를 조절하여 수행할 수 있다. 이 때, 전체 리프레쉬 간격을 늘리면서 위크 셀에 대한 리프레쉬를 노멀 리프레쉬 사이에 추가적으로 수행함으로써 리프레쉬 동작으로 인해 소모되는 전류를 줄이는 동시에 칩의 신뢰성을 향상시킬 수 있다. 또한, 메모리 어레이 영역(110)에 구비된 더미 매트 혹은 더미 셀 영역을 위크 셀 정보 저장 영역(112)으로 이용함으로써, 기존의 래치 등의 저장 회로의 면적 및 그와 관련된 제어 신호들을 생성하기 위한 회로의 면적을 감소할 수 있다.
이하, 도면을 참조하여, 본 발명의 구현을 위한 구체적인 구성에 대해 알아보기로 한다.
도 2 는 도 1 의 리프레쉬 제어부(170)의 상세 블록 구성도 이다.
도 2 를 참조하면, 리프레쉬 제어부(170)는, 리프레쉬 어드레스 생성부(210) 및 어드레스 선택부(230)를 포함할 수 있다.
리프레쉬 어드레스 생성부(210)는, 일정 주기로 토글링하는 리프레쉬 신호(REF)를 카운팅하여 생성된 리프레쉬 어드레스(REF_ADD<0:N>)를 생성하되, 소정 주기로 위크 셀 정보 저장 영역(112)로부터 소정 비트 단위로 출력되는 위크 셀 정보(INF_W)에 대응되는 위크 셀 어드레스를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력할 수 있다.
어드레스 선택부(230)는, 리프레쉬 신호(REF)에 응답하여 리프레쉬 어드레스(REF_ADD<0:N>) 혹은 어드레스 버퍼(미도시)로부터 입력되는 로우 어드레스(XADD<0:N>) 중 하나를 선택하여 타겟 로우 어드레스(ATROW<0:N>)로 출력한다. 어드레스 선택부(230)는 리프레쉬 동작 시 리프레쉬 어드레스(REF_ADD<0:N>)를 선택하고, 리프레쉬 동작 이외의 동작 시 로우 어드레스(XADD<0:N>)를 선택하여 출력할 수 있다.
도 3 은 본 발명의 실시 예에 따른 도 2 의 리프레쉬 어드레스 생성부(210)의 상세 블록 구성도 이다.
도 3 을 참조하면, 리프레쉬 어드레스 생성부(210)는, 제어 신호 생성부(310), 위크 셀 정보 업데이트부(320), 어드레스 카운터(330) 및 리프레쉬 어드레스 출력부(340)를 포함할 수 있다.
제어 신호 생성부(310)는, 리프레쉬 신호(REF)를 S 비트 단위로 카운팅하고, 카운팅 개수가 제 1 타겟값(CNT(S-2))에 도달할 때마다 활성화되는 업데이트 신호(UPDATE) 및 카운팅 개수가 상기 제 1 타겟값 보다 큰 제 2 타겟값(S)에 도달할 때마다 활성화되는 비교 신호(COMPARE)를 생성할 수 있다. 또한, 제어 신호 생성부(310)는, 어드레스 매치 신호(ADD_HIT)에 따라 비교 신호(COMPARE)를 마스킹하여 출력할 수 있다. 즉, 제어 신호 생성부(310)는, 어드레스 매치 신호(ADD_HIT)가 활성화될 때 비교 신호(COMPARE)를 마스킹하여 비활성화시켜 출력할 수 있다.
위크 셀 정보 업데이트부(320)는, 업데이트 신호(UPDATE)에 응답하여 위크 셀 정보(INF_W)를 업데이트 하고, 비교 신호(COMPARE)에 응답하여 업데이트된 위크 셀 정보(UPDATE_INF_W)를 위크 셀 어드레스(WEAK_ADD<0:N>)로 출력할 수 있다. 일 실시 예에서, 위크 셀 정보 업데이트부(320)는, 비교 신호(COMPARE)가 마스킹 되기 전의 신호, 즉, 비교 소스 신호(COMPARE_PRE)에 응답하여 업데이트된 위크 셀 정보(UPDATE_INF_W)를 위크 셀 어드레스(WEAK_ADD<0:N>)로 출력할 수 있다. 이 때, 위크 셀 정보(INF_W)는, 위크 셀 정보 저장 영역(112)로부터 소정 비트 단위로 출력될 수 있으며, 소정 비트는 로우 어드레스(XADD<0:N>))의 비트 수(즉, (N+1)개)에 대응될 수 있다.
어드레스 카운터(330)는, 리프레쉬 신호(REF)를 카운팅하여 카운팅 어드레스(REF_CNT_ADD<0:N>)를 생성하되, 비교 신호(COMPARE)에 응답하여 리프레쉬 신호(REF)의 카운팅을 중지할 수 있다.
리프레쉬 어드레스 출력부(340)는, 비교 신호(COMPARE)에 응답하여 위크 셀 어드레스(WEAK_ADD<0:N>)와 카운팅 어드레스(REF_CNT_ADD<0:N>) 중 하나를 선택하여 리프레쉬 어드레스(REF_ADD<0:N>)로 출력할 수 있다. 또한, 리프레쉬 어드레스 출력부(340)는, 위크 셀 어드레스(WEAK_ADD<0:N>)와 카운팅 어드레스(REF_CNT_ADD<0:N>)의 각 비트가 일치할 때, 어드레스 매치 신호(ADD_HIT)가 활성화시켜 출력할 수 있다.
도 4a 는 도 3 의 제어 신호 생성부(310)의 상세 블록도 이다. 도 4b 는 도 4a 의 S-비트 카운터(410)의 상세 블록도 이다.
도 4a 를 참조하면, 제어 신호 생성부(310)는, S-비트 카운터(410), 마스크 신호 생성부(420) 및 비교 신호 생성부(430)를 포함할 수 있다.
S-비트 카운터(410)는, 리프레쉬 신호(REF)를 S 비트 단위로 카운팅하고, 카운팅 개수가 제 1 타겟값(CNT(S-2))에 도달할 때마다 활성화되는 업데이트 신호(UPDATE) 및 카운팅 개수가 제 2 타겟값(CNT(S))에 도달할 때마다 활성화되는 비교 소스 신호(COMPARE_PRE)를 생성할 수 있다.
도 4b 를 참조하면, S-비트 카운터(410)는, 직렬 연결된 S 개의 래치들(420_1~420_S)로 구성될 수 있다. S 개의 래치들(420_1~420_S)은 리프레쉬 신호(REF)를 클럭 단자로 입력받고, 전단의 래치의 출력(OUT)을 입력(IN)으로 수신할 수 있다. 래치(420_S-2)의 출력(OUT)의 신호(CNT(S-2))는 업데이트 신호(UPDATE)로 출력되고, 래치(420_S)의 출력(OUT)의 신호(CNT(S))는 비교 소스 신호(COMPARE_PRE)로 출력될 수 있다. 일 실시 예에서, S-비트 카운터(410)는, 리프레쉬 신호(REF)의 카운팅 개수가 (S-2)개 및 S 개에 도달할 때마다 해당 신호를 활성화시키는 경우를 예로 들어 설명하고 있지만, 비교 소스 신호(COMPARE_PRE)의 활성화 타이밍 전의 일정 시간 전에 미리 업데이트 신호(UPDATE)를 활성화시키는 구성으로 구현 가능하다.
마스크 신호 생성부(420)는, 어드레스 매치 신호(ADD_HIT) 및 비교 소스 신호(COMPARE_PRE)에 응답하여 마스크 신호(MASK)를 생성할 수 있다. 마스크 신호 생성부(420)는, 어드레스 매치 신호(ADD_HIT)가 활성화될 때 마스크 신호(MASK)를 활성화시키고, 비교 소스 신호(COMPARE_PRE)가 활성화된 소정 시간 이후에 마스크 신호(MASK)를 비활성화시킬 수 있다. 일 실시예에서, 마스크 신호 생성부(420)는, 비교 소스 신호(COMPARE_PRE)를 소정 시간 지연시키는 지연부(422)와, 어드레스 매치 신호(ADD_HIT)에 응답하여 셋되고, 지연부(422)의 출력에 응답하여 리셋되어 마스크 신호(MASK)를 출력하는 RS 래치(424)를 포함할 수 있다.
비교 신호 생성부(430)는, 비교 소스 신호(COMPARE_PRE)가 활성화될 때 비교 신호(COMPARE)를 활성화시켜 출력할 수 있다. 이 때, 비교 신호 생성부(430)는, 마스크 신호(MASK)가 활성화되면 비교 신호(COMPARE)를 비활성화시켜 출력할 수 있다.
상기와 같이, 제어 신호 생성부(310)는, 리프레쉬 신호(REF)를 S 비트 단위로 카운팅하고, 카운팅 개수가 제 1 타겟값(CNT(S-2))에 도달할 때마다 활성화되는 업데이트 신호(UPDATE) 및 카운팅 개수가 상기 제 1 타겟값 보다 큰 제 2 타겟값(S)에 도달할 때마다 활성화되는 비교 소스 신호(COMPARE_PRE)를 생성하되, 어드레스 매치 신호(ADD_HIT)가 활성화되면 비교 소스 신호(COMPARE_PRE)를 마스킹하여 비교 신호(COMPARE)로 출력할 수 있다.
도 5 는 도 3 의 위크 셀 정보 업데이트부(320)의 상세 블록도 이다.
도 5 를 참조하면, 위크 셀 정보 업데이트부(320)는 업데이트부(510) 및 출력부(520)를 포함할 수 있다.
업데이트부(320)는, 업데이트 신호(UPDATE)에 응답하여 위크 셀 정보 저장 영역(112)로부터 소정 비트 단위, 즉, (N+1) 비트 단위로 출력되는 위크 셀 정보(INF_W<0:N>)를 입력받아 업데이트하여 업데이트된 위크 셀 정보(UPDATE_INF_W<0:N>)로 저장할 수 있다. 업데이트부(320)는, 업데이트 신호(UPDATE)에 응답하여 턴온되어 위크 셀 정보(INF_W<0:N>)를 전달하는 제 1 스위치 그룹(512) 및 위크 셀 정보(INF_W<0:N>)를 업데이트된 위크 셀 정보(UPDATE_INF_W<0:N>)로 저장하는 제 1 저장부(514)를 포함할 수 있다.
출력부(520)는, 비교 소스 신호(COMPARE_PRE)에 응답하여 업데이트된 위크 셀 정보(UPDATE_INF_W<0:N>)를 위크 셀 어드레스(WEAK_ADD<0:N>)로 출력할 수 있다. 출력부(520)는, 비교 소스 신호(COMPARE_PRE)에 응답하여 턴온되어 업데이트된 위크 셀 정보(UPDATE_INF_W<0:N>)를 전달하는 제 2 스위치 그룹(522) 및 업데이트된 위크 셀 정보(UPDATE_INF_W<0:N>)를 저장하여 위크 셀 어드레스(WEAK_ADD<0:N>)로 출력하는 제 2 저장부(524)를 포함할 수 있다.
상기와 같이, 위크 셀 정보 업데이트부(320)는, 업데이트 신호(UPDATE)에 응답하여 위크 셀 정보(INF_W)를 업데이트 하고, 비교 신호(COMPARE)가 마스킹 되기 전의 신호, 즉, 비교 소스 신호(COMPARE_PRE)에 응답하여 업데이트된 위크 셀 정보(UPDATE_INF_W)를 위크 셀 어드레스(WEAK_ADD<0:N>)로 출력할 수 있다.
도 6 은 도 3 의 어드레스 카운터(330)의 상세 블록도 이다.
도 6 을 참조하면, 어드레스 카운터(330)는, 클럭 제어부(610) 및 카운팅부(620)를 포함할 수 있다.
클럭 제어부(610)는, 비교 신호(COMPARE)와 리프레쉬 신호(REF)에 따라 클럭 신호(CLK)를 생성할 수 있다. 클럭 제어부(610)는, 리프레쉬 신호(REF)를 클럭 신호(CLK)로 출력하되, 비교 신호(COMPARE)가 활성화되면 리프레쉬 신호(REF)를 블록킹하여 클럭 신호를 로직 로우 레벨로 출력한다.
카운팅부(620)는, 직렬 연결된 (N+1) 개의 래치들(620_1~620_N+1)로 구성될 수 있다. (N+1) 개의 래치들(620_1~620_N+1)는 클럭 신호(CLK)를 클럭 단자로 입력받고, 전단의 래치의 출력(OUT)을 입력(IN)으로 수신할 수 있다. (N+1) 개의 래치들(620_1~620_N+1)의 출력(OUT)의 신호는 카운팅 어드레스(REF_CNT_ADD<0:N>)로 출력될 수 있다
상기와 같이, 어드레스 카운터(330)는, 리프레쉬 신호(REF)를 카운팅하여 카운팅 어드레스(REF_CNT_ADD<0:N>)를 생성하되, 비교 신호(COMPARE)에 응답하여 리프레쉬 신호(REF)의 카운팅을 중지할 수 있다.
도 7a 는 도 3 의 리프레쉬 어드레스 출력부(340)의 상세 블록도 이다. 도 7b 는 도 7a 의 어드레스 매치 신호 생성부(720)의 상세 블록도 이다.
도 7a 를 참조하면, 리프레쉬 어드레스 출력부(340)는, 어드레스 선택부(710) 및 어드레스 매치 신호 생성부(720)를 포함할 수 있다.
어드레스 선택부(710)는, 비교 신호(COMPARE)에 응답하여 위크 셀 어드레스(WEAK_ADD<0:N>)와 카운팅 어드레스(REF_CNT_ADD<0:N>) 중 하나를 선택하여 리프레쉬 어드레스(REF_ADD<0:N>)로 출력할 수 있다. 어드레스 선택부(710)는 비교 신호(COMPARE)가 활성화되면 위크 셀 어드레스(WEAK_ADD<0:N>)를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력할 수 있다. 어드레스 선택부(710)는, 비교 신호(COMPARE)에 응답하여 위크 셀 어드레스(WEAK_ADD<0:N>)를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력하는 제 1 선택부(712)와, 반전 비교 신호(COMPARE_B)에 응답하여 카운팅 어드레스(REF_CNT_ADD<0:N>)를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력하는 제 2 선택부(714)를 포함할 수 있다.
어드레스 매치 신호 생성부(720)는, 위크 셀 어드레스(WEAK_ADD<0:N>)와 카운팅 어드레스(REF_CNT_ADD<0:N>)의 각 비트가 일치할 때, 어드레스 매치 신호(ADD_HIT)가 활성화시켜 출력할 수 있다.
도 7b 를 참조하면, 어드레스 매치 신호 생성부(720)는, 위크 셀 어드레스(WEAK_ADD<0:N>)와 카운팅 어드레스(REF_CNT_ADD<0:N>)의 각 비트를 비교하는 복수 개의 단위 비교부(722_1~722_N+1)와, 복수 개의 단위 비교부(722_1~722_N+1)의 출력들(SUM_HIT<0:N>)을 합산하여 어드레스 매치 신호(ADD_HIT)를 생성하는 합산부(724)를 포함할 수 있다.
상기와 같이, 리프레쉬 어드레스 출력부(340)는, 비교 신호(COMPARE)에 응답하여 위크 셀 어드레스(WEAK_ADD<0:N>)와 카운팅 어드레스(REF_CNT_ADD<0:N>) 중 하나를 선택하여 리프레쉬 어드레스(REF_ADD<0:N>)로 출력할 수 있다. 또한, 리프레쉬 어드레스 출력부(340)는, 위크 셀 어드레스(WEAK_ADD<0:N>)와 카운팅 어드레스(REF_CNT_ADD<0:N>)의 각 비트가 일치할 때, 어드레스 매치 신호(ADD_HIT)가 활성화시켜 출력할 수 있다.
이하, 도면을 참조하여 메모리 어레이 영역 내의 일부 영역(예를 들어, 더미 셀 영역)에 위크 셀 정보를 저장한 후, 저장된 위크 셀 정보를 이용하여 리프레쉬 동작을 선택적으로 수행하는 방법에 대해 알아보기로 한다.
도 8a 내지 도 8c 는 도 2 의 리프레쉬 어드레스 생성부(210)의 동작 파형도 이다. 도 9a 내지 도 9c 는 각각 도 8a 내지 도 8c 의 리프레쉬 동작을 설명하기 위한 도면 이다.
도 8a 및 도 9a 는 어드레스 매치 신호(ADD_HIT)가 비활성화되는 경우를 설명하기 위한 도면이고, 도 8b 및 도 9b 는 어드레스 매치 신호(ADD_HIT)가 업데이트 신호(UPDATE)와 비교 신호(COMPARE)의 활성화 타이밍 전에 활성화되는 제 1 경우를 설명하기 위한 도면이고, 도 8c 및 도 9c 는 어드레스 매치 신호(ADD_HIT)가 업데이트 신호(UPDATE)와 비교 신호(COMPARE)의 활성화 타이밍 사이에서 활성화되는 제 2 경우를 설명하기 위한 도면이다.
도 8a 를 참조하면, 리프레쉬 동작 시, 리프레쉬 어드레스 생성부(210)의 어드레스 카운터(330)는 일정 주기로 토글링하는 리프레쉬 신호(REF)를 카운팅하여 카운팅 어드레스(REF_CNT_ADD<0:N>)를 생성한다. 리프레쉬 어드레스 출력부(340)는, 비활성화된 비교 신호(COMPARE)에 응답하여 카운팅 어드레스(REF_CNT_ADD<0:N>)를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력한다. 따라서, S 개의 워드 라인(WL)에 대해 순차적으로 리프레쉬 동작, 즉, 노멀 리프레쉬 동작이 수행될 수 있다.
제어 신호 생성부(310)는, 리프레쉬 신호(REF)를 S 비트 단위로 카운팅하고, 카운팅 개수가 제 1 타겟값(CNT(S-2))에 도달할 때마다 업데이트 신호(UPDATE)를 활성화시키고, 카운팅 개수가 제 2 타겟값(S)에 도달할 때마다 비교 신호(COMPARE)를 활성화시킨다. 활성화된 비교 신호(COMPARE)에 응답하여, 어드레스 카운터(330)는 리프레쉬 신호(REF)의 카운팅을 중지하고, 리프레쉬 어드레스 출력부(340)는 제 1 위크 셀(WEAK CELL 1)에 대한 위크 셀 어드레스(WEAK_ADD<0:N>)를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력할 수 있다. 따라서, S 개의 워드 라인(WL)에 대해 순차적으로 노멀 리프레쉬 동작이 수행된 후에 제 1 위크 셀(WEAK CELL 1)의 워드 라인에 대해 리프레쉬 동작, 즉, 위크 셀 리프레쉬 동작이 수행될 수 있다.
또한, 위크 셀 정보 업데이트부(320)는, 활성화된 업데이트 신호(UPDATE)에 응답하여 제 1 위크 셀(WEAK CELL 1)에 대한 위크 셀 정보(INF_W<0:N>)를 제 2 위크 셀(WEAK CELL 2)에 대한 위크 셀 정보(INF_W<0:N>)로 업데이트 하고, 활성화된 비교 소스 신호(COMPARE_PRE)에 응답하여 업데이트된 위크 셀 정보(UPDATE_INF_W<0:N>)를 위크 셀 어드레스(WEAK_ADD<0:N>)로 출력한다.
따라서, 도 9a 를 참조하면, 카운팅 어드레스(REF_CNT_ADD<0:N>)에 따라 S 개의 워드 라인(WL)에 대해 순차적으로 노멀 리프레쉬 동작이 수행된 후에, 위크 셀 어드레스(WEAK_ADD<0:N>)에 대응되는 워드 라인에 대해 위크 셀 리프레쉬 동작이 수행되는 동작이 반복하여 수행될 수 있다.
도 8b 및 8c 를 참조하면, 리프레쉬 동작 시, 어드레스 카운터(330)는 카운팅 어드레스(REF_CNT_ADD<0:N>)를 생성하고, 리프레쉬 어드레스 출력부(340)는 비활성화된 비교 신호(COMPARE)에 응답하여 카운팅 어드레스(REF_CNT_ADD<0:N>)를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력한다. 따라서, S 개의 워드 라인(WL)에 대해 순차적으로 노멀 리프레쉬 동작이 수행될 수 있다.
리프레쉬 어드레스 출력부(340)는, 위크 셀 어드레스(WEAK_ADD<0:N>)와 카운팅 어드레스(REF_CNT_ADD<0:N>)의 각 비트가 일치할 때, 어드레스 매치 신호(ADD_HIT)를 활성화시켜 출력할 수 있다. 이 때, 어드레스 매치 신호(ADD_HIT)가 업데이트 신호(UPDATE)와 비교 신호(COMPARE)의 활성화 타이밍 전에 활성화되는 제 1 경우 혹은 어드레스 매치 신호(ADD_HIT)가 업데이트 신호(UPDATE)와 비교 신호(COMPARE)의 활성화 타이밍 사이에서 활성화되는 제 2 경우에서, 제어 신호 생성부(310)의 마스크 신호 생성부(420)는, 활성화된 어드레스 매치 신호(ADD_HIT)에 따라 마스크 신호(MASK)를 활성화시키고, 활성화된 마스크 신호(MASK)에 따라 비교 신호 생성부(430)는 비교 신호(COMPARE)를 비활성화시켜 출력한다.
위크 셀 정보 업데이트부(320)는, 활성화된 업데이트 신호(UPDATE)에 응답하여 제 1 위크 셀(WEAK CELL 1)에 대한 위크 셀 정보(INF_W<0:N>)를 제 2 위크 셀(WEAK CELL 2)에 대한 위크 셀 정보(INF_W<0:N>)로 업데이트 하고, 활성화된 비교 소스 신호(COMPARE_PRE)에 응답하여 업데이트된 위크 셀 정보(UPDATE_INF_W<0:N>)를 위크 셀 어드레스(WEAK_ADD<0:N>)로 출력한다. 이 때, 비교 신호(COMPARE)는 비활성화되어 있으므로, 어드레스 카운터(330)는 리프레쉬 신호(REF)의 카운팅을 중지하지 않고 카운팅 어드레스(REF_CNT_ADD<0:N>)를 연속해서 출력하고, 리프레쉬 어드레스 출력부(340)는 카운팅 어드레스(REF_CNT_ADD<0:N>)를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력한다. 따라서, 다음 S 개의 워드 라인(WL)에 대해 순차적으로 노멀 리프레쉬 동작이 수행될 수 있다.
이 후, 제어 신호 생성부(310)는, 리프레쉬 신호(REF)의 카운팅 개수가 제 1 타겟값(CNT(S-2))에 도달할 때 업데이트 신호(UPDATE)를 활성화시키고, 리프레쉬 신호(REF)의 카운팅 개수가 제 2 타겟값(S)에 도달할 때 비교 신호(COMPARE)를 활성화시킨다. 활성화된 비교 신호(COMPARE)에 응답하여, 어드레스 카운터(330)는 리프레쉬 신호(REF)의 카운팅을 중지하고, 리프레쉬 어드레스 출력부(340)는 제 2 위크 셀(WEAK CELL 2)에 대한 위크 셀 어드레스(WEAK_ADD<0:N>)를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력할 수 있다. 따라서, 제 2 위크 셀(WEAK CELL 2)의 워드 라인에 대해 위크 셀 리프레쉬 동작이 수행될 수 있다.
또한, 위크 셀 정보 업데이트부(320)는, 활성화된 업데이트 신호(UPDATE)에 응답하여 제 2 위크 셀(WEAK CELL 2)에 대한 위크 셀 정보(INF_W<0:N>)를 제 3 위크 셀(WEAK CELL 3)에 대한 위크 셀 정보(INF_W<0:N>)로 업데이트 하고, 활성화된 비교 소스 신호(COMPARE_PRE)에 응답하여 업데이트된 위크 셀 정보(UPDATE_INF_W<0:N>)를 위크 셀 어드레스(WEAK_ADD<0:N>)로 출력한다.
따라서, 도 9b 및 9c 를 참조하면, 리프레쉬 동작이 수행된 S 개의 워드 라인(WL) 중 하나와 위크 셀 어드레스(WEAK_ADD<0:N>)에 대응되는 워드 라인이 일치하는 경우, 카운팅 어드레스(REF_CNT_ADD<0:N>)에 따라 S 개의 워드 라인(WL)과 다음 S 개의 워드 라인(WL)에 대해 순차적으로 노멀 리프레쉬 동작이 수행된 후에, 일치하는 위크 셀 어드레스(WEAK_ADD<0:N>)(예를 들어, 제 1 위크 셀(WEAK CELL 1)의 어드레스)에 대응되는 워드 라인의 위크 셀 리프레쉬 동작은 생략되고 다음 위크 셀 어드레스(WEAK_ADD<0:N>)(예를 들어, 제 2 위크 셀(WEAK CELL 2)의 어드레스)에 대응되는 워드 라인의 위크 셀 리프레쉬 동작이 수행될 수 있다. 결과적으로, 중복되는 위크 셀 어드레스에 대응되는 워드 라인의 리프레쉬 동작을 생략할 수 있어 전체 리프레쉬 동작으로 인해 소모되는 전류를 줄일 수 있다.
상기와 같이, 본 발명의 실시예에 따르면, 부트업 동작 시에 위크 셀 정보를 위크 셀 저장부로부터 메모리 셀 영역으로 전송한 후, 리프레쉬 동작 시에 메모리 어레이 영역에 저장된 위크 셀 정보를 이용하여 리프레쉬 주기를 조절하여 수행함으로써 리프레쉬 동작으로 인해 소모되는 전류를 줄이는 동시에 칩의 신뢰성을 향상시킬 수 있다. 또한, 메모리 어레이 영역(110)에 구비된 더미 매트 혹은 더미 셀 영역을 위크 셀 정보 저장 영역(112)으로 이용함으로써, 기존의 래치 등의 저장 회로의 면적 및 그와 관련된 제어 신호들을 생성하기 위한 회로의 면적을 감소할 수 있다.
한편, 도 3 내지 도 9c 에서는, S 개의 워드 라인(WL)에 대해 순차적으로 노멀 리프레쉬 동작을 수행한 다음, 비교 신호(COMPARE)의 활성화에 응답하여, 리프레쉬 신호(REF)의 카운팅을 중지하고 위크 셀 리프레쉬 동작을 수행하는 리프레쉬 동작을 설명하였지만, 하지만, 본 발명은 이에 한정되지 않는다. 이하에서는, S 개의 워드 라인(WL)에 대해 순차적으로 노멀 리프레쉬 동작을 수행하는 중에, 리프레쉬 신호(REF)의 카운팅을 중지하지 않고 위크 셀 리프레쉬 동작을 수행하는 리프레쉬 동작에 대해 논의하고자 한다.
도 10 은 본 발명의 실시 예에 따른 도 2 의 리프레쉬 어드레스 생성부(210)의 상세 블록 구성도 이다.
도 10 을 참조하면, 리프레쉬 어드레스 생성부(210)는, 제어 신호 생성부(1310), 위크 셀 정보 업데이트부(1320), 어드레스 카운터(1330) 및 리프레쉬 어드레스 출력부(1340)를 포함할 수 있다.
도 10 의 제어 신호 생성부(1310), 위크 셀 정보 업데이트부(1320) 및 리프레쉬 어드레스 출력부(1340)의 상세 구성은 도 2 의 제어 신호 생성부(310), 위크 셀 정보 업데이트부(320) 및 리프레쉬 어드레스 출력부(340)와 실질적으로 동일하므로 중복되는 설명은 생략하기로 한다.
단, 도 10 의 어드레스 카운터(1330)는 도 2 의 어드레스 카운터(330)와는 다르게 비교 신호(COMPARE)를 입력받지 않는다. 즉, 도 10 의 어드레스 카운터(1330)는, 리프레쉬 신호(REF)를 카운팅하여 카운팅 어드레스(REF_CNT_ADD<0:N>)를 생성할 수 있다. 참고로, 어드레스 카운터(1330)는, 리프레쉬 신호(REF)를 클럭 단자로 입력받고, 전단의 래치의 출력(OUT)을 입력(IN)으로 수신하여 최종적으로 카운팅 어드레스(REF_CNT_ADD<0:N>)를 출력하는 직렬 연결된 (N+1) 개의 래치들(미도시)로 구성될 수 있다.
따라서, 도 10 의 어드레스 카운터(1330)는, 일정 주기로 토글링하는 리프레쉬 신호(REF)를 카운팅하여 생성된 카운팅 어드레스(REF_CNT_ADD<0:N>)를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력하며, 소정 주기로 활성화되는 비교 신호(COMPARE)에 따라 위크 셀 어드레스(WEAK_ADD<0:N>)를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력할 수 있다.
도 11a 및 도 11b 는 도 10 의 리프레쉬 어드레스 생성부(210)의 동작 파형도 이다. 도 12a 및 도 12b 는 각각 도 11a 및 도 11b 의 리프레쉬 동작을 설명하기 위한 도면 이다.
도 11a 및 도 12a 는 어드레스 매치 신호(ADD_HIT)가 비활성화되는 경우를 설명하기 위한 도면이고, 도 11b 및 도 12b 는 어드레스 매치 신호(ADD_HIT)가 활성화되는 경우를 설명하기 위한 도면이다.
도 11a 를 참조하면, 리프레쉬 동작 시, 어드레스 카운터(1330)는 일정 주기로 토글링하는 리프레쉬 신호(REF)를 카운팅하여 카운팅 어드레스(REF_CNT_ADD<0:N>)를 생성한다. 리프레쉬 어드레스 출력부(1340)는, 비활성화된 비교 신호(COMPARE)에 응답하여 카운팅 어드레스(REF_CNT_ADD<0:N>)를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력한다. 따라서, S 개의 워드 라인(WL)에 대해 순차적으로 리프레쉬 동작, 즉, 노멀 리프레쉬 동작이 수행될 수 있다.
제어 신호 생성부(1310)는, 리프레쉬 신호(REF)를 S 비트 단위로 카운팅하고, 카운팅 개수가 제 1 타겟값(CNT(S-2))에 도달할 때마다 업데이트 신호(UPDATE)를 활성화시키고, 카운팅 개수가 제 2 타겟값(S)에 도달할 때마다 비교 신호(COMPARE)를 활성화시킨다. 활성화된 비교 신호(COMPARE)에 응답하여, 리프레쉬 어드레스 출력부(1340)는 제 1 위크 셀(WEAK CELL 1)에 대한 위크 셀 어드레스(WEAK_ADD<0:N>)를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력할 수 있다. 따라서, S 개의 워드 라인(WL)에 대해 순차적으로 노멀 리프레쉬 동작이 수행된 후에 제 1 위크 셀(WEAK CELL 1)의 워드 라인에 대해 리프레쉬 동작, 즉, 위크 셀 리프레쉬 동작이 수행될 수 있다. 이 때, 위크 셀 리프레쉬 동작이 수행되는 동안에 어드레스 카운터(1330)는 카운팅 동작을 계속해서 수행하고 있으므로, S 개의 워드 라인(WL) 다음 워드 라인, 즉 (S+1)번째 워드 라인에 대한 노멀 리프레쉬 동작은 생략될 수 있다.
위크 셀 정보 업데이트부(1320)는, 활성화된 업데이트 신호(UPDATE)에 응답하여 제 1 위크 셀(WEAK CELL 1)에 대한 위크 셀 정보(INF_W<0:N>)를 제 2 위크 셀(WEAK CELL 2)에 대한 위크 셀 정보(INF_W<0:N>)로 업데이트 하고, 활성화된 비교 소스 신호(COMPARE_PRE)에 응답하여 업데이트된 위크 셀 정보(UPDATE_INF_W<0:N>)를 위크 셀 어드레스(WEAK_ADD<0:N>)로 출력한다.
따라서, 도 12a 를 참조하면, 카운팅 어드레스(REF_CNT_ADD<0:N>)에 따라 S 개의 워드 라인(WL)에 대해 순차적으로 노멀 리프레쉬 동작이 수행된 후에, 위크 셀 어드레스(WEAK_ADD<0:N>)에 대응되는 워드 라인에 대해 위크 셀 리프레쉬 동작이 수행되는 동작이 반복하여 수행될 수 있다. 이 때, 위크 셀 리프레쉬 동작이 수행되는 동안에 어드레스 카운터(1330)는 카운팅 동작을 계속해서 수행하고 있으므로, S 개의 워드 라인(WL) 다음 워드 라인에 대한 노멀 리프레쉬 동작은 생략될 수 있다.
도 11b 를 참조하면, 리프레쉬 동작 시, 어드레스 카운터(1330)는 카운팅 어드레스(REF_CNT_ADD<0:N>)를 생성하고, 리프레쉬 어드레스 출력부(340)는 비활성화된 비교 신호(COMPARE)에 응답하여 카운팅 어드레스(REF_CNT_ADD<0:N>)를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력한다. 따라서, S 개의 워드 라인(WL)에 대해 순차적으로 노멀 리프레쉬 동작이 수행될 수 있다.
리프레쉬 어드레스 출력부(1340)는, 위크 셀 어드레스(WEAK_ADD<0:N>)와 카운팅 어드레스(REF_CNT_ADD<0:N>)의 각 비트가 일치할 때, 어드레스 매치 신호(ADD_HIT)를 활성화시켜 출력할 수 있다. 제어 신호 생성부(1310)는, 활성화된 어드레스 매치 신호(ADD_HIT)에 따라 비교 신호(COMPARE)를 비활성화시켜 출력한다.
위크 셀 정보 업데이트부(1320)는, 활성화된 업데이트 신호(UPDATE)에 응답하여 제 1 위크 셀(WEAK CELL 1)에 대한 위크 셀 정보(INF_W<0:N>)를 제 2 위크 셀(WEAK CELL 2)에 대한 위크 셀 정보(INF_W<0:N>)로 업데이트 하고, 활성화된 비교 소스 신호(COMPARE_PRE)에 응답하여 업데이트된 위크 셀 정보(UPDATE_INF_W<0:N>)를 위크 셀 어드레스(WEAK_ADD<0:N>)로 출력한다. 이 때, 리프레쉬 어드레스 출력부(1340)는 비활성화된 비교 신호(COMPARE)에 응답하여 카운팅 어드레스(REF_CNT_ADD<0:N>)를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력한다. 따라서, 다음 S 개의 워드 라인(WL)에 대해 순차적으로 노멀 리프레쉬 동작이 수행될 수 있다.
이 후, 제어 신호 생성부(1310)는, 리프레쉬 신호(REF)의 카운팅 개수가 제 1 타겟값(CNT(S-2))에 도달할 때 업데이트 신호(UPDATE)를 활성화시키고, 리프레쉬 신호(REF)의 카운팅 개수가 제 2 타겟값(S)에 도달할 때 비교 신호(COMPARE)를 활성화시킨다. 리프레쉬 어드레스 출력부(340)는 활성화된 비교 신호(COMPARE)에 응답하여 제 2 위크 셀(WEAK CELL 2)에 대한 위크 셀 어드레스(WEAK_ADD<0:N>)를 리프레쉬 어드레스(REF_ADD<0:N>)로 출력할 수 있다. 따라서, 제 2 위크 셀(WEAK CELL 2)의 워드 라인에 대해 위크 셀 리프레쉬 동작이 수행될 수 있다. 이 때, 위크 셀 리프레쉬 동작이 수행되는 동안에 어드레스 카운터(1330)는 카운팅 동작을 계속해서 수행하고 있으므로, 2S 개의 워드 라인(WL) 다음 워드 라인, 즉, (2S+1)번째 워드 라인에 대한 노멀 리프레쉬 동작은 생략될 수 있다.
따라서, 도 12b 를 참조하면, 리프레쉬 동작이 수행된 S 개의 워드 라인(WL) 중 하나와 위크 셀 어드레스(WEAK_ADD<0:N>)에 대응되는 워드 라인이 일치하는 경우, 카운팅 어드레스(REF_CNT_ADD<0:N>)에 따라 S 개의 워드 라인(WL)과 다음 S 개의 워드 라인(WL)에 대해 순차적으로 노멀 리프레쉬 동작이 수행된다. 이후, 제 1 위크 셀(WEAK CELL 1)의 어드레스)에 대응되는 워드 라인의 위크 셀 리프레쉬 동작은 생략되고 다음 제 2 위크 셀(WEAK CELL 2)의 어드레스에 대응되는 워드 라인의 위크 셀 리프레쉬 동작이 수행될 수 있다. 이 때, 위크 셀 리프레쉬 동작이 수행되는 동안에 어드레스 카운터(1330)는 카운팅 동작을 계속해서 수행하고 있으므로, 2S 개의 워드 라인(WL) 다음 워드 라인에 대한 노멀 리프레쉬 동작은 생략될 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
110: 메모리 어레이 영역 120: 로우 회로
130: 컬럼 회로 140: 데이터 입출력 회로
150: 위크 셀 저장부 160: 정보 전송 제어부
170: 리프레쉬 제어부

Claims (23)

  1. 내부에 위크 셀 정보를 프로그램하고, 초기화 동작 시 저장된 위크 셀 정보를 출력하는 위크 셀 저장부;
    상기 초기화 동작 시 상기 위크 셀 저장부로부터 전달되는 상기 위크 셀 정보를 저장하는 제 1 셀 영역을 포함하는 셀 어레이 영역;
    리프레쉬 신호를 카운팅하여 리프레쉬 어드레스를 생성하되, 상기 제 1 셀 영역으로부터 출력되는 위크 셀 정보에 대응되는 위크 셀 어드레스를 소정 주기로 상기 리프레쉬 어드레스로 출력하는 리프레쉬 어드레스 생성부; 및
    상기 리프레쉬 어드레스에 해당하는 워드 라인을 활성화시켜 리프레쉬 동작을 수행하는 리프레쉬 회로
    를 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 리프레쉬 어드레스 생성부는,
    상기 리프레쉬 신호를 카운팅하여 소정 개수의 워드 라인에 대응되는 상기 리프레쉬 어드레스를 연속하여 출력한 후, 상기 위크 셀 어드레스를 상기 리프레쉬 어드레스로 출력하는 동작을 반복하여 수행하는 것
    을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 리프레쉬 어드레스 생성부는,
    상기 리프레쉬 신호를 카운팅하여 소정 개수의 워드 라인에 대응되는 상기 리프레쉬 어드레스를 연속하여 출력한 후, 상기 카운팅을 중지하고 상기 위크 셀 어드레스를 상기 리프레쉬 어드레스로 출력하는 동작을 반복하여 수행하는 것
    을 특징으로 하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 소정 개수의 워드 라인에 대응되는 상기 리프레쉬 어드레스와 상기 위크 셀 어드레스가 일치하는 경우에,
    상기 위크 셀 어드레스를 상기 리프레쉬 어드레스로 출력하는 동작을 생략하고, 상기 리프레쉬 신호를 카운팅하여 다음 소정 개수의 워드 라인에 대응되는 상기 리프레쉬 어드레스를 연속하여 출력하는 것
    을 특징으로 하는 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 리프레쉬 어드레스 생성부는,
    상기 리프레쉬 신호를 S 비트 단위로 카운팅하고, 카운팅 개수가 제 1 타겟값에 도달할 때마다 활성화되는 업데이트 신호 및 상기 카운팅 개수가 상기 제 1 타겟값 보다 큰 제 2 타겟값에 도달할 때마다 활성화되는 비교 신호를 생성하는 제어 신호 생성부;
    상기 업데이트 신호에 응답하여 상기 위크 셀 정보를 업데이트 하고, 상기 비교 신호에 응답하여 업데이트된 위크 셀 정보를 상기 위크 셀 어드레스로 출력하는 위크 셀 정보 업데이트부;
    상기 리프레쉬 신호를 카운팅하여 카운팅 어드레스를 생성하되, 상기 비교 신호에 응답하여 상기 리프레쉬 신호의 카운팅을 중지하는 어드레스 카운터; 및
    상기 비교 신호에 응답하여 상기 위크 셀 어드레스와 상기 카운팅 어드레스 중 하나를 선택하여 상기 리프레쉬 어드레스로 출력하는 리프레쉬 어드레스 출력부
    를 포함하는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 리프레쉬 어드레스 출력부는,
    상기 위크 셀 어드레스와 상기 카운팅 어드레스가 일치할 때, 어드레스 매치 신호를 출력하고,
    상기 제어 신호 생성부는,
    상기 어드레스 매치 신호에 따라 상기 비교 신호를 마스킹하여 출력하는 것
    을 특징으로 하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 제어 신호 생성부는,
    상기 리프레쉬 신호를 S 비트 단위로 카운팅하고, 상기 카운팅 개수가 제 1 타겟값에 도달할 때마다 활성화되는 상기 업데이트 신호 및 상기 카운팅 개수가 상기 제 2 타겟값에 도달할 때마다 활성화되는 소스 신호를 생성하는 S-비트 카운터;
    상기 어드레스 매치 신호에 응답하여 활성화되고, 상기 소스 신호에 응답하여 비활성화되는 마스크 신호를 생성하는 마스크 신호 생성부; 및
    상기 소스 신호에 응답하여 활성화되는 상기 비교 신호를 생성하되, 상기 마스크 신호에 응답하여 상기 비교 신호를 마스킹하는 비교 신호 생성부
    를 포함하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 마스크 신호 생성부는,
    상기 소스 신호를 소정 시간 지연시키는 지연부; 및
    상기 어드레스 매치 신호에 응답하여 셋되고, 상기 지연부의 출력에 응답하여 리셋되어 상기 마스크 신호를 출력하는 RS 래치
    를 포함하는 반도체 메모리 장치.
  9. 제 7 항에 있어서,
    상기 위크 셀 정보 업데이트부는,
    상기 업데이트 신호에 응답하여 상기 위크 셀 정보를 업데이트 하여 상기 업데이트된 위크 셀 정보로 저장하는 업데이트부; 및
    상기 소스 신호에 응답하여 상기 업데이트된 위크 셀 정보를 상기 위크 셀 어드레스로 출력하는 출력부
    를 포함하는 반도체 메모리 장치.
  10. 제 6 항에 있어서,
    상기 리프레쉬 어드레스 출력부는,
    상기 비교 신호에 응답하여 상기 위크 셀 어드레스와 상기 카운팅 어드레스 중 하나를 선택하여 상기 리프레쉬 어드레스로 출력하는 어드레스 선택부; 및
    상기 위크 셀 어드레스와 상기 카운팅 어드레스가 일치할 때, 상기 어드레스 매치 신호를 출력하는 어드레스 매치 신호 생성부
    를 포함하는 반도체 메모리 장치.
  11. 제 10 항에 있어서,
    상기 어드레스 매치 신호 생성부는,
    상기 위크 셀 어드레스의 각 비트와 상기 카운팅 어드레스의 각 비트를 비교하는 복수 개의 단위 비교부; 및
    상기 복수 개의 단위 비교부의 출력을 합산하여 상기 어드레스 매치 신호를 생성하는 합산부
    를 포함하는 반도체 메모리 장치.
  12. 제 5 항에 있어서,
    상기 어드레스 카운터는,
    상기 리프레쉬 신호를 클럭 신호로 출력하되, 상기 비교 신호가 활성화되면 상기 리프레쉬 신호를 블록킹하는 클럭 제어부; 및
    상기 클럭 신호를 클럭 단자로 입력받는 다수 개의 직렬 연결된 래치들을 포함하여, 상기 카운팅 어드레스를 생성하는 카운팅부
    를 포함하는 반도체 메모리 장치.
  13. 제 1 항에 있어서,
    상기 제 1 셀 영역은,
    더미 매트를 포함하는 것
    을 특징으로 하는 반도체 메모리 장치.
  14. 내부에 위크 셀 정보를 프로그램하고, 초기화 동작 시 저장된 위크 셀 정보를 출력하는 위크 셀 저장부;
    워드 라인 활성화 신호 및 컬럼 선택 신호에 따라 선택된 메모리 셀들에 데이터를 저장하되, 상기 초기화 동작 시 상기 위크 셀 저장부로부터 전달되는 상기 위크 셀 정보를 저장하는 제 1 셀 영역을 포함하는 셀 어레이 영역;
    리프레쉬 신호를 카운팅하여 생성된 리프레쉬 어드레스 혹은 로우 어드레스를 선택하여 타겟 로우 어드레스를 출력하며, 상기 리프레쉬 신호에 응답하여 상기 제 1 셀 영역으로부터 상기 위크 셀 정보를 전달받아 저장하고, 저장된 위크 셀 정보를 토대로 리프레쉬 주기가 조절되도록 상기 리프레쉬 어드레스를 생성하는 리프레쉬 제어부;
    상기 타겟 로우 어드레스를 디코딩하여 상기 워드 라인 활성화 신호를 활성화시키는 로우 회로; 및
    컬럼 어드레스를 디코딩하여 상기 컬럼 선택 신호를 출력하는 컬럼 회로
    를 포함하는 반도체 메모리 장치.
  15. 제 14 항에 있어서,
    상기 리프레쉬 제어부는,
    상기 리프레쉬 신호를 카운팅하여 상기 리프레쉬 어드레스를 생성하되, 상기 제 1 셀 영역으로부터 전달되는 상기 위크 셀 정보에 대응되는 위크 셀 어드레스를 소정 주기로 상기 리프레쉬 어드레스로 출력하는 리프레쉬 어드레스 생성부; 및
    상기 리프레쉬 신호에 응답하여, 상기 리프레쉬 어드레스 혹은 상기 로우 어드레스 중 하나를 선택하여 상기 타겟 어드레스를 출력하는 어드레스 선택부
    를 포함하는 반도체 메모리 장치.
  16. 제 15 항에 있어서,
    상기 리프레쉬 어드레스 생성부는,
    상기 리프레쉬 신호를 S 비트 단위로 카운팅하고, 카운팅 개수가 제 1 타겟값에 도달할 때마다 활성화되는 업데이트 신호 및 상기 카운팅 개수가 상기 제 1 타겟값 보다 큰 제 2 타겟값에 도달할 때마다 활성화되는 소스 신호를 생성하되, 어드레스 매치 신호에 따라 상기 소스 신호를 마스킹하여 비교 신호로 출력하는 제어 신호 생성부;
    상기 업데이트 신호에 응답하여 상기 위크 셀 정보를 업데이트 하고, 상기 소스 신호에 응답하여 상기 업데이트된 위크 셀 정보를 상기 위크 셀 어드레스로 출력하는 위크 셀 정보 업데이트부;
    상기 리프레쉬 신호를 카운팅하여 카운팅 어드레스를 생성하되, 상기 비교 신호에 응답하여 상기 리프레쉬 신호의 카운팅을 중지하는 어드레스 카운터; 및
    상기 비교 신호에 응답하여 상기 위크 셀 어드레스와 상기 카운팅 어드레스 중 하나를 선택하여 상기 리프레쉬 어드레스로 출력하고, 상기 위크 셀 어드레스와 상기 카운팅 어드레스가 일치할 때 상기 어드레스 매치 신호를 출력하는 리프레쉬 어드레스 출력부
    를 포함하는 반도체 메모리 장치.
  17. 제 14 항에 있어서,
    상기 리프레쉬 신호에 따라 상기 제 1 셀 영역에 저장된 상기 위크 셀 정보를 소정 비트 단위로 순차적으로 출력하기 위한 로우 정보 어드레스 및 컬럼 정보 어드레스를 생성하는 정보 전송 제어부
    를 더 포함하는 반도체 메모리 장치.
  18. 위크 셀 정보를 저장하기 위한 제 1 셀 영역이 구비된 메모리 어레이 영역을 포함하는 반도체 메모리 장치에 있어서,
    초기화 동작 시 위크 셀 저장부로부터 전달되는 위크 셀 정보를 상기 메모리 어레이 영역의 제 1 셀 영역에 저장하는 단계;
    리프레쉬 동작 시 리프레쉬 신호를 카운팅하여 리프레쉬 어드레스를 생성하되, 상기 제 1 셀 영역으로부터 전달되는 상기 위크 셀 정보에 대응되는 위크 셀 어드레스를 소정 주기로 상기 리프레쉬 어드레스로 출력하는 단계; 및
    상기 리프레쉬 어드레스에 해당하는 워드 라인을 활성화시켜 리프레쉬 동작을 수행하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  19. 제 18 항에 있어서,
    상기 리프레쉬 어드레스를 생성하는 단계는,
    상기 리프레쉬 신호를 카운팅하여 소정 개수의 워드 라인에 대응되는 상기 리프레쉬 어드레스를 연속하여 출력한 후, 상기 카운팅을 중지하고 상기 위크 셀 어드레스를 상기 리프레쉬 어드레스로 출력하는 동작을 반복하여 수행하는 것
    을 포함하는 반도체 메모리 장치의 동작 방법.
  20. 제 18 항에 있어서,
    상기 리프레쉬 어드레스를 생성하는 단계는,
    상기 리프레쉬 신호를 카운팅하여 소정 개수의 워드 라인에 대응되는 상기 리프레쉬 어드레스를 연속하여 출력한 후, 상기 카운팅을 중지하고 상기 위크 셀 어드레스를 상기 리프레쉬 어드레스로 출력하는 동작을 반복하여 수행하는 것
    을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  21. 제 20 항에 있어서,
    상기 소정 개수의 워드 라인에 대응되는 상기 리프레쉬 어드레스와 상기 위크 셀 어드레스가 일치하는 경우에,
    상기 위크 셀 어드레스를 상기 리프레쉬 어드레스로 출력하는 동작을 생략하고, 상기 리프레쉬 신호를 카운팅하여 다음 소정 개수의 워드 라인에 대응되는 상기 리프레쉬 어드레스를 연속하여 출력하는 것
    을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  22. 제 18 항에 있어서,
    상기 리프레쉬 어드레스를 생성하는 단계는,
    상기 리프레쉬 신호를 카운팅하여 카운팅 어드레스를 생성하고, 상기 카운팅 어드레스를 상기 리프레쉬 어드레스로 출력하는 단계;
    상기 리프레쉬 신호를 S 비트 단위로 카운팅하고, 카운팅 개수가 제 1 타겟값에 도달할 때마다 활성화되는 업데이트 신호 및 상기 카운팅 개수가 상기 제 1 타겟값 보다 큰 제 2 타겟값에 도달할 때마다 활성화되는 비교 신호를 생성하는 단계;
    상기 비교 신호에 응답하여, 상기 리프레쉬 신호의 카운팅을 중지하고, 상기 위크 셀 정보에 대응되는 상기 위크 셀 어드레스를 상기 리프레쉬 어드레스로 출력하는 단계; 및
    상기 업데이트 신호에 응답하여, 상기 제 1 셀 영역으로부터 다음 위크 셀 정보를 전달받아 업데이트하는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  23. 제 22 항에 있어서,
    상기 위크 셀 어드레스와 상기 카운팅 어드레스가 일치할 때, 어드레스 매치 신호를 출력하는 단계; 및
    상기 어드레스 매치 신호에 따라 상기 비교 신호를 마스킹하는 단계
    를 더 포함하는 반도체 메모리 장치의 동작 방법.
KR1020160080146A 2016-06-27 2016-06-27 반도체 메모리 장치 및 그의 동작 방법 KR102468251B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160080146A KR102468251B1 (ko) 2016-06-27 2016-06-27 반도체 메모리 장치 및 그의 동작 방법
US15/342,493 US10032503B2 (en) 2016-06-27 2016-11-03 Semiconductor memory device performing refresh operation based on weak cell information stored in memory array region and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160080146A KR102468251B1 (ko) 2016-06-27 2016-06-27 반도체 메모리 장치 및 그의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180001255A true KR20180001255A (ko) 2018-01-04
KR102468251B1 KR102468251B1 (ko) 2022-11-18

Family

ID=60675276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160080146A KR102468251B1 (ko) 2016-06-27 2016-06-27 반도체 메모리 장치 및 그의 동작 방법

Country Status (2)

Country Link
US (1) US10032503B2 (ko)
KR (1) KR102468251B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
KR102436992B1 (ko) * 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
KR20180092513A (ko) * 2017-02-09 2018-08-20 에스케이하이닉스 주식회사 반도체장치
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR102464305B1 (ko) * 2018-05-03 2022-11-08 에스케이하이닉스 주식회사 반도체 장치
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10770127B2 (en) * 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
KR20200123681A (ko) * 2019-04-22 2020-10-30 에스케이하이닉스 주식회사 메모리 장치
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
DE102020129017A1 (de) * 2020-11-04 2022-05-05 Md Elektronik Gmbh USB-Modul
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150043295A1 (en) * 2013-08-06 2015-02-12 Samsung Electronics Co., Ltd. Method of refreshing volatile memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120049031A (ko) 2010-11-08 2012-05-16 삼성전자주식회사 반도체 메모리 디바이스 및 그 리프레시 방법
KR102252376B1 (ko) * 2014-12-08 2021-05-14 삼성전자주식회사 셀 특성 플래그를 이용하여 리프레쉬 동작을 제어하는 메모리 장치
KR20170034176A (ko) * 2015-09-18 2017-03-28 에스케이하이닉스 주식회사 반도체 장치
KR102501651B1 (ko) * 2016-03-02 2023-02-21 에스케이하이닉스 주식회사 리프레쉬 제어 장치
KR102517700B1 (ko) * 2016-06-10 2023-04-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150043295A1 (en) * 2013-08-06 2015-02-12 Samsung Electronics Co., Ltd. Method of refreshing volatile memory device

Also Published As

Publication number Publication date
US10032503B2 (en) 2018-07-24
KR102468251B1 (ko) 2022-11-18
US20170372767A1 (en) 2017-12-28

Similar Documents

Publication Publication Date Title
KR102468251B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
US11955158B2 (en) Apparatuses and methods for access based refresh timing
US11798610B2 (en) Apparatuses and methods for controlling steal rates
US11222682B1 (en) Apparatuses and methods for providing refresh addresses
US11380382B2 (en) Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
WO2019026197A1 (ja) 半導体記憶装置
US11600314B2 (en) Apparatuses and methods for sketch circuits for refresh binning
US11605442B2 (en) Apparatuses and methods for refreshing memories with redundancy
US8634260B2 (en) Semiconductor device and control method therefor
US11881247B2 (en) Apparatuses, systems, and methods for resetting row hammer detector circuit based on self-refresh command
US9697885B1 (en) Semiconductor memory device and method for transferring weak cell information
US11468937B2 (en) Apparatuses and methods for generating refresh addresses
US9437274B1 (en) Memory device
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법
US20230352076A1 (en) Apparatuses and methods for access based targeted refresh operations
KR20180061445A (ko) 메모리 장치
KR20180022140A (ko) 메모리 장치 및 이를 포함하는 시스템
JP2015046205A (ja) 半導体装置
US20210005246A1 (en) Semiconductor memory device and memory system
US11783881B2 (en) Apparatuses, systems, and methods for direct refresh management commands
JP2016004594A (ja) 半導体装置
CN117642715A (zh) 用于刷新地址遮蔽的设备及方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant