KR20180022140A - 메모리 장치 및 이를 포함하는 시스템 - Google Patents

메모리 장치 및 이를 포함하는 시스템 Download PDF

Info

Publication number
KR20180022140A
KR20180022140A KR1020160107071A KR20160107071A KR20180022140A KR 20180022140 A KR20180022140 A KR 20180022140A KR 1020160107071 A KR1020160107071 A KR 1020160107071A KR 20160107071 A KR20160107071 A KR 20160107071A KR 20180022140 A KR20180022140 A KR 20180022140A
Authority
KR
South Korea
Prior art keywords
refresh
repair
signal
enable signal
fuse
Prior art date
Application number
KR1020160107071A
Other languages
English (en)
Other versions
KR102547107B1 (ko
Inventor
김종삼
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160107071A priority Critical patent/KR102547107B1/ko
Priority to US15/350,651 priority patent/US10007454B2/en
Priority to CN201710718091.6A priority patent/CN107767916B/zh
Publication of KR20180022140A publication Critical patent/KR20180022140A/ko
Application granted granted Critical
Publication of KR102547107B1 publication Critical patent/KR102547107B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 메모리 장치 및 이를 포함하는 시스템에 관한 것으로, 위크 어드레스에 대한 추가 리프레쉬 동작과 포스트 패키지 리페어 동작을 선택적으로 수행하도록 하여 리프레쉬 효율을 향상시킬 수 있도록 하는 기술이다. 이러한 본 발명은 리프레쉬 인에이블신호와 리페어 인에이블신호에 대응하여 어드레스를 버퍼링하는 명령 제어부, 리프레쉬 인에이블신호와 리페어 인에이블신호에 따라 어드레스에 대응하는 퓨즈셋의 럽처 동작을 제어하고, 부트 업 동작시 리프레쉬 제어신호와 리페어 제어신호를 출력하는 퓨즈부, 리프레쉬 제어신호의 활성화시 리프레쉬신호에 따라 뱅크의 리프레쉬 동작을 제어하는 리프레쉬 제어부 및 리페어 제어신호의 활성화시 리던던시신호에 따라 뱅크의 리페어 동작을 제어하는 리페어 제어부를 포함한다.

Description

메모리 장치 및 이를 포함하는 시스템{Memory device and system including the same}
본 발명은 메모리 장치의 리프레쉬 및 리페어 동작에 관한 기술이다.
메모리 장치의 메모리 셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 커패시터로 구성되어 있다. 메모리 셀 내의 커패시터에 전하가 있는가 없는가에 따라, 즉 커패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 커패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나, MOS 트랜지스터의 PN 결합 등에 의한 누설 전류가 있어서 커패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다.
이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레쉬(refresh) 동작이라 한다.
리프레쉬 동작은 메모리 컨트롤러로부터 메모리로 리프레쉬 커맨드가 입력될 때마다 수행된다. 메모리 컨트롤러는 메모리의 데이터 유지 시간(data retention time)을 고려해 일정 시간마다 메모리로 리프레쉬 커맨드를 입력한다.
예를 들어, 메모리의 데이터 유지 시간(data retention time)이 64ms이고, 리프레시 커맨드가 8000번 입력되어야 메모리 내부의 전체 메모리 셀이 리프레시 될 수 있는 경우에, 메모리 컨트롤러는 64ms 동안에 8192번의 리프레시 커맨드를 메모리 장치로 입력한다.
한편, 메모리 장치의 테스트 과정에서 메모리에 포함된 일부 메모리 셀들의 데이터 유지 시간(data retention time)이 규정된 기준시간을 초과하지 못하는 경우 메모리 장치는 페일로 처리되는데, 이렇게 페일로 처리된 메모리 장치의 경우 버려져야 한다.
데이터 유지 시간이 기준시간에 미치지 못하는 메모리 셀을 포함하는 메모리 장치를 모두 패일로 처리하는 경우 수율이 하락할 수 있다. 또한, 테스트를 통과한 메모리 장치라도 사후적인 요인에 의해 데이터 유지 시간이 기준시간에 미치지 못하는 메모리 셀이 발생하면 오류를 일으킬 수 있다.
본 발명은 위크 어드레스에 대한 추가 리프레쉬 동작과 포스트 패키지 리페어 동작을 선택적으로 수행하도록 하여 리프레쉬 효율을 향상시킬 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 메모리 장치는, 리프레쉬 인에이블신호와 리페어 인에이블신호에 대응하여 어드레스를 버퍼링하는 명령 제어부; 리프레쉬 인에이블신호와 리페어 인에이블신호에 따라 어드레스에 대응하는 퓨즈셋의 럽처 동작을 제어하고, 부트 업 동작시 리프레쉬 제어신호와 리페어 제어신호를 출력하는 퓨즈부; 리프레쉬 제어신호의 활성화시 리프레쉬신호에 따라 뱅크의 리프레쉬 동작을 제어하는 리프레쉬 제어부; 및 리페어 제어신호의 활성화시 리던던시신호에 따라 뱅크의 리페어 동작을 제어하는 리페어 제어부를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 시스템은, 리프레쉬 인에이블신호와, 리페어 인에이블신호와, 어드레스 및 명령신호를 생성하는 컨트롤러; 및 리프레쉬 인에이블신호와 리페어 인에이블신호에 대응하여 어드레스에 대응하는 퓨즈셋을 럽처하고, 부트 업 동작시 럽처 데이터에 대응하는 리프레쉬 제어신호와 리페어 제어신호에 따라 뱅크의 리프레쉬 동작과 리페어 동작을 제어하는 메모리 장치를 포함하는 것을 특징으로 한다.
본 발명은 위크 어드레스에 대한 추가 리프레쉬 동작과 포스트 패키지 리페어 동작을 선택적으로 수행하도록 하여 리프레쉬 효율을 향상시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 메모리 장치를 포함하는 시스템의 구성도.
도 2는 도 1의 명령 제어부에 관한 상세 구성도.
도 3은 도 1의 명령 제어부에 관한 다른 실시예.
도 4는 도 1의 리프레쉬 제어부와 리페어 제어부에 관한 상세 구성도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 메모리 장치를 포함하는 시스템의 구성도이다.
본 발명의 실시예는 컨트롤러(10)와, 메모리 장치(100)를 포함한다. 여기서, 메모리 장치(100)는 명령 제어부(110), 퓨즈부(120), 리프레쉬 제어부(130), 리페어 제어부(140) 및 뱅크(150)를 포함한다. 그리고, 퓨즈부(120)는 퓨즈 제어부(121)와, 리프레쉬 셀 어레이(122), 리페어 셀 어레이(123) 및 출력 제어부(124)를 포함한다.
컨트롤러(10)는 메모리 장치(100)에 리프레쉬 인에이블신호 IR_EN와, 리페어 인에이블신호 PPR_EN, 명령신호 CMD 및 어드레스 ADD를 출력한다. 본 발명의 실시예에서는 리프레쉬 모드와 리페어 모드시 어드레스 ADD를 공유해서 사용할 수 있다.
여기서, 리프레쉬 인에이블신호 IR_EN와, 리페어 인에이블신호 PPR_EN는 모드 레지스터 세트(MRS; Mode Register Set)에 의해 생성되는 신호일 수도 있다. 그리고, 리프레쉬 인에이블신호 IR_EN와, 리페어 인에이블신호 PPR_EN는 서로 상보적으로 동작할 수 있다. 즉, 리프레쉬 인에이블신호 IR_EN와, 리페어 인에이블신호 PPR_EN는 두 신호 중 어느 하나만 활성화될 수 있다.
여기서, 리프레쉬 인에이블신호 IR_EN는 IR(Inovation Refresh) 동작을 수행하기 위한 인에이블 신호를 의미하며, IR 동작은 데이터 보유 시간이 짧은 위크 셀에 대한 리프레쉬를 수행하는 동작을 나타낸다.
즉, 상대적으로 데이터 보유 시간이 짧아 환경에 따라 리프레쉬 패일이 발생할 수 있는 비트를 보완하기 위해 IR(Inovation Refresh) 동작을 수행하게 된다. IR 동작은 데이터 유지 시간이 짧은 비트의 어드레스(위크 어드레스)를 퓨즈에 럽처 하였다가 스펙에서 정한 리프레쉬 회수에 추가적으로 리프레쉬를 수행하게 된다.
예를 들어, 디램(DRAM; Dynamic Random Access Memory) 등의 반도체 메모리 소자는 각각의 셀(cell) 내부의 커패시터에 축적된 전하에 따라 데이터를 기록하는 방식을 취하고 있다. 셀 내부의 커패시터의 전하는 시간이 지남에 따라 누설 전류(leakage current)의 형태로 셀 외부로 소실된다. 누설 전류로 인한 데이터의 손실을 막기 위해, 셀에 저장된 데이터가 완전히 손실되기 이전에 데이터를 꺼내어 읽고 다시 셀에 써넣는 동작이 요구된다.
위와 같은 동작을 리프레쉬(refresh) 동작이라고 하며, 일정한 주기로 또는 시스템의 요청에 의해 수행될 수 있다. 셀 내부의 커패시터들 각각의 리텐션(retention) 능력 즉, 데이터 보유 시간은 차이가 있을 수 있으므로, 이러한 차이를 고려한 위크 셀 리프레쉬 동작이 요구된다.
그리고, 리페어 인에이블신호 PPR_EN는 패일 어드레스에 대해 포스트 패키지 리페어(Post Package Repair) 동작을 수행하기 위한 인에이블 신호를 의미한다.
예를 들어, 디램(DRAM: Dynamic Random Access Memory)은 매트릭스 형태로 배열되는 복수의 메모리 셀(memory cell) 들로 구성된다. 그런데, 많은 메모리 셀 들 중 하나의 메모리 셀에서라도 결함이 발생하면, 반도체 메모리 장치는 제대로 동작을 수행하지 못하므로 불량 처리된다. 더욱이 반도체 메모리 장치의 고집적화 및 고속화에 따라 결함 셀이 발생 될 확률도 높아진다.
그러므로, 디램의 제조비용을 결정하는 전체 칩 수에 대한 양품 칩 수의 비로 나타내는 수율이 낮아지고 있다. 따라서, 반도체 메모리 장치의 고집적화 및 고속화 방안과 더불어 수율을 향상시키기 위해 결함 셀을 효율적으로 리페어(repair) 하기 위한 방안에 대한 연구가 이루어진다.
결함 셀을 리페어하기 위한 하나의 방법으로 결함 셀을 여분의 다른 셀(redundancy cell)로 대체하는 리페어 회로(repair circuit)를 내장하는 기술이 사용되고 있다. 일반적으로 리페어 회로는 여분의 메모리 셀 들로 이루어지는 컬럼(column)과, 로오(row)로 배열되는 리던던시(redundancy) 컬럼/로오를 구비한다. 그리고, 결함이 발생 된 컬럼/로오를 대신하여 리던던시 컬럼/로오를 선택한다.
즉, 결함 셀을 지정하는 로우 및/또는 컬럼 어드레스 신호가 입력되면 노멀(normal) 메모리 셀 뱅크(block)의 결함 컬럼/로오를 대신하여 리던던시 컬럼/로우가 선택된다.
결함 셀을 지정하는 어드레스(address)를 알아내기 위해 일반적으로 절단 가능한 다수개의 퓨즈(fuse)들이 구비되고, 이들이 선택적으로 절단됨으로써 결함 셀의 어드레스가 프로그램(program) 된다.
디램(DRAM)에서의 불량 셀(cell)에 대한 리페어(repair) 방법은 웨이퍼(wafer) 상태에서 리페어하는 방법과 패키징(package) 상태에서 리페어 하는 방법이 있다.
여기서, 웨이퍼 리페어 방법은 웨이퍼 레벨에서 테스트(test)를 수행한 후 불량 셀을 리던던시 셀(redundancy cell)로 교체하는 방법이다. 그리고, 패키징 리페어 방법은 패키징 상태에서 테스트를 진행한 후 패키징 상태에서 리던던지 셀로 불량 셀을 대체하는 방법이다. 이렇게 패키징 상태에서 리페어를 진행하는 경우를 포스트 패키지 리페어(PPR; Post Package Repair) 방법이라 한다.
또한, 어드레스 ADD는 위크 셀 리프레쉬 동작 또는 포스트 패키지 리페어 동작의 수행시 해당하는 셀의 정보를 포함하는 어드레스이다. 즉, 어드레스 ADD는 컨트롤러(10)가 알고 있는 위크 어드레스와 패일 어드레스 정보를 포함할 수 있다.
그리고, 명령 제어부(110)는 컨트롤러(10)로부터 인가되는 리프레쉬 인에이블신호 IR_EN와, 리페어 인에이블신호 PPR_EN와, 명령신호 CMD 및 어드레스 ADD를 처리하여 리프레쉬 명령신호 REF_EN와 어드레스 INT_ADD를 생성한다. 여기서, 리프레쉬 명령신호 REF_EN는 명령신호 CMD에 의해 생성된 신호일 수 있다.
또한, 퓨즈 제어부(121)는 리프레쉬 인에이블신호 IR_EN와, 리페어 인에이블신호 PPR_EN 및 어드레스 INT_ADD에 대응하여 퓨즈의 럽처 동작을 제어하기 위한 리프레쉬 럽처신호 IR_RUP와, 리페어 럽처신호 PPR_RUP를 생성한다.
이러한 퓨즈 제어부(121)는 리프레쉬 인에이블신호 IR_EN와, 리페어 인에이블신호 PPR_EN에 대응하여 위크 셀의 리프레쉬 동작을 제어하기 위한 모드인지 포스트 패키지 리페어 동작을 제어하기 위한 모드인지를 판단하게 된다.
즉, 퓨즈 제어부(121)는 리프레쉬 인에이블신호 IR_EN와, 리페어 인에이블신호 PPR_EN에 따라 어드레스 INT_ADD를 디코딩하여 리프레쉬 럽처신호 IR_RUP와, 리페어 럽처신호 PPR_RUP 중 어느 하나를 활성화시킨다. 즉, 퓨즈 제어부(121)는 명령 제어부(110)로부터 인가되는 어드레스 INT_ADD를 퓨즈 어레이에 대응하도록 디코딩하여 리프레쉬 럽처신호 IR_RUP와, 리페어 럽처신호 PPR_RUP 중 어느 하나를 제어한다.
예를 들어, 퓨즈 제어부(121)는 퓨즈 세트의 사용 여부를 판단하여 사용되지 않은 퓨즈 세트를 순차적으로 할당하여 럽처 동작을 제어할 수 있다. 즉, 퓨즈 제어부(121)는 리프레쉬 럽처신호 IR_RUP와, 리페어 럽처신호 PPR_RUP 중 어느 하나의 신호가 활성화되는 경우 어드레스가 순차적으로 할당되어 사용되지 않은 어드레스를 기준으로 하여 리프레쉬 럽처 또는 리페어 럽처 동작이 제어될 수 있다.
그리고, 리프레쉬 셀 어레이(122)는 리프레쉬 럽처신호 IR_RUP에 대응하여 퓨즈를 럽처하고 퓨즈 라인의 위치를 나타내는 데이터 D1를 출력한다. 또한, 리페어 셀 어레이(123)는 리페어 럽처신호 PPR_RUP에 대응하여 퓨즈를 럽처하고 퓨즈 라인의 위치를 나타내는 데이터 D2를 출력한다.
여기서, 리프레쉬 셀 어레이(122)와, 리페어 셀 어레이(123)는 이-퓨즈(E-fuse) 또는 어레이 럽처 전기 퓨즈(ARE; Array Rupture Electrical fuse)로 이루어져 결함 셀의 어드레스 정보를 저장한다.
반도체 집적 회로 장치를 구성하는 각 소자의 사이즈가 미세화되고, 한 개의 반도체 칩 내에 포함되는 소자의 수가 거대화됨에 따라, 결함 밀도의 수준도 증대되고 있다. 이러한 결함 밀도의 증대는 반도체 장치의 수율을 저하시키는 직접적인 원인이 된다. 결함 밀도가 심하게 증가할 경우 반도체 소자가 형성되는 웨이퍼를 폐기처분하여야 한다.
이러한 결함 밀도를 낮추기 위해, 결함 셀을 여분의 셀로 교체하는 리던던시(redundancy) 회로가 제안되었다. 리던던시 회로(혹은 퓨즈 회로)는 반도체 메모리 장치의 경우, 로오(row)계 배선(예컨대, 워드 라인) 및 컬럼(column)계 배선(예컨대, 비트 라인) 각각에 대해 설치될 수 있다.
이러한 리던던시 회로는 결함 셀의 어드레스 정보를 저장하는 리페어 셀 어레이(123)를 포함한다. 리프레쉬 셀 어레이(122)와 리페어 셀 어레이(123)는 복수의 퓨즈 배선들을 포함하는 복수의 퓨즈셋들로 구성된다. 여기서, 각각의 퓨즈셋은 과전류로 퓨즈를 녹이는 방식으로 정보를 프로그래밍하는 전기 퓨즈(E-fuse)로 이루어질 수 있다.
리프레쉬 셀 어레이(122)와 리페어 셀 어레이(123)는 모든 패일 어드레스의 각 비트에 대한 정보를 저장하고 있는 메모리이다. 리프레쉬 셀 어레이(122)와 리페어 셀 어레이(123)는퓨즈 선택정보인 리프레쉬 럽처신호 IR_RUP와, 리페어 럽처신호 PPR_RUP에 따라 해당하는 로오 라인을 선택하게 된다.
그리고, 각각의 퓨즈셋은 과전류로 퓨즈를 녹이는 방식으로 정보를 프로그래밍한다. 또한, 메모리의 패키지 상태에서 비트 패일의 구제 목적으로 셀프 리페어(repair or rupture)를 진행한다.
리프레쉬 셀 어레이(122)와 리페어 셀 어레이(123)는 메모리의 테스트가 끝나면 각 비트에 해당하는 전기 퓨즈(Electrical Fuse)를 럽처(Rupture) 하여 패일 정보를 영구히 저장한다. 그리고, 리프레쉬 셀 어레이(122)와 리페어 셀 어레이(123)는 파워 업 이후에 메모리의 동작에 앞서 저장된 로오 퓨즈 데이터 및 컬럼 퓨즈 데이터를 데이터 D1, D2로 출력할 수 있다.
본 발명의 실시예에서는 리프레쉬 셀 어레이(122)와 리페어 셀 어레이(123)와 별도의 구성으로 도시하였다. 하지만, 본 발명의 실시예는 이에 한정되는 것이 아니며 하나의 어레이에 리프레쉬 셀 어레이(122)와 리페어 셀 어레이(123)가 영역별로 구분되어 배치되고 디코딩 신호에 의해 각 영역을 선택하도록 할 수도 있다. 예를 들어, 하나의 영역은 리프레쉬 용으로 할당된 영역을 나타내고, 나머지 하나의 영역은 리페어 용으로 할당된 영역을 나타낼 수 있다. 여기서, 리프레쉬 영역은 기존의 로오 라인에 할당된 퓨즈 영역을 사용할 수도 있다.
출력 제어부(124)는 부트업신호 BOOTUP의 활성화시 리프레쉬 셀 어레이(122)와 리페어 셀 어레이(123)의 정보를 리드하기 위해 부트 업 동작을 개시하게 된다. 즉, 출력 제어부(124)는 퓨즈 정보를 포함하는 데이터 D1, D2에 따라 사용할 퓨즈를 스캔하고, 부트업신호 BOOTUP에 대응하여 리프레쉬 제어신호 IR와 리페어 제어신호 RE를 출력한다.
여기서, 출력 제어부(124)는 파워 업 동작 이후 메모리가 동작하기 이전에 리프레쉬 셀 어레이(122)와 리페어 셀 어레이(123)의 전기 퓨즈에 저장된 패일 어드레스에 대한 퓨즈 데이터를 스캔할 수 있다.
리프레쉬 제어부(130)는 리프레쉬 명령신호 REF_EN와 리프레쉬 제어신호 IR에 대응하여 위크 셀의 리프레쉬 동작을 수행하기 위한 리프레쉬신호 REF를 뱅크(150)에 출력한다.
그리고, 리페어 제어부(140)는 리페어 제어신호 RE에 대응하여 포스트 패키지 리페어 동작을 수행하기 위한 리던던시신호 RED를 뱅크(150)에 출력한다. 예를 들어, 리페어 제어부(140)는 주로 하드성 패일이 발생한 경우 워드라인을 리던던시 워드라인으로 대체하여 구제할 수 있다.
도 2는 도 1의 명령 제어부(110_1)에 관한 상세 구성도이다.
명령 제어부(110_1)는 컨트롤러(10)로부터 인가되는 리프레쉬 인에이블신호 IR_EN 또는 리페어 인에이블신호 PPR_EN에 대응하여 어드레스 ADD를 버퍼링하여 어드레스 INT_ADD를 생성한다. 여기서, 리프레쉬 인에이블신호 IR_EN와 리페어 인에이블신호 PPR_EN는 동시에 활성화되는 것이 아니라 두 개의 신호 중 어느 하나만 활성화 상태가 된다.
즉, 명령 제어부(110_1)는 리프레쉬 인에이블신호 IR_EN와 리페어 인에이블신호 PPR_EN 중 어느 하나가 활성화되는 경우 어드레스 ADD를 버퍼링하여 내부의 어드레스 INT_ADD를 출력한다. 본 발명의 실시예에서는 위크 셀의 리프레쉬 동작시와 포스트 패키지 리페어 동작시 어드레스 ADD를 공유해서 사용할 수 있다.
이러한 명령 제어부(110_1)는 어드레스 버퍼(111)와, 입력부(112, 113) 및 선택부(114)를 포함한다.
여기서, 어드레스 버퍼(111)는 어드레스 ADD를 버퍼링하여 선택부(114)에 출력한다. 그리고, 입력부(112, 113)는 리프레쉬 인에이블신호 IR_EN와 리페어 인에이블신호 PPR_EN를 조합하여 선택부(114)의 선택 동작을 제어한다.
입력부(112)는 낸드게이트 ND1와, 복수의 인버터 IV1~IV4를 포함한다. 낸드게이트 ND1는 리프레쉬 인에이블신호 IR_EN와 인버터 IV1에 의해 반전된 리페어 인에이블신호 PPR_EN를 낸드연산한다. 그리고, 인버터 IV2~IV4는 낸드게이트 ND1의 출력을 반전 지연한다. 이러한 구성을 갖는 입력부(112)는 리프레쉬 인에이블신호 IR_EN의 활성화시 선택부(114)를 활성화시킨다.
그리고, 입력부(113)는 낸드게이트 ND2와, 복수의 인버터 IV5~IV8를 포함한다. 낸드게이트 ND2는 인버터 IV5에 의해 반전된 리프레쉬 인에이블신호 IR_EN와 리페어 인에이블신호 PPR_EN를 낸드연산한다. 그리고, 인버터 IV6~IV8는 낸드게이트 ND2의 출력을 반전 지연한다. 이러한 구성을 갖는 입력부(113)는 리페어 인에이블신호 PPR_EN의 활성화시 선택부(114)를 활성화시킨다.
선택부(114)는 전송게이트 T1, T2를 포함한다. 여기서, 전송게이트 T1는 리프레쉬 인에이블신호 IR_EN의 활성화시 턴 온 되어 어드레스 버퍼(111)의 출력을 내부의 어드레스 INT_ADD로 전달하게 된다. 그리고, 전송게이트 T2는 리페어 인에이블신호 PPR_EN의 활성화시 턴 온 되어 어드레스 버퍼(111)의 출력을 내부의 어드레스 INT_ADD로 전달하게 된다.
도 3은 도 1의 명령 제어부(100_2)에 관한 다른 실시예이다.
명령 제어부(100_2)는 어드레스 버퍼(115)와, 입력부(116) 및 선택부(117)를 포함한다.
여기서, 어드레스 버퍼(115)는 어드레스 ADD를 버퍼링하여 선택부(117)에 출력한다. 그리고, 입력부(116)는 리프레쉬 인에이블신호 IR_EN와 리페어 인에이블신호 PPR_EN를 조합하여 선택부(117)의 선택 동작을 제어한다.
입력부(116)는 노아게이트 NOR1와, 인버터 IV9를 포함한다. 노아게이트 NOR1는 리프레쉬 인에이블신호 IR_EN와 리페어 인에이블신호 PPR_EN를 노아연산한다. 그리고, 인버터 IV9는 노아게이트 NOR1의 출력을 반전한다.
이러한 구성을 갖는 입력부(116)는 리프레쉬 인에이블신호 IR_EN와 리페어 인에이블신호 PPR_EN 중 적어도 어느 하나가 활성화된 경우 선택부(117)를 활성화시킨다.
선택부(117)는 전송게이트 T3를 포함한다. 여기서, 전송게이트 T3는 리프레쉬 인에이블신호 IR_EN와, 리페어 인에이블신호 PPR_EN 중 적어도 어느 하나의 활성화시 턴 온 상태가 되어 어드레스 버퍼(115)의 출력을 내부의 어드레스 INT_ADD로 전달하게 된다.
도 4는 도 1의 리프레쉬 제어부와 리페어 제어부에 관한 상세 구성도이다.
리프레쉬 제어부(130)는 리프레쉬 래치(131)와, 카운터(132)를 포함한다.
여기서, 리프레쉬 래치(131)는 리프레쉬 명령신호 REF_EN에 대응하여 리프레쉬 제어신호 IR를 래치한다. 그리고, 카운터(132)는 리프레쉬 래치(131)의 출력을 카운팅하여 리프레쉬신호 REF를 뱅크(150)에 출력한다. 예를 들어, 리프레쉬 래치(131)에 데이터가 저장된 경우 리프레쉬 제어신호 IR를 카운팅하여 리프레쉬 동작이 수행된다. 반면에, 리프레쉬 래치(131)에 데이터가 저장되지 않은 경우 리프레쉬 동작을 수행되지 않는다.
뱅크(150)는 리프레쉬신호 REF에 대응하여 워드라인 WL을 선택적으로 활성화시킴으로써 위크 셀에 대한 추가적인 리프레쉬 동작을 수행한다.
그리고, 리페어 제어부(140)는 리페어 래치(141)와, 리던던시 제어부(142)를 포함한다.
여기서, 리페어 래치(141)는 리페어 제어신호 RE를 래치한다. 그리고, 리던던시 제어부(142)는 리페어 래치(141)의 출력에 대응하여 포스트 패키지 리페어 동작을 수행하기 위한 리던던시신호 RED를 뱅크(150)에 출력한다. 뱅크(150)는 리던던시신호 RED에 대응하여 리던던시 워드라인 RWL을 선택적으로 활성화시킴으로써 패일 셀에 대한 리페어 동작을 수행한다.
예를 들어, 리페어 동작을 뱅크 그룹당 한 번의 포스트 패키지 리페어 동작이 수행될 수 있다. 반면에, 리프레쉬 동작은 리프레쉬 래치(131)의 개수에 따라 복수 비트의 패일에 대해 리프레쉬가 가능하다.
이에 따라, 본 발명의 실시예는 하드 성 패일이 발생한 경우 리페어 제어부(140)에 따라 패일 어드레스를 구제한다. 메모리 장치에 하드 성 패일보다 리프레쉬 성 패일이 더 많이 발생한다고 가정한다. 본 발명의 실시예는 리프레쉬 성 패일인 경우 리프레쉬 제어부(130)에 따라 위크 셀의 추가적인 리프레쉬를 수행하게 된다.
즉, 컨트롤러(10)로부터 인가되는 명령신호 CMD와 어드레스 ADD를 판단하여 패일 뱅크의 위치를 판단하고, 하드 성 패일인 경우 리페어 인에이블신호 PPR_EN를 활성화시켜 리페어 동작을 수행한다. 그리고, 리페어 모드에서 감당할 수 없는 다수의 리프레쉬 성 패일이 발생하는 경우, 리프레쉬 인에이블신호 IR_EN를 활성화시켜 리프레쉬 동작을 수행하게 된다.
데이터 유지 시간이 상대적으로 부족한 위크 어드레스가 발생하면 리페어 동작을 통해 완전히 위크 어드레스를 구제할 것인지 아니면 IR 동작을 이용하여 리프레쉬 할 것인지를 판단한다. 즉, 위크 어드레스를 퓨즈에 저장하고 저장된 어드레스를 이용하여 추가적인 리프레쉬를 수행하여 리프레쉬를 강화할 것인지를 결정하게 된다.
본 발명의 실시예는 사용자가 컨트롤러(10)에 있는 MRS(Mode Register Set)를 제어하여 메모리 장치(100)의 동작 모드를 변경하거나 제어할 수 있다. 즉, 사용자(예를 들면, 서버)가 원하는 경우 컨트롤러(10)에 의해 IR 모드를 선택하여 메모리 장치(100)의 추가적인 리프레쉬가 수행되도록 제어할 수 있다.
예를 들면, 리프레쉬 제어 장치는 전류 소모를 줄이기 위해 리프레쉬 주기를 늘리는 경우가 있다. 만약, 리프레쉬 주기를 늘렸는데 리프레쉬 패일이 발생하는 경우 이는 하드 성 패일이 아닌 리프레쉬 성 패일로 간주할 수 있다. 사용자는 이러한 리프레쉬 성 패일 정보를 모드 레지스터 세트(MRS)로 설정하여 컨트롤러(10)를 제어하게 된다. 컨트롤러(10)는 사용자로부터 입력된 모드 레지스터 세트 정보가 리프레쉬 성 패일인 경우 IR 모드를 선택하여 메모리 장치(100)의 추가적인 리프레쉬가 수행되도록 제어하게 된다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 리프레쉬 인에이블신호와 리페어 인에이블신호에 대응하여 어드레스를 버퍼링하는 명령 제어부;
    상기 리프레쉬 인에이블신호와 상기 리페어 인에이블신호에 따라 상기 어드레스에 대응하는 퓨즈셋의 럽처 동작을 제어하고, 부트 업 동작시 리프레쉬 제어신호와 리페어 제어신호를 출력하는 퓨즈부;
    상기 리프레쉬 제어신호의 활성화시 리프레쉬신호에 따라 뱅크의 리프레쉬 동작을 제어하는 리프레쉬 제어부; 및
    상기 리페어 제어신호의 활성화시 리던던시신호에 따라 상기 뱅크의 리페어 동작을 제어하는 리페어 제어부를 포함하는 것을 특징으로 하는 메모리 장치.
  2. 제 1항에 있어서,
    상기 리프레쉬 인에이블신호와 상기 리페어 인에이블신호는 상보적으로 활성화되는 것을 특징으로 하는 메모리 장치.
  3. 제 1항에 있어서, 상기 명령 제어부는
    상기 리프레쉬 인에이블신호와 상기 리페어 인에이블신호를 조합하는 입력부;
    상기 어드레스를 버퍼링하는 어드레스 버퍼; 및
    상기 입력부의 출력신호에 따라 상기 어드레스 버퍼의 출력을 선택적으로 전달하는 선택부를 포함하는 것을 특징으로 하는 메모리 장치.
  4. 제 3항에 있어서, 상기 선택부는
    상기 리프레쉬 인에이블신호와 상기 리페어 인에이블신호 중 적어도 어느 하나가 활성화되는 상기 어드레스를 상기 퓨즈부에 전달하는 것을 특징으로 하는 메모리 장치.
  5. 제 1항에 있어서,
    상기 어드레스는 상기 리프레쉬 인에이블신호와 상기 리페어 인에이블신호에 의해 공유되는 것을 특징으로 하는 메모리 장치.
  6. 제 1항에 있어서, 상기 퓨즈부는
    상기 리프레쉬 인에이블신호와 상기 리페어 인에이블신호에 따라 상기 어드레스에 대응하는 퓨즈셋의 럽처 동작을 제어하기 위한 리프레쉬 럽처신호와 리페어 럽처신호를 출력하는 퓨즈 제어부;
    상기 리프레쉬 럽처신호에 대응하여 상기 퓨즈셋이 럽처되는 리프레쉬 셀 어레이;
    상기 리페어 럽처신호에 대응하여 상기 퓨즈셋이 럽처되는 리페어 셀 어레이; 및
    상기 부트업 동작시 상기 리프레쉬 셀 어레이와 상기 리페어 셀 어레이이 출력 데이터에 대응하는 상기 리프레쉬 제어신호와 상기 리페어 제어신호를 출력하는 출력 제어부를 포함하는 것을 특징으로 하는 메모리 장치.
  7. 제 6항에 있어서,
    상기 리프레쉬 셀 어레이와 상기 리페어 셀 어레이는 이-퓨즈를 포함하는 것을 특징으로 하는 메모리 장치.
  8. 제 6항에 있어서,
    상기 리프레쉬 셀 어레이와 상기 리페어 셀 어레이는 어레이 럽처 전기 퓨즈(ARE; Array Rupture Electrical fuse)를 포함하는 것을 특징으로 하는 메모리 장치.
  9. 제 1항에 있어서, 상기 리프레쉬 제어부는
    위크 셀에 대한 추가적인 리프레쉬 동작을 제어하는 것을 특징으로 하는 메모리 장치.
  10. 제 1항에 있어서, 상기 리페어 제어부는
    포스트 패키지 리페어 동작을 제어하는 것을 특징으로 하는 메모리 장치.
  11. 제 1항에 있어서, 상기 리프레쉬 제어부는
    리프레쉬 명령신호의 활성화시 상기 리프레쉬 제어신호를 래치하는 리프레쉬 래치; 및
    상기 리프레쉬 래치의 출력을 카운팅하여 상기 리프레쉬신호를 출력하는 카운터를 포함하는 것을 특징으로 하는 메모리 장치.
  12. 제 11항에 있어서, 상기 리프레쉬 제어부는
    상기 리프레쉬 래치에 데이터가 저장된 경우 상기 리프레쉬신호를 활성화시키고 상기 리프레쉬 래치에 데이터가 저장되지 않은 경우 상기 리프레쉬신호를 비활성화시키는 것을 특징으로 하는 메모리 장치.
  13. 제 1항에 있어서, 상기 리페어 제어부는
    상기 리페어 제어신호를 래치하는 리페어 래치; 및
    상기 리페어 래치의 출력에 대응하여 상기 리던던시신호를 출력하는 리던던시 제어부를 포함하는 것을 특징으로 하는 메모리 장치.
  14. 제 1항에 있어서,
    상기 리프레쉬 인에이블신호와 상기 리페어 인에이블신호는 모드 레지스터 세트(MRS)에 의해 설정되는 것을 특징으로 하는 메모리 장치.
  15. 리프레쉬 인에이블신호와, 리페어 인에이블신호와, 어드레스 및 명령신호를 생성하는 컨트롤러; 및
    상기 리프레쉬 인에이블신호와 상기 리페어 인에이블신호에 대응하여 상기 어드레스에 대응하는 퓨즈셋을 럽처하고, 부트 업 동작시 럽처 데이터에 대응하는 리프레쉬 제어신호와 리페어 제어신호에 따라 뱅크의 리프레쉬 동작과 리페어 동작을 제어하는 메모리 장치를 포함하는 것을 특징으로 하는 시스템.
  16. 제 15항에 있어서, 상기 컨트롤러는
    상기 리프레쉬 인에이블신호와 상기 리페어 인에이블신호를 모드 레지스터 세트(MRS)에 의해 설정하는 것을 특징으로 하는 시스템.
  17. 제 15항에 있어서, 상기 컨트롤러는
    상기 리프레쉬 인에이블신호와 상기 리페어 인에이블신호는 상보적으로 활성화시키는 것을 특징으로 하는 시스템.
  18. 제 15항에 있어서, 상기 메모리 장치는
    상기 리프레쉬 인에이블신호와 상기 리페어 인에이블신호에 대응하여 상기 어드레스를 버퍼링하는 명령 제어부;
    상기 리프레쉬 인에이블신호와 상기 리페어 인에이블신호에 따라 상기 어드레스에 대응하는 퓨즈셋의 럽처 동작을 제어하고, 상기 부트 업 동작시 상기 리프레쉬 제어신호와 상기 리페어 제어신호를 출력하는 퓨즈부;
    상기 리프레쉬 제어신호의 활성화시 리프레쉬신호에 따라 상기 뱅크의 리프레쉬 동작을 제어하는 리프레쉬 제어부; 및
    상기 리페어 제어신호의 활성화시 리던던시신호에 따라 상기 뱅크의 리페어 동작을 제어하는 리페어 제어부를 포함하는 것을 특징으로 하는 시스템.
  19. 제 18항에 있어서, 상기 퓨즈부는
    상기 리프레쉬 인에이블신호와 상기 리페어 인에이블신호에 따라 상기 어드레스에 대응하는 퓨즈셋의 럽처 동작을 제어하기 위한 리프레쉬 럽처신호와 리페어 럽처신호를 출력하는 퓨즈 제어부;
    상기 리프레쉬 럽처신호에 대응하여 상기 퓨즈셋이 럽처되는 리프레쉬 셀 어레이;
    상기 리페어 럽처신호에 대응하여 상기 퓨즈셋이 럽처되는 리페어 셀 어레이; 및
    상기 부트업 동작시 상기 리프레쉬 셀 어레이와 상기 리페어 셀 어레이이 출력 데이터에 대응하는 상기 리프레쉬 제어신호와 상기 리페어 제어신호를 출력하는 출력 제어부를 포함하는 것을 특징으로 하는 시스템.
  20. 제 18항에 있어서, 상기 리프레쉬 제어부는
    리프레쉬 명령신호의 활성화시 상기 리프레쉬 제어신호를 래치하는 리프레쉬 래치; 및
    상기 리프레쉬 래치의 출력을 카운팅하여 상기 리프레쉬신호를 출력하는 카운터를 포함하는 것을 특징으로 하는 시스템.
KR1020160107071A 2016-08-23 2016-08-23 메모리 장치 및 이를 포함하는 시스템 KR102547107B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160107071A KR102547107B1 (ko) 2016-08-23 2016-08-23 메모리 장치 및 이를 포함하는 시스템
US15/350,651 US10007454B2 (en) 2016-08-23 2016-11-14 Memory device and system including the same
CN201710718091.6A CN107767916B (zh) 2016-08-23 2017-08-21 存储器件及包括其的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160107071A KR102547107B1 (ko) 2016-08-23 2016-08-23 메모리 장치 및 이를 포함하는 시스템

Publications (2)

Publication Number Publication Date
KR20180022140A true KR20180022140A (ko) 2018-03-06
KR102547107B1 KR102547107B1 (ko) 2023-06-26

Family

ID=61727462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160107071A KR102547107B1 (ko) 2016-08-23 2016-08-23 메모리 장치 및 이를 포함하는 시스템

Country Status (1)

Country Link
KR (1) KR102547107B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002485A (ko) 2018-04-27 2021-01-08 닛토덴코 가부시키가이샤 수지 시트 및 그의 제조 방법
KR20210005860A (ko) 2018-04-27 2021-01-15 닛토덴코 가부시키가이샤 광학 적층체, 커버 유리 부착 광학 적층체, 및 이들의 제조 방법, 및 커버 유리 부착 화상 표시 장치
US11532375B2 (en) 2020-08-31 2022-12-20 SK Hynix Inc. Latch circuit and memory device including the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150325316A1 (en) * 2014-05-12 2015-11-12 Samsung Electronics Co., Ltd. Repair circuit and fuse circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150325316A1 (en) * 2014-05-12 2015-11-12 Samsung Electronics Co., Ltd. Repair circuit and fuse circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210002485A (ko) 2018-04-27 2021-01-08 닛토덴코 가부시키가이샤 수지 시트 및 그의 제조 방법
KR20210005860A (ko) 2018-04-27 2021-01-15 닛토덴코 가부시키가이샤 광학 적층체, 커버 유리 부착 광학 적층체, 및 이들의 제조 방법, 및 커버 유리 부착 화상 표시 장치
US11532375B2 (en) 2020-08-31 2022-12-20 SK Hynix Inc. Latch circuit and memory device including the same

Also Published As

Publication number Publication date
KR102547107B1 (ko) 2023-06-26

Similar Documents

Publication Publication Date Title
CN110827884B (zh) 用于刷新半导体装置的存储器的设备
US9269458B2 (en) Semiconductor device enabling refreshing of redundant memory cell instead of defective memory cell
JP5131348B2 (ja) 半導体メモリ、システム、半導体メモリの動作方法および半導体メモリの製造方法
KR102117633B1 (ko) 셀프 리페어 장치
CN106033684B (zh) 存储器件和包括存储器件的存储系统
US8730744B2 (en) Semiconductor memory with redundant word lines, system, and method of manufacturing semiconductor memory
JPH06333391A (ja) 同期型半導体記憶装置
US8913451B2 (en) Memory device and test method thereof
US9697885B1 (en) Semiconductor memory device and method for transferring weak cell information
KR20150018106A (ko) 리페어 회로를 포함한 반도체 메모리 장치
KR20170098538A (ko) 반도체 장치 및 그 구동 방법
KR100571329B1 (ko) 반도체 메모리
US11309057B2 (en) Apparatuses and methods for post-package repair protection
KR20170109138A (ko) 메모리 모듈, 이를 포함하는 메모리 시스템 및 그의 동작 방법
KR102547107B1 (ko) 메모리 장치 및 이를 포함하는 시스템
JP4187084B2 (ja) 半導体メモリ
JP2010146649A (ja) 半導体記憶装置
US10007454B2 (en) Memory device and system including the same
US10068662B2 (en) Semiconductor device including a roll call circuit for outputting addresses of defective memory cells
KR20000077069A (ko) 반도체메모리장치
KR101163086B1 (ko) 반도체 메모리 장치의 리프레쉬 제어 회로
JP2015207329A (ja) 半導体装置およびその制御方法
US7755957B2 (en) Semiconductor memory, method of controlling the semiconductor memory, and memory system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant