CN110827884B - 用于刷新半导体装置的存储器的设备 - Google Patents

用于刷新半导体装置的存储器的设备 Download PDF

Info

Publication number
CN110827884B
CN110827884B CN201910738623.1A CN201910738623A CN110827884B CN 110827884 B CN110827884 B CN 110827884B CN 201910738623 A CN201910738623 A CN 201910738623A CN 110827884 B CN110827884 B CN 110827884B
Authority
CN
China
Prior art keywords
refresh
address
memory
row
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910738623.1A
Other languages
English (en)
Other versions
CN110827884A (zh
Inventor
伊藤丰
持田义史
荒木宏卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110827884A publication Critical patent/CN110827884A/zh
Application granted granted Critical
Publication of CN110827884B publication Critical patent/CN110827884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications

Abstract

本申请涉及用于刷新半导体装置的存储器的设备。本文揭示一种设备，其包含：存储器单元阵列；行锤击刷新电路，其经配置以基于所述存储器单元阵列的存取历史产生行锤击刷新地址；冗余电路，其经配置以存储所述存储器单元阵列的多个有缺陷地址；以及行预解码器，其经配置以当所述行锤击刷新地址匹配于所述多个有缺陷地址中的任一者时在所述行锤击刷新地址上跳过刷新操作。

Description

用于刷新半导体装置的存储器的设备
技术领域
本申请涉及半导体装置的技术领域，且尤其涉及存储器的技术领域。
背景技术
动态随机存取存储器(DRAM)包含可用以存储数据的易失性存储器单元。然而，为了维持所存储的数据，周期性地刷新存储器单元以恢复正存储的数据。通常通过对与相应刷新地址相关联的存储器单元的群组进行定序来刷新存储器单元。可在内部产生刷新地址，且响应于刷新命令来执行对应于刷新地址的存储器单元的刷新操作。
刷新存储器单元会消耗功率。在低功率应用中，减少刷新操作的功率消耗可为有益的。因此，可具有减少的功率消耗的刷新操作可为合意的。
发明内容
在一个方面中，提供一种设备。所述设备包括：存储器单元阵列；行锤击刷新电路，其经配置以基于所述存储器单元阵列的存取历史产生行锤击刷新地址；冗余电路，其经配置以存储所述存储器单元阵列的多个有缺陷地址；以及行预解码器，其经配置以当所述行锤击刷新地址匹配于所述多个有缺陷地址中的任一者时跳过所述行锤击刷新地址上的刷新操作。
在另一方面中，提供一种设备。所述设备包括：存储器单元阵列；行锤击刷新电路，其经配置以基于所述存储器单元阵列的存取历史产生行锤击刷新地址；锁存电路，其经配置以响应于刷新命令的第一次发生而锁存所述行锤击刷新地址；以及行预解码器，其经配置以响应于所述刷新命令的第二次发生而在所述行锤击刷新地址上执行刷新操作。
在再一方面中，提供一种设备。所述设备包括：存储器单元阵列，其包含常规阵列和冗余阵列；冗余电路，其包含多个存储器组，每一存储器组存储所述常规阵列中的有缺陷地址和指示所述存储器组经启用或未经启用的启用位，所述存储器组中的每一组具有不同的组地址；刷新计数器，其经配置以响应于刷新命令而更新刷新地址；以及行预解码器，其经配置以当所述刷新地址是针对所述常规阵列且不匹配于所述冗余电路中的所述存储器组中的任一组中存储的所述有缺陷地址时在所述刷新地址上执行刷新操作，且经配置以当所述刷新地址是针对所述冗余阵列时且当对应于所述刷新地址的所述存储器组未经启用时在所述刷新地址上跳过所述刷新操作。
附图说明
图1是根据本发明的实施例的设备的框图。
图2是根据本发明的实施例的存储器阵列的示意图。
图3是根据本发明的实施例的刷新控制电路的框图。
图4是根据本发明的实施例的掩蔽控制电路的框图。
图5是根据本发明的实施例的刷新操作的图。
图6是根据本发明的实施例的执行刷新操作的时序图。
图7是根据本发明的实施例的包含行锤击刷新操作的刷新操作的图。
图8是根据本发明的实施例的执行包含行锤击刷新操作的刷新操作的时序图。
图9是根据本发明的实施例的刷新控制电路的框图。
图10是根据本发明的实施例的就绪信号产生电路的电路图。
图11是根据本发明的实施例的冗余电路的框图。
图12是根据本发明的实施例的刷新操作的时序图。
图13和14是根据本发明的实施例的刷新操作的图。
具体实施方式
下文阐述某些细节以提供对本发明的实例的充分理解。然而，所属领域的技术人员将明白，可以在没有这些具体细节的情况下实践本发明的实例。此外，本文中所描述的本发明的特定实例不应解释为将本发明的范围限于这些特定实例。在其它情况下，尚未详细展示众所周知的电路、控制信号、时序协议和软件操作，以便避免不必要地混淆本发明的实例。另外，术语例如“耦合(couples、coupled)”意指两个组件可直接或间接电耦合。间接耦合可暗指两个组件通过一或多个中间组件耦合。
图1是根据本发明的实施例的设备的框图。所述设备可包含半导体装置100，且将如此提及。在一些实施例中，半导体装置100可包含(不限于)DRAM装置，举例来说例如集成到单个半导体芯片中的低功率DDR(LPDDR)存储器。半导体装置100包含存储器阵列150。存储器阵列150包含多个排组，每一排组包含多个字线WL、多个位线BL和/BL，以及布置在所述多个字线WL与所述多个位线BL和/BL的相交点处的多个存储器单元MC。存储器单元MC是易失性存储器单元，其需要周期性刷新以便维持存储于存储器阵列中的数据。
字线WL的选择由行地址控制电路140执行，且位线BL的选择由列解码器145执行。感测放大器(SAMP)经定位以用于其对应的耦合到至少一个相应本地I/O线对(LIOT/B)的位线BL和/BL，所述至少一个相应本地I/O线对又经由充当开关的传输门(TG)耦合到至少一个相应主I/O线对(MIOT/B)。
如图2中所示出，存储器阵列150可包含常规阵列151和冗余阵列152。常规阵列151包含通常用以存储数据的存储器单元，其中存储器单元对应于相应存储器地址。冗余阵列152包含可用以“修复”常规阵列151的有缺陷的存储器单元的存储器单元。存储器单元可经配置为冗余存储器行和冗余存储器列。冗余存储器行可用以修复常规阵列151的存储器行，且冗余存储器列可用以修复常规阵列151的存储器列。通过使对应于缺陷存储器单元的存储器地址映射到冗余阵列152的存储器单元，冗余存储器用以修复常规阵列151的有缺陷的存储器单元。因此，当有缺陷的存储器位置的存储器地址提供到半导体装置100时，所述存储器地址映射到的冗余阵列152中的存储器位置被存取，而不是常规阵列151中对应于所述存储器地址的有缺陷的存储器位置。
在图2中展示的实例中，常规阵列151中包含的字线WL3、WLA和WLC是有缺陷的，且这些字线分别被冗余阵列152中包含的辅助字线辅助字线RWL0、RWL1和RWL2代替。通过此配置，当请求对字线WL3的行存取时，选择辅助字线RWL0而不是字线WL3，且当请求对字线WLA的行存取时，选择辅助字线RWL1而不是字线WLA，且当请求对字线WLC的行存取时，选择辅助字线RWL2而不是字线WLC。同时，如稍后描述，在刷新操作中，不选择有缺陷的字线WL3、WLA和WLC，且不执行作为这些有缺陷的字线的替代目标的字线RWL0、RWL1和RWL2上的任何代替刷新操作。当执行行锤击刷新操作时此特征是相同的。
在图2中展示的实例中，虽然包含字线RWL3的其它字线存在于冗余阵列152中，但这些字线未使用。对冗余阵列152中包含的未使用字线不指派任何有效逻辑地址，且因此在实际行存取中不选择这些未使用字线。而且当执行刷新操作时，不选择冗余阵列152中包含的未使用字线，且因此功率消耗减少。此外，在本实施例中，同样当执行行锤击刷新操作时，不选择冗余阵列152中包含的未使用字线。举例来说，即使当冗余阵列152中包含的字线RWL2和字线RWL3彼此物理上邻近且对字线RWL2的存取频率超过预定阈值时，在未使用字线RWL3上不执行任何行锤击刷新操作。另一方面，当冗余阵列152中包含的字线RWL1和字线RWL2彼此物理上邻近且当对字线RWL2的存取频率超过预定阈值时，在正使用的字线RWL1上执行行锤击刷新操作。
半导体装置100可采用多个外部端子，包含耦合到命令和地址总线以接收命令和地址的命令/地址端子CA。所述多个外部端子还包含用以接收时钟信号的时钟端子CK和/CK、数据端子DQ和数据掩蔽端子DM，以及电源端子VDD、VSS、VDDQ和VSSQ。
命令/地址端子CA可被供应例如来自存储器控制器的存储器地址。供应到命令/地址端子CA的存储器地址经由命令/地址输入电路105传送到地址解码器112。地址解码器112接收存储器地址且经由多路复用器113将经解码行地址XADDi供应到行地址控制电路140，且将经解码列地址YADD供应到列解码器145。
命令/地址端子CA可进一步被供应例如来自存储器控制器的命令。所述命令可作为内部命令信号ICMD经由命令/地址输入电路105提供到命令解码器115。命令解码器115包含用以对内部命令ICMD进行解码以产生用于执行操作的内部命令和信号的电路。举例来说，命令解码器115可将激活命令ACT提供到行地址控制电路140以选择字线，且可将读取/写入命令R/W提供到列解码器145以选择位线。当将执行刷新操作时，刷新命令AREF可由命令解码器115提供到刷新控制电路200。激活命令ACT也可提供到刷新控制电路200。刷新命令AREF可表示由半导体装置100接收到刷新命令引起的自动刷新命令。
当内部命令ICMD指示自刷新进入时，命令解码器115激活自刷新进入命令SRE，且当内部命令ICMD指示自刷新退出时，命令解码器115激活自刷新退出命令SRX。自刷新进入命令SRE和自刷新退出命令SRX供应到刷新控制电路200。当发出自刷新进入命令SRE时，半导体装置100进入自刷新模式，且基于半导体装置100中产生的刷新地址执行自有效刷新操作。当发出自刷新退出命令SRX时，半导体装置100从自刷新模式返回到正常操作模式。
当接收到读取命令且对存储器地址及时供应读取命令时，从存储器阵列150中由所述存储器地址标示的存储器单元MC读取读取数据。读取数据经由读取/写入放大器155和输入/输出电路160从数据端子DQ输出到外部。当接收到写入命令且对存储器地址及时供应写入命令时，写入数据和数据掩蔽(在适用时)供应到数据端子DQ和DM，且写入数据写入到存储器阵列150中由所述存储器地址标示的存储器单元MC。写入数据由输入/输出电路160中的数据接收器接收，且经由输入/输出电路160和读取/写入放大器155供应到存储器阵列150。
在用于读取和写入命令的存取操作期间，行地址控制电路140可包含用于确定存储器地址是否已映射到冗余阵列中的存储器位置的电路，举例来说，当对应于常规阵列中的有缺陷存储器位置的存储器地址已映射到冗余阵列的存储器位置(例如，冗余存储器行)时。存储已经重新映射的存储器地址，且将与存取操作相关联的存储器地址与存储的存储器地址进行比较。已经映射到冗余存储器的存储器地址可存储于非易失性存储装置中。非易失性存储装置的实例是以待存储的存储器地址编程的熔丝电路(以及反熔丝电路)。当与存取操作相关联的存储器地址匹配于存储的存储器地址时，存取冗余阵列中的存储器位置而不是常规阵列中的存储器位置。
如先前描述，周期性地刷新易失性存储器单元以便维持由存储器阵列存储的数据。存储器单元通常作为存储器单元行来刷新。行地址控制电路140可包含在刷新操作期间使用的刷新控制电路。当有效刷新命令AREF提供到行地址控制电路140时执行刷新操作。每一刷新命令AREF导致与刷新地址相关联的存储器位置被刷新。在本发明的一些实施例中，刷新地址可在半导体装置100中内部产生。在本发明的一些实施例中，列解码器145中可包含相似电路和操作。
刷新地址可具有与其相关联的若干存储器位置。举例来说，多个存储器行可与刷新地址相关联，其中所述存储器行中的每一者对应于当与刷新地址组合时会识别特定存储器行的值。此布置可促进较快的存取和刷新操作。
当刷新存储器时，确定刷新地址是否映射到冗余阵列中的冗余存储器位置。在刷新地址已映射到冗余存储器的情况下，不刷新常规阵列中对应于刷新地址的存储器位置，进而避免对未使用的存储器位置的不必要刷新操作，举例来说，当常规存储器位置是有缺陷的且对应存储器地址已映射到冗余存储器位置时。同样，例如当冗余存储器位置是有缺陷的或不具有映射到其的存储器地址时，也不刷新未使用的冗余存储器位置。与无论是否使用都对所有存储器位置执行刷新操作相比，跳过未使用的存储器位置的刷新操作可降低功耗。
如图1所示，行地址控制电路140中包含行锤击刷新电路142。行锤击刷新电路142分析对存储器阵列150的行存取的历史，且基于分析产生需要行锤击刷新操作的行地址。具体地，当对某一字线的行存取频率超过阈值时，产生物理上邻近于此字线的字线的行地址。通过此操作，关于物理上邻近于具有超出阈值的行存取频率的字线的字线，执行额外刷新操作。针对行地址必须执行行锤击刷新操作的原因在于，当行地址的频率超过阈值时，连接到邻近于具有超出阈值的行存取频率的字线的字线的存储器单元的信息保持特性降低。
转向半导体装置100中包含的外部端子的阐释，时钟端子CK和/CK被供应互补的外部时钟信号。外部时钟信号可供应到时钟输入电路120。时钟输入电路120可产生内部时钟信号ICLK。内部时钟信号ICLK供应到内部时钟产生器130和命令解码器115。当由来自命令/地址输入电路105的时钟启用CKE启用时，内部时钟产生器130基于内部时钟信号ICLK提供各种内部时钟信号LCLK。内部时钟信号LCLK可用于对各种内部电路的操作进行定时。举例来说，LCLK信号可提供到输入/输出电路160以用于对输入/输出电路160的操作进行定时以在数据端子DQ上提供和接收数据。
电源端子VDD和VSS被供应电源电位。这些电源电位供应到内部电压产生器170。内部电压产生器170基于提供到电源端子VDD和VSS的电源电位产生各种内部电位VPP、VOD、VARY、VPERI及类似电位。内部电位VPP主要在行地址控制电路140中使用，内部电位VOD和VARY主要在存储器阵列150中包含的感测放大器SAMP中使用，且内部电位VPERI在许多其它外围电路块中使用。
电源端子VDDQ和VSSQ也被供应电源电位。电源电位供应到输入/输出电路160。在本发明的一些实施例中，提供到电源端子VDDQ和VSSQ的电源电位可为与提供到电源端子VDD和VSS的电源电位相同的电位。专用电源电位提供到电源端子VDDQ和VSSQ以使得由输入/输出电路160产生的电源噪声不传播到其它电路块。
图3是示出刷新控制电路200的配置的框图。如图3中所示，刷新控制电路200包含刷新状态控制电路210、刷新地址计数器电路220、RHR状态控制电路230和掩蔽控制电路240。刷新状态控制电路210接收命令AREF、SRE和SRX，且产生刷新状态信号Rfshi、自刷新状态信号SRi和刷新计数信号RefCnt。刷新状态信号Rfshi是在其中执行刷新操作的周期期间激活的信号。自刷新状态信号SRi是在其中半导体装置100处于自刷新模式的周期期间激活的信号。刷新计数信号RefCnt是递增刷新地址计数器电路220的信号。刷新地址计数器电路220的计数值作为刷新地址REFADD供应到多路复用器113。多路复用器113接收从外部输入的行地址XADDi和刷新地址REFADD，当刷新状态信号Rfshi处于非有效状态时选择从外部输入的行地址XADDi，且当刷新状态信号Rfshi处于有效状态时选择刷新地址REFADD。
RHR状态控制电路230接收激活命令ACT、预充电命令PRE、刷新计数信号RefCnt和自刷新状态信号SRi，且产生行锤击刷新信号RHR。行锤击刷新信号RHR在其中执行行锤击刷新操作的周期期间激活。掩蔽控制电路240接收刷新地址REFADD、刷新状态信号Rfshi、自刷新状态信号SRi和行锤击刷新信号RHR，且产生刷新状态信号Rfsh。与刷新状态信号Rfshi相反，刷新状态信号Rfsh是在执行自刷新操作时已经历行锤击确定和片段掩蔽确定的信号。
图4是掩蔽控制电路240的电路图。如图4中所示，掩蔽控制电路240包含掩蔽区检测器241、“与”门电路242和244、“与非”门电路243和触发器电路225。掩蔽区检测器241是确定当前刷新地址REFADD是否属于掩蔽区的电路。当执行自刷新操作时，在掩蔽区上不执行任何刷新操作，且因此掩蔽区中保持的数据丢失。当确定当前刷新地址REFADD属于掩蔽区时，掩蔽区检测器241在高电平激活确定信号maskGO。确定信号maskGO、行锤击刷新信号RHR和自刷新状态信号SRi输入到“与”门电路242。因此，当满足以下三个条件，即半导体装置100处于自刷新模式，其不在行锤击刷新操作中，以及当前刷新地址REFADD属于掩蔽区时，在高电平激活掩蔽信号regMaskPre。同时，当半导体装置100处于行锤击刷新操作中时，不激活掩蔽信号regMaskPre。
掩蔽信号regMaskPre按原样供应到“与非”门电路243的输入节点中的一个，且经由触发器电路225供应到“与非”门电路243的其它输入节点。触发器电路225响应于通电信号pwrup且复位。刷新状态信号Rfshi供应到触发器电路225的时钟节点。因此，在于高层级激活掩蔽信号regMaskPre之后，从“与非”门电路243输出的掩蔽信号regMaskF响应于下一刷新操作的开始定时，且在低电平被激活。当在低电平激活掩蔽信号regMaskF时，刷新状态信号Rfshi由“与”门电路244掩蔽。另一方面，当掩蔽信号regMaskF处于高电平时，刷新状态信号Rfshi和刷新状态信号Rfsh具有相互相同的波形。以此方式，掩蔽控制电路240使用触发器电路225使执行片段掩蔽过程的定时延迟一个循环。稍后描述此过程的作用。
图5是根据本发明的实施例的刷新操作的图。在本发明的一些实施例中，图5的刷新操作可用以刷新图1的半导体装置100的存储器阵列150的存储器位置。
图5示出针对常规阵列的存储器位置和针对冗余阵列的存储器位置执行的刷新操作。在图5的实例中，通过刷新操作刷新的存储器位置与字线相关联。对于图5的实例，常规阵列中包含十六个字线(WL0-WLF)且冗余阵列中包含四个字线。在不脱离本发明范围的情况下常规和/或冗余阵列中可包含更多或更少的字线。
常规和冗余阵列中执行的每一刷新操作在图5中由黑竖直线表示。响应于刷新命令执行刷新操作。举例来说，参考图1的半导体装置100，刷新命令AREF可由命令解码器115提供到行地址控制电路140。在刷新周期tREF上针对常规阵列的存储器位置执行刷新操作，且随后是针对冗余阵列的存储器位置的刷新操作。在必要时重复针对常规阵列且接着针对冗余阵列的存储器位置的刷新。
跳过的刷新操作在图5中表示为较淡的竖直线。举例来说，在图5的实例中跳过用于常规阵列的字线WL3、WLA和WLC的刷新操作。当例如对应于字线WL3、WLA和WLC的存储器地址已经映射到冗余阵列中的存储器位置时，例如当常规阵列中对应于字线WL3、WLA和WLC的存储器位置如参考图2所解释是有缺陷的时，可跳过字线WL3、WLA和WLC。在图5的实例中，如参考图2所解释，WL3、WLA和WLC分别映射到冗余阵列的RWL0、RWL1和RWL2。也可跳过冗余阵列的存储器位置的刷新操作。举例来说，跳过冗余阵列的字线RWL3的刷新操作。举例来说，当冗余阵列的字线WL3的存储器位置未使用(例如，00存储器地址映射到冗余阵列的字线WL3的存储器位置)时，可跳过冗余阵列的字线WL3。
例如当存储器位置是有缺陷的且对应存储器地址已经重新映射到冗余阵列的存储器位置和/或冗余阵列的存储器位置并不具有映射到其的存储器地址时，跳过未使用的存储器位置的刷新操作可通过避免对未使用的存储器位置的不必要刷新操作而降低功耗。
图6是根据本发明的实施例的执行刷新操作的时序图。在本发明的一些实施例中，图6的刷新操作可用以刷新图1的半导体装置100的存储器阵列150的存储器位置。
在时间T0，第一有效刷新命令(例如，有效高逻辑电平)致使输入刷新地址N且执行针对刷新地址N的刷新操作的准备。针对刷新操作的准备可包含例如确定与刷新地址N有关的刷新地址中的任一个是否匹配于存储于冗余电路中的存储器地址。存储的存储器地址可为重新映射到冗余存储器位置的存储器地址。可将与刷新地址N有关的刷新地址与存储的存储器地址进行比较以确定刷新地址中的任一个是否已映射到冗余阵列。同样在时间T0，响应于第一有效刷新命令，针对先前刷新地址，即刷新地址(N-1)执行刷新操作。针对刷新地址(N-1)的刷新操作以及刷新地址N的输入和针对刷新地址N的刷新操作的准备是在刷新时间tRFC期间执行。在时间T1之前，第一有效刷新命令通过转变为低逻辑电平而变成非有效。
在时间T1，第二有效刷新命令致使输入刷新地址(N+1)且针对刷新地址(N+1)的刷新操作的准备开始。同样在时间T1，响应于第二有效刷新命令，针对在时间T0响应于第一有效刷新命令而输入的刷新地址N执行刷新操作。针对刷新地址N的刷新操作以及刷新地址(N+1)的输入和针对刷新地址(N+1)的刷新操作的准备是在时间T1后的刷新时间tRFC期间执行。在时间T2之前，第二有效刷新命令通过转变为低逻辑电平而变成非有效。
在时间T2，第三有效刷新命令致使输入刷新地址(N+2)且针对刷新地址(N+2)的刷新操作的准备开始。同样在时间T2，响应于第三有效刷新命令，针对在时间T1响应于第二有效刷新命令而输入的刷新地址(N+1)执行刷新操作。第三有效刷新命令通过转变为低逻辑电平而变成非有效。
参考刷新地址N，输入刷新地址且在时间T0响应于第一有效刷新命令而准备刷新地址N的刷新操作并且接着在时间T1响应于第二有效刷新命令而执行刷新地址N的刷新操作允许在刷新时间tRFC内完成针对刷新地址N的刷新操作。类似地，输入刷新地址且在时间T1响应于第二有效刷新命令而准备刷新地址(N+1)的刷新操作并且接着在时间T2响应于第三有效刷新命令而执行刷新地址(N+1)的刷新操作允许在刷新时间tRFC内完成针对刷新地址(N+1)的刷新操作。
刷新时间tRFC可能不足以输入刷新地址，准备刷新地址的刷新操作，且执行与刷新地址相关联的刷新操作。刷新时间tRFC可具有由定时规范设定的最大时间。超出用于执行刷新地址的刷新操作的刷新时间tRFC是不可接受的。
图7是用于阐释当正常刷新操作被行锤击刷新操作中断时的操作的时序图。在图7中展示的实例中，正常刷新操作被由附图标记201到203表示的三个行锤击刷新操作中断。常规阵列151的字线WL3(在图7中展示的实例中跳过)上的刷新操作和常规阵列151的字线WL4上的刷新操作被第一行锤击刷新操作201中断。如上文所描述，行锤击刷新操作是当对某一字线的行存取频率超过阈值时选择物理上邻近于此字线的字线且刷新所选择字线的操作。因此，在一个行锤击刷新操作中必须循序地选择两个字线。参考符号RHRad1表示在行锤击刷新操作中第一个选择的字线的地址，且参考符号RHRad2表示在行锤击刷新操作中第二个选择的字线的地址。具有超出阈值的行地址频率的字线经布置为由对应于地址RHRad1的字线和对应于地址RHRad2的字线包夹，且它们全部属于常规阵列151。在由附图标记201表示的实例中，对应于地址RHRad1的字线不具有任何缺陷且未被冗余阵列152替换，且因此执行对其的刷新操作。另一方面，对应于地址RHRad2的字线是有缺陷的且被冗余阵列152替换，且因此跳过刷新操作。因此，不必要的功率消耗减少。以此方式，在行锤击刷新操作中，当作为刷新目标的字线被冗余阵列152替换时，跳过在属于常规阵列151的替换起源的字线上的刷新操作。
冗余阵列152的字线RWL1上的刷新操作和冗余阵列152的字线RWL2上的刷新操作被第二行锤击刷新操作202中断。具有超出阈值的行地址频率的字线、对应于地址RHRad1的字线和对应于地址RHRad2的字线全部属于常规阵列151。以此方式，在其中对冗余阵列152执行正常刷新操作的周期期间，存在正常刷新操作被关于常规阵列151的行锤击刷新操作中断的情况。在由参考符号202表示的实例中，对应于地址RHRad2的字线没有缺陷且未被冗余阵列152替换，且因此对其执行刷新操作。另一方面，对应于地址RHRad1的字线是有缺陷的且已被冗余阵列152替换，且因此跳过对其的刷新操作。
常规阵列151的字线WLA上的刷新操作和常规阵列151的字线WLB上的刷新操作被第三行锤击刷新操作203中断。具有超出阈值的行地址频率的字线、对应于地址RHRad1的字线和对应于地址RHRad2的字线全部属于冗余阵列152。以此方式，在其中对常规阵列151执行正常刷新操作的周期期间，存在正常刷新操作被关于冗余阵列152的行锤击刷新操作中断的情况。在由附图标记203表示的实例中，使用对应于地址RHRad1的字线且对其指派有效逻辑地址，且因此对其执行刷新操作。另一方面，不使用对应于地址RHRad2的字线且不对其指派任何有效逻辑地址，且因此跳过对其的刷新操作。以此方式，在行锤击刷新操作中，当作为刷新目标的字线在常规阵列151中未使用时，跳过对其的刷新操作。
图8是用于阐释刷新地址的输入定时与刷新操作的执行定时之间的关系的时序图。如图8中所示，在其中不执行任何行锤击刷新操作的周期期间，即在其中行锤击刷新信号RHR1和RHR2两者未激活的周期期间，每当发出刷新命令AREF时更新刷新地址，选择对应于通过响应于先前刷新命令AREF而输入的刷新地址的字线，且刷新连接到此字线的多个存储器单元的信息。另一方面，在其中执行行锤击刷新操作的周期期间，即在其中行锤击刷新信号RHR1和RHR2被激活的周期期间，停止已响应于刷新命令AREF的刷新地址的更新，且选择需要行锤击刷新的字线。如上文所描述，在一个行锤击刷新操作中选择两个字线。在此实例中，当假设具有超出阈值的行存取频率的字线的地址是x时，一个行锤击刷新操作中选择的字线的地址是地址x+1和x-1。地址x+1对应于例如图7中示出的地址RHRad1，且地址x-1对应于例如图7中示出的地址RHRad2。
举例来说，在图8中示出的时间T10、T11、T12和T13中的每一个处发出刷新命令AREF，且在时间T11和T12激活行锤击刷新信号RHR1和RHR2。在此情况下，在时间T10输入刷新地址<3>，且实际上在通过响应于先前发出的刷新命令AREF而输入的刷新地址<2>上执行刷新操作。接下来，当在时间T11发出刷新命令AREF时，实际上在刷新地址<3>上执行刷新操作。然而，此时，因为行锤击刷新信号RHR1和RHR2被激活，所以不执行刷新地址的更新且维持刷新地址<3>。此外，在时间T11，准备对应于行锤击刷新信号RHR1的刷新地址<x+1>。接下来，当在时间T12发出刷新命令AREF时，实际上在刷新地址<x+1>上执行刷新操作。此时，因为行锤击刷新信号RHR1和RHR2被激活，所以不执行刷新地址的更新且维持刷新地址<3>。此外，在时间T12，准备对应于行锤击刷新信号RHR1的刷新地址<x-1>。接下来，当在时间T13发出刷新命令AREF时，实际上在刷新地址<x-1>上执行刷新操作。此时，因为行锤击刷新信号RHR1和RHR2两者未激活，所以更新刷新地址为刷新地址<4>。
图9是根据本发明的实施例的刷新控制电路400。在本发明的一些实施例中，刷新控制电路400可包含于半导体装置100的行地址控制电路140中。
刷新控制电路400接收激活命令ACT、刷新状态信号Rfsh和经解码行地址XADD。ACT命令、AREF命令可由命令解码器(例如，半导体装置100的命令解码器115)提供。刷新状态信号Rfsh可由刷新控制电路200提供。
XADD地址提供到选择器电路440。选择器电路440基于行锤击刷新信号RHR1和RHR2选择XADD地址、第一行锤击刷新地址RHRad1和第二行锤击刷新地址RHRad2中的一个。当行锤击刷新信号RHR1和RHR2处于非有效状态时，选择器电路440选择且输出XADD地址到锁存电路420。当行锤击刷新信号RHR1处于有效状态时，选择器电路440选择且输出第一行锤击刷新地址RHRad1到锁存电路420。当行锤击刷新信号RHR2处于有效状态时，选择器电路440选择且输出第二行锤击刷新地址RHRad2到锁存电路420。锁存电路420响应于ACT命令而锁存XADD地址、第一行锤击刷新地址RHRad1或第二行锤击刷新地址RHRad2。锁存于锁存电路420中的地址作为Rai地址提供到锁存电路432且提供到选择器电路422。锁存电路432响应于由振荡器电路434提供的Count_End脉冲而锁存Rai地址。闩锁的Rai地址作为内部地址Rairef提供到选择器电路412。选择器电路412选择将XADD或Rairef地址提供到锁存电路414。锁存电路414响应于ACT命令而锁存来自选择器电路412的地址。锁存的地址提供到地址预解码器电路416。锁存电路420、432和414是地址通过其传播到地址预解码器电路416的一系列锁存电路，且如将在下文更详细地描述，当接收到有效AREF命令时提供用于准备刷新地址的刷新操作的定时，并且接着当接收到后续有效AREF命令时执行(或跳过)对刷新地址的刷新操作。地址预解码器电路416基于由冗余电路424提供的冗余信息而控制针对由锁存电路414提供的刷新地址是执行还是跳过刷新操作。
扩展的1位添加到XADD地址。在本实施例中，在XADD<17:0>地址中，最高有效位XADD<17>是添加的位。XADD<17>地址指示对应地址是指派给常规阵列151还是冗余阵列152。当XADD<17>地址处于低电平时，其指示对应地址指派给常规阵列151，且当XADD<17>地址处于高电平时，其指示对应地址指派给冗余阵列152。此特征对于地址Rai和地址Rairef也是相同的。地址Rai的最高有效位Rai<17>输入到“与”门电路410。因此，在存取冗余阵列152时，在与刷新状态信号Rfsh协调的同时激活RRef_State信号。
振荡器电路434由刷新状态信号Rfsh激活。当被激活时，振荡器电路434提供振荡输出信号Ref_State_Latch、Count_End脉冲和振荡输出信号Refclk。Ref_State_Latch信号的每六次振荡时由振荡器电路434提供有效Count_End脉冲。Refclk信号提供到计数器电路436，所述计数器电路提供计数Ref<16,15,14>。在本发明的一些实施例中，Ref<16,15,14>计数可为3位计数。然而，在本发明的其它实施例中，所述计数可包含更多或更少的位。因此，本发明的范围不受由计数器电路436提供的计数的特定位数目限制。Ref<16,15,14>计数响应于振荡Refclk信号而改变。举例来说，Ref<16,15,14>计数可响应于振荡Refclk信号而递增。在本发明的其它实施例中，Ref<16,15,14>计数递减。在本发明的一些实施例中，Ref<16,15,14>计数从000递增到101(即，从0递增到5)，然后返回到000以再次开始递增。因此，在本发明的此类实施例中，提供六个不同值作为Ref<16,15,14>计数。Ref<16,15,14>计数提供到选择器电路422。
选择器电路422针对ACT命令将Raj<16:0>地址提供到冗余电路424，且针对AREF命令组合Ref<16,15,14>计数与Rai地址并将组合地址提供到冗余电路424。冗余电路424将来自选择器电路422的地址与存储的存储器地址进行比较以确定来自选择器电路422的Raj<16:0>地址是否匹配于存储的存储器地址中的一个。如先前描述，存储的存储器地址可为重新映射到冗余存储器位置的存储器地址。例如用于修复有缺陷的存储器位置的已映射到冗余存储器的存储器地址被存储且与传入的存储器地址进行比较以确定是存取原始存储器位置还是冗余存储器。在本发明的一些实施例中，存储的存储器地址由冗余电路424存储，而在本发明的其它实施例中，存储的存储器地址由可由冗余电路424存取的存储电路存储。冗余电路424提供冗余信息REDai，其指示在由Raj地址表示的当前刷新地址匹配存储存储器地址之间是否确定匹配。存储器地址可存储于非易失性存储电路中。举例来说，在本发明的一些实施例中，在熔丝电路(和/或反熔丝电路)中编程存储器地址。在本发明的一些实施例中，熔丝电路可包含于冗余电路424中。
Raj<16:0>地址还供应到选择器411。选择器411接收Raj<16:0>地址和熔丝数据EfuseData<16:0>，响应于启用信号RedunCkEn以将其中的一个设定为熔丝数据EfuseDatai<16:0>，且将熔丝数据EfuseDatai<16:0>供应到冗余电路424。启用信号RedunCkEn由接收RRef_State信号和就绪信号RedunCkReady的“与”门电路413产生。“或非”门电路415接收启用信号RedunCkEn和测试模式信号tmRedunDis，且停用信号RedunDisF作为从“或非”门电路415到冗余电路424的输出。测试模式信号tmRedunDis使正常冗余确定无效(无论其是否被替换)，且用于检查例如替换起源的地址。
图10是产生就绪信号RedunCkReady的就绪信号产生电路450的电路图。如图10中所示，就绪信号产生电路450包含级联的触发器电路460到463。触发器电路460到463的输入节点和输出节点分别经由反相器470到473彼此连接。通过此配置，触发器电路460到463构成计数器且所述计数器的计数器值Cnt<0>到Cnt<2>供应到“与”门电路452。来自“与”门电路452的输出是就绪信号RedunCkReady。时钟信号CKF从“或”门电路451供应到前部级上的触发器电路460。因为刷新状态信号Rfsh和就绪信号RedunCkReady供应到“或”门电路451，所以当就绪信号RedunCkReady处于低电平时，在每当供应刷新状态信号Rfsh时递增由触发器电路460到463构成的计数器的计数器值Cnt<0>到Cnt<2>。触发器电路460到463由复位信号rst复位。复位信号rst由接收复位信号EfuseRst和通电信号pwrupF的“与”门电路453产生。复位信号EfuseRst是用于其初始级处的熔丝加载操作的复位信号。通电信号pwrupF是在变为通电时由内部电源电路产生且供应的信号，且具有并不是根据接通或断开电力的状态而产生的可能性。因此，为了增加复位触发器电路460到463的准确性，使用复位信号EfuseRst和通电信号pwrupF两者。
首先，在变为通电之后的初始化操作中，当复位触发器电路460到463时，在低电平初始化所有计数器值Cnt<0>到<2>。随后，每当供应刷新状态信号Rfsh时递增这些计数器值，且当刷新状态信号Rfsh被激活八次时，所有计数器值Cnt<0>到Cnt<2>经移位到高电平，且在高电平激活就绪信号RedunCkReady。就绪信号RedunCkReady用作在变为通电之后向冗余电路424指示熔丝加载操作的完成的信号。
冗余信息REDai提供到选择器电路426且还提供到锁存电路438。锁存电路438响应于来自振荡器电路434的Ref_State_Latch信号锁存冗余信息REDai以提供作为冗余旗标RSec。RSec旗标的状态指示冗余信息REDai是否指示当前刷新地址与存储的存储器地址之间的匹配。RSec旗标提供到选择器电路426，所述选择器电路基于AREF命令(由Ref_State信号表示)将REDai信号或RSec旗标提供到地址预解码器电路416。控制信号RRef_State也提供到由“与”门电路410提供的地址预解码器电路416。RRef_State信号指示由刷新地址计数器电路220提供的刷新地址是针对常规阵列还是冗余阵列的存储器位置。
地址预解码器电路416基于来自选择器电路426的冗余信息以及RRef_State和Ref_State信号提供激活信号以执行或跳过刷新常规阵列和冗余阵列中的存储器位置的刷新操作。
在存取操作期间，激活命令ACT提供到刷新控制电路400。当激活命令ACT处于有效(且刷新命令AREF处于非有效)时，经解码行地址XADD<17:0>通过选择器电路412提供到锁存电路414。经解码行地址XADD<17:0>可由地址解码器(例如，半导体装置100的地址解码器112)提供。锁存电路414响应于有效ACT命令而锁存地址XADD<17:0>。锁存的XADD<17:0>地址作为内部地址RaddiLat提供到地址预解码器电路416。XADD<17:0>地址还提供到锁存电路420，所述锁存电路通过选择器电路440响应于有效ACT命令而锁存XADD<17:0>地址。锁存的XADD<17:0>地址作为内部地址Rai由锁存电路420通过选择器电路422提供到冗余电路424。XADD<17:0>地址提供到冗余电路424(作为Raj地址)以确定XADD<17:0>地址是否匹配于存储的存储器地址。如先前描述，例如用于修复有缺陷的存储器位置的已映射到冗余存储器的存储器地址被存储且与传入的存储器地址进行比较以确定是存取原始存储器位置还是冗余存储器。
如果冗余电路424确定Raj地址不匹配于存储的存储器地址，那么指示未确定匹配的冗余信息REDai通过选择器电路426提供到地址预解码器电路416。基于来自冗余电路424的指示未检测到匹配的冗余信息而存取由地址预解码器电路416提供的RaddiLat地址。然而，如果Raj地址匹配于由冗余电路424存储的所存储存储器地址，那么指示确定匹配的冗余信息REDai通过选择器电路426提供到地址预解码器电路416。冗余电路424还提供指示冗余存储器位置中的目的地地址的冗余地址REDadd。基于来自冗余电路424的指示确定匹配的冗余信息而提供用于Raj地址映射到的冗余存储器位置的冗余地址REDadd以用于存取。
如图11中所示，冗余电路424包含地址保持电路504，所述地址保持电路包含多个存储器组SET0到SETn。存储器组SET0到SETn分别包含由常规阵列151中的有缺陷字线的地址DEFadd和启用位En构成的存储器单元505、解码器电路506、“异或非(EXNOR)”电路507和复合门电路508。地址DEFadd指示常规阵列151中作为替换起源的字线，且指派给对应存储器组的组地址指示冗余阵列中作为替换目标的字线。启用位En是指示是否使用对应存储器组的信息。因此，当启用位En处于非有效状态时，冗余阵列152中对应于存储器组的字线未使用。在图1中示出的熔丝阵列143中保持有缺陷的字线的地址DEFadd，且在变为通电之后在初始化操作中将地址DEFadd加载到地址保持电路504。用于将地址DEFadd从熔丝电路加载到地址保持电路504中的路径的一部分是用于将选择器411和冗余电路424彼此连接的路径。
当执行正常行存取时，在存储器组SET0到SETn当中其启用位En已经激活的存储器组中保持的Raj地址和有缺陷地址DEFadd由“异或非”电路507进行比较。因此，当Raj地址匹配于有缺陷地址DEFadd时，从“异或非”电路507的输出变成高电平。因此，只要停用信号RedunDisF未在低电平被激活，对应匹配信号match0到matchn就被激活。匹配信号match0到matchn供应到编码器电路502。当匹配信号match0到matchn中的任一个被激活时，编码器电路502激活冗余信息REDai，且输出具有匹配的有缺陷地址DEFadd的存储器组的组地址REDadd。此时，还在高电平激活信号Redun。组地址REDadd供应到地址预解码器电路416。通过此配置，选择由组地址REDadd指示的冗余阵列152中的字线而不是由Raj地址指示的常规阵列151中的字线。另一方面，当Raj地址不匹配于有效存储器组中保持的任何有缺陷地址DEFadd时，冗余信息REDai和信号Redun处于非有效状态。因此，不执行对冗余阵列152的任何代替存取，且选择由Raj地址指示的常规阵列151中的字线。
在刷新操作时，冗余电路424的操作根据RRef_State信号是否指示冗余阵列152上的刷新操作而不同。即，冗余电路424的操作根据刷新操作的目标是常规阵列151还是冗余阵列152而不同。首先，当RRef_State信号未激活时，即当刷新操作的目标是常规阵列151时，存储器组SET0到SETn当中其启用位En已经激活的存储器组中保持的Raj地址和有缺陷地址DEFadd由“异或非”电路507进行比较。因此，当Raj地址不匹配于有效存储器组中保持的任何有缺陷地址DEFadd时，冗余信息REDai处于非有效状态。在此情况下，选择常规阵列151中由Raj地址指示的字线，且刷新对应于所述字线的存储器单元的信息。另一方面，当Raj地址匹配于有效存储器组中保持的任何有缺陷地址DEFadd时，激活冗余信息REDai。因此，跳过Raj地址上的刷新操作。
同时，当RRef_State信号激活时，即当刷新操作的目标是冗余阵列152时，启用信号RedunCkEn变成高电平，且停用信号RedunDisF经移位到低电平。因此，“异或非”电路507的比较结果失效，且解码器电路506变成有效。随后，读取基于熔丝数据EfuseDatai<16:0>而选择的存储器组的启用位En且经由复合门电路508供应到编码器电路502。因此，当对应存储器组的启用位En激活时，即当使用冗余阵列152中对应于所述存储器组的字线时，冗余信息REDai被设定为处于非有效状态。在此情况下，选择冗余阵列152中由Raj地址指示的字线，且刷新对应于所述字线的存储器单元的信息。另一方面，当对应存储器组的启用位En未激活时，即当冗余阵列152中对应于存储器组的字线未使用时，激活冗余信息REDai。因此，跳过Raj地址上的刷新操作。
在本实施例中，正常区域地址的冗余确定(其是否被替换)和冗余区域地址的冗余确定(其是否使用)由冗余电路424执行。因此，如果以简单方式设计到冗余电路424的路径，那么解码器电路506的负载添加在所述路径上，且在每当发出有效命令时以大负载驱动路径变成必要的。在此情况下，毫无疑问半导体装置100的速度和功率两者都降级。因此，在本实施例中，用于正常区域地址的冗余确定(其是否被替换)的路径和用于冗余区域地址的冗余确定(其是否使用)的路径彼此分隔开。此外，不必新添加用于冗余区域地址的冗余确定(其是否使用)的路径，且再使用为了从图1中示出的熔丝阵列143加载熔丝数据而提供的路径144。用于加载熔丝数据的路径是用于将图9中示出的选择器411和冗余电路424彼此连接的路径。通过此配置，有可能减少用于正常区域地址的冗余确定的路径上的负载，而不需要新添加用于冗余区域地址的冗余确定(其是否使用)的路径。
在刷新操作时冗余电路424的操作与正常刷新操作和行锤击刷新操作相同。因此，当常规阵列151中作为行锤击刷新操作的目标的字线是有缺陷的且被冗余阵列152中的字线替换时，跳过对其的刷新操作。此外，还当冗余阵列152中作为行锤击刷新操作的目标的字线未使用时，跳过对其的刷新操作。因此，由于不必要的刷新操作带来的功率消耗减少。
返回参看图9，刷新控制电路400包含行锤击刷新电路142。行锤击刷新电路142包含取样电路441和计算器442。取样电路441通过对从锁存电路414输出的内部地址RaddiLat和冗余地址REDadd进行取样来分析对存储器阵列的行存取的历史。指示XADD地址是否已被替换的信号Redun也输入到取样电路441。即，由取样电路441分析的地址是已经历冗余确定的地址，且基于信号Redun确定是对在冗余确定之前的地址RaddiLat进行取样还是对已转换成冗余区的地址的冗余地址REDadd进行取样。当响应于有效命令的XADD地址经替换时，对已转换成冗余区的地址的冗余地址REDadd进行取样。因此，即使在正常区与冗余区之间的边界区中，也可正确地执行邻近地址的计算。
当对某一字线的行存取频率超过阈值时，取样电路441循序地激活行锤击刷新信号RHR1和RHR2。在选择邻近于具有超出阈值的行存取频率的字线的一侧的字线时激活行锤击刷新信号RHR1。在选择邻近于具有超出阈值的行存取频率的字线的另一侧的字线时激活行锤击刷新信号RHR2。在当激活行锤击刷新信号RHR1时取样电路441产生第一行锤击刷新地址RHRad1。第一行锤击刷新地址RHRad1具有通过反转具有超出阈值的行地址频率的字线的地址的最低有效位而获得的值。在当激活行锤击刷新信号RHR2时计算器442产生第二行锤击刷新地址RHRad2。第二行锤击刷新地址RHRad2的值由计算器442计算。
行锤击刷新信号RHR1和RHR2供应到选择器电路440。当激活行锤击刷新信号RHR1时，选择器电路440选择第一行锤击刷新地址RHRad1，且当激活行锤击刷新信号RHR2时，选择器电路440选择第二行锤击刷新地址RHRad2。
首先，当取样电路441检测到对某一字线的行存取频率已超过阈值的事实时，取样电路441响应于刷新命令AREF以激活行锤击刷新信号RHR1，且产生第一行锤击刷新地址RHRad1。第一行锤击刷新地址RHRad1经由选择器电路440锁存于锁存电路420中。锁存于锁存电路420中的第一行锤击刷新地址RHRad1经由选择器电路422供应到冗余电路424。通过执行上文描述的操作，冗余电路424执行或跳过对应于第一行锤击刷新地址RHRad1的刷新操作。第一行锤击刷新地址RHRad1经由锁存电路432反馈到计算器442，且第二行锤击刷新地址RHRad2由计算器442计算。
当再次激活刷新命令AREF时，取样电路441去活行锤击刷新信号RHR1且激活行锤击刷新信号RHR2。由计算器442计算的第二行锤击刷新地址RHRad2经由选择器电路440锁存于锁存电路420中。锁存于锁存电路420中的第二行锤击刷新地址RHRad2经由选择器电路422供应到冗余电路424。通过执行上文描述的操作，冗余电路424执行或跳过对应于第二行锤击刷新地址RHRad2的刷新操作。随后，去活行锤击刷新信号RHR2且完成一系列行锤击刷新操作。
将参考图12描述用于刷新操作的刷新控制电路400的操作。图12是根据本发明的实施例的用于刷新操作的时序图。在本发明的一些实施例中，图12的刷新操作可受图9的刷新控制电路400控制。
图12说明提供到刷新控制电路400的有效刷新命令(例如，AREF)、由计数器电路436提供的Ref<16>、Ref<15>和Ref<14>地址、由振荡器电路434提供的Ref_State_Latch信号，和由锁存电路438提供的RSec旗标。由“与”门电路410提供的RRef_State信号是第一逻辑电平，向地址预解码器电路416指示所提供的刷新地址是针对常规阵列的存储器位置。
在时间T0，第一有效刷新命令致使输入刷新地址N。刷新地址N由刷新地址计数器电路220提供以由锁存电路420锁存。刷新地址N由锁存电路420提供到选择器电路422作为Rai地址。第一有效刷新命令还启用振荡器电路434以将Refclk信号提供到计数器电路436且将Ref_State_Latch信号提供到锁存电路438。
如先前参考图9描述，Refclk信号是振荡信号，其致使计数器电路436将3位计数Ref<16,15,14>从000递增到101(即，从0到5)，然后返回到000以再次开始递增。图12中示出递增Ref<16>、Ref<15>和Ref<14>计数，从000递增经过001、010、011、100和101，然后返回到000。Ref<16,15,14>计数提供到选择器电路422以与来自锁存电路420的锁存刷新地址(作为Rai地址提供)的14位组合以提供17位刷新地址。举例来说，Rai<13:0>(14位)通过选择器电路422与Ref<16,15,14>计数组合以用于刷新操作而提供17位刷新地址。将Ref<16,15,14>计数从000递增到101提供与由刷新地址计数器电路220提供的一个14位刷新地址有关的六个不同的17位刷新地址。
来自选择器电路422的17位刷新地址提供到冗余电路424，所述冗余电路将17位刷新地址与由冗余电路424存储的存储器地址进行比较。冗余电路424提供具有逻辑值的冗余信息，所述逻辑值指示当前17位刷新地址与存储的存储器地址之间是否存在匹配。举例来说，冗余电路424当在当前17位刷新地址与存储的存储器地址之间存在匹配时提供高逻辑电平冗余信息，且当不存在匹配时提供低逻辑电平冗余信息。随着Ref<16,15,14>计数改变，每一新的所得17位刷新地址提供到冗余电路424且由其进行比较以提供用于每一17位刷新地址的相应冗余信息。以此方式，提供到冗余电路424的刷新地址被逐个地确定其是否匹配于存储的存储器地址(例如，对应于有缺陷的存储器且已映射到冗余存储器)。
冗余信息由锁存电路438响应于Ref_State_Latch信号而锁存，所述信号是由经启用振荡器电路434提供的振荡信号。振荡Ref_State_Latch信号在图12中示出且Ref_State_Latch信号的正脉冲由对应于Ref<16,15,14>计数的值识别(例如，<0>、<1>、<2>、<3>、<4>和<5>。因此，锁存电路438锁存提供到冗余电路424的每一不同17位刷新地址的冗余信息。锁存电路438将用于每一17位刷新地址的锁存冗余信息作为RSec旗标通过选择器电路426提供到地址预解码器电路416。
在图12的实例中，用于[刷新地址N+000的Ref<16,15,14>]的17位刷新地址由冗余电路424确定匹配存储的存储器地址，如由对应于Ref_State_Latch的脉冲<0>的高逻辑电平RSec旗标指示。Ref<16,15,14>计数响应于由振荡器电路434提供的Refclk信号而递增到001以提供新刷新地址供冗余电路424进行比较。用于[刷新地址N+001的Ref<16,15,14>]的17位刷新地址由冗余电路424确定不匹配存储的存储器地址，如由对应于Ref_State_Latch的脉冲<1>的低逻辑电平RSec旗标指示。Ref<16,15,14>计数再次响应于Refclk信号递增到010以将新刷新地址提供到冗余电路424。用于[刷新地址N+010的Ref<16,15,14>]的17位刷新地址由冗余电路424确定匹配存储的存储器地址，如由对应于Ref_State_Latch的脉冲<2>的高逻辑电平RSec旗标指示。Ref<16,15,14>计数的递增以及通过冗余电路424对所得17位地址与存储的存储器地址的比较针对刷新地址[刷新地址N+011的Ref<16,15,14>]、[刷新地址N+100的Ref<16,15,14>]和[刷新地址N+101的Ref<16,15,14>]继续。
总之对于图12的实例，刷新地址[刷新地址N+000的Ref<16,15,14>]和[刷新地址N+010的Ref<16,15,14>]由冗余电路424确定匹配于存储的存储器地址，而刷新地址[刷新地址N+001的Ref<16,15,14>]、[刷新地址N+011的Ref<16,15,14>]、[刷新地址N+100的Ref<16,15,14>]和[刷新地址N+101的Ref<16,15,14>]由冗余电路424确定不匹配于任何存储的存储器地址。
如先前描述，用于刷新地址的对应RSec旗标提供到地址预解码器电路416。地址预解码器电路416基于RSec旗标而控制针对由锁存电路414提供的刷新地址是执行还是跳过刷新操作。举例来说，当RSec旗标是低逻辑电平(例如，不存在匹配)时地址预解码器电路416致使针对由锁存电路414提供的刷新地址执行刷新操作。相比之下，当RSec旗标是高逻辑电平(例如，存在匹配)时地址预解码器电路416致使针对由锁存电路414提供的刷新地址跳过刷新操作。以此方式，对应于从由锁存电路414提供的刷新地址与Ref<16,15,14>计数的组合产生的刷新地址的存储器位置在它们被使用时(例如，刷新地址不匹配于存储的存储器地址)被刷新，但在所述存储器位置未使用时(例如，存储器位置是有缺陷的且对应于有缺陷的存储器位置的存储器地址映射到冗余存储器中的存储器位置)不刷新。
还如先前描述，在Refclk信号(或Ref_State_Latch信号)的每六个振荡时振荡器电路434将正Count_End脉冲提供到锁存电路432。Count_End脉冲致使锁存电路432锁存Rai地址(例如，来自刷新地址计数器电路220的当前刷新地址)且通过选择器电路412将锁存的刷新地址提供到锁存电路414。
在图12的实例中，振荡器电路434在时间T1的后续有效刷新命令之前提供Count_End脉冲(未图示)以致使锁存电路432锁存刷新地址N(由锁存电路420提供为Rai地址)且通过选择器电路412将锁存的刷新地址N提供到锁存电路414。举例来说，在本发明的一些实施例中，在提供到计数器电路436的Refclk信号的第六脉冲处提供Count_End脉冲。因此，可由振荡器电路434提供对应于当Ref<16,15,14>计数即将从101滚动到000时的Count_End脉冲。在本发明的其它实施例中，可在刷新地址N已由锁存电路420锁存之后且在时间T1的后续有效刷新命令之前的不同时间提供Count_End脉冲。
总之，在时间T0之后且在时间T1之前，从刷新地址N与Ref<16,15,14>计数的组合产生的六个刷新地址已通过冗余电路424与存储的存储器地址进行比较，以提供与刷新地址N相关联的六个刷新地址中的每一个的冗余信息。与刷新地址N相关联的六个刷新地址中的每一个的冗余信息且循序地由锁存电路438锁存并提供到地址预解码器电路416作为六个RSec旗标。另外，刷新地址N由锁存电路432锁存且提供到锁存电路414，且第一有效刷新命令变成非有效。
在时间T1，提供第二有效刷新命令。第二有效刷新命令致使锁存电路414锁存刷新地址N(由锁存电路432通过选择器电路412提供)且将锁存的刷新地址N提供到地址预解码器电路416。基于用于与在时间T0与T1之间提供到地址预解码器电路416的刷新地址N相关联的六个地址的RSec旗标，地址预解码器电路416致使针对具有低逻辑电平RSec旗标的刷新地址执行刷新操作且致使针对具有高逻辑RSec旗标的刷新地址跳过刷新操作。以此方式，在完成用于刷新操作的准备(例如，时间T0与T1之间的准备)之后执行与刷新地址N相关联的刷新地址的刷新操作，且可在时间T1与T2之间执行刷新操作。另外，跳过对应于未使用的存储器位置(例如，已经重新映射到冗余存储器的有缺陷的存储器位置)的刷新地址的刷新操作。在图12的实例中，执行刷新地址[刷新地址N+001的Ref<16,15,14>]和[刷新地址N+011的Ref<16,15,14>]至[刷新地址N+101的Ref<16,15,14>]的刷新操作，且跳过刷新地址[刷新地址N+000的Ref<16,15,14>]和[刷新地址N+010的Ref<16,15,14>]的刷新操作。
在本发明的一些实施例中，同时执行(未跳过的)刷新地址的存储器位置的刷新操作。举例来说，同时执行刷新地址[刷新地址N+001的Ref<16,15,14>]和[刷新地址N+011的Ref<16,15,14>]至[刷新地址N+101的Ref<16,15,14>]的存储器位置。在本发明的一些实施例中，循序地执行(未跳过的)刷新地址的存储器位置。举例来说，刷新刷新地址[刷新地址N+001的Ref<16,15,14>]的存储器位置，并且接着刷新刷新地址[刷新地址N+011的Ref<16,15,14>]的存储器位置，并且接着刷新刷新地址[刷新地址N+100的Ref<16,15,14>]的存储器位置，等等。在本发明的一些实施例中，(未跳过的)刷新地址的存储器位置的刷新操作在不同时间开始，但重叠。刷新地址的存储器位置与基本刷新地址相关的方式并不希望限制本发明的范围。
同样在时间T1，第二有效刷新命令致使刷新地址计数器电路220提供刷新地址(N+1)来输入。先前针对刷新地址N描述的在时间T0与T1之间执行的刷新操作的准备针对时间T1与T2之间的刷新地址(N+1)重复。举例来说，在时间T1与T2之间，从刷新地址(N+1)与Ref<16,15,14>计数的组合产生的六个刷新地址由冗余电路424与存储的存储器地址进行比较，以提供与刷新地址(N+1)相关联的六个刷新地址中的每一个的冗余信息。与刷新地址(N+1)相关联的六个刷新地址中的每一个的冗余信息由锁存电路438循序地锁存且提供到地址预解码器电路416作为六个RSec旗标。另外，刷新地址(N+1)由锁存电路432锁存且提供到锁存电路414，且第二有效刷新命令变成非有效。在图12的实例中，刷新地址[刷新地址(N+1)+001的Ref<16,15,14>]由冗余电路424确定匹配于存储的存储器地址(如由对应于Ref_State_Latch的脉冲<1>的高逻辑电平RSec信号指示)，而刷新地址[刷新地址(N+1)+000的Ref<16,15,14>]和[刷新地址(N+1)+010的Ref<16,15,14>]至[刷新地址(N+1)+101的Ref<16,15,14>]由冗余电路424确定不匹配于任何存储的存储器地址(如由对应于Ref_State_Latch的脉冲<0>和<1>至<5>的低逻辑电平RSec信号指示)。
在时间T2，第三有效刷新命令致使锁存电路414锁存刷新地址(N+1)(由锁存电路432通过选择器电路412提供)且将锁存的刷新地址(N+1)提供到地址预解码器电路416。基于与在时间T1与T2之间提供到地址预解码器电路416的刷新地址(N+1)相关联的六个地址的RSec旗标，地址预解码器电路416致使针对具有低逻辑电平RSec旗标的刷新地址执行刷新操作且致使针对具有高逻辑RSec旗标的刷新地址跳过刷新操作。以此方式，在完成刷新操作的准备(例如，在时间T1与T2之间的准备)之后执行与刷新地址(N+1)相关联的刷新地址的刷新操作，且可在时间T2与T3之间执行刷新操作。另外，跳过对应于未使用的存储器位置(例如，已经重新映射到冗余存储器的有缺陷的存储器位置)的刷新地址的刷新操作。在图12的实例中，执行刷新地址[刷新地址(N+1)+000的Ref<16,15,14>]和[刷新地址(N+1)+010的Ref<16,15,14>]至[刷新地址(N+1)+101的Ref<16,15,14>]的刷新操作，且跳过刷新地址[刷新地址(N+1)+001的Ref<16,15,14>]的刷新操作。
同样在时间T2，第三有效刷新命令致使刷新地址计数器电路220提供刷新地址(N+2)来输入。先前针对刷新地址N和(N+1)描述的在时间T0与T1之间和在时间T1与T2之间执行的刷新操作的准备是针对在时间T2后的刷新地址(N+2)重复，而预期在完成准备之后执行与刷新地址(N+2)相关联的刷新地址的刷新操作。可响应于后续有效刷新命令而执行与刷新地址(N+2)相关联的刷新地址的刷新操作。
在常规阵列的存储器位置的刷新操作后，执行冗余阵列的存储器位置的刷新操作，如先前参考图5描述。来自“与”门电路410的RRef_State信号改变为第二逻辑电平，向地址预解码器电路416指示所提供的刷新地址是针对冗余阵列的存储器位置。用于冗余阵列的存储器位置的刷新操作的刷新控制电路400的操作类似于针对常规阵列的存储器位置的刷新操作描述的操作。因此，跳过冗余阵列的未使用的存储器位置的刷新操作，同时执行冗余阵列的使用的存储器位置(例如，具有映射到其的存储器地址)的刷新操作。
图13是用于阐释片段掩蔽操作的时序图。图13中示出的刷新状态信号Rfsh_a是根据当未使用触发器电路225时获得的比较实例的刷新状态信号Rfsh的波形。在刷新状态信号Rfshi、Rfsh_a和Rfsh当中，由白色箭头指示的信号是对应于在掩蔽区之前的边缘地址的刷新状态信号。如图13中所示，当半导体装置100进入自刷新模式时，每当在高电平激活确定信号maskGO时掩蔽刷新状态信号Rfsh。在比较实例中未使用触发器电路225的情况下，恰好在高电平激活确定信号maskGO之后掩蔽刷新状态信号Rfsh，且因此在确定信号maskGO经移位到低电平之前不刷新掩蔽区之前的边缘地址，且刷新周期变长。另一方面，在本实施例中，触发器电路225提供于掩蔽控制电路240中，且由于在高电平激活确定信号maskGO而在一个循环之后执行片段掩蔽过程。因此，迅速地刷新在掩蔽区之前的边缘地址。
图14是用于阐释在半导体装置100进入自刷新模式且行锤击刷新信号RHR被激活的时间点掩蔽区中包含刷新地址的情况下的操作的时序图。在刷新状态信号Rfsh当中，由白色箭头指示的信号是对应于在掩蔽区之前的边缘地址的刷新状态信号。在刷新状态信号Rfsh当中，由条纹箭头指示的信号是对应于行锤击刷新操作的刷新状态信号。当激活行锤击刷新信号RHR时，停止刷新地址计数器电路220的递增操作且临时停止刷新状态信号Rfsh的掩蔽操作。因此，如图14中所示在半导体装置100进入自刷新模式且行锤击刷新信号RHR被激活的时间点掩蔽区中包含刷新地址的情况下，由于在高电平激活确定信号maskGO而在三个循环之后执行片段掩模过程。因此，迅速地刷新在掩蔽区之前的边缘地址，且在无地址经掩蔽的情况下正确地执行行锤击刷新操作。
如针对本发明的各种实施例所描述，可逐个地确定刷新地址映射到冗余存储器(例如，当常规阵列中的对应存储器位置是有缺陷的时)，且可跳过常规阵列和冗余阵列的未使用的存储器位置(例如，有缺陷的且具有重新映射到冗余存储器的对应存储器地址)的刷新操作，同时执行常规阵列和冗余阵列的使用的存储器位置的刷新操作。因此，可避免对未使用的存储器位置的不必要的刷新操作。
从前述内容应了解，尽管本文中已出于说明的目的描述了本发明的具体实施例，但可以在不脱离本发明的精神和范围的情况下进行各种修改。因此，本发明的范围不应受到本文中描述的具体实施例中的任一个限制。

Claims (19)

1.一种存储器设备，其包括：
存储器单元阵列，其包含常规阵列和冗余阵列；
行锤击刷新电路，其经配置以基于所述存储器单元阵列的存取历史产生行锤击刷新地址；
冗余电路，其经配置以存储所述存储器单元阵列的多个有缺陷地址；以及
行预解码器，其经配置以当所述行锤击刷新地址匹配于所述多个有缺陷地址中的任一者时在所述行锤击刷新地址上跳过所述常规阵列中的刷新操作，且经配置以当所述行锤击刷新地址指示所述冗余阵列中的未使用地址时在所述行锤击刷新地址上跳过所述冗余阵列中的所述刷新操作。
2.根据权利要求1所述的存储器设备，
其中所述冗余电路经配置以响应于第一刷新命令将所述行锤击刷新地址与所述多个有缺陷地址进行比较，且
其中所述行预解码器经配置以当所述行锤击刷新地址不匹配于所述多个有缺陷地址中的任一者时响应于第二刷新命令而在所述行锤击刷新地址上执行所述刷新操作。
3.根据权利要求2所述的存储器设备，
其中存储于所述冗余电路中的所述多个有缺陷地址经指派于所述常规阵列。
4.根据权利要求3所述的存储器设备，其中所述行预解码器经配置以当所述行锤击刷新地址指示所述冗余阵列中的有效地址时在所述行锤击刷新地址上执行所述刷新操作。
5.根据权利要求1所述的存储器设备，
其中所述冗余电路包含多个存储器组，所述存储器组中的每一组存储所述常规阵列中的有缺陷地址和指示所述存储器组经启用或未经启用的启用位，且
其中所述冗余电路经配置以当所述行锤击刷新地址是针对所述常规阵列时将所述行锤击刷新地址与所述存储器组中的每一组中的所述有缺陷地址进行比较。
6.根据权利要求5所述的存储器设备，
其中所述冗余电路中的所述存储器组中的每一组具有不同的组地址，且
其中所述冗余电路进一步包含将针对所述冗余阵列的所述行锤击刷新地址转换为行锤击刷新组地址的解码器，所述冗余电路经配置以决定经指派于组地址匹配于所述行锤击刷新组地址的所述存储器组的所述启用位被激活或未被激活。
7.根据权利要求1所述的存储器设备，其进一步包括经配置以响应于刷新命令而更新刷新地址的刷新计数器，
其中所述行锤击刷新电路经配置以停止更新所述刷新计数器中的所述刷新地址直到行锤击刷新操作完成为止。
8.一种存储器设备，其包括：
存储器单元阵列；
行锤击刷新电路，其经配置以基于所述存储器单元阵列的存取历史产生行锤击刷新地址；
锁存电路，其经配置以响应于刷新命令的第一次发生而锁存所述行锤击刷新地址；以及
行预解码器，其经配置以响应于所述刷新命令的第二次发生而在所述行锤击刷新地址上执行刷新操作。
9.根据权利要求8所述的存储器设备，
其中所述存储器单元阵列包含常规阵列和冗余阵列，
其中所述常规阵列包含正常存储器单元和有缺陷存储器单元，且
其中所述行预解码器经配置以当所述行锤击刷新地址是针对所述常规阵列中的所述正常存储器单元时在所述行锤击刷新地址上执行所述刷新操作。
10.根据权利要求9所述的存储器设备，其中所述行预解码器经配置以当所述行锤击刷新地址是针对所述常规阵列中的所述有缺陷存储器单元时在所述行锤击刷新地址上跳过所述刷新操作。
11.根据权利要求10所述的存储器设备，
其中所述冗余阵列包含代替所述常规阵列中的所述有缺陷存储器单元的所使用存储器单元以及未使用存储器单元，且
其中所述行预解码器经配置以当所述行锤击刷新地址是针对所述冗余阵列中的所述所使用存储器单元时在所述行锤击刷新地址上执行所述刷新操作。
12.根据权利要求11所述的存储器设备，其中所述行预解码器经配置以当所述行锤击刷新地址是针对所述冗余阵列中的所述未使用存储器单元时在所述行锤击刷新地址上跳过所述刷新操作。
13.根据权利要求8所述的存储器设备，其进一步包括经配置以响应于所述刷新命令而更新刷新地址的刷新计数器，
其中所述行锤击刷新电路经配置以停止更新所述刷新计数器中的所述刷新地址直到行锤击刷新操作完成为止。
14.根据权利要求13所述的存储器设备，
其中所述锁存电路经配置以响应于所述刷新命令的所述第二次发生而锁存所述刷新地址；且
其中所述行预解码器经配置以响应于所述刷新命令的第三次发生而在所述刷新地址上执行所述刷新操作。
15.一种存储器设备，其包括：
存储器单元阵列，其包含常规阵列和冗余阵列；
冗余电路，其包含多个存储器组，每一存储器组存储所述常规阵列中的有缺陷地址和指示所述存储器组经启用或未经启用的启用位，所述存储器组中的每一组具有不同的组地址，其中当所述存储器组被启用时，所述常规阵列中的所述有缺陷地址被重新映射到所述冗余阵列；
刷新计数器，其经配置以响应于刷新命令而更新刷新地址；以及
行预解码器，其经配置以当所述刷新地址是针对所述常规阵列且不匹配于所述冗余电路中的所述存储器组中的任一组中存储的所述有缺陷地址时在所述刷新地址上执行刷新操作，且经配置以当所述刷新地址是针对所述冗余阵列且所述启用位指示对应于所述刷新地址的所述存储器组未经启用时在所述刷新地址上跳过所述刷新操作。
16.根据权利要求15所述的存储器设备，其中所述行预解码器经配置以当所述刷新地址是针对所述常规阵列且匹配于所述冗余电路中的所述存储器组中的任一组中存储的所述有缺陷地址时在所述刷新地址上跳过所述刷新操作。
17.根据权利要求16所述的存储器设备，其中所述行预解码器经配置以当所述刷新地址是针对所述冗余阵列时且当对应于所述刷新地址的所述存储器组经启用时在所述刷新地址上执行所述刷新操作。
18.根据权利要求17所述的存储器设备，其进一步包括：
行锤击刷新电路，其经配置以基于所述存储器单元阵列的存取历史产生行锤击刷新地址；以及
选择器，其经配置以将从所述刷新计数器供应的所述刷新地址和从所述行锤击刷新电路供应的所述行锤击刷新地址中的一个供应到所述冗余电路。
19.根据权利要求18所述的存储器设备，其中所述行锤击刷新电路经配置以停止更新所述刷新计数器中的所述刷新地址直到行锤击刷新操作完成为止。
CN201910738623.1A 2018-08-14 2019-08-12 用于刷新半导体装置的存储器的设备 Active CN110827884B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/103,668 US10490250B1 (en) 2018-08-14 2018-08-14 Apparatuses for refreshing memory of a semiconductor device
US16/103,668 2018-08-14

Publications (2)

Publication Number Publication Date
CN110827884A CN110827884A (zh) 2020-02-21
CN110827884B true CN110827884B (zh) 2023-10-03

Family

ID=68617584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910738623.1A Active CN110827884B (zh) 2018-08-14 2019-08-12 用于刷新半导体装置的存储器的设备

Country Status (2)

Country Link
US (2) US10490250B1 (zh)
CN (1) CN110827884B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
CN112106138B (zh) 2018-05-24 2024-02-27 美光科技公司 用于行锤击刷新采样的纯时间自适应采样的设备和方法
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US10930336B1 (en) * 2019-07-31 2021-02-23 Winbond Electronics Corp. Memory device and row-hammer refresh method thereof
KR20210016981A (ko) * 2019-08-06 2021-02-17 에스케이하이닉스 주식회사 로우 해머 방지 회로, 로우 해머 방지 회로를 포함하는 메모리 모듈 및 이를 포함하는 메모리 시스템
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) * 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
KR20210114639A (ko) * 2020-03-11 2021-09-24 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법
US11276456B2 (en) * 2020-05-29 2022-03-15 Micron Technology, Inc. Systems and methods for capture and replacement of hammered word line address
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11417382B2 (en) * 2020-12-17 2022-08-16 Micron Technology, Inc. Apparatuses and methods for skipping wordline activation of defective memory during refresh operations
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11907402B1 (en) 2021-04-28 2024-02-20 Wells Fargo Bank, N.A. Computer-implemented methods, apparatuses, and computer program products for frequency based operations
US11670356B2 (en) 2021-07-16 2023-06-06 Micron Technology, Inc. Apparatuses and methods for refresh address masking
KR20230051835A (ko) * 2021-10-12 2023-04-19 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
CN116230048A (zh) * 2021-12-06 2023-06-06 长鑫存储技术有限公司 地址刷新电路、方法、存储器和电子设备
CN114420181B (zh) * 2022-01-14 2023-09-08 长鑫存储技术有限公司 刷新电路和存储器
US11756648B1 (en) * 2022-03-10 2023-09-12 Micron Technology, Inc. Semiconductor device having redundancy word lines

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741421B1 (en) * 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry
CN108154895A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 执行锤击刷新操作和关联操作的存储器设备和存储器系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174297A (ja) * 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置
US9384821B2 (en) * 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
EP3039683A1 (en) * 2013-08-28 2016-07-06 Hewlett Packard Enterprise Development LP Refresh rate adjust
KR20160107979A (ko) * 2015-03-06 2016-09-19 에스케이하이닉스 주식회사 메모리 장치
KR102408867B1 (ko) * 2017-12-20 2022-06-14 삼성전자주식회사 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741421B1 (en) * 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry
CN108154895A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 执行锤击刷新操作和关联操作的存储器设备和存储器系统

Also Published As

Publication number Publication date
US10490250B1 (en) 2019-11-26
US11056167B2 (en) 2021-07-06
CN110827884A (zh) 2020-02-21
US20200058346A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
CN110827884B (zh) 用于刷新半导体装置的存储器的设备
KR102634234B1 (ko) 소프트 포스트/패키지 복구를 위한 장치 및 방법
US6243307B1 (en) Semiconductor device including tester circuit suppressible of circuit scale increase and testing device of semiconductor device
US20200365208A1 (en) Apparatuses, systems, and methods for a content addressable memory cell
US10916327B1 (en) Apparatuses and methods for fuse latch and match circuits
US6310807B1 (en) Semiconductor integrated circuit device including tester circuit for defective memory cell replacement
US10910034B2 (en) Apparatuses and methods for refreshing memory of a semiconductor device
US11605442B2 (en) Apparatuses and methods for refreshing memories with redundancy
US20220293166A1 (en) Apparatuses and methods for sketch circuits for refresh binning
US11417382B2 (en) Apparatuses and methods for skipping wordline activation of defective memory during refresh operations
KR20050109042A (ko) 반도체 메모리
KR100642759B1 (ko) 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
US20210335446A1 (en) Apparatuses and methods for post-package repair protection
US6868019B2 (en) Reduced power redundancy address decoder and comparison circuit
US10068662B2 (en) Semiconductor device including a roll call circuit for outputting addresses of defective memory cells
KR100368105B1 (ko) 반도체메모리장치
US11386949B2 (en) Apparatuses, systems, and methods for latch reset logic
US11670356B2 (en) Apparatuses and methods for refresh address masking
KR20170127940A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant