KR20160107979A - 메모리 장치 - Google Patents

메모리 장치 Download PDF

Info

Publication number
KR20160107979A
KR20160107979A KR1020150031658A KR20150031658A KR20160107979A KR 20160107979 A KR20160107979 A KR 20160107979A KR 1020150031658 A KR1020150031658 A KR 1020150031658A KR 20150031658 A KR20150031658 A KR 20150031658A KR 20160107979 A KR20160107979 A KR 20160107979A
Authority
KR
South Korea
Prior art keywords
address
word line
word lines
refresh
counting
Prior art date
Application number
KR1020150031658A
Other languages
English (en)
Inventor
권기창
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150031658A priority Critical patent/KR20160107979A/ko
Priority to US14/793,483 priority patent/US9373422B1/en
Priority to CN201510640676.1A priority patent/CN105938729B/zh
Publication of KR20160107979A publication Critical patent/KR20160107979A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

메모리 장치는 다수의 워드라인 및 제1 내지 제K(K는 자연수)리던던시 워드라인을 포함하는 제1셀블록; 다수의 워드라인 및 제K+1 내지 제N(N은 K보다 큰 자연수)리던던시 워드라인을 포함하는 제2셀블록; 및 상기 제1 내지 제N리던던시 워드라인이 상기 제1 또는 제2셀블록의 워드라인을 대체하도록 제어하되, 제1구간에서 상기 제1 및 제2셀블록의 워드라인을 함께 리프레시하고, 제2구간에서 상기 제1 내지 제N리던던시 워드라인을 차례로 리프레시하는 제어부를 포함할 수 있다.

Description

메모리 장치{MEMORY DEVICE}
본 특허문헌은 메모리 장치에 관한 것이다.
일반적으로, 메모리 장치의 집적도가 급속도로 증가함에 따라 하나의 메모리 장치 내에는 수천만 개 이상의 메모리 셀(memory cell)이 구비되고 있다. 이러한 메모리 셀들 중 1개라도 불량(fail)이 발생하면 해당 메모리 장치는 원하는 동작을 수행하지 못할 수 있다. 하지만, 몇 개의 메모리 셀에 발생한 불량으로 인하여 메모리 장치를 불량품으로 폐기 처분하기에는 제품의 수율(yield)을 고려해 볼 때 매우 비효율적이다. 여기서 메모리 셀이란 메모리 장치의 고유의 기능을 수행하는 최소 단위로 예를 들어, 1비트의 데이터를 저장하는 유닛 셀(unit cell)을 나타낼 수 있다.
따라서 상술한 문제점을 해결하기 위해 여러 가지 방법이 시도되고 있다. 예를 들어 메모리 장치의 경우 메모리 장치 내에 미리 설치 해둔 메모리 셀(이하 리던던시(redundancy) 셀이라 함)을 이용하여 일부 메모리 셀에 불량이 발생하여도 메모리 장치는 구제할 수 있는 방법이 사용되고 있다. 이러한 방법에 대해 좀 더 자세히 살펴 보면 리던던시 셀을 이용한 리페어 동작은 통상, 일정 한 크기의 셀블록(cell block)마다 리던던시 로우(redundancy low)와 리던던시 컬럼(redundancy column)을 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/컬럼 단위로 리던던시 메모리 셀로 치환해 주는 방식으로 진행된다.
도 1은 메모리 장치의 로우 리페어를 설명하기 위한 도면이다.
도 1을 참조하면 메모리 장치는 다수의 워드라인(WL0 - WL511) 및 리던던시 워드라인(RWL0 - RWL7)를 포함하는 다수의 셀블록(110 - 140) 및 다수의 셀블록(110 - 140)에 대응하는 어드레스 저장부(150 - 180)를 포함할 수 있다. 어드레스 저장부들(150 - 180)은 대응하는 셀블록의 리던던시 워드라인들에 대응하는 퓨즈셋들(FS0 - FS7)을 포함할 수 있다.
어드레스 저장부들(150 - 180)은 대응하는 셀블록에서 리던던시 워드라인으로 대체되어야 하는 워드라인의 어드레스를 저장할 수 있다. 예를 들어, 셀블록(110)의 WL0을 셀블록(110)의 RWL0로 대체하는 경우 어드레스 저장부(150)의 FS0에 셀블록(110)의 WL0의 어드레스를 저장할 수 있다. 메모리 장치는 어드레스 저장부(150)의 FS0에 저장된 셀블록(110)의 WL0의 어드레스를 이용해 액티브 동작시 셀블록(110)의 WL0 대신에 셀블록(110)의 RWL0을 액티브할 수 있다.
도 1의 메모리 장치에서 각 셀블록의 리던던시 워드라인들은 자신이 포함된 셀블록의 워드라인만 대체할 수 있다. 따라서 다음과 같은 비효율성이 발생할 수 있다. 예를 들어, 셀블록(110)에서 9개의 불량 워드라인이 발생하고, 나머지 셀블록(120 - 140)에서 불량 워드라인이 발생하지 않는 경우를 가정하자. 이 경우 셀블록(110)에서 셀블록에서 8개의 리던던시 워드라인을 모두 사용하더라도 불량 워드라인 9개를 모두 대체할 수 없으므로 메모리 장치는 셀블록들(120 - 140)에 사용하지 않은 24개의 리던던시 워드라인이 있음에도 불량으로 처리될 수 밖에 없다.
본 발명의 일 실시예는 각 셀블록의 리던던시 워드라인을 이용해 다른 셀블록의 워드라인을 리페어할 수 있는 메모리 장치를 제공할 수 있다.
또한 본 발명의 일 실시예는 워드라인만 모두 리프레시한 후 리던던시 워드라인을 리프레시함으로써, 한 셀블록의 워드라인이 다른 셀블록의 리던던시 워드라인으로 대체되고, 다수의 셀블록들의 워드라인들을 함께 리프레시하는 경우에도 하나의 셀블록에서 2개의 워드라인이 동시에 액티브되지 않도록 하는 메모리 장치를 제공할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 워드라인 및 제1 내지 제K(K는 자연수)리던던시 워드라인을 포함하는 제1셀블록; 다수의 워드라인 및 제K+1 내지 제N(N은 K보다 큰 자연수)리던던시 워드라인을 포함하는 제2셀블록; 및 상기 제1 내지 제N리던던시 워드라인이 상기 제1 또는 제2셀블록의 워드라인을 대체하도록 제어하되, 제1구간에서 상기 제1 및 제2셀블록의 워드라인을 함께 리프레시하고, 제2구간에서 상기 제1 내지 제N리던던시 워드라인을 차례로 리프레시하는 제어부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 워드라인 및 제1 내지 제K(K는 자연수)리던던시 워드라인을 포함하는 제1셀블록; 다수의 워드라인 및 제K+1 내지 제N(N은 K보다 큰 자연수)리던던시 워드라인을 포함하는 제2셀블록; 상기 제1 내지 제N리던던시 워드라인에 각각 대응하고, 상기 제1 또는 제2셀블록의 워드라인의 어드레스를 저장하는 제1 내지 제N어드레스 저장부; 리프레시 동작시 카운팅을 수행하여 카운팅 어드레스를 생성하는 어드레스 카운팅부; 및 제1구간에서 상기 제1 및 제2셀블록에서 상기 카운팅 어드레스에 대응하는 워드라인을 함께 리프레시하되, 상기 어드레스 저장부의 어드레스와 상기 카운팅 어드레스가 같으면 상기 어드레스 저장부의 어드레스에 대응하는 워드라인의 리프레시를 통과하고, 제2구간에서 상기 제1 내지 제N리던던시 워드라인 중 상기 카운팅 어드레스에 대응하는 워드라인을 리프레시하는 워드라인 제어부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 워드라인 및 제1 내지 제N(N은 자연수)리던던시 워드라인 중 하나 이상의 리던던시 워드라인을 포함하는 다수의 셀블록; 및 상기 제1 내지 제N리던던시 워드라인이 상기 다수의 셀블록의 워드라인을 대체하도록 제어하되, 제1구간에서 상기 다수의 셀블록의 워드라인을 함께 리프레시하고, 제2구간에서 상기 제1 내지 제N리던던시 워드라인을 차례로 리프레시하는 제어부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 워드라인 및 제1 내지 제N(N은 자연수)리던던시 워드라인 중 하나 이상의 리던던시 워드라인을 포함하는 다수의 셀블록; 상기 제1 내지 제N리던던시 워드라인에 각각 대응하고, 상기 다수의 셀블록의 워드라인의 어드레스를 저장하는 제1 내지 제N어드레스 저장부; 리프레시 동작시 카운팅을 수행하여 카운팅 어드레스를 생성하는 어드레스 카운팅부; 및 제1구간에서 상기 다수의 셀블록에서 상기 카운팅 어드레스에 대응하는 워드라인을 함께 리프레시하되, 상기 어드레스 저장부의 어드레스와 상기 카운팅 어드레스가 같으면 상기 어드레스 저장부의 어드레스에 대응하는 워드라인의 리프레시를 통과하고, 제2구간에서 상기 제1 내지 제N리던던시 워드라인 중 상기 카운팅 어드레스에 대응하는 워드라인을 리프레시하는 워드라인 제어부를 포함할 수 있다.
본 기술의 메모리 장치는 한 셀블록의 리던던시 워드라인을 이용해 다른 셀블록의 워드라인을 리페어할 수 있도록 함으로써 리던던시 워드라인의 활용 효율을 높일 수 있다.
또한 본 기술의 메모리 장치는 워드라인만 모두 리프레시한 후 리던던시 워드라인을 리프레시함으로써, 한 셀블록의 워드라인이 다른 셀블록의 리던던시 워드라인으로 대체된 경우에도 다수의 셀블록의 워드라인들을 함께 리프레시할 수 있다.
도 1은 메모리 장치의 로우 리페어를 설명하기 위한 도면,
도 2는 다수의 셀블록을 포함하는 메모리 장치에서 리프레시 동작시 발생할 수 있는 문제점을 설명하기 위한 도면,
도 3은 본 발명의 일 실시예예 따른 메모리 장치의 구성도,
도 4a, b는 도 3의 메모리 장치의 동작을 설명하기 위한 도면,
도 5는 도 3의 제어부(340)의 구성도,
도 6은 워드라인 제어부(540)의 구성도,
도 7은 본 발명의 일실시 예에 따른 메모리 장치의 구성도,
도 8a, b는 도 7의 메모리 장치의 동작을 설명하기 위한 도면,
도 9는 도 7의 제어부(740)의 구성도,
도 10은 워드라인 제어부(940)의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 다수의 셀블록을 포함하는 메모리 장치에서 리프레시 동작시 발생할 수 있는 문제점을 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치는 다수의 셀블록(210 - 240) 및 어드레스 카운팅부(250)를 포함할 수 있다. 다수의 셀블록(210 - 240)은 워드라인들(WL0 - WL511) 및 리던던시 워드라인들(RWL0 - RWL15)을 포함할 수 있다. 도 2의 메모리 장치에서 각 셀블록(210 - 240)에 포함된 리던던시 워드라인들(RWL0 - RWL15)은 다른 셀블록에 포함된 워드라인도 리페어할 수 있다.
도 2의 메모리 장치는 리프레시 동작시 다수의 셀블록(210 - 240)을 함께 리프레시할 수 있다. 보다 자세히 살펴보면, 리프레시 펄스(REFP)가 활성화될 때마다 각 셀블록(210 - 240)에서 워드라인을 하나씩 리프레시할 수 있다. 이때 어드레스 카운팅부(250)에서 생성된 카운팅 어드레스(CA)를 이용하여 각 셀블록에서 리프레시할 워드라인을 선택할 수 있다. 어드레스 카운팅부(250)는 리프레시 펄스(REFP)가 인가될 때마다 카운팅 어드레스(CA)의 값을 변경할 수 있다.
도 2의 메모리 장치는 리프레시 동작시 카운팅 어드레스(CA)에 응답하여 각 셀블록의 워드라인들을 WL0부터 WL511까지 차례로 선택할 수 있다. 선택된 워드라인이 리페어된 경우 이를 리페어한 리던던시 워드라인을 대신 리프레시할 수 있다.
셀블록(210)의 WL0이 셀블록(230)의 RWL0으로 리페어되었다고 하자. REFP가 활성화되면 셀블록(210 - 240)에서 CA에 대응하는 워드라인이 리프레시된다. 예를 들어, CA가 WL0에 대응하면 셀블록(220 - 240)에서 WL0이 리프레시(REFRESH)된다. 이때 셀블록(210)의 WL0이 셀블록(230)의 RWL0로 리페어 되었으므로 셀블록(210)의 WL0 대신에 셀블록(230)의 RWL0이 리프레시된다(REFRESH_RWL). 하나의 셀블록(230)에서 2개의 워드라인(WL0, RWL0)이 동시에 리프레시될 때, 리프레시되는 워드라인에 연결된 메모리 셀들의 데이터가 충돌한다.
따라서 한 셀블록의 리던던시 워드라인을 이용해 다른 셀블록의 워드라인을 리페어하기 위해서는 리프레시 동작시 위와 같은 문제점이 발생하지 않도록 해야 한다.
이하 도 3 내지 도 6의 설명에서는 메모리 장치가 2개의 셀블록의 포함하고, 각 셀블록이 512개의 워드라인 및 8개의 리던던시 워드라인을 포함하는 경우에 대해 설명한다. 메모리 장치에 포함된 셀블록의 개수, 각 셀블록에 포함된 워드라인 및 리던던시 워드라인의 개수는 설계에 따라 달라질 수 있다.
도 3은 본 발명의 일 실시예예 따른 메모리 장치의 구성도이다.
도 3을 참조하면, 메모리 장치는 커맨드 입력부(310), 어드레스 입력부(320), 커맨드 디코더(330), 제어부(340), 제1셀블록(350) 및 제2셀블록(360)을 포함할 수 있다.
커맨드 입력부(310)는 메모리 콘트롤러로부터 인가되는 커맨드(CMDs)를 수신하며, 어드레스 입력부(320)는 메모리 콘트롤러로부터 인가되는 어드레스(ADDs)를 수신할 수 있다. 커맨드(CMDs)와 어드레스(ADDs) 각각은 멀티 비트의 신호들을 포함할 수 있다.
커맨드 디코더(330)는 커맨드 입력부(310)를 통해 입력된 커맨드(CMDs)를 디코딩해 액티브 커맨드(ACT), 프리차지 커맨드(PRE), 리프레시 커맨드(REF), 셀프 리프레시 시작 커맨드(SREF_EN) 및 셀프 리프레시 종료 커맨드(SREF_EX)를 생성할 수 있다. 커맨드 디코더(330)는 입력된 커맨드 신호들(CMDs)의 조합이 액티브 커맨드(ACT)에 대응하면 ACT를 활성화하고, 입력된 커맨드 신호들(CMDs)의 조합이프리차지 커맨드(PRE)에 대응하면 PRE를 활성화하고, 입력된 커맨드 신호(CMDs)의 조합이 리프레시 커맨드(REF)에 대응하면 REF를 활성화하고, 입력된 커맨드 신호(CMDs)의 조합이 셀프 리프레시 시작 커맨드(SREF_EN)에 대응하면 SREF_EN을 활성화하고, 입력된 커맨드 신호(CMDs)의 조합이 셀프 리프레시 종료 커맨드(SREF_EX)에 대응하면 SREF_EX를 활성화할 수 있다.
제1셀블록(350)은 다수의 워드라인(WL0 - WL511) 및 제1 내지 제8리던던시 워드라인(RWL0 - RWL7)을 포함할 수 있다. 제2셀블록(360)은 다수의 워드라인(WL0 - WL511) 및 제9 내지 제16리던던시 워드라인(RWL0 - RWL15)을 포함할 수 있다. 각 워드라인(WL0 - WL511, RWL0 - RWL15)들은 메모리 셀들(MC)과 연결될 수 있다.
제어부(340)는 커맨드들(ACT, PRE, REF, SREF_EN, SREF_EX)에 응답하여 셀블록의 워드라인들을 제어할 수 있다. 제어부(340)는 액티브 커맨드(ACT)가 활성화되면 입력 어드레스(ADD<0:9>)에 응답하여 선택된 워드라인을 액티브하고, 프리차지 커맨드(PRE)가 활성화면 액티브된 워드라인을 프리차지할 수 있다. 제어부(340)는 리프레시 커맨드(REF)가 활성화되면 워드라인을 리프레시(소정의 시간 동안 액티브 시킴)할 수 있다. 또한 제어부(340)는 셀프 리프레시 시작 커맨드(SREF_EN)가 활성화된 시점부터 셀프 리프레시 커맨드(SREF_EX)가 활성화되는 시점 사이의 구간 동안 주기적으로 워드라인을 리프레시할 수 있다.
제어부(340)는 액티브 커맨드(ACT)가 활성화되면 입력 어드레스(ADD<0:9>)에 대응하는 워드라인을 액티브할 수 있다. 입력 어드레스(ADD<0:9>)는 제1 및 제2셀블록(350, 360) 중 하나의 셀블록을 선택하기 위한 블록 어드레스(ADD<9>)와 선택된 셀블록의 워드라인들(WL0 - WL511) 중 하나의 워드라인을 선택하기 위한 로우 어드레스(ADD<0:8>)를 포함할 수 있다. 제어부(340)는 입력 어드레스(ADD<0:9>)에 대응하는 워드라인이 리던던시 워드라인으로 리페어된 경우 리던던시 워드라인을 대신 액티브할 수 있다.
제어부(340)는 제1구간에서 제1 및 제2셀블록(350, 360)을 함께 리프레시하되, 제1 및 제2셀블록(350, 360)의 다수의 워드라인(WL0 - WL511)을 차례로 리프레시할 수 있다. 제1구간은 워드라인(WL0 - WL511)을 리프레시하는 구간일 수 있다.
제어부(340)는 제1구간에서 리프레시 동작시 선택된 워드라인이 리던던시 워드라인으로 대체된 경우, 선택된 워드라인 및 이를 대체한 리던던시 워드라인의 리프레시를 통과할 수 있다. 여기서 리프레시를 통과(bypass)한다는 것은 리프레시를 수행하지 않고 지나가는 것을 나타낼 수 있다.
제어부(340)는 제2구간에서 제1 내지 제16리던던시 워드라인(RWL0 - RWL15)을 차례로 리프레시할 수 있다. 제2구간은 리던던시 워드라인을 리프레시하는 구간일 수 있다. 제1구간과 제2구간은 번갈아 가면서 반복될 수 있다. 예를 들어, 제1구간에서 제1 및 제2셀블록(350, 360)의 워드라인(WL0 - WL511)이 차례로 모두 리프레시되면 제1구간이 종료되고 제2구간으로 진입하고, 제2구간에서 리던던시 워드라인(RWL0 - RWL15)이 차례로 모두 리프레시되면, 다시 제1구간이 시작될 수 있다. 제어부(340)는 제2구간에서 제1 내지 제16리던던시 워드라인(RWL0 - RWL15) 중 불량이 발생한 리던던시 워드라인의 리프레시를 통과(bypass)할 수 있다.
도 4a, b는 도 3의 메모리 장치의 동작을 설명하기 위한 도면이다. 도 4a는 메모리 장치의 액티브 동작을 설명하기 위한 도면이고, 도 4b는 메모리 장치의 리프레시 동작을 설명하기 위한 도면이다. 도 4a, b를 참조하면, 메모리 장치에서 워드라인이 액티브되거나 리프레시되는 동작을 설명하기 위해 제1 및 제2셀블록(350, 360)과 워드라인들(WL0 - WL511, RWL0 - RWL15)를 도시하였다.
도 4a의 좌측의 도면(401)은 메모리 장치에서 입력 어드레스(ADD<0:9>)에 대응하는 워드라인(350의 WL55)이 리페어 되지 않은 경우를 도시한 것이고, 우측의 도면(402)은 메모리 장치에서 입력 어드레스(ADD<0:9>)에 대응하는 워드라인(350의 WL55)이 리페어된 경우(RWL13으로 리페어 됨)를 도시한 것이다.
401을 참조하면, 액티브 커맨드(ACT)가 인가되고, 어드레스(ADD<0:9>)에 의해 350의 WL55가 선택되면, 350의 WL55가 액티브된다. 그후 프리차지 커맨드(PRE)가 활성화되면 350의 WL55가 프리차지된다.
402를 참조하면, 액티브 커맨드(ACT)가 인가되고, 어드레스(ADD<0:9>)에 의해 350의 WL55가 선택되면, 350의 WL55 대신에 RWL13이 액티브 되고, 프리차지 커맨드(PRE)가 활성화되면 RWL13이 프리차지된다.
도 4b의 좌측의 도면(403)은 제1구간의 리프레시 동작을 나타낸 것이고, 우측의 도면(404)는 제2구간의 리프레시 동작을 나타낸 것이다. 위와 마찬가지로 메모리 장치에서 350의 WL55가 RWL13으로 리페어 되었다고 가정하자.
403을 참조하면, 제1구간에서는 제1 및 제2셀블록(350, 360)이 함께 리프레시되며, 한번에 하나의 워드라인씩 차례로 리프레시된다(R1, R2는 리프레시 방향을 나타냄). 제1 및 제2셀블록(350, 360)의 워드라인들(WL0 - WL511)이 차례로 리프레시되어, WL55가 리프레시될 차례가 되었다고 하자.
이때 360의 WL55는 정상적으로 리프레시된다. 반면에 350의 WL55 및 RWL13의 리프레시는 통과된다(bypass). 350의 WL55는 불량 워드라인으로 사용하지 않기 때문에 리프레시하지 않아도 메모리 장치의 동작에는 영향이 없다. RWL13을 리프레시하지 않으므로 제2셀블록(360)에서 2개의 워드라인이 동시에 리프레시되는 문제는 발생하지 않는다. 이후 제1 및 제2셀블록(350, 360)의 WL511이 리프레시되면 제1구간이 종료되고, 제2구간으로 진입한다.
404를 참조하면, 제2구간에서는 리던던시 워드라인(RWL0 - RWL15)이 차례로 리프레시된다(R은 리프레시 방향을 나타냄). 제2구간에서는 리던던시 워드라인만 리프레시하므로 하나의 셀블록에서 2개의 워드라인이 동시에 리프레시될 염려가 없다. 다만 제2구간에서 리던던시 워드라인들(RWL0 - RWL15) 중 불량이 발생한 리던던시 워드라인의 리프레시는 통과한다(bypass).이후 RWL15이 리프레시되면 제2구간이 종료되고, 다시 제1구간으로 진입한다.
도 3의 메모리 장치는 리프레시 구간을 나누어 워드라인과 리던던시 워드라인을 각각 다른 구간에서 리프레시하되, 워드라인을 리프레시하는 구간에서 리페어된 워드라인은 리프레시하지 않고 지나침으로써 한 셀블록에서 2개의 워드라인이 리프레시되는 문제가 발생하지 않는다. 따라서 각 셀블록의 리던던시 워드라인으로 다른 셀블록의 워드라인을 리페어할 수 있어 리던던시 워드라인의 활용 효율을 높이면서, 모든 셀블록을 함께 리프레시함으로써 리프레시를 빠른 시간에 완료할 수 있다.
도 5는 도 3의 제어부(340)의 구성도이다.
도 5를 참조하면, 제어부(340)는 어드레스 카운팅부(510), 제1 내지 제16어드레스 저장부(520_0 - 520_15), 리프레시 제어부(530) 및 워드라인 제어부(540)를 포함할 수 있다.
어드레스 카운팅부(510)는 리프레시 동작시 카운팅을 수행하여 카운팅 어드레스(CA<0:9>)를 생성할 수 있다. 어드레스 카운팅부(510)는 리프레시 펄스(REFP)가 활성화될 때마다 카운팅을 수행하여 카운팅 어드레스(CA<0:9>)의 값을 1씩 증가시킬 수 있다. 여기서 어드레스의 값을 1씩 증가시킨다는 것은 이번에 K번 워드라인이 선택되었다면, 다음번에는 K+1번 워드라인이 선택되도록 카운팅 어드레스(CA<0:9>)를 변경시키는 것을 나타낼 수 있다.
어드레스 카운팅부(510)는 카운팅 어드레스(CA<0:9>)의 값을 제1 및 제2셀블록(350, 360)의 워드라인들(WL0 - WL511)에 대응하는 값(예를 들어, 0 - 511)으로 카운팅하는 동안 구간신호(SEC)를 비활성화하고, 카운팅 어드레스(CA<0:9>)의 값을 리던던시 워드라인들(RWL0 - RWL15)에 대응하는 값(예를 들어, 512 - 527)으로 카운팅하는 동안 구간신호(SEC)를 활성화할 수 있다. 구간신호(SEC)는 제1 및 제2구간 중 어떤 구간인지 나타내는 신호로서 제1구간에서 비활성화되고, 제2구간에서 활성화될 수 있다.
어드레스 카운팅부(510)는 카운팅 어드레스(CA<0:9>)의 값이 527에 도달하면 RESET을 활성화하고, 카운팅 어드레스(CA<0:9>)를 다시 0부터 카운팅할 수 있다. 어드레스 카운팅부(510)는 CA<0:8>만 출력할 수 있다.
각각의 어드레스 저장부(520_0 - 520_15)는 각각의 리던던시 워드라인들(RWL0 - RWL15) 에 대응할 수 있다. 어드레스 저장부(520_0 - 520_15) 리페어할 워드라인의 어드레스(이하 리페어 어드레스라 함)를 저장할 수 있다. 어드레스 저장부(520_0 - 520_15)는 멀티 비트의 정보의 각 비트를 저장하기 위한 다수의 퓨즈(F0<0:9> - F15<0:9>)를 포함할 수 있다. 어드레스 저장부(520_0 - 520_15)는 다수의 퓨즈(F0<0:9> - F15<0:9>)에 저장된 값과 인에이블 신호(EN0 - EN15)를 출력할 수 있다.
F0<9> - F15<9>은 블록 어드레스를 저장하는 퓨즈일 수 있다. F0<0:8> - F15<0:8>은 셀블록 내에서 워드라인을 지정하는 비트들을 저장하는 퓨즈일 수 있다. 인에이블 신호(EN0 - EN15)는 초기 상태에서 비활성화되어 있다. 메모리 장치의 제조시 리페어 어드레스가 저장되는 어드레스 저장부의 인에이블 신호는 활성화된다. 다만 리페어 어드레스가 저장되었더라도 리던던시 워드라인에 불량이 발생한 워드라인 저장부의 인에이블 신호는 비활성화된다.
예를 들어, 초기 상태에서 EN0는 '0'으로 비활성화되어 있다. 메모리 장치의 제조시 520_0에 리페어 어드레스가 저장되면 EN0 = '1'로 활성화된다. 다만 RWL0에 불량이 발생한 경우 EN0 = '0'으로 비활성화된다. 520_0에 셀블록(360)의 WL0의 어드레스를 저장하는 경우 F0<9>에는 360을 지정하는 어드레스 값(예, '1')이 저장되고, F0<0:8>에는 WL0의 위치에 대응하는 어드레스 값(예 '000000000')이 저장될 수 있다.
리프레시 제어부(530)는 메모리 장치의 리프레시 동작을 제어할 수 있다. 리프레시에는 오토 리프레시(Auto Refresh)와 셀프 리프레시(Self Refresh)가 있는데, 오토 리프레시는 메모리 장치를 포함하는 시스템에 인가되는 커맨드에 의해 수행되는 방식이고, 셀프 리프레시는 메모리 장치를 포함하는 시스템이 일정 시간 동안 동작하지 않을 때 메모리 장치가 자체적으로 수행하는 방식을 의미한다. 리프레시 커맨드(REF)는 오토 리프레시 동작을 제어하는 커맨드이고, 셀프 리프레시 시작 커맨드(SREF_EN) 및 셀프 리프레시 종료 커맨드(SREF_EX)는 셀프 리프레시 동작을 제어하는 커맨드이다.
리프레시 제어부(530)는 리프레시 커맨드(REF)에 응답하여 리프레시 펄스(REFP) 및 리프레시 신호(REFS)를 활성화하거나, 셀프 리프레시 시작 커맨드(SREF_EN)가 인가된 시점부터 셀프 리프레시 종료 커맨드(SREF_EX)가 종료되는 시점 사이의 구간에서 주기적으로 리프레시 펄스(REFP) 및 리프레시 신호(REFS)를 활성화할 수 있다. 리프레시 신호(REFS)는 리프레시 동작이 수행되는 구간에서 활성화되는 신호일 수 있다.
워드라인 제어부(540)는 액티브 커맨드(ACT)가 활성화되면 어드레스(ADD<0:9>)에 대응하는 워드라인을 액티브할 수 있다. 다만 어드레스(ADD<0:9>)가 리페어 어드레스들(F0<0:9> - F15<0:9>) 중 하나와 동일한 경우 어드레스(ADD<0:9>)에 대응하는 워드라인 대신에 해당 리페어 어드레스(F0<0:9> - F15<0:9>)에 대응하는 리던던시 워드라인을 액티브할 수 있다. 워드라인 제어부(540)는 프리차지 커맨드(PRE)가 활성화되면 액티브된 워드라인을 프리차지할 수 있다.
워드라인 제어부(540)는 제1구간(구간신호(SEC)가 비활성화된 구간임)에서 리프레시 신호(REFS)가 활성화되면 제1 및 제2셀블록(350, 360)에서 카운팅 어드레스(CA<0:8>)에 대응하는 워드라인을 함께 리프레시할 수 있다. 다만 카운팅 어드레스(CA<0:8>)가 리페어 어드레스들(F0<0:8> - F15<0:8>) 중 하나 이상과 동일한 경우 해당 리페어 어드레스(F0<0:9> - F15<0:9>)의 값에 대응하는 워드라인 및 해당 리페어 어드레스(F0<0:9> - F15<0:9>)에 대응하는 리던던시 워드라인의 리프레시를 통과(bypass)할 수 있다.
참고로 카운팅 어드레스(CA<0:9>) 중 CA<0:8>만 제1구간에서 워드라인을 선택하는데 필요하다. 각 셀블록의 워드라인이 512개이기 때문이다. 또한 제2구간에서 카운팅 어드레스(CA<0:9>) 중 CA<0:3>만 제2구간에서 리던던시 워드라인을 선택하는데 필요하다. 리던던시 워드라인의 개수가 16개이기 때문이다. 제1구간에서 카운팅 어드레스와 리페어 어드레스가 동일하다는 것은 CA<0:8>과 F0<0:8> 내지 F15<0:8> 중 하나가 동일하다는 것을 나타낸다.
F0<0:9>의 값이 360의 WL511에 대응한다고 하자(예, F0<9> = '1', F0<0:8> = '111111111'임). CA<0:8>이 '11111111'이면, 셀블록(350, 360)에서 WL511이 리프레시되어야 한다. 그런데 CA<0:8>이 F0<0:8>과 동일하기 때문에 F0<0:9>에 대응하는 360의 WL511은 리프레시는 통과(bypass)되고, 350의 WL511만 리프레시된다. 또한 F0<0:9>에 대응하는 RWL0의 리프레시도 통과(bypass)된다.
워드라인 제어부(540)는 제2구간(구간신호(SEC)가 활성화된 구간임)에서 리프레시 신호(REFS)가 활성화되면, 카운팅 어드레스(CA<0:3>)에 대응하는 리던던시 워드라인을 리프레시할 수 있다. 즉, 워드라인 제어부(540)는 제2구간에서 제1 및 제2셀블록(350, 360)을 함께 리프레시하지 않고, 리던던시 워드라인들(RWL0 - RWL15)을 차례로 리프레시할 수 있다. 이때 리던던시 워드라인들(RWL0 - RWL15) 중 비활성화된 인에이블 신호에 대응하는 리던던시 워드라인의 리프레시는 통과할 수 있다. 참고로 각 퓨즈와 해당 퓨즈에 저장된 1비트는 동일하게 F0<0:9> - F15<0:9>으로 표기하였다.
도 6은 워드라인 제어부(540)의 구성도이다.
도 6을 참조하면, 워드라인 제어부(540)는 제1 내지 제16비교부(610_0 - 610_15), 제1 내지 제16제어신호 생성부(620_0 - 620_15), 제1워드라인 구동부(630), 제2워드라인 구동부(640), 어드레스 선택부(601), 제1 및 제2신호 조합부(602, 603)를 포함할 수 있다.
어드레스 선택부(601)는 어드레스(ADD<0:9>)와 카운팅 어드레스(CA<0:8>)를 입력받아 하나의 어드레스를 선택하여 출력(비교부(610_1 - 610_N)의 입력 어드레스(SA<0:9>)가 됨)할 수 있다. 어드레스 선택부(601)는 리프레시 신호(REFS)가 비활성화된 경우 ADD<0> - ADD<9>을 각각 SA<0> - SA<9>로 전달할 수 있다. 어드레스 선택부(601)는 리프레시 신호(REFS)가 활성화된 경우 CA<0> - CA<8>을 각각 SA<0> - SA<8>로 전달할 수 있다.
비교부(610_0 - 610_15)는 각각 어드레스 저장부(510_0 - 510_15) 중 하나의 어드레스 저장부에 대응한다. 비교부들(610_0 - 610_15)은 EN0 - EN15 중 대응하는 신호가 활성화된 경우 입력 어드레스(SA<0:9>)와 대응하는 어드레스 저장부의 리페어 어드레스(F0<0:9> - F15<0:9>)를 비교하여 비교신호(CP1<0:15>, CP2<0:15>)를 생성할 수 있다. CP1<0> - CP1<15>은 각각 SA<0:8>과 F0<0:8> 내지 F15<0:8>을 비교한 결과를 나타내고, CP2<0> - CP2<15>은 각각 SA<9>과 F0<9> 내지 F15<9>을 비교한 결과를 나타낼 수 있다. CP1<X>(X는 0≤X≤15인 정수)는 SA<0:8>과 FX<0:8>이 같으면 활성화될 수 있다. CP2<X>은 SA<9>과 FX<9>이 같으면 활성화될 수 있다.
제어신호 생성부들(620_0 - 620_15)은 대응하는 비교부의 비교결과(CP1<0:15>, CP2<0:15>)에 따라 대응하는 리던던시 워드라인을 제어하기 위한 제어신호(HIT<0:15>) 및 바이패스 신호(BS1<0:15>, BS2<0:15>)를 생성할 수 있다. BS1<0> - BS1<15>는 제1셀블록(350)에 대응하고, BS2<0> - BS2<15>는 제2셀블록(360)에 대응할 수 있다.
리프레시 신호(REFS)가 비활성화된 경우(일반적인 워드라인의 액티브-프리차지 동작), 제어신호 생성부들(620_0 - 620_15)은 대응하는 비교신호들(CP1<0:15>, CP2<0:15>)이 모두 활성화되면 대응하는 제어신호(HIT<0:15>)를 활성화하고, 그렇지 않으면 대응하는 제어신호(HIT<0:15>)를 비활성화할 수 있다.
예를 들어, 제어신호 생성부(620_0)는 리프레시 신호(REFS)가 비활성화된 경우 CP1<0> 및 CP2<0>가 모두 활성화되면 HIT<0>을 활성화하고, 그렇지 않으면 HIT<0>을 비활성화할 수 있다.
리프레시 신호(REFS)가 활성화되고 구간신호(SEC)가 비활성화된 경우(제1구간의 리프레시 동작), 제어신호 생성부들(620_0 - 620_15)은 대응하는 제어신호(HIT<0:15>)를 비활성화할 수 있다. 또한 제어신호 생성부들(620_0 - 620_15)은 대응하는 비교신호(CP1<0:15>)가 비활성화된 경우 대응하는 바이패스 신호(BS1<0:15>, BS2<0:15>)를 비활성화하고, 대응하는 비교신호(CP1<0:15>)가 활성화된 경우 F0<9> - F15<9>의 값에 의해 지정된 셀블록에 대응하는 바이패스 신호를 활성화할 수 있다.
예를 들어, F0<0:9>가 350의 WL0에 대응하는 값을 가진다고 가정하자(예, F0<9> = '0'이고, F0<0:8> = '000000000'). CA<0:8>이 '000000000'이면 CP1<0>이 활성화되면, 제어신호 생성부(620_0)는 F0<9>의 값에 대응하는 BS1<0>을 활성화시켜 제1셀블록(350)의 리프레시를 통과시킬 수 있다.
리프레시 신호(REFS) 및 구간신호(SEC)가 모두 활성화된 경우(제2구간의 리프레시 동작), 제어신호 생성부들(620_0 - 620_15)은 카운팅 어드레스(CA<0:3>를 디코딩하여, 카운팅 어드레스(CA<0:3>)의 값에 대응하는 제어신호(HIT<0:15>)를 활성화할 수 있다. 예를 들어, 제2구간에서 CA<0:3>의 값이 '0000'이면, 620_0는 HIT<0>를 활성화한다. 다만 EN0가 비활성화된 경우 620_0는 CA<0:3> = '0000'이라도 HIT<0>를 활성화하지 않는다.
제1신호 조합부(602)는 제어신호(HIT<0:15>) 중 하나 이상의 제어신호가 활성화된 경우 NXE 신호를 비활성화하고, 제어신호들(HIT<0:15>)가 모두 비활성화된 경우 NXE 신호를 활성화할 수 있다.
제2신호 조합부(603)는 BS1<0> - BS1<15> 중 하나 이상의 신호가 활성화된 경우 BS1를 활성화하고, BS1<0> - BS1<15>가 모두 비활성화된 경우 BS1를 비활성화할 수 있다. 또한 제2신호 조합부(603)는 BS2<0> - BS2<15> 중 하나 이상의 신호가 활성화된 경우 BS2를 활성화하고, BS2<0> - BS2<15>가 모두 비활성화된 경우 BS2를 비활성화할 수 있다.
제1워드라인 구동부(630)는 제1셀블록(350)에 대응하며, 제1셀블록(350)의 워드라인들(WL0 - WL511, RWL0 - RWL7)을 제어할 수 있다. 제1워드라인 구동부(630)는 액티브 커맨드(ACT)가 활성화된 경우 NXE 신호가 활성화되면 어드레스(ADD<0:9>)에 대응하는 워드라인을 액티브할 수 있다. NXE 신호가 비활성화되면 HIT<0> - HTT<7> 중 활성화된 제어신호에 대응하는 리던던시 워드라인을 액티브할 수 있다. 프리차지 커맨드(PRE)가 활성화되면 액티브된 워드라인을 프리차지할 수 있다. 제1워드라인 구동부(630)는 리프레시 신호(REFS)가 활성화된 경우 NXE 신호가 활성화되면 카운팅 어드레스(CA<0:8>)에 대응하는 워드라인을 리프레시하고, NXE 신호가 비활성화되면 HIT<0> - HTT<7> 중 활성화된 제어신호에 대응하는 리던던시 워드라인을 리프레시할 수 있다. 다만 제1워드라인 구동부(630)는 NXE 신호가 활성화된 경우에도 BS1가 바이패스 신호(BS1)가 활성화되면 리프레시 동작을 수행하지 않을 수 있다.
제2워드라인 구동부(640)는 제2셀블록(360)에 대응하며, 제2셀블록(360)의 워드라인들(WL0 - WL511, RWL8 - RWL15)을 제어할 수 있다. 제2워드라인 구동부(640)는 액티브 커맨드(ACT)가 활성화된 경우 NXE 신호가 활성화되면 어드레스(ADD<0:9>)에 대응하는 워드라인을 액티브할 수 있다. NXE 신호가 비활성화되면 HIT<8> - HTT<15> 중 활성화된 제어신호에 대응하는 리던던시 워드라인을 액티브할 수 있다. 프리차지 커맨드(PRE)가 활성화되면 액티브된 워드라인을 프리차지할 수 있다. 제2워드라인 구동부(640)는 리프레시 신호(REFS)가 활성화된 경우 NXE 신호가 활성화되면 카운팅 어드레스(CA<0:8>)에 대응하는 워드라인을 리프레시하고, NXE 신호가 비활성화되면 HIT<8> - HTT<15> 중 활성화된 제어신호에 대응하는 리던던시 워드라인을 리프레시할 수 있다. 다만 제2워드라인 구동부(640)는 NXE 신호가 활성화된 경우에도 BS2가 바이패스 신호(BS2)가 활성화되면 리프레시 동작을 수행하지 않을 수 있다.
이하 도 7 내지 도 10의 설명에서는 메모리 장치가 4개의 셀블록의 포함하고, 각 셀블록이 256개의 워드라인 및 4개의 리던던시 워드라인을 포함하는 경우에 대해 설명한다. 메모리 장치에 포함된 셀블록의 개수, 각 셀블록에 포함된 워드라인 및 리던던시 워드라인의 개수는 설계에 따라 달라질 수 있다.
도 7은 본 발명의 일실시 예에 따른 메모리 장치의 구성도이다.
도 7을 참조하면, 메모리 장치는 커맨드 입력부(710), 어드레스 입력부(720), 커맨드 디코더(730), 제어부(740), 제1 내지 제4셀블록(750_0 - 750_3) 을 포함할 수 있다.
제1 내지 제4셀블록(750_0 - 750_3)은 다수의 워드라인(WL0 - WL255)을 포함할 수 있다. 제1셀블록(750_0)는 RWL0 - RWL3를 포함하고, 제2셀블록(750_1)는 RWL4 - RWL7를 포함하고, 제3셀블록(750_2)는 RWL8 - RWL11를 포함하고, 제4셀블록(750_3)는 RWL12 - RWL15를 포함할 수 있다. 각 워드라인(WL0 - WL255, RWL0 - RWL15)들은 메모리 셀들(MC)과 연결될 수 있다.
제어부(740)는 커맨드들(ACT, PRE, REF, SREF_EN, SREF_EX)에 응답하여 셀블록의 워드라인들을 제어할 수 있다. 제어부(740)는 액티브 커맨드(ACT)가 활성화되면 입력 어드레스(ADD<0:9>)에 응답하여 선택된 워드라인을 액티브하고, 프리차지 커맨드(PRE)가 활성화면 액티브된 워드라인을 프리차지할 수 있다. 제어부(740)는 리프레시 커맨드(REF)가 활성화되면 선택된 워드라인을 리프레시(소정의 시간 동안 액티브 시킴)할 수 있다. 또한 제어부(740)는 셀프 리프레시 시작 커맨드(SREF_EN)가 활성화된 시점부터 셀프 리프레시 종료 커맨드(SREF_EX)가 활성화된 시점 사이의 구간에서 주기적으로 선택된 워드라인을 리프레시할 수 있다.
제어부(740)는 액티브 커맨드(ACT)가 활성화되면 입력 어드레스(ADD<0:9>)에 대응하는 워드라인을 액티브할 수 있다. 입력 어드레스(ADD<0:9>)는 제1 내지 제4셀블록(750_0, 750_3) 중 하나의 셀블록을 선택하기 위한 블록 어드레스(ADD<8:9>)와 선택된 셀블록의 워드라인들(WL0 - WL255) 중 하나의 워드라인을 선택하기 위한 로우 어드레스(ADD<0:7>)를 포함할 수 있다. 제어부(740)는 입력 어드레스(ADD<0:9>)에 대응하는 워드라인이 리던던시 워드라인으로 리페어된 경우 이를 리페어한 리던던시 워드라인을 대신 액티브할 수 있다.
제어부(740)는 제1구간에서 제1 내지 제4셀블록(750_0 - 750_3)을 함께 리프레시할 수 있다. 이때 제1 내지 제4셀블록(750_0 - 750_3)의 다수의 워드라인(WL0 - WL255)을 차례로 리프레시할 수 있다. 여기서 제1구간은 워드라인(WL0 - WL255)을 리프레시하는 구간일 수 있다. 제어부(740)는 제1구간에서 리프레시 동작시 선택된 워드라인이 리던던시 워드라인으로 대체된 경우, 선택된 워드라인 및 이를 대체한 리던던시 워드라인의 리프레시를 통과할 수 있다.
제어부(740)는 제2구간에서 리던던시 워드라인(RWL0 - RWL15)을 차례로 리프레시할 수 있다. 다만 리던던시 워드라인들(RWL0 - RWL15) 중 불량이 발생한 리던던시 워드라인의 리프레시를 통과할 수 있다. 여기서 제2구간은 리던던시 워드라인을 리프레시하는 구간일 수 있다. 제1구간과 제2구간은 번갈아 가면서 반복될 수 있다.
도 8a, b는 도 7의 메모리 장치의 동작을 설명하기 위한 도면이다. 도 8a는 메모리 장치의 액티브 동작을 설명하기 위한 도면이고, 도 8b는 메모리 장치의 리프레시 동작을 설명하기 위한 도면이다. 도 8a, b를 참조하면, 메모리 장치에서 워드라인이 액티브되거나 리프레시되는 동작을 설명하기 위해 제1 내지 제4셀블록(750_0 - 750_3)과 워드라인들(WL0 - WL255, RWL0 - RWL15)를 도시하였다.
도 8a의 좌측의 도면(801)은 메모리 장치에서 입력 어드레스(ADD<0:9>)에 대응하는 워드라인(750_0의 WL55)이 리페어 되지 않은 경우를 도시한 것이고, 우측의 도면(802)은 메모리 장치에서 입력 어드레스(ADD<0:9>)에 대응하는 워드라인(750_0의 WL55)이 리페어된 경우(RWL13으로 리페어 됨)를 도시한 것이다.
801을 참조하면, 액티브 커맨드(ACT)가 인가되고, 어드레스(ADD<0:9>)에 의해 750_0의 WL55가 선택되면, 750_0의 WL55가 액티브된다. 그후 프리차지 커맨드(PRE)가 활성화되면 750_0의 WL55가 프리차지된다.
802를 참조하면, 액티브 커맨드(ACT)가 인가되고, 어드레스(ADD<0:9>)에 의해 750_0의 WL55가 선택되면, 750_0의 WL55 대신에 RWL13이 액티브 되고, 프리차지 커맨드(PRE)가 활성화되면 RWL13이 프리차지된다.
도 8b의 좌측의 도면(803)은 제1구간의 리프레시 동작을 나타낸 것이고, 우측의 도면(804)는 제2구간의 리프레시 동작을 나타낸 것이다. 위와 마찬가지로 메모리 장치에서 750_0의 WL55가 RWL13으로 리페어 되었다고 가정하자.
803을 참조하면, 제1구간에서는 제1 내지 제2셀블록(750_0 - 750_3)이 함께 리프레시되며, 한번에 하나의 워드라인씩 차례로 리프레시된다(R1 - R4는 리프레시 방향을 나타냄). 제1 내지 제4셀블록(750_0 - 750_3)의 워드라인들(WL0 - WL255)이 차례로 리프레시되어, WL55가 리프레시될 차례가 되었다고 하자.
이때 750_1 - 750_3의 WL55는 정상적으로 리프레시된다. 반면에 750_0의 WL55는 리프레시되지 않고, 이를 대체한 RWL13도 리프레시되지 않는다. 이후 제1 내지 제4셀블록(750_0 - 750_3)의 WL255이 리프레시되면 제1구간이 종료되고, 제2구간으로 진입한다. 804를 참조하면, 제2구간에서는 리던던시 워드라인(RWL0 - RWL15)이 차례로 리프레시된다(R은 리프레시 방향을 나타냄). 이때 불량이 발생한 리던던시 워드라인의 리프레시는 통과할 수 있다. RWL15이 리프레시되면 제2구간이 종료되고, 다시 제1구간으로 진입한다.
도 7의 메모리 장치는 리프레시 구간을 나누어 워드라인과 리던던시 워드라인을 각각 다른 구간에서 리프레시하되, 워드라인을 리프레시하는 구간에서 리페어된 워드라인은 리프레시하지 않고 지나침으로써 한 셀블록에서 2개의 워드라인이 리프레시되는 문제가 발생하지 않는다. 따라서 각 셀블록의 리던던시 워드라인으로 다른 셀블록의 워드라인을 리페어할 수 있어 리던던시 워드라인의 활용 효율을 높이면서, 모든 셀블록을 함께 리프레시함으로써 리프레시를 빠른 시간에 완료할 수 있다.
도 9는 도 7의 제어부(740)의 구성도이다.
도 9를 참조하면, 제어부(740)는 어드레스 카운팅부(910), 제1 내지 제16어드레스 저장부(920_0 - 920_15), 리프레시 제어부(930) 및 워드라인 제어부(940)를 포함할 수 있다.
어드레스 카운팅부(910)는 카운팅 어드레스(CA<0:8>)의 값을 제1 내지 제4셀블록(750_0 - 750_3)의 워드라인들(WL0 - WL255)에 대응하는 값(예, 0 - 255)으로 카운팅하는 동안 구간신호(SEC)를 비활성화하고, 카운팅 어드레스(CA<0:8>)의 값을 리던던시 워드라인들(RWL0 - RWL15)에 대응하는 값(예, 256 - 271)으로 카운팅하는 동안 구간신호(SEC)를 활성화할 수 있다. 어드레스 카운팅부(910)는 카운팅 어드레스(CA<0:8>)의 값이 271에 도달하면 RESET을 활성화하고, 카운팅 어드레스(CA<0:8>)를 다시 0부터 카운팅할 수 있다. 어드레스 카운팅부(910)는 CA<0:7>만 카운팅 어드레스로서 출력할 수 있다.
어드레스 저장부(920_0 - 920_15)는 각각 리던던시 워드라인(RWL0 - RWL15) 중 하나의 리던던시 워드라인에 대응할 수 있다. 어드레스 저장부(920_0 - 920_15)는 멀티 비트의 정보의 각 비트를 저장하기 위한 다수의 퓨즈(F0<0:9> - F15<0:9>)를 포함할 수 있다.
F0<8:9> - F15<8:9>은 리페어 어드레스 중 셀블록을 지정하는 비트를 저장하는 퓨즈일 수 있다. F0<0:7> - F15<0:7>은 리페어 어드레스 중 셀블록 내에서 워드라인을 지정하는 비트들을 저장하는 퓨즈일 수 있다. F<8:9>에 저장된 값이 '00', '10', '01', '11'인 경우 각각 제1 내지 제4셀블록(750_0 - 750_3)에 대응할 수 있다.
워드라인 제어부(940)는 제1구간(구간신호(SEC)가 비활성화된 구간임)에서 리프레시 신호(REFS)가 활성화되면 제1 내지 제4셀블록(750_0 - 750_3)에서 카운팅 어드레스(CA<0:7>)에 대응하는 워드라인을 함께 리프레시할 수 있다. 다만 카운팅 어드레스(CA<0:7>)가 리페어 어드레스들(F0<0:7> - F15<0:7>) 중 하나 이상과 동일한 경우 해당 리페어 어드레스(F0<0:9> - F15<0:9>)의 값에 대응하는 워드라인 및 해당 리페어 어드레스(F0<0:9> - F15<0:9>)에 대응하는 리던던시 워드라인의 리프레시를 통과할 수 있다.
워드라인 제어부(940)는 제2구간(구간신호(SEC)가 활성화된 구간임)에서 리프레시 신호(REFS)가 활성화되면, 카운팅 어드레스(CA<0:3>)에 대응하는 리던던시 워드라인을 리프레시할 수 있다. 다만 리던던시 워드라인들(RWL0 - RWL15) 중 불량이 발생한 리던던시 워드라인의 리프레시를 통과할 수 있다. 즉, 워드라인 제어부(940)는 제2구간에서 제1 내지 제4셀블록(750_0 - 750_3)을 함께 리프레시하지 않고, 리던던시 워드라인들(RWL0 - RWL15)을 차례로 리프레시할 수 있다.
도 10은 워드라인 제어부(940)의 구성도이다.
도 10을 참조하면, 워드라인 제어부(940)는 제1 내지 제16비교부(1010_0 - 1010_15), 제1 내지 제16제어신호 생성부(1020_0 - 1020_15), 제1 내지 제4워드라인 구동부(1030_0 - 1030_3), 어드레스 선택부(1001), 제1 및 제2신호 조합부(1002, 1003)를 포함할 수 있다.
어드레스 선택부(1001)는 어드레스(ADD<0:9>)와 카운팅 어드레스(CA<0:7>)를 입력받아 하나의 어드레스를 선택하여 출력(비교부(1010_1 - 1010_N)의 입력 어드레스(SA<0:9>)가 됨)할 수 있다. 어드레스 선택부(1001)는 리프레시 신호(REFS)가 비활성화된 경우 ADD<0> - ADD<9>을 각각 SA<0> - SA<9>로 전달할 수 있다. 어드레스 선택부(1001)는 리프레시 신호(REFS)가 활성화된 경우 CA<0> - CA<7>을 각각 SA<0> - SA<7>로 전달할 수 있다.
비교부들(1010_0 - 1010_15)은 EN0 - EN15 중 대응하는 신호가 활성화된 경우 입력 어드레스(SA<0:9>)와 대응하는 어드레스 저장부의 리페어 어드레스(F0<0:9> - F15<0:9>)를 비교하여 비교신호(CP1<0:15>, CP2<0:15>)를 생성할 수 있다. CP1<0> - CP1<15>은 각각 SA<0:7>과 F0<0:7> 내지 F15<0:7>을 비교한 결과를 나타내고, CP2<0> - CP2<15>은 각각 SA<8:9>과 F0<8:9> 내지 F15<8:9>을 비교한 결과를 나타낼 수 있다. CP1<X>(X는 0≤X≤15인 정수)는 SA<0:7>과 FX<0:7>이 같으면 활성화될 수 있다. CP2<X>은 SA<8:9>과 FX<8:9>이 같으면 활성화될 수 있다.
제어신호 생성부들(1020_0 - 1020_15)는 대응하는 비교부의 비교결과(CP1<0:15>, CP2<0:15>)에 따라 대응하는 리던던시 워드라인을 제어하기 위한 제어신호(HIT<0:15>) 및 바이패스 신호(BS1<0:15> - BS4<0:15>)를 생성할 수 있다. BS1<0:15> 내지 BS4<0:15>는 각각 제1 내지 제4셀블록(750_0 - 750_3)에 대응할 수 있다.
리프레시 신호(REFS)가 비활성화된 경우, 제어신호 생성부들(1020_0 - 1020_15)은 대응하는 비교신호들(CP1<0:15>, CP2<0:15>)이 모두 활성화되면 대응하는 제어신호(HIT<0:15>)를 활성화하고, 그렇지 않으면 제어신호(HIT<0:15>)를 비활성화할 수 있다.
리프레시 신호(REFS)가 활성화되고 구간신호(SEC)가 비활성화된 경우, 제어신호 생성부들(1020_0 - 1020_15)은 대응하는 제어신호(HIT<0:15>)를 비활성화할 수 있다. 또한 대응하는 비교신호(CP1<0:15>)가 비활성화된 경우 바이패스 신호(BS1<0:15> - BS4<0:15>)를 비활성화하고, 대응하는 비교신호(CP1<0:15>)가 활성화된 경우 F0<8:9> - F15<8:9>의 값에 의해 지정된 셀블록에 대응하는 바이패스 신호를 활성화할 수 있다.
예를 들어, F0<0:9>가 750_0의 WL0에 대응하는 값을 가진다고 가정하자(예, F<8:9> = '00', F<0:7> = '000000000'). CA<0:7>이 '00000000'이면 CP1<0>이 활성화되고, 제어신호 생성부(1020_0)는 F<8:9>의 값에 대응하는 BS1<0>를 활성화시켜 제1셀블록(750_0)의 리프레시를 통과시킬 수 있다.
리프레시 신호(REFS) 및 구간신호(SEC)가 모두 활성화된 경우, 제어신호 생성부들(1020_0 - 1020_15)은 카운팅 어드레스(CA<0:3>를 디코딩하여, 카운팅 어드레스(CA<0:3>)의 값에 대응하는 제어신호(HIT<0:15>)를 활성화할 수 있다. 다만 대응하는 인에이블 신호가 비활성화된 경우 카운팅 어드레스(CA<0:3>)의 값에 대응하는 제어신호를 활성화하지 않는다.
제2신호 조합부(1003)는 BS1<0> - BS1<15> 중 하나 이상의 신호가 활성화된 경우 BS1를 활성화하고, BS2<0> - BS2<15> 중 하나 이상의 신호가 활성화된 경우 BS2를 활성화하고, BS3<0> - BS3<15> 중 하나 이상의 신호가 활성화된 경우 BS3를 활성화하고, BS4<0> - BS4<15> 중 하나 이상의 신호가 활성화된 경우 BS1를 활성화할 수 있다.
제1 내지 제4워드라인 구동부(1030_0 - 1030_3)의 동작은 제어하는 워드라인 및 리던던시 워드라인의 개수가 다르다는 것을 제외하면 도 6의 워드라인 구동부(630, 640)의 동작과 유사하다.
상술한 설명에서 리던던시 워드라인으로 어떤 워드라인을 리페어 했다는 것 또는 어떤 워드라인을 리던던시 워드라인으로 리페어 했다는 것은 해당 워드라인을 리던던시 워드라인으로 대체하여, 해당 워드라인 대신 리던던시 워드라인을 사용하는 것을 나타낼 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (27)

  1. 다수의 워드라인 및 제1 내지 제K(K는 자연수)리던던시 워드라인을 포함하는 제1셀블록;
    다수의 워드라인 및 제K+1 내지 제N(N은 K보다 큰 자연수)리던던시 워드라인을 포함하는 제2셀블록; 및
    상기 제1 내지 제N리던던시 워드라인이 상기 제1 또는 제2셀블록의 워드라인을 대체하도록 제어하되, 제1구간에서 상기 제1 및 제2셀블록의 워드라인을 함께 리프레시하고, 제2구간에서 상기 제1 내지 제N리던던시 워드라인을 차례로 리프레시하는 제어부
    를 포함하는 메모리 장치.
  2. 제 1항에 있어서,
    상기 제어부는
    상기 제1구간에서 리프레시 동작시 상기 제1 및 제2셀블록의 워드라인들 중 선택된 워드라인이 상기 리던던시 워드라인으로 대체된 경우, 상기 선택된 워드라인의 리프레시를 통과하는 메모리 장치.
  3. 제 1항에 있어서,
    상기 제어부는
    상기 제1구간에서 리프레시 동작시 상기 제1 내지 제N리던던시 워드라인의 리프레시를 수행하지 않는 메모리 장치.
  4. 제 1항에 있어서,
    상기 제어부는
    상기 제1구간에서 리프레시 동작시 상기 제1셀블록의 워드라인들 및 상기 제2셀블록의 워드라인들을 각각 차례로 리프레시하는 메모리 장치.
  5. 제 1항에 있어서,
    상기 제어부는
    리프레시 동작시 카운팅을 수행하여 카운팅 어드레스를 생성하는 어드레스 카운팅부를 포함하고,
    상기 제1구간에서 리프레시 동작시 상기 카운팅 정보를 이용하여 상기 제1 및 제2셀블록의 워드라인들을 선택하고, 상기 제2구간에서 리프레시 동작시 상기 카운팅 정보를 이용하여 상기 제1 내지 제N리던던시 워드라인을 선택하는 메모리 장치.
  6. 제 1항에 있어서,
    상기 제어부는
    상기 제2구간에서 리프레시 동작시 상기 제1 내지 제N리던던시 워드라인 중 불량이 발생한 리던던시 워드라인의 리프레시를 통과하는 메모리 장치.
  7. 다수의 워드라인 및 제1 내지 제K(K는 자연수)리던던시 워드라인을 포함하는 제1셀블록;
    다수의 워드라인 및 제K+1 내지 제N(N은 K보다 큰 자연수)리던던시 워드라인을 포함하는 제2셀블록;
    상기 제1 내지 제N리던던시 워드라인에 각각 대응하고, 상기 제1 또는 제2셀블록의 워드라인의 어드레스를 저장하는 제1 내지 제N어드레스 저장부;
    리프레시 동작시 카운팅을 수행하여 카운팅 어드레스를 생성하는 어드레스 카운팅부; 및
    제1구간에서 상기 제1 및 제2셀블록에서 상기 카운팅 어드레스에 대응하는 워드라인을 함께 리프레시하되, 상기 어드레스 저장부의 어드레스와 상기 카운팅 어드레스가 같으면 상기 어드레스 저장부의 어드레스에 대응하는 워드라인의 리프레시를 통과하고, 제2구간에서 상기 제1 내지 제N리던던시 워드라인 중 상기 카운팅 어드레스에 대응하는 워드라인을 리프레시하는 워드라인 제어부
    를 포함하는 메모리 장치.
  8. 제 7항에 있어서,
    상기 워드라인 제어부는
    상기 제1구간에서 리프레시 동작시 상기 어드레스 저장부의 어드레스와 상기 카운팅 어드레스가 같으면, 상기 카운팅 어드레스와 같은 어드레스가 저장된 어드레스 저장부에 대응하는 리던던시 워드라인을 리프레시하지 않는 메모리 장치.
  9. 제 7항에 있어서,
    상기 제1 내지 제N어드레스 저장부는
    어드레스를 저장하기 위한 다수의 퓨즈를 포함하는 메모리 장치.
  10. 제 7항에 있어서,
    상기 워드라인 제어부는
    상기 제1 내지 제N어드레스 저장부 중 대응하는 어드레스 저장부의 어드레스와 입력 어드레스를 비교하는 제1 내지 제N비교부; 및
    상기 제1 내지 제N리던던시 워드라인 중 대응하는 리던던시 워드라인을 제어하는 제어신호를 생성하되, 상기 제1구간에서 리프레시 동작시 상기 제어신호를 비활성화하고, 상기 제2구간에서 리프레시 동작시 상기 카운팅 어드레스를 디코딩하여 상기 제어신호를 생성하고,
    상기 제1 및 제2셀블록에 각각 대응하는 제1 및 제2바이패스 신호를 생성하되, 상기 제1구간에서 리프레시 동작시 대응하는 어드레스 저장부의 어드레스가 상기 카운팅 어드레스와 같으면, 상기 대응하는 어드레스 저장부의 어드레스에 대응하는 셀블록의 바이패스 신호를 활성화하는 제1 내지 제N제어신호 생성부
    를 포함하는 메모리 장치.
  11. 제 10항에 있어서,
    상기 워드라인 제어부는
    상기 제1셀블록에 대응하고, 상기 제1구간에서 리프레시 동작시 상기 카운팅 어드레스에 대응하는 워드라인을 리프레시하되, 상기 제1바이패스 신호가 활성화되면 리프레시 동작을 수행하지 않고, 상기 제2구간에서 리프레시 동작시 상기 제1 내지 제K리던던시 워드라인 중 활성화된 제어신호에 대응하는 리던던시 워드라인을 리프레시하는 제1워드라인 구동부; 및
    상기 제2셀블록에 대응하고, 상기 제1구간에서 리프레시 동작시 상기 카운팅 어드레스에 대응하는 워드라인을 리프레시하되, 상기 제2바이패스 신호가 활성화되면 리프레시 동작을 수행하지 않고, 상기 제2구간에서 리프레시 동작시 상기 제K+1 내지 제N리던던시 워드라인 중 활성화된 제어신호에 대응하는 리던던시 워드라인을 리프레시하는 제2워드라인 구동부
    를 포함하는 메모리 장치.
  12. 제 10항에 있어서,
    상기 제1 내지 제N제어신호 생성부는
    액티브 동작시 상기 대응하는 어드레스 저장부의 어드레스가 입력 어드레스와 같으면, 제어신호를 활성화하는 메모리 장치.
  13. 제 12항에 있어서,
    상기 제1 및 제2워드라인 구동부는
    액티브 동작시 활성화된 제어신호에 대응하는 리던던시 워드라인을 액티브하는 메모리 장치.
  14. 제 7항에 있어서,
    상기 어드레스 카운팅부는
    상기 카운팅 어드레스의 값을 상기 제1 및 제2셀블록의 다수의 워드라인 중 첫번째 워드라인에 대응하는 값부터 마지막 워드라인에 대응하는 값까지 카운팅하는 동안 상기 제1구간임을 나타내는 구간신호를 생성하고,
    상기 카운팅 어드레스의 값을 상기 제1리던던시 워드라인에 대응하는 값부터 상기 제N리던던시 워드라인에 대응하는 값까지 카운팅하는 동안 상기 제2구간임을 나타내는 구간신호를 생성하는 메모리 장치.
  15. 제 7항에 있어서,
    상기 워드라인 제어부는
    상기 제2구간에서 리프레시 동작시 상기 제1 내지 제N리던던시 워드라인 중 불량이 발생한 리던던시 워드라인의 리프레시를 통과하는 메모리 장치.
  16. 다수의 워드라인 및 제1 내지 제N(N은 자연수)리던던시 워드라인 중 하나 이상의 리던던시 워드라인을 포함하는 다수의 셀블록; 및
    상기 제1 내지 제N리던던시 워드라인이 상기 다수의 셀블록의 워드라인을 대체하도록 제어하되, 제1구간에서 상기 다수의 셀블록의 워드라인을 함께 리프레시하고, 제2구간에서 상기 제1 내지 제N리던던시 워드라인을 차례로 리프레시하는 제어부
    를 포함하는 메모리 장치.
  17. 제 16항에 있어서,
    상기 제어부는
    상기 제1구간에서 리프레시 동작시 상기 다수의 셀블록의 워드라인들 중 선택된 워드라인이 상기 리던던시 워드라인으로 대체된 경우, 상기 선택된 워드라인의 리프레시를 통과하는 메모리 장치.
  18. 제 16항에 있어서,
    상기 제어부는
    상기 제1구간에서 상기 제1 내지 제N리던던시 워드라인의 리프레시를 수행하지 않는 메모리 장치.
  19. 제 16항에 있어서,
    상기 제어부는
    상기 제1구간에서 리프레시 동작시 상기 다수의 셀블록의 워드라인들을 각각 차례로 리프레시하는 메모리 장치.
  20. 제 16항에 있어서,
    상기 제어부는
    상기 제2구간에서 리프레시 동작시 상기 제1 내지 제N리던던시 워드라인 중 불량이 발생한 리던던시 워드라인의 리프레시를 통과하는 메모리 장치.
  21. 다수의 워드라인 및 제1 내지 제N(N은 자연수)리던던시 워드라인 중 하나 이상의 리던던시 워드라인을 포함하는 다수의 셀블록;
    상기 제1 내지 제N리던던시 워드라인에 각각 대응하고, 상기 다수의 셀블록의 워드라인의 어드레스를 저장하는 제1 내지 제N어드레스 저장부;
    리프레시 동작시 카운팅을 수행하여 카운팅 어드레스를 생성하는 어드레스 카운팅부; 및
    제1구간에서 상기 다수의 셀블록에서 상기 카운팅 어드레스에 대응하는 워드라인을 함께 리프레시하되, 상기 어드레스 저장부의 어드레스와 상기 카운팅 어드레스가 같으면 상기 어드레스 저장부의 어드레스에 대응하는 워드라인의 리프레시를 통과하고, 제2구간에서 상기 제1 내지 제N리던던시 워드라인 중 상기 카운팅 어드레스에 대응하는 워드라인을 리프레시하는 워드라인 제어부
    를 포함하는 메모리 장치.
  22. 제 21항에 있어서,
    상기 워드라인 제어부는
    상기 제1구간에서 리프레시 동작시 상기 어드레스 저장부의 어드레스와 상기 카운팅 어드레스가 같으면, 상기 카운팅 어드레스와 같은 어드레스가 저장된 어드레스 저장부에 대응하는 리던던시 워드라인을 리프레시하지 않는 메모리 장치.
  23. 제 21항에 있어서,
    상기 워드라인 제어부는
    상기 제1 내지 제N어드레스 저장부 중 대응하는 어드레스 저장부의 어드레스와 입력 어드레스를 비교하는 제1 내지 제N비교부; 및
    상기 제1 내지 제N리던던시 워드라인 중 대응하는 리던던시 워드라인을 제어하는 제어신호를 생성하되, 상기 제1구간에서 리프레시 동작시 상기 제어신호를 비활성화하고, 상기 제2구간에서 리프레시 동작시 상기 카운팅 어드레스를 디코딩하여 상기 제어신호를 생성하고,
    상기 다수의 셀블록에 각각 대응하는 다수의 바이패스 신호를 생성하되, 상기 제1구간에서 리프레시 동작시 대응하는 어드레스 저장부의 어드레스가 상기 카운팅 어드레스와 같으면, 상기 대응하는 어드레스 저장부의 어드레스에 대응하는 셀블록의 바이패스 신호를 활성화하는 제1 내지 제N제어신호 생성부
    를 포함하는 메모리 장치.
  24. 제 23항에 있어서,
    상기 워드라인 제어부는
    상기 다수의 셀블록 중 하나의 셀블록에 대응하고, 상기 제1구간에서 리프레시 동작시 상기 카운팅 어드레스에 대응하는 워드라인을 리프레시하되, 대응하는 바이패스 신호가 활성화되면 리프레시 동작을 수행하지 않고, 상기 제2구간에서 리프레시 동작시 상기 제1 내지 제N리던던시 워드라인 중 자신에게 대응하는 리던던시 워드라인의 제어신호가 활성화되면 해당 리던던시 워드라인을 리프레시하는 다수의 워드라인 구동부
    를 포함하는 메모리 장치.
  25. 제 23항에 있어서,
    상기 제1 내지 제N제어신호 생성부는
    액티브 동작시 상기 대응하는 어드레스 저장부의 어드레스가 입력 어드레스와 같으면, 제어신호를 활성화하는 메모리 장치.
  26. 제 23항에 있어서,
    상기 다수의 워드라인 구동부는
    액티브 동작시 활성화된 제어신호에 대응하는 리던던시 워드라인을 액티브하는 메모리 장치.
  27. 제 21항에 있어서,
    상기 워드라인 제어부는
    상기 제2구간에서 리프레시 동작시 상기 제1 내지 제N리던던시 워드라인 중 불량이 발생한 리던던시 워드라인의 리프레시를 통과하는 메모리 장치.
KR1020150031658A 2015-03-06 2015-03-06 메모리 장치 KR20160107979A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150031658A KR20160107979A (ko) 2015-03-06 2015-03-06 메모리 장치
US14/793,483 US9373422B1 (en) 2015-03-06 2015-07-07 Memory device
CN201510640676.1A CN105938729B (zh) 2015-03-06 2015-09-30 存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150031658A KR20160107979A (ko) 2015-03-06 2015-03-06 메모리 장치

Publications (1)

Publication Number Publication Date
KR20160107979A true KR20160107979A (ko) 2016-09-19

Family

ID=56118331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150031658A KR20160107979A (ko) 2015-03-06 2015-03-06 메모리 장치

Country Status (3)

Country Link
US (1) US9373422B1 (ko)
KR (1) KR20160107979A (ko)
CN (1) CN105938729B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002042B2 (en) * 2015-10-22 2018-06-19 Sandisk Technologies Llc Systems and methods of detecting errors during read operations and skipping word line portions
US10381064B1 (en) 2018-01-19 2019-08-13 Micron Technology, Inc. Apparatuses and methods for refreshing memory of a semiconductor device
US10490250B1 (en) * 2018-08-14 2019-11-26 Micron Technology, Inc. Apparatuses for refreshing memory of a semiconductor device
US11417382B2 (en) * 2020-12-17 2022-08-16 Micron Technology, Inc. Apparatuses and methods for skipping wordline activation of defective memory during refresh operations
US11670356B2 (en) 2021-07-16 2023-06-06 Micron Technology, Inc. Apparatuses and methods for refresh address masking

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060066876A (ko) 2004-12-14 2006-06-19 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 회로
KR20070076045A (ko) 2006-01-17 2007-07-24 삼성전자주식회사 반도체 메모리 장치
JP5114894B2 (ja) * 2006-08-31 2013-01-09 富士通セミコンダクター株式会社 半導体記憶装置の試験方法及びその半導体記憶装置
JP2008146784A (ja) * 2006-12-13 2008-06-26 Elpida Memory Inc 半導体記憶装置
KR101212738B1 (ko) * 2010-10-29 2012-12-14 에스케이하이닉스 주식회사 리프레쉬 제어회로 및 이를 포함하는 반도체 메모리 장치 및 리프레쉬 제어방법
KR102003851B1 (ko) * 2012-08-31 2019-10-01 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9030897B2 (en) * 2012-08-31 2015-05-12 SK Hynix Inc. Memory and memory system for preventing degradation of data
KR20140063240A (ko) * 2012-11-16 2014-05-27 삼성전자주식회사 반도체 메모리 장치 및 그것의 리프레쉬 레버리징 구동방법
US9190131B2 (en) * 2012-12-20 2015-11-17 SK Hynix Inc. Memory and memory system including the same
KR20150019317A (ko) * 2013-08-13 2015-02-25 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템

Also Published As

Publication number Publication date
CN105938729B (zh) 2020-09-29
US9373422B1 (en) 2016-06-21
CN105938729A (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
JP4609813B2 (ja) 半導体装置
KR20160107979A (ko) 메모리 장치
KR102204240B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
JP4524645B2 (ja) 半導体装置
CN105321550B (zh) 存储器件
KR100288505B1 (ko) 반도체기억장치 및 그 구동방법
JP5599559B2 (ja) 半導体装置及びそのリフレッシュ方法
KR102420915B1 (ko) 반도체 메모리 장치
US20100128547A1 (en) Semiconductor memory device and refresh control method of memory system
TWI677874B (zh) 記憶體裝置及其操作方法
KR20150019317A (ko) 메모리 및 이를 포함 하는 메모리 시스템
KR20150019479A (ko) 메모리 및 이를 포함하는 메모리 시스템
US9030904B2 (en) Memory device and memory system having programmable refresh methods
CN105427893B (zh) 存储器件及包括存储器件的存储系统
JP2005116106A (ja) 半導体記憶装置とその製造方法
KR20150071371A (ko) 메모리 및 이를 포함하는 메모리 시스템
US20180090227A1 (en) Semiconductor memory device and operating method thereof
CN112331250A (zh) 用于熔丝锁存器和匹配电路的设备和方法
KR20160023274A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
CN104425003A (zh) 半导体器件
US7881141B2 (en) Semiconductor device and refresh method
US9620195B1 (en) Memory device
KR20160119588A (ko) 반도체 메모리 장치
JP4117323B2 (ja) 半導体記憶装置
US20120176853A1 (en) Refresh control circuit, memory apparatus and refresh control method using the same