JP4609813B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4609813B2 JP4609813B2 JP2005144942A JP2005144942A JP4609813B2 JP 4609813 B2 JP4609813 B2 JP 4609813B2 JP 2005144942 A JP2005144942 A JP 2005144942A JP 2005144942 A JP2005144942 A JP 2005144942A JP 4609813 B2 JP4609813 B2 JP 4609813B2
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- address
- double
- pair
- refresh operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
2 セルフリフレッシュタイマー
3 リフレッシュカウンタ
4 アドレスセレクタ
5 アドレスバッファ
6 ヒューズ回路群
7 多重リフレッシュ制御回路
8 プリデコーダ
9 選択回路
10 ロウデコーダ
11 メモリアレイ
12 センスアンプ
13 Yスイッチ
14 カラムデコーダ
15 I/O回路
Claims (12)
- 入力されるリフレッシュコマンドに応答してリフレッシュアドレスを発生するアドレスセレクタと、リテンション時間が短く、倍増リフレッシュを必要とするアドレス情報を記憶するアドレス記憶ヒューズ回路と、倍増リフレッシュ動作を制御する多重リフレッシュ制御回路と、を備え、
前記多重リフレッシュ制御回路が、前記リフレッシュアドレスに対するリフレッシュ動作と、前記リフレッシュアドレスのペアとなるアドレスであって前記アドレス記憶ヒューズ回路に記憶されているアドレスに対するリフレッシュ動作とを、1つのリフレッシュコマンドサイクル内で時分割に実行する第1のリフレッシュ動作方式を制御する制御信号を出力し、
前記制御信号により前記ペアとなるアドレスに対応するロウデコーダを活性化し、前記リフレッシュアドレスのペアとなるアドレスを倍増リフレッシュすることを特徴とする半導体装置。 - 入力されるリフレッシュコマンドに応答してリフレッシュアドレスを発生するアドレスセレクタと、リテンション時間が短く、倍増リフレッシュを必要とするアドレス情報を記憶するアドレス記憶ヒューズ回路と、倍増リフレッシュ動作を制御する多重リフレッシュ制御回路と、を備え、
前記多重リフレッシュ制御回路が、前記リフレッシュアドレスに対するリフレッシュ動作と、前記リフレッシュアドレスのペアとなるアドレスであって前記アドレス記憶ヒューズ回路に記憶されているアドレスに対するリフレッシュ動作とを、1つのリフレッシュコマンドサイクル内で時分割に実行する第1のリフレッシュ動作方式を選択制御する制御信号を出力し、
前記制御信号により前記ペアとなるアドレスに対応するロウデコーダを活性化し、前記リフレッシュアドレスのペアとなるアドレスを倍増リフレッシュすることを特徴とし、
さらに前記多重リフレッシュ制御回路が、前記リフレッシュアドレスに対するリフレッシュ動作と、前記リフレッシュアドレスのペアとなるアドレスであって前記アドレス記憶ヒューズ回路に記憶されているアドレスに対するリフレッシュ動作とを、1つのリフレッシュコマンドサイクル内でパラレルに実行する第2のリフレッシュ動作方式を選択制御することができる制御信号を出力し、
さらに前記ペアとなるアドレスに対応するロウデコーダを制御する選択回路が、前記制御信号の論理レベルにより前記第1、又は第2のリフレッシュ動作方式のいずれかの動作方式で、前記ペアとなるアドレスに対応するロウデコーダを活性化し、前記ペアとなるアドレスを倍増リフレッシュすることを特徴とする半導体装置。 - 請求項2に記載の半導体装置は、さらに前記多重リフレッシュ制御回路が、1つのリフレッシュコマンドが入力されたサイクルで前記リフレッシュアドレスに対するリフレッシュ動作を実行し、前記リフレッシュコマンドが入力されたサイクルの次に入力されるリフレッシュコマンドのサイクルで前記リフレッシュアドレスのペアとなるアドレスであって前記アドレス記憶ヒューズ回路に記憶されているアドレスに対するリフレッシュ動作を、シリアルに実行する第3のリフレッシュ動作方式を選択制御することができる制御信号を出力し、
さらに前記ペアとなるアドレスに対応するロウデコーダを制御する選択回路が、前記制御信号の論理レベルにより前記第1、第2、第3のリフレッシュ動作方式のいずれかの動作方式で、前記ペアとなるアドレスに対応するロウデコーダを活性化し、前記ペアとなるアドレスを倍増リフレッシュすることを特徴とする半導体装置。 - 請求項1に記載の半導体装置は、さらに第4のリフレッシュ動作方式として、前記リフレッシュアドレスに対するリフレッシュ動作を実行し、前記アドレス記憶ヒューズ回路に倍増リフレッシュを必要とするアドレス情報として前記リフレッシュアドレスのペアとなるアドレスが記憶されていない場合には、前記ペアとなるアドレスに対する倍増リフレッシュ動作を省略することを特徴とする半導体装置。
- 請求項2に記載の半導体装置は、さらに第4のリフレッシュ動作方式として、前記リフレッシュアドレスに対するリフレッシュ動作を実行し、前記アドレス記憶ヒューズ回路に倍増リフレッシュを必要とするアドレス情報として前記リフレッシュアドレスのペアとなるアドレスが記憶されていない場合には、前記ペアとなるアドレスに対する倍増リフレッシュ動作を省略することを特徴とする半導体装置。
- 請求項3に記載の半導体装置は、さらに第4のリフレッシュ動作方式として、前記リフレッシュアドレスに対するリフレッシュ動作を実行し、前記アドレス記憶ヒューズ回路に倍増リフレッシュを必要とするアドレス情報として前記リフレッシュアドレスのペアとなるアドレスが記憶されていない場合には、前記ペアとなるアドレスに対する倍増リフレッシュ動作を省略することを特徴とする半導体装置。
- アドレスセレクタが入力されるリフレッシュコマンドに応答してリフレッシュアドレスを発生させ、アドレス記憶ヒューズ回路が前記リフレッシュアドレスのペアとなるアドレスが倍増リフレッシュを必要とするアドレス情報として記憶されているかを比較した比較結果を出力し、少なくとも前記アドレス記憶ヒューズ回路からの比較結果に基づき倍増リフレッシュ動作を制御する制御信号を出力し、
前記制御信号に応じた前記倍増リフレッシュに対応して、
入力されたリフレッシュコマンドのサイクル内で、前記リフレッシュアドレスに対するリフレッシュ動作と、前記リフレッシュアドレスのペアとなるアドレスであって前記アドレス記憶ヒューズ回路に記憶されているアドレスに対するリフレッシュ動作のために前記ペアとなるアドレスに対応するロウデコーダを活性化し、前記ペアとなるアドレスに対する倍増リフレッシュ動作とを、時分割に実行することを特徴とする半導体装置のリフレッシュ方法。 - アドレスセレクタが入力されるリフレッシュコマンドに応答してリフレッシュアドレスを発生させ、アドレス記憶ヒューズ回路が前記リフレッシュアドレスのペアとなるアドレスが倍増リフレッシュを必要とするアドレス情報として記憶されているかを比較した比較結果を出力し、少なくとも前記アドレス記憶ヒューズ回路からの比較結果に基づき倍増リフレッシュ動作を選択制御する制御信号を出力し、
前記制御信号により前記倍増リフレッシュとして第1のリフレッシュ動作方式が選択された場合には、
入力されたリフレッシュコマンドのサイクル内で、前記リフレッシュアドレスに対するリフレッシュ動作と、前記リフレッシュアドレスのペアとなるアドレスであって前記アドレス記憶ヒューズ回路に記憶されているアドレスに対するリフレッシュ動作のために前記ペアとなるアドレスに対応するロウデコーダを活性化し、前記ペアとなるアドレスに対する倍増リフレッシュ動作とを、時分割に実行することを特徴とし、
さらに第2のリフレッシュ動作方式を備え、前記制御信号により前記倍増リフレッシュ動作として前記第2のリフレッシュ動作方式が選択された場合には、
入力されたリフレッシュコマンドのサイクル内で、前記リフレッシュアドレスに対するリレッシュ動作と、前記リフレッシュアドレスのペアとなるアドレスであって前記アドレス記憶ヒューズ回路に記憶されているアドレスに対するリフレッシュ動作のために前記ペアとなるアドレスに対応するロウデコーダを活性化し、前記ペアとなるアドレスに対する倍増リフレッシュ動作とを、パラレルに実行することを特徴とする半導体装置のリフレッシュ方法。 - 請求項8に記載の半導体装置のリフレッシュ方法として、さらに第3のリフレッシュ動作方式を備え、前記制御信号により前記第3のリフレッシュ動作方式が選択された場合には、
入力されたリフレッシュコマンドのサイクルで前記リフレッシュアドレスに対するリレッシュ動作を実行し、前記入力されたリフレッシュコマンドの次に入力されるリフレッシュコマンドのサイクルで前記リフレッシュアドレスのペアとなるアドレスであって前記アドレス記憶ヒューズ回路に記憶されているアドレスに対するリフレッシュ動作のために前記ペアとなるアドレスに対応するロウデコーダを活性化し、前記ペアとなるアドレスに対する倍増リフレッシュ動作を、シリアルに実行することを特徴とする半導体装置のリフレッシュ方法。 - 請求項7に記載の半導体装置のリフレッシュ方法として、さらに第4のリフレッシュ動作方式を備え、前記制御信号により前記第4のリフレッシュ動作方式が選択された場合には、
前記リフレッシュアドレスに対するリフレッシュ動作が行われ、前記リフレッシュアドレスのペアとなるアドレスが倍増リフレッシュを必要とするアドレスとして記憶されていない場合には、前記ペアとなるアドレスに対する倍増リフレッシュ動作が省略されることを特徴とする半導体装置のリフレッシュ方法。 - 請求項8に記載の半導体装置のリフレッシュ方法として、さらに第4のリフレッシュ動作方式を備え、前記制御信号により前記第4のリフレッシュ動作方式が選択された場合には、
前記リフレッシュアドレスに対するリフレッシュ動作が行われ、前記リフレッシュアドレスのペアとなるアドレスが倍増リフレッシュを必要とするアドレスとして記憶されていない場合には、前記ペアとなるアドレスに対する倍増リフレッシュ動作が省略されることを特徴とする半導体装置のリフレッシュ方法。 - 請求項9に記載の半導体装置のリフレッシュ方法として、さらに第4のリフレッシュ動作方式を備え、前記制御信号により前記第4のリフレッシュ動作方式が選択された場合には、
前記リフレッシュアドレスに対するリフレッシュ動作が行われ、前記リフレッシュアドレスのペアとなるアドレスが倍増リフレッシュを必要とするアドレスとして記憶されていない場合には、前記ペアとなるアドレスに対する倍増リフレッシュ動作が省略されることを特徴とする半導体装置のリフレッシュ方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005144942A JP4609813B2 (ja) | 2005-05-18 | 2005-05-18 | 半導体装置 |
US11/434,897 US7551502B2 (en) | 2005-05-18 | 2006-05-17 | Semiconductor device |
US12/426,715 US7697360B2 (en) | 2005-05-18 | 2009-04-20 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005144942A JP4609813B2 (ja) | 2005-05-18 | 2005-05-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006323909A JP2006323909A (ja) | 2006-11-30 |
JP4609813B2 true JP4609813B2 (ja) | 2011-01-12 |
Family
ID=37448173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005144942A Expired - Fee Related JP4609813B2 (ja) | 2005-05-18 | 2005-05-18 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7551502B2 (ja) |
JP (1) | JP4609813B2 (ja) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4524645B2 (ja) * | 2005-06-01 | 2010-08-18 | エルピーダメモリ株式会社 | 半導体装置 |
JP2011165247A (ja) * | 2010-02-08 | 2011-08-25 | Seiko Epson Corp | 電子機器 |
JP2011248964A (ja) | 2010-05-28 | 2011-12-08 | Elpida Memory Inc | 半導体装置及びその制御方法 |
JP2011258259A (ja) | 2010-06-07 | 2011-12-22 | Elpida Memory Inc | 半導体装置 |
US11024352B2 (en) * | 2012-04-10 | 2021-06-01 | Samsung Electronics Co., Ltd. | Memory system for access concentration decrease management and access concentration decrease method |
US8587462B1 (en) * | 2012-10-30 | 2013-11-19 | United Microelectronics Corp. | Digital-to-analog converter |
US9324398B2 (en) | 2013-02-04 | 2016-04-26 | Micron Technology, Inc. | Apparatuses and methods for targeted refreshing of memory |
US9368187B2 (en) | 2013-07-11 | 2016-06-14 | Qualcomm Incorporated | Insertion-override counter to support multiple memory refresh rates |
US9047978B2 (en) | 2013-08-26 | 2015-06-02 | Micron Technology, Inc. | Apparatuses and methods for selective row refreshes |
JP2015219938A (ja) | 2014-05-21 | 2015-12-07 | マイクロン テクノロジー, インク. | 半導体装置 |
KR20170023249A (ko) | 2015-08-19 | 2017-03-03 | 에스케이하이닉스 주식회사 | 메모리 장치 및 메모리 장치의 동작 방법 |
JP2017182854A (ja) | 2016-03-31 | 2017-10-05 | マイクロン テクノロジー, インク. | 半導体装置 |
CN106533601A (zh) * | 2016-10-27 | 2017-03-22 | 中国电子科技集团公司第三十二研究所 | 模块冗余系统中时钟同步的方法 |
US10490251B2 (en) | 2017-01-30 | 2019-11-26 | Micron Technology, Inc. | Apparatuses and methods for distributing row hammer refresh events across a memory device |
US10836400B2 (en) * | 2017-12-19 | 2020-11-17 | Micron Technology, Inc. | Implementing safety measures in applications |
US10580475B2 (en) | 2018-01-22 | 2020-03-03 | Micron Technology, Inc. | Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device |
WO2019222960A1 (en) | 2018-05-24 | 2019-11-28 | Micron Technology, Inc. | Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling |
US11152050B2 (en) | 2018-06-19 | 2021-10-19 | Micron Technology, Inc. | Apparatuses and methods for multiple row hammer refresh address sequences |
US10685696B2 (en) | 2018-10-31 | 2020-06-16 | Micron Technology, Inc. | Apparatuses and methods for access based refresh timing |
WO2020117686A1 (en) | 2018-12-03 | 2020-06-11 | Micron Technology, Inc. | Semiconductor device performing row hammer refresh operation |
CN111354393B (zh) | 2018-12-21 | 2023-10-20 | 美光科技公司 | 用于目标刷新操作的时序交错的设备和方法 |
US10957377B2 (en) | 2018-12-26 | 2021-03-23 | Micron Technology, Inc. | Apparatuses and methods for distributed targeted refresh operations |
US10770127B2 (en) | 2019-02-06 | 2020-09-08 | Micron Technology, Inc. | Apparatuses and methods for managing row access counts |
US11043254B2 (en) | 2019-03-19 | 2021-06-22 | Micron Technology, Inc. | Semiconductor device having cam that stores address signals |
US11227649B2 (en) | 2019-04-04 | 2022-01-18 | Micron Technology, Inc. | Apparatuses and methods for staggered timing of targeted refresh operations |
US11264096B2 (en) | 2019-05-14 | 2022-03-01 | Micron Technology, Inc. | Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits |
US11158364B2 (en) | 2019-05-31 | 2021-10-26 | Micron Technology, Inc. | Apparatuses and methods for tracking victim rows |
US11069393B2 (en) | 2019-06-04 | 2021-07-20 | Micron Technology, Inc. | Apparatuses and methods for controlling steal rates |
US11158373B2 (en) | 2019-06-11 | 2021-10-26 | Micron Technology, Inc. | Apparatuses, systems, and methods for determining extremum numerical values |
US11139015B2 (en) | 2019-07-01 | 2021-10-05 | Micron Technology, Inc. | Apparatuses and methods for monitoring word line accesses |
US10832792B1 (en) | 2019-07-01 | 2020-11-10 | Micron Technology, Inc. | Apparatuses and methods for adjusting victim data |
US11386946B2 (en) | 2019-07-16 | 2022-07-12 | Micron Technology, Inc. | Apparatuses and methods for tracking row accesses |
US10943636B1 (en) | 2019-08-20 | 2021-03-09 | Micron Technology, Inc. | Apparatuses and methods for analog row access tracking |
US10964378B2 (en) | 2019-08-22 | 2021-03-30 | Micron Technology, Inc. | Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation |
US11200942B2 (en) | 2019-08-23 | 2021-12-14 | Micron Technology, Inc. | Apparatuses and methods for lossy row access counting |
US11302374B2 (en) | 2019-08-23 | 2022-04-12 | Micron Technology, Inc. | Apparatuses and methods for dynamic refresh allocation |
US11302377B2 (en) | 2019-10-16 | 2022-04-12 | Micron Technology, Inc. | Apparatuses and methods for dynamic targeted refresh steals |
US11309010B2 (en) | 2020-08-14 | 2022-04-19 | Micron Technology, Inc. | Apparatuses, systems, and methods for memory directed access pause |
US11380382B2 (en) | 2020-08-19 | 2022-07-05 | Micron Technology, Inc. | Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit |
US11348631B2 (en) | 2020-08-19 | 2022-05-31 | Micron Technology, Inc. | Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed |
US11222682B1 (en) | 2020-08-31 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for providing refresh addresses |
US11557331B2 (en) | 2020-09-23 | 2023-01-17 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh operations |
US11222686B1 (en) | 2020-11-12 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for controlling refresh timing |
US11462291B2 (en) | 2020-11-23 | 2022-10-04 | Micron Technology, Inc. | Apparatuses and methods for tracking word line accesses |
US11264079B1 (en) | 2020-12-18 | 2022-03-01 | Micron Technology, Inc. | Apparatuses and methods for row hammer based cache lockdown |
US11482275B2 (en) | 2021-01-20 | 2022-10-25 | Micron Technology, Inc. | Apparatuses and methods for dynamically allocated aggressor detection |
US11600314B2 (en) | 2021-03-15 | 2023-03-07 | Micron Technology, Inc. | Apparatuses and methods for sketch circuits for refresh binning |
US11664063B2 (en) | 2021-08-12 | 2023-05-30 | Micron Technology, Inc. | Apparatuses and methods for countering memory attacks |
US11688451B2 (en) | 2021-11-29 | 2023-06-27 | Micron Technology, Inc. | Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006221704A (ja) * | 2005-02-09 | 2006-08-24 | Elpida Memory Inc | 半導体記憶装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0410297A (ja) | 1990-04-26 | 1992-01-14 | Nec Corp | 半導体記憶装置 |
JP3714489B2 (ja) | 1995-03-03 | 2005-11-09 | 株式会社日立製作所 | ダイナミック型ramとメモリモジュール |
US6392948B1 (en) * | 1996-08-29 | 2002-05-21 | Micron Technology, Inc. | Semiconductor device with self refresh test mode |
JP4339995B2 (ja) * | 1999-11-16 | 2009-10-07 | パナソニック株式会社 | 半導体記憶装置 |
JP3376998B2 (ja) * | 2000-03-08 | 2003-02-17 | 日本電気株式会社 | 半導体記憶装置 |
JP3957469B2 (ja) * | 2000-04-11 | 2007-08-15 | Necエレクトロニクス株式会社 | 半導体記憶装置 |
JP4229674B2 (ja) * | 2002-10-11 | 2009-02-25 | Necエレクトロニクス株式会社 | 半導体記憶装置及びその制御方法 |
KR100668822B1 (ko) * | 2004-04-28 | 2007-01-16 | 주식회사 하이닉스반도체 | 메모리 장치의 셀프 리프레쉬 주기 제어 장치 |
US7248528B2 (en) * | 2004-10-21 | 2007-07-24 | Elpida Memory Inc. | Refresh control method of a semiconductor memory device and semiconductor memory device |
-
2005
- 2005-05-18 JP JP2005144942A patent/JP4609813B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-17 US US11/434,897 patent/US7551502B2/en not_active Expired - Fee Related
-
2009
- 2009-04-20 US US12/426,715 patent/US7697360B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006221704A (ja) * | 2005-02-09 | 2006-08-24 | Elpida Memory Inc | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US7551502B2 (en) | 2009-06-23 |
US20090201757A1 (en) | 2009-08-13 |
US20060262625A1 (en) | 2006-11-23 |
US7697360B2 (en) | 2010-04-13 |
JP2006323909A (ja) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4609813B2 (ja) | 半導体装置 | |
JP4524645B2 (ja) | 半導体装置 | |
US11935576B2 (en) | Semiconductor device performing row hammer refresh operation | |
JP4843655B2 (ja) | 半導体記憶装置 | |
JP4967452B2 (ja) | 半導体メモリ | |
JP4353331B2 (ja) | 半導体記憶装置 | |
KR100621619B1 (ko) | 리플레쉬 동작을 수행하는 반도체 메모리 장치 | |
US20110058438A1 (en) | Semiconductor memory device and refresh control method of memory system | |
KR20180042488A (ko) | 메모리 장치 | |
JP4362573B2 (ja) | メモリ | |
KR20180077973A (ko) | 리프레쉬 동작을 제어하는 메모리 장치 | |
JP2006073188A (ja) | リフレッシュの実行時に、リフレッシュするバンクの個数を可変できる半導体メモリ装置及びその動作方法 | |
JP2010108561A (ja) | 半導体装置及びリフレッシュ方法 | |
KR100653686B1 (ko) | 동적 반도체 메모리 장치 및 이 장치의 절전 모드 동작방법 | |
JP4419071B2 (ja) | 半導体メモリのリフレッシュ制御方法及び半導体メモリ装置 | |
JP2003068075A (ja) | 半導体記憶装置 | |
JP4753637B2 (ja) | メモリ | |
KR100857428B1 (ko) | 반도체 메모리 장치의 워드 라인 선택회로 및 방법 | |
KR20060095262A (ko) | 반도체 메모리 장치 | |
KR100655077B1 (ko) | 반도체 메모리 장치에서의 리프레쉬 제어 회로 | |
KR100665903B1 (ko) | 반도체 메모리 장치 | |
JP2009163876A (ja) | 半導体記憶装置 | |
JP2005327469A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20090805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100922 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101004 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |