JP4967452B2 - 半導体メモリ - Google Patents

半導体メモリ Download PDF

Info

Publication number
JP4967452B2
JP4967452B2 JP2006138840A JP2006138840A JP4967452B2 JP 4967452 B2 JP4967452 B2 JP 4967452B2 JP 2006138840 A JP2006138840 A JP 2006138840A JP 2006138840 A JP2006138840 A JP 2006138840A JP 4967452 B2 JP4967452 B2 JP 4967452B2
Authority
JP
Japan
Prior art keywords
refresh
signal
bank
response
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006138840A
Other languages
English (en)
Other versions
JP2007310960A (ja
Inventor
智広 川久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006138840A priority Critical patent/JP4967452B2/ja
Priority to TW096115548A priority patent/TWI333211B/zh
Priority to US11/797,256 priority patent/US7471587B2/en
Priority to EP07108189A priority patent/EP1858025B8/en
Priority to DE602007000394T priority patent/DE602007000394D1/de
Priority to KR1020070048045A priority patent/KR100877651B1/ko
Priority to CN200710103310A priority patent/CN100578665C/zh
Publication of JP2007310960A publication Critical patent/JP2007310960A/ja
Application granted granted Critical
Publication of JP4967452B2 publication Critical patent/JP4967452B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Description

本発明は、ＤＲＡＭのメモリセルを有し、ＳＲＡＭのインタフェースを有する半導体メモリに関する。
擬似ＳＲＡＭは、ＤＲＡＭのメモリセル（ダイナミックメモリセル）を有し、メモリセルのリフレッシュ動作を内部で自動的に実行することでＳＲＡＭとして動作する。擬似ＳＲＡＭは、読み出し動作および書き込み動作が実行されていない期間に、コントローラに認識されることなくリフレッシュ動作を実行する。リフレッシュ動作を挿入するために、例えば、読み出しコマンドの最小供給間隔である読み出しサイクル時間は、読み出し動作時間にリフレッシュ動作時間を加えた値に設定される。さらに、リフレッシュ動作を読み出し動作より優先して実行するために、読み出しコマンドが供給されてから読み出しデータが出力されるまでの読み出しアクセス時間は、リフレッシュ動作時間を含んでいる。書き込み動作も同様である。このように、従来の擬似ＳＲＡＭでは、読み出しサイクル時間および書き込みサイクル時間は長くなり、データ転送レートは下がる。
一方、データ転送レートを向上するために、擬似ＳＲＡＭの内部でリフレッシュ要求が生じたときにリフレッシュ要求を外部に出力する手法が提案されている（例えば、特許文献１参照）。この手法では、擬似ＳＲＡＭをアクセスするコントローラは、擬似ＳＲＡＭからの内部リフレッシュ要求に応答して、外部リフレッシュ要求を擬似ＳＲＡＭに供給する。擬似ＳＲＡＭは、外部リフレッシュ要求に応答してリフレッシュ動作を実行する。外部リフレッシュ要求は、外部アクセス要求の１つである。このため、外部リフレッシュ要求に応答するリフレッシュ動作は、読み出し動作や書き込み動作と競合することはない。したがって、読み出し動作サイクルにリフレッシュ動作時間を含める必要がなくなる。
特開２００５−３３２５３８号公報
しかしながら、擬似ＳＲＡＭからの内部リフレッシュ要求に応答してコントローラが外部リフレッシュ要求を出力する場合、例えば、コントローラは、連続する読み出し動作を実行中に外部リフレッシュ要求を割り込ませる必要がある。コントローラが意図しないタイミングで読み出し動作を中断することで、アクセス効率は低下する。
本発明の目的は、外部リフレッシュ要求を受け付け可能な擬似ＳＲＡＭのアクセス効率を向上することである。
本発明の半導体メモリでは、コア制御回路は、リフレッシュ要求生成回路からの内部リフレッシュ要求と、外部リフレッシュ入力回路を介して半導体メモリの外部から供給される外部リフレッシュ要求とに応答して、リフレッシュ動作を実行するためにメモリコアに動作制御信号を出力する。コア制御回路は、外部リフレッシュ要求に応答してリフレッシュ動作が実行されるメモリセルの数を、内部リフレッシュ要求に応答してリフレッシュ動作が実行されるメモリセルの数より多く設定する。１回の外部リフレッシュ要求に応答してリフレッシュ動作を実行するメモリセルの数を相対的に増やすことで、全てのメモリセルをリフレッシュさせるために必要な外部リフレッシュ要求の回数を減らすことができる。したがって、外部リフレッシュ要求を半導体メモリに供給する頻度を下げることができ、アクセス効率を向上できる。
本発明では、外部リフレッシュ要求を受け付け可能な擬似ＳＲＡＭのアクセス効率を向上できる。
以下、本発明の実施形態を図面を用いて説明する。図中、太線で示した信号線は、複数本で構成されている。また、太線が接続されているブロックの一部は、複数の回路で構成されている。信号が伝達される信号線には、信号名と同じ符号を使用する。先頭に”／”の付いている信号は、負論理を示している。末尾に”Ｚ”の付いている信号は、正論理を示している。図中の二重丸は、外部端子を示している。
図１は、本発明の第１の実施形態を示している。半導体メモリＭＥＭは、例えば、外部クロックＣＬＫに同期して動作するクロック同期式のＦＣＲＡＭ（Fast Cycle RAM）である。ＦＣＲＡＭは、ＤＲＡＭのメモリセルを有し、ＳＲＡＭのインタフェースを有する擬似ＳＲＡＭである。メモリＭＥＭは、コマンドデコーダ１０、動作制御回路１２、リフレッシュタイマ１４（リフレッシュ要求生成回路）、リフレッシュ制御回路１６、アドレスバッファ１８、リフレッシュアドレス生成回路２０、アドレススイッチ回路２２、２４、バンク制御回路２６、２８、タイミング調整回路３０、データ入出力バッファ３２およびバンクＢＫ０、ＢＫ１を有している。バンクＢＫ０、ＢＫ１は、メモリセルおよびメモリセルにデータを入出力するための回路を有するメモリコアである。バンクＢＫ０−１の詳細は、後述する図４で説明する。ＦＣＲＡＭは、クロックＣＬＫをクロック端子で受け、受けたクロックＣＬＫを図示しないクロックバッファを介して各回路ブロックに供給する。
コマンドデコーダ１０は、チップイネーブル信号／ＣＥ、アドレスバリッド信号／ＡＤＶ、ライトイネーブル信号／ＷＥおよびオートリフレッシュ信号／ＲＦの論理レベルに応じて認識したコマンドを、バンクＢＫ０−１のアクセス動作を実行するためのアクセスコマンドＣＭＤとして出力する。以降の説明では、例えば、チップイネーブル信号／ＣＥを／ＣＥ信号、ライトイネーブル信号／ＷＥを／ＷＥ信号のように略す場合がある。アクセスコマンドＣＭＤとして、読み出しコマンドＲＤ、書き込みコマンドＷＲおよびオートリフレッシュコマンドＡＲＥＦ等がある。動作コマンドの詳細は、後述する図５で説明する。
チップイネーブル端子／ＣＥ、アドレスバリッド端子／ＡＤＶ、ライトイネーブル端子／ＷＥおよびオートリフレッシュ端子／ＲＦは、読み出しコマンド、書き込みコマンドおよびオートリフレッシュコマンド（外部リフレッシュ要求）を受けるコマンド端子として機能する。すなわち、コマンドデコーダ１０は、外部リフレッシュ要求を受ける外部リフレッシュ入力回路としても動作する。また、コマンドデコーダ１０は、セルフリフレッシュモード（内部リフレッシュモード）中に、セルフリフレッシュモード信号ＳＭＤＺを活性化し、オートリフレッシュモード（外部リフレッシュモード）中に、セルフリフレッシュモード信号ＳＭＤＺを非活性化する。コマンドデコーダ１０は、セルフリフレッシュモード中にオートリフレッシュコマンドＡＲＥＦを受けたときに、オートリフレッシュコマンドＡＲＥＦに応答して、動作モードをセルフリフレッシュモードからオートリフレッシュモードに切り替えるモード切り替え回路としても機能する。セルフリフレッシュモードおよびオートリフレッシュモードの詳細は、後述する図６で説明する。
動作制御回路１２は、読み出しコマンドＲＤおよび書き込みコマンドＷＲに応答してバンクＢＫ０−１を読み出し動作および書き込み動作を実行するための基本タイミング信号である読み書き信号ＲＷＺを出力する。動作制御回路１２は、読み出しコマンドＲＤおよ
び書き込みコマンドＷＲと、セルフリフレッシュ要求ＳＲＥＦとの優先順を決めるための図示しないアービタを有している。例えば、動作制御回路１２は、読み出しコマンドＲＤとセルフリフレッシュ要求ＳＲＥＦを同時に受けたときに、セルフリフレッシュ要求ＳＲＥＦを優先させる。セルフリフレッシュ要求ＳＲＥＦに応答するリフレッシュ動作が完了するまで読み出しコマンドＲＤは一時的に保持され、読み書き信号ＲＷＺの出力は禁止される。なお、複数の読み出しコマンドＲＤまたは書き込みコマンドＷＲが連続して供給され、あるいは、バースト読み出し動作やバースト書き込み動作が実行され、セルフリフレッシュ要求ＳＲＥＦに応答するリフレッシュ動作が実行できない場合がある。このような場合、後述する図２で説明するように、セルフリフレッシュ要求ＳＲＥＦは、リフレッシュ制御回路１６により一時的に保持される。
リフレッシュタイマ１４は、セルフリフレッシュ要求ＳＲＥＦ（内部リフレッシュ要求）を所定の周期で生成する発振器を有している。リフレッシュ制御回路１６は、オートリフレッシュモード中に、セルフリフレッシュ要求ＳＲＥＦをマスクし、オートリフレッシュコマンドＡＲＥＦに応答してリフレッシュ開始信号ＲＥＦＳＺを出力する。また、リフレッシュ制御回路１６は、セルフリフレッシュモード中に、セルフリフレッシュ要求ＳＲＥＦに応答してリフレッシュ開始信号ＲＥＦＳＺを出力する。リフレッシュ制御回路１６の詳細は、後述する図２で説明する。
アドレスバッファ１８は、アドレスＡＤ０−２２を受け、受けたアドレスをコラムアドレスＣＡＤ０−７（ＡＤ０−７）、ロウアドレスＲＡＤ９−２２（ＡＤ９−２２）およびバンクアドレスＢＡＤ８（ＡＤ８）として出力する。コラムアドレスＣＡＤ０−７は、ビット線ＢＬ、／ＢＬを選択するために供給される。ロウアドレスＲＡＤ９−２２は、ワード線ＷＬを選択するために供給される。バンクアドレスＢＡＤ８は、バンクＢＫ０−１を選択するために供給される。この実施形態のＦＣＲＡＭは、コラムアドレスＣＡＤ０−７、ロウアドレスＲＡＤ９−２２およびバンクアドレスＢＡＤ８を、互いに異なるアドレス端子ＡＤで一度に受けるアドレスノンマルチプレクスタイプの半導体メモリである。
リフレッシュアドレス生成回路２０は、バンクＢＫ０−１がリフレッシュ動作を実行中に、後述するセンスアンプＳＡを動作させるためのセンスアンプ活性化信号ＬＥ０Ｚ、ＬＥ１Ｚに同期してリフレッシュバンクアドレスＲＢＡＤ８およびリフレッシュロウアドレスＲＲＡＤ９−２２を順次生成する。すなわち、リフレッシュロウアドレスＲＲＡＤ９−２２およびリフレッシュバンクアドレスＲＢＡＤ８は、バンクＢＫ０−１のいずれかがリフレッシュ動作を実行する毎に順次更新される。リフレッシュ信号ＲＥＦＺは、リフレッシュ動作中にバンクＢＫ０−１により活性化される信号をＯＲ論理した信号である。リフレッシュバンクアドレスＲＢＡＤ８は、リフレッシュ動作を実行するバンクＢＫ０−１を選択するための内部アドレスである。リフレッシュロウアドレスＲＲＡＤ９−２２は、各バンクＢＫ０−１のワード線ＷＬを選択するためのアドレスである。リフレッシュアドレス生成回路２０の詳細は、後述する図３で説明する。
アドレススイッチ回路２２は、リフレッシュ開始信号ＲＥＦＳＺおよびリフレッシュ信号ＲＥＦＺがともに非活性化しているときにバンクアドレスＢＡＤ８を内部バンクアドレスＩＢＡＤ８として出力し、リフレッシュ開始信号ＲＥＦＳＺまたはリフレッシュ信号ＲＥＦＺの活性化中にリフレッシュバンクアドレスＲＢＡＤ８を内部バンクアドレスＩＢＡＤ８として出力する。アドレススイッチ２４は、リフレッシュ開始信号ＲＥＦＳＺおよびリフレッシュ信号ＲＥＦＺがともに非活性化しているときにロウアドレスＲＡＤ９−２２を内部ロウアドレスＩＲＡＤ９−２２として出力し、リフレッシュ開始信号ＲＥＦＳＺまたはリフレッシュ信号ＲＥＦＺの活性化中にリフレッシュロウアドレスＲＲＡＤ９−２２を内部ロウアドレスＩＲＡＤ９−２２として出力する。これにより、読み出し動作および書き込み動作は、アドレス端子ＡＤで受ける外部アドレスＡＤに応じて実行され、セルフ
リフレッシュ動作およびオートリフレッシュ動作は、リフレッシュアドレス生成回路２０により生成される内部アドレスＲＲＡＤ９−２２、ＲＢＡＤ８に応じて実行される。
バンク制御回路２６（第１バンク制御回路）は、バンクＢＫ１のアクセスを制御するために、内部バンクアドレスＩＢＡＤ８が高論理レベルのときに読み書き信号ＲＷＺまたはリフレッシュ開始信号ＲＥＦＳＺに同期して動作制御信号ＣＮＴ１を出力する。バンク制御回路２８（第２バンク制御回路）は、バンクＢＫ０のアクセスを制御するために、内部バンクアドレスＩＢＡＤ８が低論理レベルのときに読み書き信号ＲＷＺ、リフレッシュ開始信号ＲＥＦＳＺまたはタイミング信号ＢＫ０ＡＣＴＺに同期して動作制御信号ＣＮＴ０を出力する。
各動作制御信号ＣＮＴ０−１は、後述する図４に示すように、ワード線ＷＬの活性化タイミングを決めるワード線活性化信号ＷＬ０Ｚ、ＷＬ１Ｚ、センスアンプＳＡの活性化タイミングを決めるセンスアンプ活性化信号ＬＥ０Ｚ、ＬＥ１Ｚ、コラムスイッチＣＳＷのオンタイミングを決めるコラム選択信号ＣＬ０Ｚ、ＣＬ１Ｚおよびビット線ＢＬ、／ＢＬのプリチャージタイミングを決めるビット線リセット信号ＢＲＳ０Ｚ、ＢＲＳ１Ｚを含む。動作制御信号ＣＮＴ０−１の出力タイミングは、読み出し動作、書き込み動作およびリフレッシュ動作で同じにしてもよく、互いに変えてもよい。
タイミング調整回路３０は、オートリフレッシュモード中（ＳＭＤＺ信号＝低論理レベル）に、バンク制御回路２６から出力されるセンスアンプ活性化信号ＬＥ１Ｚをタイミング信号ＢＫ０ＡＣＴＺとしてバンク制御回路２８に出力する。タイミング調整回路３０は、セルフリフレッシュモード中（ＳＭＤＺ信号＝高論理レベル）に、バンク制御回路２６から出力されるセンスアンプ活性化信号ＬＥ１Ｚに対応するタイミング信号ＢＫ０ＡＣＴＺのバンク制御回路２８への出力を停止する。タイミング調整回路３０の動作により、オートリフレッシュモード中にバンクＢＫ１にリフレッシュ動作が実行されるときに、バンクＢＫ１のセンスアンプＳＡが活性化されるタイミングに同期してバンクＢＫ０のリフレッシュ動作が開始される。これにより、オートリフレッシュ動作は、リフレッシュバンクアドレスＲＢＡＤ８がバンクＢＫ０を示すときを除き、１回のオートリフレッシュコマンドＡＲＥＦ毎にバンクＢＫ１、ＢＫ０で実行される。セルフリフレッシュ動作は、１回のセルフリフレッシュ要求ＳＲＥＦ毎にバンクＢＫ０−１のいずれかで実行される。このため、オートリフレッシュ動作によりリフレッシュされるメモリセルの数は、セルフリフレッシュ動作によりリフレッシュされるメモリセルの数の２倍になる。
バンク制御回路２６、２８およびタイミング調整回路３０は、セルフリフレッシュ要求ＳＲＥＦおよびオートリフレッシュコマンドＡＲＥＦに応答して動作制御信号ＣＮＴ０−１をバンクＢＫ０−１に出力するコア制御回路として動作する。換言すれば、コア制御回路は、セルフリフレッシュ要求ＳＲＥＦに応答してバンクＢＫ０−１のいずれかに動作制御信号ＣＮＴを出力し、オートリフレッシュコマンドＡＲＥＦに応答してバンクＢＫ０、あるいはバンクＢＫ０−１の両方に動作制御信号ＣＮＴを出力する。また、コア制御回路は、上述したように、オートリフレッシュコマンドＡＲＥＦに応答してリフレッシュ動作が実行されるメモリセルＭＣの数を、セルフリフレッシュ要求ＳＲＥＦに応答してリフレッシュ動作が実行されるメモリセルＭＣの数の２倍に設定する。リフレッシュ動作の詳細は、後述する図６および図７で説明する。
データ入出力バッファ３２は、書き込みデータをデータ端子ＤＱを介して受信し、受信したデータをデータバスＤＢに出力する。また、データ入出力バッファ３２は、メモリセルＭＣからの読み出しデータをデータバスＤＢを介して受信し、受信したデータをデータ端子ＤＱに出力する。
この実施形態では、読み出しコマンドの最小供給間隔の仕様である読み出しサイクル時間（外部アクセスサイクル時間）は、各バンクＢＫ０−１の１回の読み出し動作時間より長く設定されている。同様に、書き込みコマンドの最小供給間隔の仕様である書き込みサイクル時間（外部アクセスサイクル時間）は、各バンクＢＫ０−１の１回の書き込み動作時間より長く設定されている。すなわち、外部アクセスサイクル時間は、バンクＢＫ０−１の読み出し動作時間（書き込み動作時間）に余裕時間を加えた値に等しい。読み出しサイクル時間および書き込みサイクル時間は、互いに同じであり、読み出し動作時間および書き込み動作時間は、互いに同じである。各バンクＢＫ０−１の実際のリフレッシュ動作時間は、読み出し動作時間および書き込み動作時間のほぼ半分の時間である。
セルフリフレッシュ要求ＳＲＥＦと読み出しコマンドまたは書き込みコマンドが競合するとき、セルフリフレッシュ動作は、上記余裕時間を用いて実行される。具体的には、例えば、読み出しサイクル時間は、読み出し動作時間の１．５倍であり、書き込みサイクル時間は、書き込み動作時間の１．５倍である。このとき、余裕時間は、読み出し動作時間（書き込み動作時間）の０．５倍である。これにより、例えば、リフレッシュ動作が読み出し動作より優先して実行される場合にも、０．５倍の余裕時間を含んだ１回の読み出しサイクルを実行することで、１回のセルフリフレッシュ動作を実行する時間を確保できる。換言すれば、リフレッシュ動作を優先したことによる読み出しコマンドＲＤに対する読み出し動作の遅れを１回の読み出しサイクル時間内に隠すことができる。
なお、オートリフレッシュコマンドＡＲＥＦのみに応答してリフレッシュ動作が実行されるオートリフレッシュモード中、リフレッシュ動作の挿入タイミングは、コントローラにより制御される。このため、読み出しサイクル時間および書き込みサイクル時間は、上記余裕時間を含む必要はない。すなわち、読み出しサイクル時間および書き込みサイクル時間を、読み出し動作時間および書き込み動作時間と等しくできる。この結果、オートリフレッシュモード中の読み出しサイクル時間および書き込みサイクル時間を短縮でき、アクセス効率を向上できる。
図２は、図１に示したリフレッシュ制御回路１６の詳細を示している。リフレッシュ制御回路１６は、リフレッシュ要求マスク回路３４、３６、リセット回路３８およびリフレッシュ要求蓄積回路４０を有している。
リフレッシュ要求マスク回路３４（内部要求マスク回路）は、セルフリフレッシュモード信号ＳＭＤＺの活性化中（セルフリフレッシュモード）に、セルフリフレッシュ要求ＳＲＥＦをリフレッシュ要求蓄積回路４０に出力し、セルフリフレッシュモード信号ＳＭＤＺの非活性化中（オートリフレッシュモード）にセルフリフレッシュ要求ＳＲＥＦの出力を禁止する。これにより、オートリフレッシュモード中にセルフリフレッシュ要求ＳＲＥＦに対応するリフレッシュ動作が実行されることを防止できる。出力が禁止されたセルフリフレッシュ要求ＳＲＥＦは、保持されることなく消去される。オートリフレッシュモード中、オートリフレッシュコマンドＡＲＥＦは、ＦＣＲＡＭをアクセスするコントローラにより周期的に供給される。このため、セルフリフレッシュ要求ＳＲＥＦが消去されてもメモリセルＭＣに保持されているデータが消失することはない。
リフレッシュ要求マスク回路３６（外部要求マスク回路）は、オートリフレッシュコマンドＡＲＥＦをリフレッシュ要求蓄積回路４０に出力する。但し、リフレッシュ要求マスク回路３６は、セルフリフレッシュ動作の実行中（ＲＥＦＺ信号＝高論理レベル）、オートリフレッシュコマンドＡＲＥＦの出力を禁止する。これにより、セルフリフレッシュ動作の実行中にオートリフレッシュコマンドＡＲＥＦが供給されて、動作モードがセルフリフレッシュモードからオートリフレッシュモードに移行する場合に、オートリフレッシュコマンドＡＲＥＦは無視される。このため、例えば、セルフリフレッシュ要求ＳＲＥＦが
読み出しコマンドＲＤと競合し、セルフリフレッシュ動作後に読み出し動作が実行される場合に、読み出し動作がオートリフレッシュ動作によりさらに遅れることを防止できる。なお、オートリフレッシュコマンドＡＲＥＦがキャンセルされる場合にも、同じタイミングでセルフリフレッシュ動作が実行されているため、メモリセルＭＣに保持されているデータが消失することはない。
リセット回路３８は、セルフリフレッシュモード信号ＳＭＤＺの非活性化（立ち下がりエッジ）に同期してリセット信号ＲＳＴＺを活性化する。すなわち、リセット信号ＲＳＴＺは、オートリフレッシュモードがエンターされる毎に出力される。
リフレッシュ要求蓄積回路４０は、セルフリフレッシュ要求ＳＲＥＦおよびオートリフレッシュコマンドＡＲＥＦに応答してリフレッシュ開始信号ＲＥＦＳＺを出力する。また、リフレッシュ要求蓄積回路４０は、読み出し動作または書き込み動作が連続して実行されることによりセルフリフレッシュ動作が実行できないとき、あるいはバースト読み出し動作やバースト書き込み動作によりセルフリフレッシュ動作が実行できないときに、セルフリフレッシュ要求ＳＲＥＦを蓄積する。リフレッシュ要求蓄積回路４０は、例えば、５ビットのカウンタを有しており、３２個のセルフリフレッシュ要求ＳＲＥＦを蓄積可能である。
リフレッシュ要求蓄積回路４０は、蓄積しているセルフリフレッシュ要求ＳＲＥＦを、読み出し動作または書き込み動作が実行されていないスタンバイ期間に順次出力する。読み出し動作または書き込み動作の実行期間は、読み書き信号ＲＷＺにより判定される。蓄積されたセルフリフレッシュ要求ＳＲＥＦは、リフレッシュ開始信号ＲＥＦＳＺの出力に応答して１つずつ減らされる。
また、リフレッシュ要求蓄積回路４０は、リセット信号ＲＳＴＺの活性化に応答して、蓄積された全てのセルフリフレッシュ要求ＳＲＥＦを消去する。動作モードがセルフリフレッシュモードからオートリフレッシュモードに切り替わったときに、リフレッシュ要求蓄積回路４０に蓄積されているセルフリフレッシュ要求ＳＲＥＦを消去することにより、オートリフレッシュモード中にセルフリフレッシュ要求ＳＲＥＦに対応するセルフリフレッシュ動作が実行されることが防止される。ＦＣＲＡＭをアクセスするコントローラが管理できないタイミングで実行されるセルフリフレッシュ動作が実行されないため、上述したように、読み出しサイクル時間および書き込みサイクル時間を最小限にできる。
図３は、図１に示したリフレッシュドレス生成回路２０の詳細を示している。リフレッシュアドレス生成回路２０は、カウンタ制御回路４２と、直列に接続された１５個の２進カウンタＣＯＵＮＴとを有している。カウンタ制御回路４２は、バンクＢＫ０−１のリフレッシュ動作に応答してカウントアップ信号ＣＵＰ（正のパルス信号）を生成する。バンクＢＫ０−１のリフレッシュ動作は、センスアンプ活性化信号ＬＥ０Ｚ、ＬＥ１Ｚ、バンクアドレス信号ＢＡ８Ｚ、ＢＡ８Ｘにより検出される。バンクアドレス信号ＢＡ８Ｚは、バンクアドレスＢＡＤ８が高論理レベルのときに高論理レベルに変化する。バンクアドレス信号ＢＡ８Ｘは、バンクアドレスＢＡＤ８が低論理レベルのときに高論理レベルに変化する。
初段のカウンタＣＯＵＮＴは、カウントアップ信号ＣＵＰの立ち上がりエッジに同期してカウント動作する。２段目以降のカウンタＣＯＵＮＴは、前段のカウンタＣＯＵＮＴからの出力信号の立ち上がりエッジに同期してカウント動作する。初段のカウンタＣＯＵＮＴは、リフレッシュバンクアドレスＲＢＡＤ８を出力し、２段目以降のカウンタＣＯＵＮＴは、リフレッシュロウアドレスＲＲＡＤ９−２２をそれぞれ出力する。リフレッシュアドレス生成回路２０により、リフレッシュバンクアドレスＲＢＡＤ８は、バンクＢＫ０−１のリフレッシュ動作が実行される毎に更新され、リフレッシュロウアドレスＲＲＡＤ９−２２は、リフレッシュバンクアドレスＲＢＡＤ８が一巡する毎に順次更新される。
図４は、図１に示したバンクＢＫ０−１の詳細を示している。バンクＢＫ０−１は、同一の構成を有しており、互いに独立に動作する。各バンクＢＫ０−１は、ロウアドレスデコーダＲＤＥＣ、コラムアドレスデコーダＣＤＥＣ、センスアンプＳＡ、コラムスイッチＣＳＷ、リードアンプＲＡ、ライトアンプＷＡおよびメモリセルアレイＡＲＹを有している。メモリセルアレイＡＲＹは、ダイナミックメモリセルＭＣと、ダイナミックメモリセルＭＣに接続されたワード線ＷＬおよびビット線対ＢＬ、／ＢＬを有している。メモリセルＭＣは、ワード線ＷＬとビット線対ＢＬ、／ＢＬとの交差部分に形成される。
ロウアドレスデコーダＲＤＥＣは、ワード線ＷＬのいずれかを選択するために、ロウアドレスＩＲＡＤ９−２２をデコードする。ロウアドレスデコーダＲＤＥＣは、ワード線活性化信号ＷＬ１Ｚ（またはＷＬ０Ｚ）に同期してワード線ＷＬのいずれかを活性化する。ワード線ＷＬの活性化レベル（高レベル）は、電源電圧より高い昇圧電圧である。このため、ＦＣＲＡＭは、昇圧電圧を生成するための図示しない昇圧回路を有している。コラムアドレスデコーダＣＤＥＣは、ビット線対ＢＬ、／ＢＬを選択するために、コラムアドレスＣＡＤ０−７をデコードする。センスアンプＳＡは、センスアンプ活性化信号ＬＥ１Ｚ（またはＬＥ０Ｚ）に同期して活性化され、ビット線対ＢＬ、／ＢＬに読み出されたデータ信号の信号量の差を増幅する。
コラムスイッチＣＳＷは、コラム選択信号ＣＬ１Ｚ（またはＣＬ０Ｚ）に同期して、コラムアドレスＣＡＤに対応するビット線ＢＬ、／ＢＬをリードアンプＲＡおよびライトアンプＷＡに接続する。ビット線対ＢＬ、／ＢＬは、ビット線リセット信号ＢＲＳ１Ｚ（またはＢＲＳ０Ｚ）が高論理レベルの期間にプリチャージ電圧に設定される。リードアンプＲＡは、読み出しアクセス動作時に、コラムスイッチＣＳＷを介して出力される相補の読み出しデータを増幅する。ライトアンプＷＡは、書き込みアクセス動作時に、データバスＤＢを介して供給される相補の書き込みデータを増幅し、ビット線対ＢＬ、／ＢＬに供給する。
図１に示したバンク制御回路２６は、ＲＷＺ信号、ＲＥＦＳＺ信号に応答して、ＷＬ１Ｚ信号、ＬＥ１Ｚ信号およびＣＬ１Ｚ信号を順次活性化する。同様に、バンク制御回路２８は、ＲＷＺ信号、ＲＥＦＳＺ信号またはＢＫ０ＡＣＴＺ信号に応答して、ＷＬ０Ｚ信号、ＬＥ０Ｚ信号およびＣＬ０Ｚ信号を順次活性化する。すなわち、ＬＥ１Ｚ信号はＷＬ１Ｚ信号から生成され、ＬＥ０Ｚ信号は、ＷＬ０Ｚ信号から生成される。
図５は、図１に示したＦＣＲＡＭの動作コマンドを示している。図１に示したコマンドデコーダ１０は、／ＣＥ信号、／ＲＦ信号、／ＡＤＶ信号および／ＷＥ信号の論理レベルをクロックＣＬＫの立ち上がりエッジに同期して受け、各動作コマンドを判定する。読み出しコマンドＲＤは、低論理レベル（Ｌ）の／ＣＥ信号、高論理レベル（Ｈ）の／ＲＦ信号、低論理レベル（Ｌ）の／ＡＤＶ信号および高論理レベル（Ｈ）の／ＷＥ信号のとき認識される。書き込みコマンドＷＲは、／ＣＥ信号、／ＲＦ信号、／ＡＤＶ信号および／ＷＥ信号の論理レベルがＬ、Ｈ、Ｌ、Ｌのとき認識される。
オートリフレッシュコマンドＡＲＥＦは、／ＣＥ信号、／ＲＦ信号、／ＡＤＶ信号および／ＷＥ信号の論理レベルがＬ、Ｌ、Ｈ、Ｌのとき認識される。セルフリフレッシュモード中にオートリフレッシュコマンドＡＲＥＦが供給されると、動作モードは、オートリフレッシュモードに切り替わる。すなわち、オートリフレッシュコマンドＡＲＥＦは、オートリフレッシュモードへのエントリコマンドを兼ねている。セルフリフレッシュイネーブルコマンドＳＲＥＮは、／ＣＥ信号、／ＲＦ信号、／ＡＤＶ信号および／ＷＥ信号の論理
レベルがＬ、Ｌ、Ｈ、Ｈのとき認識される。セルフリフレッシュイネーブルコマンドＳＲＥＮは、オートリフレッシュモード中に、セルフリフレッシュモードに復帰するときに供給される。
図６は、第１の実施形態におけるリフレッシュ動作の一例を示している。この実施形態では、例えば、セルフリフレッシュ要求ＳＲＥＦの生成周期およびオートリフレッシュコマンドＡＲＥＦの平均供給間隔は、２μｓである。図６では、セルフリフレッシュモードＳＭＤ中にオートリフレッシュコマンドＡＲＥＦが供給され（図６（ａ））、動作モードは、オートリフレッシュモードＡＭＤに切り替わる（図６（ｂ））。オートリフレッシュモードＡＭＤは、セルフリフレッシュモードＳＭＤ中にオートリフレッシュコマンドＡＲＥＦを受けてからセルフリフレッシュイネーブルコマンドＳＲＥＮを受けるまでの期間である。この例では、２番目のオートリフレッシュコマンドＡＲＥＦが供給された後（図６（ｃ））、セルフリフレッシュイネーブルコマンドＳＲＥＮが供給される（図６（ｄ））。そして、動作モードは、セルフリフレッシュモードＳＭＤに再び戻る（図６（ｅ））。
最初のセルフリフレッシュモード要求ＳＲＥＦが発生したときに、リフレッシュアドレス生成回路２０は、高論理レベルＨのリフレッシュバンクアドレスＲＢＡＤ８を出力している（図６（ｆ））。このため、バンクＢＫ１に対応するバンク制御回路２６が動作し、ＬＥ１Ｚ信号が活性化される（図６（ｇ））。そして、リフレッシュ信号ＲＥＦＺの活性化期間にバンクＢＫ１のセルフリフレッシュ動作が実行される（図６（ｈ））。リフレッシュアドレス生成回路２０は、ＬＥ１Ｚ信号に応答してカウントアップし（図６（ｉ））、リフレッシュバンクアドレスＲＢＡＤ８を低論理レベルＬに変化する（図６（ｊ））。
次のセルフリフレッシュモード要求ＳＲＥＦが発生したとき、リフレッシュバンクアドレスＲＢＡＤ８は低論理レベルＬである。このため、バンクＢＫ０に対応するバンク制御回路２８が動作し、ＬＥ０Ｚ信号が活性化される（図６（ｋ））。そして、ＲＥＦＺ信号の活性化期間にバンクＢＫ０のセルフリフレッシュ動作が実行される（図６（ｌ））。リフレッシュアドレス生成回路２０は、ＬＥ０Ｚ信号に応答してカウントアップし、リフレッシュバンクアドレスＲＢＡＤ８およびリフレッシュロウアドレスＲＲＡＤ９を高論理レベルＨおよび低論理レベルＬにそれぞれ変化する（図６（ｍ））。
次に、オートリフレッシュコマンドＡＲＥＦが供給されたとき、動作モードはセルフリフレッシュモードＳＭＤからオートリフレッシュモードＡＭＤに切り替わる。リフレッシュ制御回路１６は、リフレッシュタイマ１４からのセルフリフレッシュ要求ＳＲＥＦをマスクする。これにより、リフレッシュタイマ１４を止めることなく、セルフリフレッシュ要求ＳＲＥＦに応答してリフレッシュ動作が実行されることを防止できる。オートリフレッシュモード中に、セルフリフレッシュ要求ＳＲＥＦに応答するリフレッシュ動作を禁止することにより、読み出し動作および書き込み動作が、セルフリフレッシュ動作により遅れることを防止できる。したがって、アクセス効率が低下することを防止できる。
オートリフレッシュコマンドＡＲＥＦが供給されたとき、リフレッシュバンクアドレスＲＢＡＤ８は、高論理レベルＨである。このため、バンクＢＫ１に対応するバンク制御回路２６が動作し、ＬＥ１Ｚ信号が活性化される（図６（ｎ））。オートリフレッシュモードＡＭＤ中のため、ＬＥ１Ｚ信号に応答してＢＫ０ＡＣＴＺ信号が活性化される（図６（ｏ））。ＢＫ０ＡＣＴＺ信号に同期して、バンク制御回路２８は、ＷＬ０Ｚ信号、ＬＥ０Ｚ信号、ＣＬ０Ｚ信号等を順次活性化する（図６（ｐ））。
オートリフレッシュモードＡＭＤでは、オートリフレッシュコマンドＡＲＥＦに応答して、リフレッシュロウアドレスの最下位ビットＲＲＡＤ９の値が変化するまで、リフレッシュバンクアドレスＲＢＡＤ８の変化にそれぞれ同期してＬＥ１Ｚ信号およびＬＥ０Ｚ信
号が順次出力される。この動作は、リフレッシュアドレス生成回路２０、バンク制御回路２６、２８およびタイミング調整回路３０により実現される。これ等回路により、オートリフレッシュ動作後にリフレッシュバンクアドレスＲＢＡＤ８は、常に高論理レベルＨになる。したがって、一度にリフレッシュされるメモリセルＭＣの数が、動作モードＳＭＤ、ＡＭＤによって異なる場合にも、共通のリフレッシュアドレス生成回路２０を用いて共通のリフレッシュアドレスＲＢＡＤ８、ＲＲＡＤ９−２２を生成できる。特に、バンクＢＫ１、ＢＫ０を動作させる動作制御信号であるＬＥ１Ｚ、ＬＥ０Ｚ信号を用いてリフレッシュアドレス生成回路２０をカウントアップすることにより、一度にリフレッシュされるメモリセルＭＣの数が動作モードＳＭＤ、ＡＭＤによって異なる場合にも、リフレッシュアドレスＲＢＡＤ８、ＲＲＡＤ９−２２を確実に生成できかつ更新順を正しく維持できる。
オートリフレッシュモードＡＭＤ中に、リフレッシュ動作が連続して実行されるとき、ＬＥ１Ｚ信号、ＬＥ０Ｚ信号等の動作制御信号ＣＮＴの活性化期間の一部は重複する。これにより、リフレッシュ動作期間の一部は互いに重複する。したがって、１回のオートリフレッシュコマンドＡＲＥＦに応答してバンクＢＫ１、ＢＫ０でそれぞれリフレッシュ動作が実行される場合にも、リフレッシュ動作期間（ＲＥＦＺ信号の活性化期間）を最小限にできる。これにより、オートリフレッシュ動作サイクルを短くできるため、読み出しコマンドおよび書き込みコマンドの供給頻度が低下することを防止できる。すなわち、アクセス効率が低下することを防止できる。なお、バンクＢＫ１、ＢＫ０のリフレッシュ動作期間が互いに重複するため、ＲＥＦＺ信号はバンクＢＫ１のリフレッシュ動作が開始されてからバンクＢＫ０のリフレッシュ動作が完了するまで活性化される（図６（ｑ））。
また、図４で説明したように、ＬＥ１Ｚ、ＬＥ０Ｚ信号の活性化タイミングは、ＷＬ１Ｚ、ＷＬ０Ｚ信号から生成される。特に図示していないが、オートリフレッシュモード中、ＷＬ１Ｚ信号およびＷＬ０Ｚ信号は、ＬＥ１Ｚ信号およびＬＥ０Ｚ信号と同様に、活性化期間の一部が重複する。換言すれば、ＷＬ１Ｚ信号およびＷＬ０Ｚ信号の活性化タイミング（立ち上がりエッジ）は、互いにずれている。バンクＢＫ１、ＢＫ０のリフレッシュ動作を順次開始することにより、オートリフレッシュ動作時にピーク電流が増加することを防止できる。特に、ワード線ＷＬの高レベルは、昇圧電圧を使用して生成される。このため、ワード線ＷＬの活性化タイミングを互いにずらすことにより、昇圧回路の能力が不足することを防止できる。換言すれば、昇圧電圧の生成能力が高い昇圧回路を形成する必要はない。したがって、昇圧回路の回路サイズが大きくなることを防止でき、昇圧回路に接続される電源線の配線幅が太くなることを防止できる。この結果、ＦＣＲＡＭのチップサイズが大きくなることを防止できる。
２回目以降のオートリフレッシュコマンドＡＲＥＦにおいても、オートリフレッシュコマンドＡＲＥＦに対応して、ＬＥ１Ｚ信号およびＬＥ０Ｚ信号が順次活性化され、バンクＢＫ１、ＢＫ０のリフレッシュ動作が互いに重複して実行される。また、リフレッシュアドレス生成回路２０は、２回カウント動作する（図６（ｒ））。オートリフレッシュコマンドＡＲＥＦに応答してリフレッシュされるメモリセルＭＣの数を、セルフリフレッシュ要求ＳＲＥＦに応答してリフレッシュされるメモリセルＭＣの数の２倍に増やすことにより、オートリフレッシュコマンドＡＲＥＦの供給頻度を削減できる。この結果、読み出しコマンドＲＤおよび書き込みコマンドＷＲの供給頻度を相対的に増やすことができ、ＦＣＲＡＭのアクセス効率を向上できる。
次に、セルフリフレッシュイネーブルコマンドＳＲＥＮが供給された後、リフレッシュ制御回路１６は、セルフリフレッシュ要求ＳＲＥＦのマスクを解除する。これにより、上述したように、セルフリフレッシュ要求ＳＲＥＦ毎に、リフレッシュバンクアドレスＲＢＡＤ８が更新され、バンクＢＫ１、ＢＫ０のセルフリフレッシュ動作が順次実行される（
図６（ｓ、ｔ））。
オートリフレッシュ動作の挿入タイミングは、ＦＣＲＡＭをアクセスするコントローラにより管理されるため、オートリフレッシュ動作は読み出し動作や書き込み動作と競合しない。すなわち、オートリフレッシュ動作の直後に読み出し動作や書き込み動作が実行されることはない。したがって、オートリフレッシュ動作時間は、比較的余裕を持って設計できる。これにより、ピーク電流を下げるために、オートリフレッシュ動作の開始タイミングをバンクＢＫ０−１でずらすことが容易になる。この結果、１回のオートリフレッシュコマンドＡＲＥＦに応答してリフレッシュされる領域を大きくでき、オートリフレッシュコマンドＡＲＥＦの供給頻度を下げることができる。
図７は、第１の実施形態におけるリフレッシュ動作の別の例を示している。図６と同じ動作については詳細な説明を省略する。図６との違いは、最初のオートリフレッシュコマンドＡＲＥＦが供給されるときに、低論理レベルＬのリフレッシュバンクアドレスＲＢＡＤ８が出力されていることである。このため、最初のオートリフレッシュ動作が図６と相違する。その他の動作は、図６と同じである。
リフレッシュバンクアドレスＲＢＡＤ８が低論理レベルＬのため、最初のオートリフレッシュコマンドＡＲＥＦに応答して、バンクＢＫ０に対応するバンク制御回路２８のみが動作し、ＬＥ０Ｚ信号を活性化する（図７（ａ））。この動作は、リフレッシュバンクアドレスＲＢＡＤ８が低論理レベルＬのときのセルフリフレッシュ動作と同じである。図７では、オートリフレッシュコマンドＡＲＥＦに応答する１回のリフレッシュ動作によりリフレッシュバンクアドレスＲＢＡＤ８が一巡して高論理レベルＨに変化し（図７（ｂ））、リフレッシュロウアドレスの最下位ビットＲＲＡＤ９の値が変化する（図７（ｃ））。この場合には、オートリフレッシュコマンドＡＲＥＦに応答してＬＥ０Ｚ信号のみが活性化される。不要なリフレッシュ動作（この場合には、バンクＢＫ１のリフレッシュ動作）を実行しないため、回路が無駄に動作することを防止できる。また、無駄なリフレッシュ動作により、リフレッシュアドレス生成回路２０のカウンタ値がずれて、誤動作することを防止できる。
最初のオートリフレッシュ動作により、リフレッシュバンクアドレスＲＢＡＤ８は高論理レベルＨに変化する。このため、２回目以降のオートリフレッシュコマンドＡＲＥＦに対応するオートリフレッシュ動作は、図６と同じになる。
以上、第１の実施形態では、オートリフレッシュコマンドＡＲＥＦに応答してリフレッシュ動作を実行するバンクＢＫの数（すなわちメモリセルＭＣの数）を、セルフリフレッシュモード要求ＳＲＥＦに応答してリフレッシュ動作を実行するバンクＢＫの数に比べて増やすことで、全てのメモリセルＭＣをリフレッシュさせるために必要なオートリフレッシュコマンドＡＲＥＦの回数を減らすことができる。したがって、オートリフレッシュコマンドＡＲＥＦをＦＣＲＡＭに供給する頻度を下げることができ、アクセス効率を向上できる。
図８は、本発明の第２の実施形態を示している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態のＦＣＲＡＭは、第１の実施形態のコマンドデコーダ１０およびタイミング調整回路３０の代わりに、コマンドデコーダ１０Ａおよびタイミング調整回路３０Ａを有している。また、プログラム回路４４が新たに形成されている。その他の構成は、第１の実施形態と同じである。
コマンドデコーダ１０Ａは、第１の実施形態のコマンドデコーダ１０に調整コマンドＡ
ＤＪＣを受ける機能を追加して構成されている。調整コマンドＡＤＪＣは、テストコマンドであり、ＦＣＲＡＭの製造工程で使用される。ＦＣＲＡＭを使用するユーザは使用できない。調整コマンドＡＤＪＣは、例えば、テストモード中のみ有効になる。テストモードは、例えば、ユーザが通常使用しない組み合わせの動作コマンドをＦＣＲＡＭに供給することでエンターされる。
プログラム回路４４は、調整コマンドＡＤＪＣに応答してアドレスＡＤ０−２を受け、アドレスＡＤ０−２の論理に応じた調整値を記憶する。調整値は、例えば、ラッチ等により記憶され、ＦＣＲＡＭに電源が供給されている間のみ保持される。また、プログラム回路４４は、後述する図９に示すように調整値を記憶するヒューズ回路４６を有している。プログラム回路４４は、記憶している調整値に応じた論理を有する調整信号ＡＤＪを出力する。
タイミング調整回路３０Ａは、タイミング信号ＢＫ０ＡＣＴＺの出力タイミングを調整するために、調整信号ＡＤＪに応じて遅延時間が変化する可変遅延回路ＤＬＹを有している。これにより、オートリフレッシュモードＡＭＤ中にリフレッシュ動作を実行するバンクＢＫ０のリフレッシュ開始タイミングを調整できる。
図９は、図８に示したプログラム回路４４の詳細を示している。プログラム回路４４は、ヒューズ回路４６、テスト回路４８およびセレクタ５０を有している。ヒューズ回路４６は、複数のヒューズを有し、ヒューズのプログラム状態に応じた論理の調整信号ＦＡＤＪを出力する。テスト回路４８は、調整コマンドＡＤＪＣに応答してアドレスＡＤ０−２を受け、アドレスＡＤ０−２の論理に応じた調整値を記憶する。記憶した調整値は、調整信号ＴＡＤＪとして出力される。
セレクタ５０は、調整コマンドＡＤＪＣが有効のとき、すなわちテストモード中に、テスト回路４８からの調整信号ＴＡＤＪを調整信号ＡＤＪとして出力する。また、セレクタ５０は、調整コマンドＡＤＪＣが無効のとき、すなわちテストモード以外では、ヒューズ回路４６からの調整信号ＦＡＤＪを調整信号ＡＤＪとして出力する。
この実施形態では、まず、製造工程において調整コマンドＡＤＪＣを有効にして、調整信号ＡＤＪの値を変えながらＦＣＲＡＭが評価される。そして、消費電流が規格内に収まり、かつオートリフレッシュ動作時間を最も短くするためのオートリフレッシュ動作の開始タイミングが決められる。この後、決められた開始タイミングを得るためのヒューズがプログラムされ、ＦＣＲＡＭは出荷される。
以上、第２の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、オートリフレッシュコマンドＡＲＥＦに応答して動作するバンクＢＫ０のリフレッシュ開始タイミングを最適に調整できる。オートリフレッシュ動作時間を、ピーク電流が規格内に収まる中で最短にできる。このため、読み出しコマンドＲＤおよび書き込みコマンドＷＲの供給頻度を相対的に増やすことができ、ＦＣＲＡＭのアクセス効率を向上できる。
なお、上述した実施形態では、本発明を２つのバンクＢＫ０−１を有するＦＣＲＡＭに適用する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図１０に示すように、本発明を４つのバンクＢＫ０−３を有するＦＣＲＡＭに適用してもよい。この場合、ＦＣＲＡＭは、バンクＢＫ３に対応するバンク制御回路２６と、バンクＢＫ２−０にそれぞれ対応するバンク制御回路２８およびタイミング調整回路３０とを有している。図中の動作制御信号ＣＮＴ０−３の数字は、バンクＢＫの番号に対応する。
特に図示していないが、リフレッシュアドレス生成回路が生成するリフレッシュアドレスの下位２ビットは、バンクＢＫ０−３を選択するためのリフレッシュバンクアドレスＲＢＡＤ８−９である。このとき、リフレッシュロウアドレスは、ＲＲＡＤ１０−２２である。このため、バンク制御回路２６、２８は、バンクアドレスＩＢＡＤ８−９を受ける。最初のオートリフレッシュコマンドＡＲＥＦに応答するリフレッシュ動作では、リフレッシュバンクアドレスＲＢＡＤ８−９に応じて選択される少なくとも１つのバンクＢＫでリフレッシュ動作が実行される。２回目以降のオートリフレッシュコマンドＡＲＥＦに応答するリフレッシュ動作では、バンクＢＫ３−０のリフレッシュ動作が互いに重複して順次実行される。
また、上述した実施形態では、本発明をＦＣＲＡＭに適用する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、本発明を、クロック同期式の擬似ＳＲＡＭに適用してもよい。
上述した実施形態では、オートリフレッシュモードＡＭＤ中に、バンクＢＫ０のリフレッシュ動作をバンクＢＫ１のＬＥ１Ｚ信号に同期して開始する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、バンクＢＫ０のリフレッシュ動作をＷＬ１Ｚ信号またはＣＬ１Ｚ信号に同期して開始してもよい。あるいは、第２の実施形態に示したセレクタ４４と同様のセレクタを用いて、ＷＬ１Ｚ信号、ＬＥ１Ｚ信号またはＣＬ１Ｚ信号のいずれかをヒューズ回路を用いて選択できるようにしてもよい。
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１）
メモリセルを有するメモリコアと、
内部リフレッシュ要求を所定の周期で生成するリフレッシュ要求生成回路と、
外部リフレッシュ要求を受ける外部リフレッシュ入力回路と、
前記内部リフレッシュ要求および前記外部リフレッシュ要求に応答してリフレッシュ動作を実行するために前記メモリコアに動作制御信号を出力し、前記外部リフレッシュ要求に応答してリフレッシュ動作が実行されるメモリセルの数を、前記内部リフレッシュ要求に応答してリフレッシュ動作が実行されるメモリセルの数より多く設定するコア制御回路とを備えていることを特徴とする半導体メモリ。
（付記２）
付記１記載の半導体メモリにおいて、
前記メモリコアは、互いに独立に動作する複数のバンクにより構成され、
前記コア制御回路は、前記バンクにリフレッシュ動作を実行させるための前記動作制御信号をそれぞれ出力し、前記内部リフレッシュ要求に応答して前記バンクのいずれかに前記動作制御信号を出力し、前記外部リフレッシュ要求に応答して２以上の前記バンクに動作制御信号を出力することを特徴とする半導体メモリ。
（付記３）
付記２記載の半導体メモリにおいて、
前記各バンクに形成され、複数のメモリセルにそれぞれ接続された複数のワード線と、
リフレッシュ動作を実行するバンクのアドレスおよびワード線を示すリフレッシュアドレスを、前記動作制御信号に応答して生成するリフレッシュアドレス生成回路とを備えていることを特徴とする半導体メモリ。
（付記４）
付記３記載の半導体メモリにおいて、
前記リフレッシュアドレス生成回路は、
前記動作制御信号に応答してカウントアップ信号を生成するカウンタ制御回路と、
直列に接続され、初段で前記カウントアップ信号を受ける複数の２進カウンタとを備え、下位側のカウンタの少なくとも１つは、前記バンクを選択するためのリフレッシュバン
クアドレスを出力し、リフレッシュバンクアドレスを出力するカウンタを除くカウンタは、ワード線を選択するためのリフレッシュロウアドレスを出力することを特徴とする半導体メモリ。
（付記５）
付記４記載の半導体メモリにおいて、
前記コア制御回路は、前記外部リフレッシュ要求に応答して、リフレッシュアドレス生成回路が出力するリフレッシュロウアドレスの最下位ビットの値が変化するまで、前記リフレッシュバンクアドレスの変化にそれぞれ同期して前記動作制御信号を順次出力することを特徴とする半導体メモリ。
（付記６）
付記２記載の半導体メモリにおいて、
半導体メモリは、前記外部リフレッシュ要求のみに応答してリフレッシュ動作を実行する外部リフレッシュモードと、前記内部リフレッシュ要求のみに応答してリフレッシュ動作を実行する内部リフレッシュモードとを有し、
前記コア制御回路は、
前記外部リフレッシュモード中に、１回の外部リフレッシュ要求に応答して２以上の前記バンクのリフレッシュ動作を実行するために、前記バンクにそれぞれ対応して形成され、前記動作制御信号を各々出力するバンク制御回路と、
リフレッシュ動作が相対的に早く実行されるバンクに対応するバンク制御回路である第１バンク制御回路から出力される動作制御信号を受け、受けた動作制御信号を、リフレッシュ動作が相対的に遅く実行されるバンクに対応するバンク制御回路である第２バンク制御回路にタイミング信号として出力するタイミング調整回路とを備え、
前記第２バンク制御回路は、前記タイミング信号に同期して自身の動作制御信号を出力することを特徴とする半導体メモリ。
（付記７）
付記６記載の半導体メモリにおいて、
前記各バンクは、複数のメモリセルにそれぞれ接続された複数のワード線と、前記ワード線の選択に応答してメモリセルから読み出されるデータの信号量を増幅するセンスアンプとを備え、
前記動作制御信号は、前記ワード線を選択するためのワード線活性化信号と、前記センスアンプを活性化するためのセンスアンプ活性化信号とを含み、
前記タイミング信号は、前記センスアンプ活性化信号であることを特徴とする半導体メモリ。
（付記８）
付記６記載の半導体メモリにおいて、
前記タイミング調整回路は、前記タイミング信号の出力タイミングを調整する機能を備えていることを特徴とする半導体メモリ。
（付記９）
付記８記載の半導体メモリにおいて、
予め設定される設定値に応じた論理の調整信号を出力するプログラム回路を備え、
前記タイミング調整回路は、前記調整信号の論理に応じて前記タイミング信号の出力タイミングを調整可能な可変遅延回路を有していることを特徴とする半導体メモリ。
（付記１０）
付記９記載の半導体メモリにおいて、
前記プログラム回路は、ヒューズを備え、ヒューズのプログラム状態に応じた論理の調整信号を出力することを特徴とする半導体メモリ。
（付記１１）
付記２記載の半導体メモリにおいて、
前記コア制御回路は、前記外部リフレッシュ要求に対応して２以上の前記バンクにリフレッシュ動作を実行させるときに、リフレッシュ動作期間の一部を互いに重複するタイミ
ングで前記動作制御信号を出力することを特徴とする半導体メモリ。
（付記１２）
付記１１記載の半導体メモリにおいて、
前記各バンクに形成され、複数のメモリセルにそれぞれ接続された複数のワード線を備え、
前記コア制御回路は、前記外部リフレッシュ要求に対応するリフレッシュ動作を実行するときに、前記ワード線の活性化タイミングを互いにずらすことを特徴とする半導体メモリ。
（付記１３）
付記１記載の半導体メモリにおいて、
内部リフレッシュモード中に前記外部リフレッシュ要求を受けたときに、前記外部リフレッシュ要求に応答して、前記内部リフレッシュモードを外部リフレッシュモードに切り替えるモード切り替え回路と、
前記内部リフレッシュモード中に前記内部リフレッシュ要求を前記コア制御回路に出力し、前記外部リフレッシュモード中に前記内部リフレッシュ要求が前記コア制御回路に供給されることを禁止する内部要求マスク回路とを備え、
前記内部リフレッシュモードは、前記内部リフレッシュ要求のみに応答してリフレッシュ動作を実行する動作モードであり、前記外部リフレッシュモードは、前記外部リフレッシュ要求のみに応答してリフレッシュ動作を実行する動作モードであることを特徴とする半導体メモリ。
（付記１４）
付記１３記載の半導体メモリにおいて、
前記内部リフレッシュモードから前記外部リフレッシュモードへの切り替えに応答してリセット信号を出力するリセット回路と、
前記内部要求マスク回路から出力される内部リフレッシュ要求を受け、読み出し動作または書き込み動作との競合によりリフレッシュ動作を実行できない内部リフレッシュ要求を保持し、前記読み出し動作および書き込み動作が実行されていない期間に、保持している内部リフレッシュ要求を前記コア制御回路に出力し、リセット信号に応答して保持されている内部リフレッシュ要求を消去するリフレッシュ要求蓄積回路とを備えていることを特徴とする半導体メモリ。
（付記１５）
付記１３記載の半導体メモリにおいて、
前記内部リフレッシュ要求に応答するリフレッシュ動作中に、前記外部リフレッシュ要求が前記コア制御回路に出力されることを禁止する外部要求マスク回路を備えていることを特徴とする半導体メモリ。
（付記１６）
付記１記載の半導体メモリにおいて、
前記コア制御回路は、読み出しコマンドまたは書き込みコマンドに応答して、読み出し動作または書き込み動作をそれぞれ実行するために前記メモリコアに前記動作制御信号を出力し、
読み出しコマンドまたは書き込みコマンドの最小供給間隔の仕様である外部アクセスサイクル時間は、前記メモリコアが１回の読み出し動作または１回の書き込み動作を実行するコア動作時間に余裕時間を加えた値に等しく、
前記内部リフレッシュ要求に応答するリフレッシュ動作は、前記余裕時間を用いて実行されることを特徴とする半導体メモリ。
本発明は、ＤＲＡＭのメモリセルを有し、ＳＲＡＭのインタフェースを有する半導体メモリに適用可能である。
本発明の第１の実施形態を示すブロック図である。 図１に示したリフレッシュ制御回路１６の詳細を示すブロック図である。 図１に示したリフレッシュドレス生成回路２０の詳細を示すブロック図である。 図１に示したバンクＢＫ０−１の詳細を示すブロック図である。 図１に示したＦＣＲＡＭの動作コマンドを示す説明図である。 第１の実施形態のリフレッシュ動作の一例を示すタイミング図である。 第１の実施形態のリフレッシュ動作の別の例を示すタイミング図である。 本発明の第２の実施形態を示すブロック図である。 図７に示したプログラム回路の詳細を示すブロック図である。 本発明の別の構成例を示すブロック図である。
符号の説明
１０‥コマンドデコーダ；１２‥動作制御回路；１４‥リフレッシュタイマ；１６‥リフレッシュ制御回路；１８‥アドレスバッファ；２０‥リフレッシュアドレス生成回路；２２、２４‥アドレススイッチ回路；２６、２８‥バンク制御回路；３０‥タイミング調整回路；３２‥データ入出力バッファ；ＢＫ０、ＢＫ１‥バンク

Claims (10)

  1. メモリセルを有し、互いに独立に動作する複数のバンクを含むメモリコアと、
    内部リフレッシュ要求を所定の周期で生成するリフレッシュ要求生成回路と、
    外部リフレッシュ要求を受ける外部リフレッシュ入力回路と、
    前記内部リフレッシュ要求および前記外部リフレッシュ要求に応答して、前記複数のバンクのいずれかにリフレッシュ動作を実行させる動作制御信号を出力し、前記動作制御信号を前記外部リフレッシュ要求に応答して出力するとき、前記外部リフレッシュ要求に応じてリフレッシュ動作が実行される前記バンクと異なるバンクにリフレッシュ動作を実行させる前記動作制御信号を順次出力し、前記外部リフレッシュ要求に応答してリフレッシュ動作が実行されるメモリセルの数を、前記内部リフレッシュ要求に応答してリフレッシュ動作が実行されるメモリセルの数より多く設定するコア制御回路とを備えていることを特徴とする半導体メモリ。
  2. 請求項１記載の半導体メモリにおいて、
    前記コア制御回路は、前記内部リフレッシュ要求に応答して前記複数のバンクのいずれか１つに前記動作制御信号を出力し、前記外部リフレッシュ要求に応答して２以上の前記バンクに前記動作制御信号を順次出力することを特徴とする半導体メモリ。
  3. 請求項１記載の半導体メモリにおいて、
    前記各バンクに形成され、複数の前記メモリセルにそれぞれ接続された複数のワード線と、
    前記リフレッシュ動作を実行させるバンクのアドレスおよびワード線を示すリフレッシュアドレスを、前記動作制御信号に応答して生成するリフレッシュアドレス生成回路とを備えていることを特徴とする半導体メモリ。
  4. 請求項３記載の半導体メモリにおいて、
    前記リフレッシュアドレス生成回路は、
    前記動作制御信号に応答してカウントアップ信号を生成するカウンタ制御回路と、
    直列に接続され、初段で前記カウントアップ信号を受ける複数の２進カウンタとを備え、下位側のカウンタの少なくとも１つは、前記バンクを選択するためのリフレッシュバンクアドレスを出力し、リフレッシュバンクアドレスを出力するカウンタを除くカウンタは、ワード線を選択するためのリフレッシュロウアドレスを出力することを特徴とする半導体メモリ。
  5. 請求項４記載の半導体メモリにおいて、
    前記コア制御回路は、前記外部リフレッシュ要求に応答して、前記リフレッシュアドレス生成回路が出力する前記リフレッシュロウアドレスの最下位ビットの値が変化するまで、前記リフレッシュバンクアドレスの変化にそれぞれ同期して前記動作制御信号を順次出力することを特徴とする半導体メモリ。
  6. 請求項２記載の半導体メモリにおいて、
    前記外部リフレッシュ要求のみに応答してリフレッシュ動作を実行する外部リフレッシュモードと、前記内部リフレッシュ要求のみに応答してリフレッシュ動作を実行する内部リフレッシュモードとを有し、
    前記コア制御回路は、
    前記外部リフレッシュモード中に、１回の前記外部リフレッシュ要求に応答して２以上の前記バンクのリフレッシュ動作を実行させるために、前記各バンクにそれぞれ対応して形成されて前記動作制御信号を各々出力するバンク制御回路と、
    リフレッシュ動作が相対的に早く実行されるバンクに対応する前記バンク制御回路である第１バンク制御回路から出力される前記動作制御信号を受け、受けた前記動作制御信号を、リフレッシュ動作が相対的に遅く実行されるバンクに対応する前記バンク制御回路である第２バンク制御回路にタイミング信号として出力するタイミング調整回路とを備え、
    前記第２バンク制御回路は、前記タイミング信号に同期して自身の前記動作制御信号を出力することを特徴とする半導体メモリ。
  7. 請求項６記載の半導体メモリにおいて、
    前記各バンクは、複数の前記メモリセルにそれぞれ接続された複数のワード線と、前記ワード線の選択に応答して前記メモリセルから読み出されるデータの信号量を増幅するセンスアンプとを備え、
    前記動作制御信号は、前記ワード線を選択するためのワード線活性化信号と、前記センスアンプを活性化するためのセンスアンプ活性化信号とを含み、
    前記タイミング信号は、前記センスアンプ活性化信号であることを特徴とする半導体メモリ。
  8. 請求項６記載の半導体メモリにおいて、
    前記タイミング調整回路は、前記タイミング信号の出力タイミングを調整する機能を備えていることを特徴とする半導体メモリ。
  9. 請求項８記載の半導体メモリにおいて、
    予め設定される設定値に応じた論理の調整信号を出力するプログラム回路を備え、
    前記タイミング調整回路は、前記調整信号の論理に応じて前記タイミング信号の出力タイミングを調整可能な可変遅延回路を有していることを特徴とする半導体メモリ。
  10. 請求項１記載の半導体メモリにおいて、
    内部リフレッシュモード中に前記外部リフレッシュ要求を受けたときに、前記内部リフレッシュモードを前記外部リフレッシュモードに切り替えるモード切り替え回路と、
    前記内部リフレッシュモード中に前記内部リフレッシュ要求を前記コア制御回路に出力し、前記外部リフレッシュモード中に前記内部リフレッシュ要求が前記コア制御回路に供給されることを禁止する内部要求マスク回路とを備え、
    前記内部リフレッシュモードは、前記内部リフレッシュ要求のみに応答してリフレッシュ動作を実行する動作モードであり、前記外部リフレッシュモードは、前記外部リフレッシュ要求のみに応答してリフレッシュ動作を実行する動作モードであることを特徴とする半導体メモリ。
JP2006138840A 2006-05-18 2006-05-18 半導体メモリ Expired - Fee Related JP4967452B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006138840A JP4967452B2 (ja) 2006-05-18 2006-05-18 半導体メモリ
US11/797,256 US7471587B2 (en) 2006-05-18 2007-05-02 Semiconductor memory
TW096115548A TWI333211B (en) 2006-05-18 2007-05-02 Semiconductor memory
DE602007000394T DE602007000394D1 (de) 2006-05-18 2007-05-14 Halbleiterspeicher mit internem und externem Refresh
EP07108189A EP1858025B8 (en) 2006-05-18 2007-05-14 Semiconductor memory operated by internal and external refresh
KR1020070048045A KR100877651B1 (ko) 2006-05-18 2007-05-17 반도체 메모리
CN200710103310A CN100578665C (zh) 2006-05-18 2007-05-18 半导体存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006138840A JP4967452B2 (ja) 2006-05-18 2006-05-18 半導体メモリ

Publications (2)

Publication Number Publication Date
JP2007310960A JP2007310960A (ja) 2007-11-29
JP4967452B2 true JP4967452B2 (ja) 2012-07-04

Family

ID=38426486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006138840A Expired - Fee Related JP4967452B2 (ja) 2006-05-18 2006-05-18 半導体メモリ

Country Status (7)

Country Link
US (1) US7471587B2 (ja)
EP (1) EP1858025B8 (ja)
JP (1) JP4967452B2 (ja)
KR (1) KR100877651B1 (ja)
CN (1) CN100578665C (ja)
DE (1) DE602007000394D1 (ja)
TW (1) TWI333211B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5554476B2 (ja) * 2008-06-23 2014-07-23 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置および半導体記憶装置の試験方法
JP2012252742A (ja) * 2011-06-02 2012-12-20 Elpida Memory Inc 半導体装置
JP2013030001A (ja) * 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
JP5978860B2 (ja) * 2012-08-31 2016-08-24 富士通株式会社 情報処理装置、メモリ制御ユニット、メモリ制御方法および制御プログラム
CN103730152B (zh) * 2012-10-16 2016-10-05 华邦电子股份有限公司 储存媒体及其控制方法
US8995210B1 (en) * 2013-11-26 2015-03-31 International Business Machines Corporation Write and read collision avoidance in single port memory devices
KR20150067416A (ko) * 2013-12-10 2015-06-18 에스케이하이닉스 주식회사 반도체 장치
KR20160045461A (ko) * 2014-10-17 2016-04-27 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
JP6444803B2 (ja) * 2015-05-01 2018-12-26 ラピスセミコンダクタ株式会社 書込電圧生成回路及びメモリ装置
US20170110178A1 (en) * 2015-09-17 2017-04-20 Intel Corporation Hybrid refresh with hidden refreshes and external refreshes
US9761297B1 (en) * 2016-12-30 2017-09-12 Intel Corporation Hidden refresh control in dynamic random access memory
JP6476325B1 (ja) 2018-02-01 2019-02-27 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 擬似ｓｒａｍ及びその制御方法
KR102479500B1 (ko) * 2018-08-09 2022-12-20 에스케이하이닉스 주식회사 메모리 장치, 메모리 시스템 및 그 메모리 장치의 리프레시 방법
US10770119B2 (en) * 2018-12-06 2020-09-08 Macronix International Co., Ltd. Memory circuit
US11037616B2 (en) * 2018-12-14 2021-06-15 Micron Technology, Inc. Apparatuses and methods for refresh operations in semiconductor memories
KR20200119613A (ko) * 2019-04-10 2020-10-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
WO2021049033A1 (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 メモリシステム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6320798A (ja) 1986-07-14 1988-01-28 Pfu Ltd リフレツシユ自動切替制御方式
JPH0793003B2 (ja) * 1988-09-01 1995-10-09 三菱電機株式会社 ダイナミックランダムアクセスメモリ装置およびその動作方法
US5208779A (en) * 1991-04-15 1993-05-04 Micron Technology, Inc. Circuit for providing synchronous refresh cycles in self-refreshing interruptable DRAMs
JPH05298882A (ja) * 1992-04-21 1993-11-12 Pfu Ltd ダイナミックｒａｍのリフレッシュ制御方式
JP3220586B2 (ja) * 1993-12-28 2001-10-22 富士通株式会社 半導体記憶装置
JP3569315B2 (ja) * 1994-09-01 2004-09-22 株式会社ルネサステクノロジ 同期型半導体記憶装置
JPH08138374A (ja) * 1994-11-10 1996-05-31 Nec Corp 半導体メモリ装置およびそのリフレッシュ方法
JP3311260B2 (ja) * 1996-12-17 2002-08-05 富士通株式会社 半導体装置及び半導体記憶装置
JP2000030439A (ja) * 1998-07-13 2000-01-28 Mitsubishi Electric Corp 半導体記憶装置
KR100363107B1 (ko) * 1998-12-30 2003-02-20 주식회사 하이닉스반도체 반도체메모리 장치
JP2001118383A (ja) * 1999-10-20 2001-04-27 Fujitsu Ltd リフレッシュを自動で行うダイナミックメモリ回路
JP2002093164A (ja) * 2000-09-12 2002-03-29 Seiko Epson Corp 半導体装置、そのリフレッシュ方法、メモリシステムおよび電子機器
JP2004253038A (ja) * 2003-02-19 2004-09-09 Renesas Technology Corp 半導体記憶装置
US7042785B2 (en) * 2003-12-19 2006-05-09 Infineon Technologies, Ag Method and apparatus for controlling refresh cycles of a plural cycle refresh scheme in a dynamic memory
TWI260019B (en) * 2004-05-21 2006-08-11 Fujitsu Ltd Semiconductor memory device and memory system
JP4806520B2 (ja) 2004-05-21 2011-11-02 富士通セミコンダクター株式会社 半導体記憶装置及びメモリシステム
US7079440B2 (en) 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
US7164615B2 (en) * 2004-07-21 2007-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device performing auto refresh in the self refresh mode

Also Published As

Publication number Publication date
TW200802373A (en) 2008-01-01
EP1858025B8 (en) 2009-03-18
EP1858025B1 (en) 2008-12-24
CN100578665C (zh) 2010-01-06
KR20070112019A (ko) 2007-11-22
US20070268768A1 (en) 2007-11-22
CN101075477A (zh) 2007-11-21
EP1858025A1 (en) 2007-11-21
TWI333211B (en) 2010-11-11
KR100877651B1 (ko) 2009-01-08
US7471587B2 (en) 2008-12-30
JP2007310960A (ja) 2007-11-29
DE602007000394D1 (de) 2009-02-05

Similar Documents

Publication Publication Date Title
JP4967452B2 (ja) 半導体メモリ
JP4056173B2 (ja) 半導体記憶装置および該半導体記憶装置のリフレッシュ方法
JP4609813B2 (ja) 半導体装置
JP4353331B2 (ja) 半導体記憶装置
JP4524645B2 (ja) 半導体装置
JP4869011B2 (ja) メモリシステム
JP5098391B2 (ja) 半導体メモリ、システムおよび半導体メモリの動作方法
US7236416B2 (en) Method and system for controlling refresh in volatile memories
US20040008544A1 (en) Semiconductor memory
US7548468B2 (en) Semiconductor memory and operation method for same
JP4894306B2 (ja) 半導体メモリ、メモリシステムおよび半導体メモリの動作方法
US7362643B2 (en) Semiconductor-memory device and bank refresh method
JP2007035151A (ja) 半導体メモリ装置およびメモリシステムのリフレッシュ制御方法
KR100869987B1 (ko) 반도체 메모리
JP2008084426A (ja) 半導体メモリおよびシステム
JP4837357B2 (ja) 半導体記憶装置
JP2006244641A (ja) 半導体記憶装置及びその動作方法
US20140068171A1 (en) Refresh control circuit and semiconductor memory device including the same
JP2007310959A (ja) 半導体メモリおよび半導体メモリの動作方法
US8107310B2 (en) Semiconductor memory device and method for operating the same
JP2012123889A (ja) 半導体装置
CN111326188A (zh) 用于半导体存储器中的刷新操作的设备和方法
JP7064633B1 (ja) 半導体メモリ装置
JP4440118B2 (ja) 半導体メモリ
JP2007280608A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees