JPS6320798A - リフレツシユ自動切替制御方式 - Google Patents

リフレツシユ自動切替制御方式

Info

Publication number
JPS6320798A
JPS6320798A JP61165413A JP16541386A JPS6320798A JP S6320798 A JPS6320798 A JP S6320798A JP 61165413 A JP61165413 A JP 61165413A JP 16541386 A JP16541386 A JP 16541386A JP S6320798 A JPS6320798 A JP S6320798A
Authority
JP
Japan
Prior art keywords
refresh
signal
external
circuit
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61165413A
Other languages
English (en)
Inventor
Tsutomu Araki
務 荒木
Hiroyuki Abiko
安孫子 広幸
Masaru Moriguchi
森口 勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP61165413A priority Critical patent/JPS6320798A/ja
Publication of JPS6320798A publication Critical patent/JPS6320798A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 この発明は、外部リフレノン1信号が供給されたことを
検出してリフレッシュ切替信号を発生するリフレッシュ
切替信号発生回路をもうけ、内部リフレッシュ信号に代
えて外部リフレッシュ信号を出力するようにし、切り替
えて出力されたリフレッシュ信号を用いてダイナミック
・ランダムアクセスメモリのリフレッシュを行うように
している。
(産業上の利用分野〕 本発明は、自動的に外部リフレッシュ信号あるいは内部
リフレッシュ信号に切り替えてダイナミツク・ランダム
アクセスメモリをリフレッシュするリフレッシュ自動切
替制御方式に関するものである。
C従来の技術] 従来、コンビエータシステムにおいて、グイナミソク・
ランダムアクセスメモリ (以下DRAMという)を基
板上に搭載したメモリ基板がある。
このメモリ基板は、DRAMを搭載した関係で、リフレ
ッシュを行う必要があり、外部からリフレッシュ信号を
供給して行ういわゆる同期型のものと、内部に設けた水
晶などによって生成したりフレノシニ信号を用いて行う
いわゆる非同期型のものとがある。これらは、使用しよ
うとする機種に対応して同期型のメモリ基板あるいは非
同期型のメモリ基板を選択することによって選ばれてい
た。
しかし、最近上記非同期型のものを同期型の機能をもつ
プロセッサと組にして用いる場合が生じている。
〔発明が解決しようとする問題点〕
このため、外部リフレッシュ信号で動作する同期型のメ
モリ基板を用いたコンビエータシステムに対して、内部
リフレッシュ信号で動作する非同期型のメモリy5板が
接続されることになると、リフレッシュとメモリアクセ
スとの間に競合が生し、アクセスタイムが遅くなってし
まうという問題点があった。
〔問題点を解決するための手段〕
本発明は、前記問題点を解決するために、外部リフレッ
シュ信号が供給されたことを検出してリフレッシュ切替
信号を発生するリフレッシュ切替信号発生回路をもうけ
、内部で発生された内部リフレッシュ信号に代えて外部
リフレッシュ信号を出力するようにし、DRAMのリフ
レッシュを行うようにしている。
第1図に示す本発明の原理構成を用いて問題点を解決す
るための手段を説明する。
第1図において、リフレッシュ切替信号発生回路lは、
外部から外部リフレッシュ信号が供給されたことが検出
された場合に、リフレッシュ切替信号を出力するもので
ある。
内部リフレッシュ発生回路2は、水晶などを用いて発生
させたクロック信号から内部リフレッシュ信号を発生さ
せるものである。
リフレッシュ切替回路3は、リフレッシュ切替信号発生
回路1から通知されたリフレッシュ切替信号に基づいて
、外部リフレッシュ信号あるいは内部リフレッシュ信号
のいずれかを切り替えてリフレッシュ信号を出力するも
のである。
リフレッシュ回路4は、D RA Mをリフレッシュす
るものである。
〔作用〕
第1図を用いて説明した構成を採用し、外部リフレッシ
ュ信号が供給される如きシステムに組み込まれた場合に
は外部リフレッシュ信号がリフレッシュ切替信号発生回
路1に供給されることとなり、Hレベルのリフレッシュ
切替信号カリフレッシュ切替回路3に対して出力され、
当該外部リフレッシュ信号がリフレッシュ信号としてリ
フレッシュ回路4に供給される。これにより、外部リフ
レッシュ信号によってDRAMがリフレッシュされる。
一方、外部リフレッシュ信号がリフレッシュ切替信号発
生回路1に供給されないようなシステムに組み込まれた
場合には、外部リフレッシュ信号は存在せず、内部リフ
レッシュ発生回路2によって発生された内部リフレッシ
ュ信号がリフレッシュ切替回路3を介してリフレッシュ
信号としてリフレッシュ回路4に供給される。これによ
り、内部リフレッシュ信号によってDRAMがリフレッ
シュされる。
以上のように、外部リフレッシュ信号が供給された場合
に、当該外部リフレッシュ信号を用いてDRAMをリフ
レッシュし、一方、外部リフレッシュ信号が供給されな
い場合に、内部リフレッシュ信号を用いてD RA M
をリフレッシュするように自動的に切り替える構成を採
用することにより、外部リフレッシュ信号が供給される
如きシステムに組み込まれた場合にも、リフレッシュと
メモリアクセスとの間の競合を防止することが可能とな
ると共に、同期型および非同期型を問わず同一のメモリ
基板を使用することが可能となる。
〔実施例〕
次に、第1図ないし第3図を用いて本発明の1実施例構
成および動作を詳細に説明する。
第2図は第1図に示すリフレッシュ切替信号発生回路1
の具体的回路例を示し、第3図は第2図図示回路例の信
号波形を示す。
第2図において、まず、電源投入時にLレベルのRES
ET信号をラッチ1−1ないし1−3のリセット端子に
供給してリセット(クリア)する。
次に、Lレベルの外部リフレッシュ信号がHレベルにな
ると、クロック信号の立ち上がりの部分で、ラッチ1−
1の出力QがLレベルとなり、図示■の部分の出力が、
第3図図中傷号■に示すようにHレベルとなる。次のク
ロック信号の立ち上がりの部分で、う7チ1−2の出力
がLレベルとなり、図■の部分が、第3図図中傷号■に
示すようにLレベルとなる。この時、ラッチl−3から
の出力信号であるリフレッシュ切替信号は、第3図に示
すようにHレベルになる。
以上のようにして、LレベルからHレベルに変わる外部
リフレッシュ信号がリフレッシュ切替信号発生回路1に
供給された場合、Hレベルのリフレッシュ切替信号がリ
フレッシュ切替回路3に出力され、外部リフレッシュ信
号がリフレッシュ信号としてリフレッシュ回路4に供給
される。これにより、外部リフレッシュ信号によってD
RAMがリフレッシュされる。一方、LレベルからHレ
ベルに変わる外部リフレッシュ信号がリフレッシュ切替
信号発生回路1に供給されない場合、内部リフレッシュ
発生回路2によって発生された内部リフレッシュ信号が
リフレッシュ切替回路3を介して図示リフレッシュ信号
としてリフレッシュ回路4に供給される。これにより、
内部リフレッシュ信号によってDRAMがリフレッシュ
される。
〔発明の効果〕
以上説明したように、本発明によれば、外部リフレッシ
ュ信号が供給された場合、当該外部リフレッシュ信号を
用いてDRAMをリフレッシュし、一方、外部リフレッ
シュ信号が供給されない場合、内部リフレッシュ信号を
用いてDRAMをリフレッシュする構成を採用している
ため、リフレッシュとメモリアクセスとの間の競合を防
止することができると共に、同期型および非同期型を問
わず同一のメモリ基板を使用することができる。
【図面の簡単な説明】
第1図は本発明の原理構成図、第2図はリフレッシュ切
替信号発生回路例、第3図はりフレノシ二切替信号のタ
イミング例を示す。 図中、1はリフレッシュ切替信号発生回路、2は内部リ
フレッシュ発生回路、3はリフレッシュ切替回路、4は
リフレッシュ回路を表す。 クロック4を号 i  : リフレッし田植4乞号のタイミンク゛イ万(1買53 
し]

Claims (1)

  1. 【特許請求の範囲】 内部で発生された内部リフレッシュ信号を用いてリフレ
    ッシュを行うダイナミック・ランダムアクセスメモリを
    外部からリフレッシュ信号を供給するシステムに組み込
    んだデータ処理装置において、 リフレッシュ自動切替制御機能をもうけ、 該リフレッシュ自動切替制御機能は、 外部から外部リフレッシュ信号が供給されたことを検出
    してリフレッシュ切替信号を発生するリフレッシュ切替
    信号発生回路(1)と、 このリフレッシュ切替信号発生回路(1)によって発生
    されたリフレッシュ切替信号に基づいて、内部で発生さ
    れた内部リフレッシュ信号に代えて上記外部リフレッシ
    ュ信号を出力するよう切り替えるリフレッシュ切替回路
    (3)と、 このリフレッシュ切替回路(3)によって切り替えて出
    力されたリフレッシュ信号を用いてダイナミック・ラン
    ダムアクセスメモリのリフレッシュを行うよう構成した
    ことを特徴とするリフレッシュ自動切替制御方式。
JP61165413A 1986-07-14 1986-07-14 リフレツシユ自動切替制御方式 Pending JPS6320798A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61165413A JPS6320798A (ja) 1986-07-14 1986-07-14 リフレツシユ自動切替制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61165413A JPS6320798A (ja) 1986-07-14 1986-07-14 リフレツシユ自動切替制御方式

Publications (1)

Publication Number Publication Date
JPS6320798A true JPS6320798A (ja) 1988-01-28

Family

ID=15811941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61165413A Pending JPS6320798A (ja) 1986-07-14 1986-07-14 リフレツシユ自動切替制御方式

Country Status (1)

Country Link
JP (1) JPS6320798A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006155841A (ja) * 2004-12-01 2006-06-15 Nec Electronics Corp 半導体記憶装置及びリフレッシュ制御方法
EP1858025A1 (en) * 2006-05-18 2007-11-21 Fujitsu Limited Semiconductor memory operated by internal and external refresh

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58159292A (ja) * 1982-03-17 1983-09-21 Hitachi Ltd メモリリフレツシユ方法
JPS5940394A (ja) * 1982-08-30 1984-03-06 Hitachi Ltd Mos記憶装置
JPS5954098A (ja) * 1982-09-21 1984-03-28 Nec Corp 記憶装置
JPS629591A (ja) * 1985-07-08 1987-01-17 Nec Corp Mosダイナミツクram
JPS6313500B2 (ja) * 1981-12-09 1988-03-25 Matsushita Electric Works Ltd

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6313500B2 (ja) * 1981-12-09 1988-03-25 Matsushita Electric Works Ltd
JPS58159292A (ja) * 1982-03-17 1983-09-21 Hitachi Ltd メモリリフレツシユ方法
JPS5940394A (ja) * 1982-08-30 1984-03-06 Hitachi Ltd Mos記憶装置
JPS5954098A (ja) * 1982-09-21 1984-03-28 Nec Corp 記憶装置
JPS629591A (ja) * 1985-07-08 1987-01-17 Nec Corp Mosダイナミツクram

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006155841A (ja) * 2004-12-01 2006-06-15 Nec Electronics Corp 半導体記憶装置及びリフレッシュ制御方法
EP1858025A1 (en) * 2006-05-18 2007-11-21 Fujitsu Limited Semiconductor memory operated by internal and external refresh
US7471587B2 (en) 2006-05-18 2008-12-30 Fujitsu Limited Semiconductor memory

Similar Documents

Publication Publication Date Title
KR0169288B1 (ko) 컴퓨터 시스템 및 그 메모리를 리프레싱하기 위한 방법
KR0184914B1 (ko) 동기형 반도체 기억장치
JPS58192148A (ja) 演算処理装置
KR880008325A (ko) 반도체 메모리의 제어회로
KR19980060891A (ko) 전력 절감용 반도체 메모리 소자 및 그 구현 방법
JPS6320798A (ja) リフレツシユ自動切替制御方式
JPS6055916B2 (ja) タイミング回路
JP2624388B2 (ja) Dma装置
EP0809189B1 (en) Data latch for high-speed peripheral
KR0183813B1 (ko) 디알에이엠 리프레쉬 제어기
JP2617132B2 (ja) ダイレクトメモリアクセス方式
JPH02289014A (ja) Dram制御装置
JP2534278B2 (ja) メモリ制御回路
KR200319358Y1 (ko) 클럭신호발생장치
KR100453949B1 (ko) 반도체장치의 작동 제어회로
JP2845038B2 (ja) タイミング制御装置
JP2647962B2 (ja) 表示制御装置
JPS6128320Y2 (ja)
KR0176464B1 (ko) 다이나믹 랜덤 억세스 메모리장치의 리플레쉬 제어회로
JPH01287767A (ja) Ramの制御回路
JPH0743930B2 (ja) リフレツシユ制御回路
JPH0982088A (ja) コンピュータシステム
JPS63257995A (ja) リフレツシユ制御回路
JPH01300497A (ja) メモリ制御装置
JPH0279290A (ja) メモリリフレッシュ回路