JP2624388B2 - Ｄｍａ装置 - Google Patents
Ｄｍａ装置Info
- Publication number
- JP2624388B2 JP2624388B2 JP3093887A JP9388791A JP2624388B2 JP 2624388 B2 JP2624388 B2 JP 2624388B2 JP 3093887 A JP3093887 A JP 3093887A JP 9388791 A JP9388791 A JP 9388791A JP 2624388 B2 JP2624388 B2 JP 2624388B2
- Authority
- JP
- Japan
- Prior art keywords
- dma
- bus
- data
- microprocessor
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサ、複
数のメモリ装置を含む装置におけるメモリ間のハードウ
ェアによるデータ転送装置であるＤＭＡ転送装置に関す
るものである。
数のメモリ装置を含む装置におけるメモリ間のハードウ
ェアによるデータ転送装置であるＤＭＡ転送装置に関す
るものである。
【０００２】
【従来の技術】図３は従来のＤＭＡ装置を示すものであ
る。図３において、１はマイクロプロセッサで、２はＤ
ＭＡコントローラ、３はメモリ装置Ａ、４はメモリ装置
Ｂ、５はアドレスバス、６はデータバスである。
る。図３において、１はマイクロプロセッサで、２はＤ
ＭＡコントローラ、３はメモリ装置Ａ、４はメモリ装置
Ｂ、５はアドレスバス、６はデータバスである。
【０００３】以上のように構成された従来のＤＭＡ装置
について、以下その動作を説明する。
について、以下その動作を説明する。
【０００４】メモリ装置Ａのデータをメモリ装置ＢにＤ
ＭＡ転送する場合を考える。初期設定として、ソースデ
ータであるメモリ装置Ａのソースアドレスと、受け側の
メモリ装置Ｂのディスティネーションアドレスの指定を
行なう。次に、ＤＭＡ要求信号（以下、ＤＭＡＲＥＱと
いう）が、ＤＭＡコントローラに入力される。マイクロ
プロセッサからはマイクロプロセッサがアドレスバス５
とデータバス６の両方とも使わないタイミングでバスが
あいていることを示すバス未使用信号であるＢＵＳＦＲ
ＥＥ信号が出力される。ＤＭＡＲＥＱが入力された後の
１回目のＢＵＳＦＲＥＥ信号の期間に、メモリ装置Ａで
ある３のデータが、データバス６を用いて、ＤＭＡコン
トローラ２へ転送される。次に、２回目のＢＵＳＦＲＥ
Ｅ信号の期間に、ＤＭＡコントローラ２へ転送された前
記データが、データバス６を用いて、メモリ装置Ｂであ
る４へ転送される。つまり、ＢＵＳＦＲＥＥ信号２サイ
クルで、メモリ装置Ａで３のデータがメモリ装置Ｂであ
る４へ、マイクロプロセッサを介することなく直接転送
することができる。このとき、最初のサイクル（メモリ
装置Ａである３からＤＭＡコントローラへの転送サイク
ル）をリードサイクルと呼び、２回目のサイクル（ＤＭ
Ａコントローラからメモリ装置Ｂである４への転送サイ
クル）をライトサイクルと呼ぶことにする。図４に、従
来のＤＭＡ装置のタイミングチャートを示す。図４で、
μＰはマイクロプロセッサの略である。
ＭＡ転送する場合を考える。初期設定として、ソースデ
ータであるメモリ装置Ａのソースアドレスと、受け側の
メモリ装置Ｂのディスティネーションアドレスの指定を
行なう。次に、ＤＭＡ要求信号（以下、ＤＭＡＲＥＱと
いう）が、ＤＭＡコントローラに入力される。マイクロ
プロセッサからはマイクロプロセッサがアドレスバス５
とデータバス６の両方とも使わないタイミングでバスが
あいていることを示すバス未使用信号であるＢＵＳＦＲ
ＥＥ信号が出力される。ＤＭＡＲＥＱが入力された後の
１回目のＢＵＳＦＲＥＥ信号の期間に、メモリ装置Ａで
ある３のデータが、データバス６を用いて、ＤＭＡコン
トローラ２へ転送される。次に、２回目のＢＵＳＦＲＥ
Ｅ信号の期間に、ＤＭＡコントローラ２へ転送された前
記データが、データバス６を用いて、メモリ装置Ｂであ
る４へ転送される。つまり、ＢＵＳＦＲＥＥ信号２サイ
クルで、メモリ装置Ａで３のデータがメモリ装置Ｂであ
る４へ、マイクロプロセッサを介することなく直接転送
することができる。このとき、最初のサイクル（メモリ
装置Ａである３からＤＭＡコントローラへの転送サイク
ル）をリードサイクルと呼び、２回目のサイクル（ＤＭ
Ａコントローラからメモリ装置Ｂである４への転送サイ
クル）をライトサイクルと呼ぶことにする。図４に、従
来のＤＭＡ装置のタイミングチャートを示す。図４で、
μＰはマイクロプロセッサの略である。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、マイクロプロセッサからのＢＵＳＦＲＥ
Ｅ信号を一方的に待つだけであったので、決められた時
間内に必ずデータ転送されることが保証できないという
問題点を有していた。
来の構成では、マイクロプロセッサからのＢＵＳＦＲＥ
Ｅ信号を一方的に待つだけであったので、決められた時
間内に必ずデータ転送されることが保証できないという
問題点を有していた。
【０００６】本発明は上記従来の問題点を解決するもの
で、決められた時間内に必ずデータ転送されることが保
証できるＤＭＡ装置を提供することを目的とする。
で、決められた時間内に必ずデータ転送されることが保
証できるＤＭＡ装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明のＤＭＡ装置は、マイクロプロセッサと複数の
メモリ装置と、前記マイクロプロセッサがアドレスバス
とデータバスを使用しないタイミングに前記メモリ間の
データ転送を前記データバスを用いて行なわせるＤＭＡ
コントローラと、ＤＭＡ転送を監視する監視用タイマか
ら構成されている。
に本発明のＤＭＡ装置は、マイクロプロセッサと複数の
メモリ装置と、前記マイクロプロセッサがアドレスバス
とデータバスを使用しないタイミングに前記メモリ間の
データ転送を前記データバスを用いて行なわせるＤＭＡ
コントローラと、ＤＭＡ転送を監視する監視用タイマか
ら構成されている。
【０００８】
【作用】このようにすれば、ＤＭＡ監視用タイマの値を
設定することにより、決められた時間以上バスがフリー
でない場合マイクロプロセッサにバスをフリーにするよ
うに要求することで決められた時間内に必ずデータ転送
されることが保証できる。
設定することにより、決められた時間以上バスがフリー
でない場合マイクロプロセッサにバスをフリーにするよ
うに要求することで決められた時間内に必ずデータ転送
されることが保証できる。
【０００９】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の一実施例におけるＤ
ＭＡ装置のブロック図、図２はその動作波形図である。
しながら説明する。図１は本発明の一実施例におけるＤ
ＭＡ装置のブロック図、図２はその動作波形図である。
【００１０】図１において、１はマイクロプロセッサ、
２はＤＭＡコントローラ、３はメモリ装置Ａ、４はメモ
リ装置Ｂ、５はアドレスバス、６はデータバス、７はＤ
ＭＡ監視用タイマ、８はアンドゲートである。
２はＤＭＡコントローラ、３はメモリ装置Ａ、４はメモ
リ装置Ｂ、５はアドレスバス、６はデータバス、７はＤ
ＭＡ監視用タイマ、８はアンドゲートである。
【００１１】以上のように構成されたＤＭＡ装置につい
て、以下その動作を説明する。まず、メモリ装置Ａのソ
ースアドレスとメモリ装置Ｂのディスティネーションア
ドレスの指定及びＤＭＡ監視用タイマの初期設定を行な
う。ＤＭＡＲＥＱがＤＭＡコントローラ２に入力され
る。ＤＭＡ転送中であることを示す信号ＤＭＡＢＵＳＹ
がアンドゲート８へ入力される。アンドゲート８でマイ
クロプロセッサのシステムクロックのＤＭＡ監視用タイ
マ７への入力をＤＭＡＢＵＳＹ信号で許可する。マイク
ロプロセッサがアドレスバス又はデータバスを使ってい
るタイミングでは、ＢＵＳＦＲＥＥは“Ｌ”レベルとな
り、ＤＭＡ監視用タイマはリセットされない。従って、
ＤＭＡ監視用タイマはシステムクロックをカウントし始
める。これ以降の動作は、ＤＭＡ監視用タイマから設定
時間経過後に出力されるバス要求信号（以下、ＢＵＳＲ
ＥＱ信号という）のタイミングによって以下の３通りに
分かれる。 （１） ＢＵＳＲＥＱ信号が出力される前にＢＵＳＦＲ
ＥＥが２回出力された。 （２） リードサイクル後でライトサイクル前にＢＵＳ
ＲＥＱ信号が出力された。 （３） リードサイクル前にＢＵＳＲＥＱ信号が出力さ
れた。
て、以下その動作を説明する。まず、メモリ装置Ａのソ
ースアドレスとメモリ装置Ｂのディスティネーションア
ドレスの指定及びＤＭＡ監視用タイマの初期設定を行な
う。ＤＭＡＲＥＱがＤＭＡコントローラ２に入力され
る。ＤＭＡ転送中であることを示す信号ＤＭＡＢＵＳＹ
がアンドゲート８へ入力される。アンドゲート８でマイ
クロプロセッサのシステムクロックのＤＭＡ監視用タイ
マ７への入力をＤＭＡＢＵＳＹ信号で許可する。マイク
ロプロセッサがアドレスバス又はデータバスを使ってい
るタイミングでは、ＢＵＳＦＲＥＥは“Ｌ”レベルとな
り、ＤＭＡ監視用タイマはリセットされない。従って、
ＤＭＡ監視用タイマはシステムクロックをカウントし始
める。これ以降の動作は、ＤＭＡ監視用タイマから設定
時間経過後に出力されるバス要求信号（以下、ＢＵＳＲ
ＥＱ信号という）のタイミングによって以下の３通りに
分かれる。 （１） ＢＵＳＲＥＱ信号が出力される前にＢＵＳＦＲ
ＥＥが２回出力された。 （２） リードサイクル後でライトサイクル前にＢＵＳ
ＲＥＱ信号が出力された。 （３） リードサイクル前にＢＵＳＲＥＱ信号が出力さ
れた。
【００１２】（１）のとき、ＤＭＡ監視用タイマが出力
を出す前に、ＢＵＳＦＲＥＥが２回あるので、従来例と
同様にリードサイクル、ライトサイクルともに完了し、
メモリ装置Ａのデータがメモリ装置Ｂへ転送される。
を出す前に、ＢＵＳＦＲＥＥが２回あるので、従来例と
同様にリードサイクル、ライトサイクルともに完了し、
メモリ装置Ａのデータがメモリ装置Ｂへ転送される。
【００１３】（２）のとき、リードサイクルまでは、Ｄ
ＭＡ監視用タイマは出力を出さずに実行されるが、ライ
トサイクルが実行される前に、ＤＭＡ監視用タイマから
出力が出される。ＢＵＳＲＥＱ信号はマイクロプロセッ
サに入力される。この信号が入力されるとマイクロプロ
セッサはＢＵＳＦＲＥＥ信号を１回のみ出力する。この
ＢＵＳＦＲＥＥ信号を受けて、ＤＭＡコントローラは、
ＤＭＡライトサイクルを実行する。従ってメモリ装置Ａ
のデータがメモリ装置Ｂへ転送される。
ＭＡ監視用タイマは出力を出さずに実行されるが、ライ
トサイクルが実行される前に、ＤＭＡ監視用タイマから
出力が出される。ＢＵＳＲＥＱ信号はマイクロプロセッ
サに入力される。この信号が入力されるとマイクロプロ
セッサはＢＵＳＦＲＥＥ信号を１回のみ出力する。この
ＢＵＳＦＲＥＥ信号を受けて、ＤＭＡコントローラは、
ＤＭＡライトサイクルを実行する。従ってメモリ装置Ａ
のデータがメモリ装置Ｂへ転送される。
【００１４】（３）のとき、図２に示すように、リード
サイクル（１回目のＢＵＳＦＲＥＥ）より前に、ＤＭＡ
監視用タイマからＢＵＳＲＥＱ信号が出力される。ＢＵ
ＳＲＥＱ信号はマイクロプロセッサに入力され、ＢＵＳ
ＦＲＥＥ信号が２回連続出力される。１回目はリードサ
イクルで、２回目はライトサイクルである。従ってメモ
リ装置Ａのデータがメモリ装置Ｂへ転送される。
サイクル（１回目のＢＵＳＦＲＥＥ）より前に、ＤＭＡ
監視用タイマからＢＵＳＲＥＱ信号が出力される。ＢＵ
ＳＲＥＱ信号はマイクロプロセッサに入力され、ＢＵＳ
ＦＲＥＥ信号が２回連続出力される。１回目はリードサ
イクルで、２回目はライトサイクルである。従ってメモ
リ装置Ａのデータがメモリ装置Ｂへ転送される。
【００１５】以上のように、本実施例によれば、ＤＭＡ
監視用タイマを設けることにより、決められた時間内に
必ずデータ転送されることを保証することができる。
監視用タイマを設けることにより、決められた時間内に
必ずデータ転送されることを保証することができる。
【００１６】
【発明の効果】本発明はＤＭＡ監視用タイマを設けるこ
とにより、決められた時間内に必ずデータ転送されるこ
とを保証でき、さらに、タイマにしたことにより決めら
れた時間を自由に設定できる優れたＤＭＡ装置を実現で
きるものである。
とにより、決められた時間内に必ずデータ転送されるこ
とを保証でき、さらに、タイマにしたことにより決めら
れた時間を自由に設定できる優れたＤＭＡ装置を実現で
きるものである。
【図１】本発明の一実施例におけるＤＭＡ装置のブロッ
ク図
ク図
【図２】同装置の動作時のタイミングチャート
【図３】従来のＤＭＡ装置のブロック図
【図４】同装置の動作時のタイミングチャート
１ マイクロプロセッサ ２ ＤＭＡコントローラ ３ メモリ装置Ａ ４ メモリ装置Ｂ ５ アドレスバス ６ データバス ７ ＤＭＡ監視タイマ ８ アンドゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 啓介 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (56)参考文献 特開 昭62−3364（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 マイクロプロセッサと複数のメモリ装置
を有し、前記マイクロプロセッサがアドレスバスとデー
タバスの両方とも使用しないタイミングに前記メモリ装
置間のデータ転送を行なう装置であって、 前記マイクロプロセッサがアドレスバスとデータバスの
両方とも使わないタイミングで前記マイクロプロセッサ
から出力されるバス未使用信号を入力とし、前記メモリ
装置間のデータ転送を前記データバスを用いて行なわせ
るＤＭＡコントローラと、 前記データ転送を所定時間内に完了するための時間設定
が行なわれ、且つ、前記データ転送が前記設定時間内に
完了したかどうか監視するための監視用タイマを備え、 前記監視用タイマの設定時間内に前記データ転送が完了
しない場合、前記監視用タイマから前記マイクロプロセ
ッサにバス要求信号が出力され、該バス要求信号に応じ
て前記マイクロプロセッサから前記ＤＭＡコントローラ
にバス未使用信号が出力されることによって、前記ＤＭ
Ａコントローラがデータ転送を実行する ことを特徴とす
るＤＭＡ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093887A JP2624388B2 (ja) | 1991-04-24 | 1991-04-24 | Ｄｍａ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093887A JP2624388B2 (ja) | 1991-04-24 | 1991-04-24 | Ｄｍａ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04323755A JPH04323755A (ja) | 1992-11-12 |
| JP2624388B2 true JP2624388B2 (ja) | 1997-06-25 |
Family
ID=14094994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3093887A Expired - Fee Related JP2624388B2 (ja) | 1991-04-24 | 1991-04-24 | Ｄｍａ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624388B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7533176B2 (en) | 2004-07-14 | 2009-05-12 | International Business Machines Corporation | Method for supporting connection establishment in an offload of network protocol processing |
| US7930422B2 (en) | 2004-07-14 | 2011-04-19 | International Business Machines Corporation | Apparatus and method for supporting memory management in an offload of network protocol processing |
| WO2007003984A1 (en) | 2005-06-30 | 2007-01-11 | Freescale Semiconductor, Inc. | Device and method for arbitrating between direct memory access task requests |
| DE602005027003D1 (de) | 2005-06-30 | 2011-04-28 | Freescale Semiconductor Inc | Einrichtung und verfahren zur steuerung einer ausführung einer dma-task |
| US20090125647A1 (en) * | 2005-06-30 | 2009-05-14 | Citibank, N.A. | Device And Method For Executing A DMA Task |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS623364A (ja) * | 1985-06-28 | 1987-01-09 | Fujitsu Ltd | バス占有制御方式 |
-
1991
- 1991-04-24 JP JP3093887A patent/JP2624388B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04323755A (ja) | 1992-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6115767A (en) | Apparatus and method of partially transferring data through bus and bus master control device | |
| JP2624388B2 (ja) | Ｄｍａ装置 | |
| RU2155375C2 (ru) | Устройство и способ обработки данных | |
| JPH0731621B2 (ja) | マイクロプロセツサとメモリとの間のデ−タ転送方法及び該方法を実施するための装置 | |
| JPH03122745A (ja) | Ｄｍａ制御方式 | |
| JPH051504B2 (ja) | ||
| JPS599117B2 (ja) | 記憶装置 | |
| JPH0143392B2 (ja) | ||
| JP2617132B2 (ja) | ダイレクトメモリアクセス方式 | |
| JPS584468A (ja) | マイクロプロセツサシステム | |
| KR100244471B1 (ko) | 다이렉트 메모리 엑세스 제어기 및 그 제어방법 | |
| JPH05334183A (ja) | メモリアクセス制御方法およびメモリ制御装置 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JP3186247B2 (ja) | 通信用ｄｍａコントローラ | |
| JPH11273380A (ja) | Ｌｓｉ動作モード設定信号取り込み方法およびモード信号取り込み機能つきｌｓｉ | |
| JPH0142017B2 (ja) | ||
| JPH0425958A (ja) | アドレスカウンタ制御方式 | |
| JPS61241859A (ja) | デ−タ転送装置 | |
| JPH09259074A (ja) | メモリーアクセス回路 | |
| JPH07182272A (ja) | Ｄｍａコントローラ回路 | |
| JPH0644180A (ja) | Ｄｍａ装置 | |
| JPH1125034A (ja) | Ｃｐｕ周辺回路 | |
| JPS6341973A (ja) | マルチプロセツサシステム | |
| JPH04102955A (ja) | 割込み制御装置 | |
| JPS646495B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |