JPH0644180A - Ｄｍａ装置 - Google Patents
Ｄｍａ装置Info
- Publication number
- JPH0644180A JPH0644180A JP4061587A JP6158792A JPH0644180A JP H0644180 A JPH0644180 A JP H0644180A JP 4061587 A JP4061587 A JP 4061587A JP 6158792 A JP6158792 A JP 6158792A JP H0644180 A JPH0644180 A JP H0644180A
- Authority
- JP
- Japan
- Prior art keywords
- register
- dma
- terminal count
- count signal
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】ＤＭＡデータ転送の終了を示すターミナル・カ
ウント信号６を任意のデータ転送時に発生させることに
ある。 【構成】ベース・レジスタ２およびカレント・レジスタ
３からなるカウント・レジスタ１と、カウント・レジス
タ１のカレント・レジスタ３に任意の値を設定できるＴ
Ｃコントロール・レジスタ４と、カレント・レジスタ３
のデクリメントを行い且つＴＣコントロール・レジスタ
４の値と比較するカウント・デクリメンタ５とを有す
る。これらのレジスタ３および４の値が一致したとき
に、ターミナルカウント信号６が送出される。従って、
ＴＣコントロール・レジスタ４に設定する値により、Ｄ
ＭＡデータ転送時の任意の転送時にターミナル・カウン
ト信号６を発生させることができる。
ウント信号６を任意のデータ転送時に発生させることに
ある。 【構成】ベース・レジスタ２およびカレント・レジスタ
３からなるカウント・レジスタ１と、カウント・レジス
タ１のカレント・レジスタ３に任意の値を設定できるＴ
Ｃコントロール・レジスタ４と、カレント・レジスタ３
のデクリメントを行い且つＴＣコントロール・レジスタ
４の値と比較するカウント・デクリメンタ５とを有す
る。これらのレジスタ３および４の値が一致したとき
に、ターミナルカウント信号６が送出される。従って、
ＴＣコントロール・レジスタ４に設定する値により、Ｄ
ＭＡデータ転送時の任意の転送時にターミナル・カウン
ト信号６を発生させることができる。
Description
【０００１】
【産業上の利用分野】本発明はダイレクト・メモリ・ア
クセス（ＤＭＡ）装置に関し、特にＤＭＡデータ転送終
了を示すターミナル・カウント信号（ＴＣ信号）を発生
させるＤＭＡ装置に関する。
クセス（ＤＭＡ）装置に関し、特にＤＭＡデータ転送終
了を示すターミナル・カウント信号（ＴＣ信号）を発生
させるＤＭＡ装置に関する。
【０００２】
【従来の技術】従来のかかるＤＭＡ装置は、カウント・
レジスタやアドレス・レジスタおよびバス接続するため
の各種コントロール・エニット等を用いて構成されてい
る。
レジスタやアドレス・レジスタおよびバス接続するため
の各種コントロール・エニット等を用いて構成されてい
る。
【０００３】図５は従来の一例を示すＤＭＡ装置のブロ
ック図である。図５に示すように、従来のＤＭＡ装置は
ベース・レジスタ２，カレント・レジスタ３からなるカ
ウント・レジスタ１と、周辺入出力装置間の転送回数を
制御するカウント・デクリメンタ５とを有し、このカウ
ント・デクリメンタ５からターミナル・カウント信号６
が供給される。また、かかるＤＭＡ装置はＤＭＡ装置の
動作設定をするコントロール・レジスタ群８と、メモリ
間の転送を制御するアドレス・インクリメンタ／デクリ
メンタ９と、アドレス・レジスタ１０と、内部アドレス
・バス１１および内部データ・バス１２とを備えてい
る。更に、外部に対してやり取りされるアドレス信号群
１５，データ信号群１６およびＣＰＵコントロール信号
群１７を送受信する外部バス制御用バス・コントロール
・ユニット１３と、ＤＭＡ転送を制御するＤＭＡコント
ロール・ユニット１４とを有している。尚、このＤＭＡ
コントロール・ユニット１４はＤＭＡコントロール信号
群１８を外部に対して送受信する。
ック図である。図５に示すように、従来のＤＭＡ装置は
ベース・レジスタ２，カレント・レジスタ３からなるカ
ウント・レジスタ１と、周辺入出力装置間の転送回数を
制御するカウント・デクリメンタ５とを有し、このカウ
ント・デクリメンタ５からターミナル・カウント信号６
が供給される。また、かかるＤＭＡ装置はＤＭＡ装置の
動作設定をするコントロール・レジスタ群８と、メモリ
間の転送を制御するアドレス・インクリメンタ／デクリ
メンタ９と、アドレス・レジスタ１０と、内部アドレス
・バス１１および内部データ・バス１２とを備えてい
る。更に、外部に対してやり取りされるアドレス信号群
１５，データ信号群１６およびＣＰＵコントロール信号
群１７を送受信する外部バス制御用バス・コントロール
・ユニット１３と、ＤＭＡ転送を制御するＤＭＡコント
ロール・ユニット１４とを有している。尚、このＤＭＡ
コントロール・ユニット１４はＤＭＡコントロール信号
群１８を外部に対して送受信する。
【０００４】図６は、図５に示すＤＭＡ装置を使用した
システムの構成図である。図６に示すように、上述した
構成のＤＭＡ装置１９は周辺装置２３に接続された周辺
入出力装置２０からＤＭＡ要求があると、ＣＰＵ２１に
変わってメモリ２２に対してのアドレス信号群１５，デ
ータ信号群１６およびコントロール信号群１７などのバ
ス制御を行い、ＤＭＡ転送を実行する。また、その動作
はアイドル・サイクルとＤＭＡサイクルとに分けられ
る。アイドル・サイクルとは、バスの使用権をＣＰＵ２
１がもっており、ＤＭＡ装置１９はＤＭＡ要求を受けて
いないか、または受けてもＣＰＵ２１がバスの使用権を
ＤＭＡ装置１９に明け渡していないかのいずれかの状態
である。一方、ＤＭＡサイクルとは、バスの使用権をＤ
ＭＡ装置１９が持っており、設定された情報に基づいて
ＤＭＡ転送動作を行う状態である。
システムの構成図である。図６に示すように、上述した
構成のＤＭＡ装置１９は周辺装置２３に接続された周辺
入出力装置２０からＤＭＡ要求があると、ＣＰＵ２１に
変わってメモリ２２に対してのアドレス信号群１５，デ
ータ信号群１６およびコントロール信号群１７などのバ
ス制御を行い、ＤＭＡ転送を実行する。また、その動作
はアイドル・サイクルとＤＭＡサイクルとに分けられ
る。アイドル・サイクルとは、バスの使用権をＣＰＵ２
１がもっており、ＤＭＡ装置１９はＤＭＡ要求を受けて
いないか、または受けてもＣＰＵ２１がバスの使用権を
ＤＭＡ装置１９に明け渡していないかのいずれかの状態
である。一方、ＤＭＡサイクルとは、バスの使用権をＤ
ＭＡ装置１９が持っており、設定された情報に基づいて
ＤＭＡ転送動作を行う状態である。
【０００５】図７は図５におけるカウント・デクリメン
タのターミナル・カウント信号発生の動作フロー図であ
る。図７に示すように．ＤＭＡ転送要求があると、周辺
入出力装置２０に対してカウント・レジスタ１内のカレ
ント・レジスタ３をカウント・デクリメンタ５でデクリ
メントする。この際に、ボローが発生すれば、ターミナ
ル・カウント信号６を発生する。このターミナル・カウ
ント信号６はＤＭＡコントロール・ユニット１４へ送出
される。
タのターミナル・カウント信号発生の動作フロー図であ
る。図７に示すように．ＤＭＡ転送要求があると、周辺
入出力装置２０に対してカウント・レジスタ１内のカレ
ント・レジスタ３をカウント・デクリメンタ５でデクリ
メントする。この際に、ボローが発生すれば、ターミナ
ル・カウント信号６を発生する。このターミナル・カウ
ント信号６はＤＭＡコントロール・ユニット１４へ送出
される。
【０００６】
【発明が解決しようとする課題】上述した従来のＤＭＡ
装置は、カレント・レジスタのデクリメントによってボ
ローが発生した場合にターミナル・カウント信号を発生
するようになっている。このため、ターミナル・カウン
ト信号を任意のＤＭＡデータ転送時に発生させることが
出来ない。これは、周辺入出力装置にＦＩＦＯ（Ｆｉｒ
ｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）メモリなどを外付け
しリード動作を行うとき、かかるＦＩＦＯメモリの段数
分だけ先にターミナルカウント信号を発生する必要があ
る場合などに対しては、使用することが出来ないという
欠点がある。
装置は、カレント・レジスタのデクリメントによってボ
ローが発生した場合にターミナル・カウント信号を発生
するようになっている。このため、ターミナル・カウン
ト信号を任意のＤＭＡデータ転送時に発生させることが
出来ない。これは、周辺入出力装置にＦＩＦＯ（Ｆｉｒ
ｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）メモリなどを外付け
しリード動作を行うとき、かかるＦＩＦＯメモリの段数
分だけ先にターミナルカウント信号を発生する必要があ
る場合などに対しては、使用することが出来ないという
欠点がある。
【０００７】本発明の目的は、任意のＤＭＡデータ転送
時にＤＭＡデータ転送の終了を示すターミナル・カウン
ト信号を発生させるＤＭＡ装置を提供することにある。
時にＤＭＡデータ転送の終了を示すターミナル・カウン
ト信号を発生させるＤＭＡ装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明のＤＭＡ装置は、
カレント・レジスタのデクリメントによりＤＭＡデータ
転送の回数をカウントし、前記カレント・レジスタによ
りターミナル・カウント信号を出力するＤＭＡ装置にお
いて、前記カレント・レジスタとは別に前記ターミナル
・カウント信号の発生を制御するターミナル・カウント
・レジスタを有し、前記ターミナル・カウント・レジス
タにより前記ターミナル・カウント信号をＤＭＡデータ
転送時に発生させるように構成される。
カレント・レジスタのデクリメントによりＤＭＡデータ
転送の回数をカウントし、前記カレント・レジスタによ
りターミナル・カウント信号を出力するＤＭＡ装置にお
いて、前記カレント・レジスタとは別に前記ターミナル
・カウント信号の発生を制御するターミナル・カウント
・レジスタを有し、前記ターミナル・カウント・レジス
タにより前記ターミナル・カウント信号をＤＭＡデータ
転送時に発生させるように構成される。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を示すＤＭＡ装置
のブロック図である。図１に示すように、本実施例はＤ
ＭＡ装置のターミナル・カウント信号６の発生部分を中
心として表わしており、ベース・レジスタ２およびカレ
ント・レジスタ３からなるカウント・レジスタ１と、任
意の値を設定できるＴＣコントロール・レジスタ４と、
カレント・レジスタ３の値をデクリメントしＴＣコント
ロール・レジスタ４との比較結果に基づきターミナル・
カウント信号６を発生するカウント・デクリメンタ５と
を有する。
て説明する。図１は本発明の一実施例を示すＤＭＡ装置
のブロック図である。図１に示すように、本実施例はＤ
ＭＡ装置のターミナル・カウント信号６の発生部分を中
心として表わしており、ベース・レジスタ２およびカレ
ント・レジスタ３からなるカウント・レジスタ１と、任
意の値を設定できるＴＣコントロール・レジスタ４と、
カレント・レジスタ３の値をデクリメントしＴＣコント
ロール・レジスタ４との比較結果に基づきターミナル・
カウント信号６を発生するカウント・デクリメンタ５と
を有する。
【００１０】図２は図１における回路動作を説明するた
めのフロー図である。図２に示すように、まず、カウン
ト・レジスタ１のベース・レジスタ２にＤＭＡデータ転
送回数を設定するとともに、ＴＣコントロール・レジス
タ４に最後のＤＭＡデータ転送から何回前にターミナル
・カウント信号６を発生するかを設定する。ＤＭＡデー
タ転送のカウントは、実際にはベース・レジスタ２の値
がカレント・レジスタ３に格納され、カレント・レジス
タ３によってカウントされる。かかるＤＭＡ転送が一度
行われるごとに、カレント・レジスタ３の値はカウント
・デクリメンタ５によって１信号ずつデクリメントされ
る。デクリメントする度にデクリメントされたカレント
・レジスタ３の値をＴＣコントロール・レジスタ４の値
と比較し、一致しなかった場合はＤＭＡデータ転送を継
続する。逆に、一致した場合、カウント・デクリメンタ
５はターミナル・カウント信号６を発生した後、カレン
ト・レジスタ３のデクリメントによりボローが発生する
までＤＭＡデータ転送を継続する。
めのフロー図である。図２に示すように、まず、カウン
ト・レジスタ１のベース・レジスタ２にＤＭＡデータ転
送回数を設定するとともに、ＴＣコントロール・レジス
タ４に最後のＤＭＡデータ転送から何回前にターミナル
・カウント信号６を発生するかを設定する。ＤＭＡデー
タ転送のカウントは、実際にはベース・レジスタ２の値
がカレント・レジスタ３に格納され、カレント・レジス
タ３によってカウントされる。かかるＤＭＡ転送が一度
行われるごとに、カレント・レジスタ３の値はカウント
・デクリメンタ５によって１信号ずつデクリメントされ
る。デクリメントする度にデクリメントされたカレント
・レジスタ３の値をＴＣコントロール・レジスタ４の値
と比較し、一致しなかった場合はＤＭＡデータ転送を継
続する。逆に、一致した場合、カウント・デクリメンタ
５はターミナル・カウント信号６を発生した後、カレン
ト・レジスタ３のデクリメントによりボローが発生する
までＤＭＡデータ転送を継続する。
【００１１】図３は本発明の他の実施例を示すＤＭＡ装
置のブロック図であり、図４は図３における回路動作を
説明するためのフロー図である。図３および図４に示す
ように、本実施例もＤＭＡ装置のターミナル・カウント
信号発生部分を表わし、前述した一実施例と比較する
と、ベース・レジスタ２およびカレント・レジスタ３の
他にＴＣレジスタ７をカウント・レジスタ１に設けてい
る。かかるベース・レジスタ２およびカレント・レジス
タ３の動作は前述した一実施例と同様であるが、ＴＣレ
ジスタ７には最初のＤＭＡデータ転送から何回目にター
ミナル・カウント信号６を発生するかを設定する点が異
っている。まず、ＤＭＡ転送が一度行われる毎に、ＴＣ
レジスタ７とカレント・レジスタ３の値は、カウント・
デクリメンタ５によって１ずつデクリメントされる。こ
のデクリメントされたＴＣレジスタ７にボローが発生し
た場合、カウント・デクリメンタ５はターミナル・カウ
ント信号６を発生し、ＴＣレジスタ７のボローをクリア
する。かかるＤＭＡデータ転送はカレント・レジスタ３
のデクリメントによりボローが発生するまで継続する。
置のブロック図であり、図４は図３における回路動作を
説明するためのフロー図である。図３および図４に示す
ように、本実施例もＤＭＡ装置のターミナル・カウント
信号発生部分を表わし、前述した一実施例と比較する
と、ベース・レジスタ２およびカレント・レジスタ３の
他にＴＣレジスタ７をカウント・レジスタ１に設けてい
る。かかるベース・レジスタ２およびカレント・レジス
タ３の動作は前述した一実施例と同様であるが、ＴＣレ
ジスタ７には最初のＤＭＡデータ転送から何回目にター
ミナル・カウント信号６を発生するかを設定する点が異
っている。まず、ＤＭＡ転送が一度行われる毎に、ＴＣ
レジスタ７とカレント・レジスタ３の値は、カウント・
デクリメンタ５によって１ずつデクリメントされる。こ
のデクリメントされたＴＣレジスタ７にボローが発生し
た場合、カウント・デクリメンタ５はターミナル・カウ
ント信号６を発生し、ＴＣレジスタ７のボローをクリア
する。かかるＤＭＡデータ転送はカレント・レジスタ３
のデクリメントによりボローが発生するまで継続する。
【００１２】
【発明の効果】以上説明したように、本発明のＤＭＡ装
置は、カレント・レジスタとは別にターミナル・カウン
ト信号を発生するためのレジスタを備え、ターミナル・
カウント信号を任意のＤＭＡデータ転送時に発生させる
ことにより、周辺入出力装置にＦＩＦＯメモリなどを外
付けしリード動作を行うときにＦＩＦＯメモリの段数分
だけ先にターミナル・カウント信号を発生させることが
できるので、任意のＤＭＡデータ転送などに使用するこ
とが出来るという効果がある。
置は、カレント・レジスタとは別にターミナル・カウン
ト信号を発生するためのレジスタを備え、ターミナル・
カウント信号を任意のＤＭＡデータ転送時に発生させる
ことにより、周辺入出力装置にＦＩＦＯメモリなどを外
付けしリード動作を行うときにＦＩＦＯメモリの段数分
だけ先にターミナル・カウント信号を発生させることが
できるので、任意のＤＭＡデータ転送などに使用するこ
とが出来るという効果がある。
【図１】本発明の一実施例を示すＤＭＡ装置のブロック
図である。
図である。
【図２】図１における回路動作を説明するためのフロー
図である。
図である。
【図３】本発明の他の実施例を示すＤＭＡ装置のブロッ
ク図である。
ク図である。
【図４】図３における回路動作を説明するためのフロー
図である。
図である。
【図５】従来の一例を示すＤＭＡ装置のブロック図であ
る。
る。
【図６】図５に示すＤＭＡ装置を組込んだシステムの構
成図である。
成図である。
【図７】図５におけるターミナル・カウント信号発生の
動作フロー図である。
動作フロー図である。
１ カウント・レジスタ ２ ベース・レジスタ ３ カレント・レジスタ ４ ＴＣコントロール・レジスタ ５ カウント・デクリメンタ ６ ターミナル・カウント信号 ７ ＴＣレジスタ
Claims (1)
- 【請求項１】 カレント・レジスタのデクリメントによ
りＤＭＡデータ転送の回数をカウントし、前記カレント
・レジスタによりターミナル・カウント信号を出力する
ＤＭＡ装置において、前記カレント・レジスタとは別に
前記ターミナル・カウント信号の発生を制御するターミ
ナル・カウント・レジスタを有し、前記ターミナル・カ
ウント・レジスタにより前記ターミナル・カウント信号
をＤＭＡデータ転送時に発生させることを特徴とするＤ
ＭＡ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4061587A JPH0644180A (ja) | 1992-03-18 | 1992-03-18 | Ｄｍａ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4061587A JPH0644180A (ja) | 1992-03-18 | 1992-03-18 | Ｄｍａ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0644180A true JPH0644180A (ja) | 1994-02-18 |
Family
ID=13175433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4061587A Withdrawn JPH0644180A (ja) | 1992-03-18 | 1992-03-18 | Ｄｍａ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644180A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611671B2 (en) | 2000-08-02 | 2003-08-26 | Canon Kabushiki Kaisha | Image forming apparatus |
-
1992
- 1992-03-18 JP JP4061587A patent/JPH0644180A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611671B2 (en) | 2000-08-02 | 2003-08-26 | Canon Kabushiki Kaisha | Image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497501A (en) | DMA controller using a predetermined number of transfers per request | |
| JP2822986B2 (ja) | Ｄｍａ内蔵シングルチップマイクロコンピュータ | |
| JP3400665B2 (ja) | Ｐｃｍｃｉａカード上の割り込み共有技術 | |
| US5640602A (en) | Transferring digital data in units of 2 bytes to increase utilization of a 2-byte-wide bus | |
| JP2778222B2 (ja) | 半導体集積回路装置 | |
| US5287486A (en) | DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts | |
| CN111782027A (zh) | Ddr存储器运行频率调整方法及装置 | |
| US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
| US5999969A (en) | Interrupt handling system for message transfers in network having mixed hardware and software emulated modules | |
| JPH0644180A (ja) | Ｄｍａ装置 | |
| JP2624388B2 (ja) | Ｄｍａ装置 | |
| US7293120B2 (en) | DMA module having plurality of first addressable locations and determining if first addressable locations are associated with originating DMA process | |
| JP2632395B2 (ja) | バス接続装置 | |
| JP3201439B2 (ja) | ダイレクト・メモリ・アクセス・制御回路 | |
| JP2560476B2 (ja) | 通信制御装置 | |
| KR100190184B1 (ko) | 직렬버스를 통해 데이타를 송신하는 회로 | |
| JP2990960B2 (ja) | 直接メモリアクセス制御装置 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPH0240754A (ja) | Ｄｍａユニット | |
| JPS6341973A (ja) | マルチプロセツサシステム | |
| JPH07146839A (ja) | Ｄｍａ回路 | |
| JP2003150534A (ja) | チェインブロック転送方法及び通信制御装置 | |
| JPH05120205A (ja) | Ｄｍａ転送用アドレス変換装置付きプロセツサシステムおよびｄｍａ転送方法 | |
| JPH0374751A (ja) | 入出力制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |