JP2990960B2 - 直接メモリアクセス制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理における直接メ
モリアクセス（以下ＤＭＡという）の制御に利用する。
本発明は、外部装置に対するスタンバイ制御機能を備
え、転送対象外の装置をスタンバイ状態にしてシステム
の消費電力を節減することができるＤＭＡ装置に関す
る。

【０００２】

【従来の技術】従来のＤＭＡ制御装置は、図３に示すよ
うにＤＭＡ要求信号ＤＲＱを入力するＤＭＡ要求入力端
子３と、ＤＭＡ要求を許可したことを示す信号ＤＡＫを
出力するＤＭＡ許可信号出力端子４と、中央処理装置
（以下ＣＰＵという）に対するホールド要求ＨＬＤＲＱ
を出力するホールド要求端子５と、ＣＰＵがホールドを
許可したことを示す信号ＨＬＤＡＫを入力するホールド
許可信号入力端子６と、転送の対象となる外部装置アド
レスを格納するアドレスレジスタ１４と、転送データ数
を格納するカウントレジスタ１３とを備える。（参考文
献「マイコン周辺ＬＳＩ規格表` ８９」ＣＱ出版社）次
に、このように構成された従来例の動作について説明す
る。

【０００３】まず、外部のＤＭＡ要求周辺装置からＤＭ
Ａ要求入力端子３を通してＤＭＡ転送要求が検知される
と、直ちにホールド要求端子５からＣＰＵに対してホー
ルド要求信号が出力され、ホールド許可信号が返送され
るのを待つ。ＣＰＵからホールド許可信号がホールド許
可信号入力端子６から入力されると内部制御回路１によ
り複数のＤＭＡ要求チャネルのうちＤＭＡ要求元の優先
順位が決定され、周辺デバイスに対しＤＭＡ許可信号Ｄ
ＡＫをバス制御回路２からＤＭＡ許可信号出力端子４を
介して出力し、ＤＭＡ要求装置に対しＤＭＡ転送を許可
したことを伝え、その後ＤＭＡ転送を開始する。このと
き、ＤＭＡ転送サイクルの種類などのＤＭＡ転送条件は
コントロールレジスタ群１５を参照することにより決定
され、転送対象となる外部装置はアドレスレジスタ１４
により決定される。また転送すべきデータ長（バイト／
ワード数）はあらかじめカウントレジスタ１３に書き込
むことにより指定される。

【０００４】

【発明が解決しようとする課題】このような従来のＤＭ
Ａ制御装置では、ＤＭＡ転送中に他のデバイス、周辺装
置をスタンバイ状態にするためにはＤＡＫ信号を用いて
外部制御用回路により制御する必要があり、その場合、
ＤＭＡ転送時間の長さにかかわらず外部デバイスが管理
されるため、短時間の転送においては、スタンバイによ
る消費電力の削減以上にスイッチのオン／オフに伴う消
費電力が増大する問題がある。

【０００５】本発明はこのような問題を解決するもの
で、転送対象外の装置をスタンバイ状態にしてシステム
の消費電力を節減することができる装置を提供すること
を目的とする。

【０００６】

【課題を解決するための手段】本発明は、外部装置に対
するスタンドバイ制御機能を備える直接メモリアクセ ス
制御装置において、前記外部装置に対応して直接メモリ
アクセス転送すべき直接メモリアクセスチャネル番号を
指定する第一のレジスタと、現在直接メモリアクセス転
送中の直接メモリアクセスチャネル番号を格納する第二
のレジスタと、直接メモリアクセス転送の開始に同期し
て前記第一のレジスタと前記第二のレジスタとの内容を
比較して現在直接メモリアクセス転送中でない前記外部
装置に対してスタンバイ要求を送る比較手段とを備えた
ことを特徴とする。

【０００７】すなわち、中央処理装置および複数の外部
装置に接続され、各チャネルの優先順位を制御するとと
もに、内部信号のタイミングを制御する内部制御回路
と、前記中央処理装置および前記外部装置との信号の入
出力を行うバス制御回路と、前記内部制御回路および前
記バス制御回路と内部バスを介して接続されたコントロ
ールレジスタ群、カウントレジスタ、およびアドレスレ
ジスタとを備えた直接メモリアクセス制御装置におい
て、転送チャネルの指定が書き込まれるチャネルレジス
タと、転送中のチャネル番号が書き込まれるスタンバイ
チャネルレジスタと、前記チャネルレジスタおよび前記
スタンバイチャネルレジスタの値を比較して一致したと
きに、転送対象外となる前記外部装置に対してスタンバ
イ信号を出力する比較器とを備えたことを特徴とする。

【０００８】さらに、前記カウントレジスタに、転送カ
ウントが書き込まれる領域を含み、転送中のチャネルに
対する転送カウントが書き込まれるスタンバイカウント
レジスタと、前記カウントレジスタおよび前記スタンバ
イカウントレジスタの値を比較し、前記スタンバイカウ
ントレジスタの値が前記カウントレジスタの値以上のと
きに転送対象外の前記外部装置にスタンバイ信号を出力
する比較器とを備えたことを特徴とする。

【０００９】

【作用】外部周辺デバイスからのＤＭＡ転送要求が検知
されると、ＣＰＵに対しホールド要求信号を出力し、そ
の後ＣＰＵからホールド許可信号が入力されたときに、
優先順位を決定して外部装置に対しＤＭＡ許可信号を出
力しＤＭＡ転送を行う。そのとき、ＤＭＡ転送サイクル
はコントロールレジスタ群を参照して決定し、転送対象
となる外部装置のアドレスレジスタを参照して決定す
る。

【００１０】このＤＭＡ転送開始に同期して、チャネル
レジスタにあらかじめ格納されているチャネル番号と、
スタンバイチャネルレジスタに格納されている現在ＤＭ
Ａ実行中のチャネル番号とを比較器が比較し、現在転送
中でない外部装置に対してスタンバイ要求信号を発行す
る。

【００１１】これにより、転送対象外の装置をスタンバ
イ状態にすることができ、システムの消費電力を節減す
ることができる。

【００１２】

【実施例】次に、本発明実施例を図面に基づいて説明す
る。

【００１３】（第一実施例） 図１は本発明第一実施例の構成を示すブロック図であ
る。

【００１４】本発明第一実施例は、中央処理装置および
複数の外部装置に接続され、各チャネルの優先順位を制
御するとともに、内部信号のタイミングを制御する内部
制御回路１と、前記中央処理装置および前記外部装置と
の信号の入出力を行うバス制御回路２と、内部制御回路
１およびバス制御回路２と内部バス７を介して接続され
たコントロールレジスタ群８、カウントレジスタ１３、
およびアドレスレジスタ１４とを備え、さらに、本発明
の特徴として、転送チャネルの指定が書き込まれるチャ
ネルレジスタ９と、転送中のチャネル番号が書き込まれ
るスタンバイチャネルレジスタ１０と、チャネルレジス
タ９およびスタンバイチャネルレジスタ１０の値を比較
して一致したときに、転送対象外となる前記外部装置に
対してスタンバイ信号を出力する比較器１１とを備え
る。

【００１５】内部制御回路１には、複数のＤＭＡチャネ
ルを有する場合に各チャネルの優先順位を制御するため
の回路、および内部信号のタイミングを制御するための
同期信号生成回路が内蔵される。バス制御回路２は外部
周辺装置、ＣＰＵなどとの信号の入出力を行うバッファ
を含む回路により構成される。

【００１６】ＤＭＡ要求入力端子３は外部周辺装置より
ＤＭＡ転送要求信号を入力する。ＤＭＡ許可信号出力端
子４はＤＭＡ要求入力端子３からのＤＭＡ転送要求を受
け、転送を許可したことを外部装置に伝達するための信
号を出力する。

【００１７】ホールド要求端子５はＤＭＡ転送の実行に
伴い外部ＣＰＵに対してバスの明け渡しを要求する信号
を出力し、ホールド許可信号入力端子６はＣＰＵがバス
をＤＭＡ制御装置に明け渡したことを検知する信号を入
力する。

【００１８】内部バス７には、内部レジスタへの書込
み、読み出しデータ信号、アドレス信号、タイミング制
御信号が含まれる。コントロールレジスタ群８は、転送
モード、優先順位の指定などを行う複数のレジスタによ
り構成される。チャネルレジスタ９にはＤＭＡが指定さ
れたチャネル番号が格納され、現在ＤＭＡ実行中のチャ
ネル番号が格納され、スタンバイチャネルレジスタ１０
は、チャネルレジスタ９に格納されているチャネル番号
のうち現在ＤＭＡ実行中のチャネル番号であり比較器１
１により比較する対象となるチャネル番号を格納する書
込み可能なレジスタであり、比較器１１からスタンバイ
信号を出力すべきＤＭＡチャネルを指定する。スタンバ
イ要求端子１２は、チャネルレジスタ９とスタンバイチ
ャネルレジスタ１０の内容を比較器１１により比較した
結果、一致したことを示す信号を出力する。カウントレ
ジスタ１３は、ＤＭＡの転送数（バイト／ワード数）を
格納し、アドレスレジスタ１４はＤＭＡの転送対象とな
る外部装置のアドレスを格納する。

【００１９】次に、このように構成された本発明第一実
施例の動作について説明する。

【００２０】まず、外部の周辺デバイスからＤＭＡ要求
入力端子３を介してＤＭＡ転送要求が検知されると、直
ちにホールド要求端子５によりＣＰＵに対してホールド
要求信号が出力される。その後ＣＰＵからホールド許可
信号がホールド許可信号入力端子６から入力されると内
部制御回路１により各チャネルの優先順位が決定され、
該当チャネルに対応する周辺デバイスに対しＤＭＡ許可
信号ＤＡＫをバス制御回路２からＤＭＡ許可信号出力端
子４を介して出力しＤＭＡ転送を開始する。そのとき、
ＤＭＡ転送サイクルはコントロールレジスタ群８を参照
することにより決定され、転送対象となる外部装置はア
ドレスレジスタ１４により決定される。

【００２１】一方、ＤＭＡ転送開始に同期してあらかじ
め設定されたスタンバイチャネルレジスタ１０の値がチ
ャネルレジスタ９の値と比較器１１によって比較され、
一致した場合にはスタンバイ機能を有する転送対象外と
なる外部装置に対してスタンバイ要求信号をスタンバイ
要求端子１２から発行する。

【００２２】（第二実施例） 図２は本発明第二実施例の構成を示すブロック図であ
る。

【００２３】本発明第二実施例は、カウントレジスタ１
３に、該当するＤＭＡチャネルの転送データの転送カウ
ントが書き込まれる領域を含み、あからじめ転送カウン
トが書き込まれるスタンバイカウントレジスタ１６と、
カウントレジスタ１３およびスタンバイカウントレジス
タ１６の値を比較し、カウントレジスタ１３の値がスタ
ンドバイカウントレジスタ１６の値以上のときに転送対
象外の前記外部装置にスタンバイ信号を出力する比較器
１７とを備え、その他は第一実施例同様に構成される。
本第二実施例では第一実施例のチャネルレジスタ９はコ
ントロールレジスタ群１８に含まれる。

【００２４】このように構成された本発明第二実施例の
動作について説明する。前述の第一実施例の場合は図１
に示したチャネルレジスタ９とスタンバイチャネルレジ
スタ１０との値を比較器１１により比較したのに対し、
本第二実施例では、現在ＤＭ Ａ転送を行っているチャネ
ルで何バイト転送したかを示すカウントレジスタ１３の
値とあらかじめ格納されているスタンバイカウントレジ
スタ１６の値とを比較器１７により比較する。それ以外
の動作は第一実施例と同様に行われる。カウントレジス
タ１３の値がスタンバイカウントレジスタ１６に格納さ
れた値以上の場合、スタンバイ要求端子１２からスタン
バイ要求信号が出力される。

【００２５】

【発明の効果】以上説明したように本発明によれば、チ
ャネルの指定または転送カウント数の指定により長時間
におよぶＤＭＡ転送を監視し、外部の消費電力制御用装
置に信号を出力することにより、転送対象外の装置をス
タンバイ状態にすることが可能となり、システムの消費
電力を節減することができる効果がある。

【図面の簡単な説明】

【図１】本発明第一実施例の構成を示すブロック図。

【図２】本発明第二実施例の構成を示すブロック図。

【図３】従来例の構成を示すブロック図。

【符号の説明】 １ 内部制御回路 ２ バス制御回路 ３ ＤＭＡ要求入力端子 ４ ＤＭＡ許可信号出力端子 ５ ホールド要求端子 ６ ホールド許可信号入力端子 ７ 内部バス ８、１５、１８ コントロールレジスタ群 ９ チャネルレジスタ １０ スタンバイチャネルレジスタ １１、１７ 比較器 １２ スタンバイ要求端子 １３ カウントレジスタ １４ アドレスレジスタ １６ スタンバイカウントレジスタ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 外部装置に対するスタンドバイ制御機能
   を備える直接メモリアクセス制御装置において、 前記外部装置に対応して直接メモリアクセス 転送すべき
   直接メモリアクセスチャネル番号を指定する第一のレジ
   スタと、 現在直接メモリアクセス転送中の直接メモリアクセスチ
   ャネル番号を格納する第二のレジスタと、直接メモリアクセス転送の開始に同期して前記第一のレ
   ジスタと前記第二のレジスタとの内容を比較して現在直
   接メモリアクセス転送中でない前記外部 装置に対してス
   タンバイ要求を送る比較手段とを備えたことを特徴とす
   る直接メモリアクセス制御装置。