JPH04156670A - 文字列検索回路 - Google Patents
文字列検索回路Info
- Publication number
- JPH04156670A JPH04156670A JP2282274A JP28227490A JPH04156670A JP H04156670 A JPH04156670 A JP H04156670A JP 2282274 A JP2282274 A JP 2282274A JP 28227490 A JP28227490 A JP 28227490A JP H04156670 A JPH04156670 A JP H04156670A
- Authority
- JP
- Japan
- Prior art keywords
- character string
- bus
- circuit
- string search
- registered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 8
- 230000006870 function Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は文字列検索回路に関し、特に入出力装置等の文
字列検索システムに用いる文字列検索回路に関する。
字列検索システムに用いる文字列検索回路に関する。
従来のこの種の文字列検索回路の一例を第３図に示す。
第３図において、従来の文字列検索回路４は、検索対象
の文字列を登録するレジスタ４１と、外部から入力され
た文字列を一時格納するバッファ４２と、登録文字列と
外部文字列を比較照合する比較回路４３と、データバス
４４とから構成されていた。
の文字列を登録するレジスタ４１と、外部から入力され
た文字列を一時格納するバッファ４２と、登録文字列と
外部文字列を比較照合する比較回路４３と、データバス
４４とから構成されていた。
上述の従来の文字列検索回路４を使用した入出力装置等
の文字列検索システムは、第４図に示すように、文字列
検索回路４がメインバス８に接続する構成となっていた
。
の文字列検索システムは、第４図に示すように、文字列
検索回路４がメインバス８に接続する構成となっていた
。
第４図において、従来の文字列検索回路を用いた文字列
検索システムは、ホストプロセッサ（ＭＰＵ）１と、割
込コントローラ２と、メインメモリ３と、文字列検索回
路４と、直接メモリアクセス（ＤＭＡ）コントローラ５
と、スモールコンピュータシステムインタフェース（Ｓ
Ｃ８Ｉ）６と、データ転送バッファ７と、メインバス８
とから構成されていた。
検索システムは、ホストプロセッサ（ＭＰＵ）１と、割
込コントローラ２と、メインメモリ３と、文字列検索回
路４と、直接メモリアクセス（ＤＭＡ）コントローラ５
と、スモールコンピュータシステムインタフェース（Ｓ
Ｃ８Ｉ）６と、データ転送バッファ７と、メインバス８
とから構成されていた。
次に、従来の従来の文字列検索回路を用いた文字列検索
システムの動作について説明する。
システムの動作について説明する。
文字検索を実施する場合、まず、ホス）ＭＰＵ１が、文
字列検索回路４の初期化と文字列の登録を行なう。
字列検索回路４の初期化と文字列の登録を行なう。
同時に、５Ｃ８Ｉ６の初期化を行なう。
文字列の登録は、ホストＭＰＵ １から、メインバス８
および文字列検索回路４のデータバス４４を介して、検
索対象の文字列をレジスタ４１に格納、すなわち、登録
する。
および文字列検索回路４のデータバス４４を介して、検
索対象の文字列をレジスタ４１に格納、すなわち、登録
する。
次に、検索対象の外部文字列は、５Ｃ８Ｉ６から、ホス
トＭＰＵＩ、あるいは、ＤＭＡコントローラ５のいずれ
かの制御により、メインバス８およびデータバス４４を
介して、文字列検索回路４のバッファ４２に入力される
。
トＭＰＵＩ、あるいは、ＤＭＡコントローラ５のいずれ
かの制御により、メインバス８およびデータバス４４を
介して、文字列検索回路４のバッファ４２に入力される
。
次に、文字列検索回路４は、バッファ４２に入力された
外部文字列とレジスタ４１の登録文字列とを比較回路４
３により比較照合し、登録文字列と同じ文字列を検出す
ると文字列一致信号Ｃを発生する。
外部文字列とレジスタ４１の登録文字列とを比較回路４
３により比較照合し、登録文字列と同じ文字列を検出す
ると文字列一致信号Ｃを発生する。
次に、割込コントローラ２は文字列一致信号Ｃを受ける
と、割込要求ＩＲをホストＭＰＡＩに出し、割込をかけ
る。
と、割込要求ＩＲをホストＭＰＡＩに出し、割込をかけ
る。
ホストＭＰＵＩは、割込処理を開始するというものであ
った。
った。
上述した従来の文字列検索回路は、文字列検索の実行中
はメインバスを占有してしまうため、文字列検索システ
ムのホス）ＭＰＵは他の処理を実行できないという欠点
があった。
はメインバスを占有してしまうため、文字列検索システ
ムのホス）ＭＰＵは他の処理を実行できないという欠点
があった。
本発明の文字列検索回路は、ホストプロセッサの制御に
より予め登録した登録文字列と外部から入力した外部文
字列とを比較し、前記登録文字列と同一の文字列を前記
外部文字列内に検出したとき文字列一致信号を発生する
文字列検索回路において、 前記登録文字列を記憶する記憶回路と、前記外部文字列
を記憶する外部記憶装置とのインタフェース回路と、 前記ホストプロセッサに接続する第一のバスと、 前記記憶回路と前記インタフェース回路に接続する第二
のバスとを有し、。
より予め登録した登録文字列と外部から入力した外部文
字列とを比較し、前記登録文字列と同一の文字列を前記
外部文字列内に検出したとき文字列一致信号を発生する
文字列検索回路において、 前記登録文字列を記憶する記憶回路と、前記外部文字列
を記憶する外部記憶装置とのインタフェース回路と、 前記ホストプロセッサに接続する第一のバスと、 前記記憶回路と前記インタフェース回路に接続する第二
のバスとを有し、。
前記第一および第二のバスをそれぞれ独立に接続できる
ものである。
ものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の文字列検索回路の一実施例を示すブロ
ック図である。
ック図である。
第１図において、本発明の文字列検索回路４は、レジス
タ４１と、バッファ４２と、比較回路４３と、データバ
ス４４とに加えて、双方向バッファ４５と、ローカルＤ
ＭＡコントローラ４６とを有している。
タ４１と、バッファ４２と、比較回路４３と、データバ
ス４４とに加えて、双方向バッファ４５と、ローカルＤ
ＭＡコントローラ４６とを有している。
第２図は、本発明の文字列検索回路４を用いた文字列検
索システムの一例を示すブロック図である。
索システムの一例を示すブロック図である。
第２図において、文字列検索システムは、ホストプロセ
ッサ（ＭＰＵ）１と、割込コントローラ２と、メインメ
モリ３と、文字列検索回路４と、直接メモリアクセス（
ＤＭＡ）コントローラ５と、スモールコンピュータシス
テムインタフェース（ＳＣ８Ｉ）６と、データ転送バッ
ファ７と、メインバス８とに加えて、ローカルバス９と
から構成されている。
ッサ（ＭＰＵ）１と、割込コントローラ２と、メインメ
モリ３と、文字列検索回路４と、直接メモリアクセス（
ＤＭＡ）コントローラ５と、スモールコンピュータシス
テムインタフェース（ＳＣ８Ｉ）６と、データ転送バッ
ファ７と、メインバス８とに加えて、ローカルバス９と
から構成されている。
ここで、双方向バッファ４５は、内部のデータバス４４
に接続され、データバス４４の入出力データをメインバ
ス８とローカルバス９とにそれぞれ独立にインタフェー
スするスイッチ機能を備えるものである。
に接続され、データバス４４の入出力データをメインバ
ス８とローカルバス９とにそれぞれ独立にインタフェー
スするスイッチ機能を備えるものである。
さらに、メインバス８とローカルバス９を相互に接続、
あるいは、切離すスイッチ機能を存するものである。こ
れらのスイッチ機能の制御は、ホストＭＰＵＩにより行
なわれる。
あるいは、切離すスイッチ機能を存するものである。こ
れらのスイッチ機能の制御は、ホストＭＰＵＩにより行
なわれる。
次に、本実施例の動作について説明する。
文字検索を実施する場合、従来の技術で説明したのと同
様に、まず、ホス）ＭＰＵＩが文字列検索回路４の初期
化と文字列の登録を行なう。
様に、まず、ホス）ＭＰＵＩが文字列検索回路４の初期
化と文字列の登録を行なう。
同時に、５Ｃ８Ｉ６の初期化を行なう。
文字列の登録は、ホストＭＰＵ１から、メインバス８お
よび文字列検索回路４のデータバス４４を介して、検索
対象の文字列をレジスタ４１に登録する。
よび文字列検索回路４のデータバス４４を介して、検索
対象の文字列をレジスタ４１に登録する。
初期化が終了すると、文字列検索回路４は、双方向バッ
ファ４５をディスニブル（使用不可）とし、ローカルバ
ス９からメインバス８を切離す。
ファ４５をディスニブル（使用不可）とし、ローカルバ
ス９からメインバス８を切離す。
したがって、データバス４４にはローカルバス９のみが
接続されていることになる。
接続されていることになる。
以降は、メインバス８は文字列検索から開放されるので
、ホストＭＰＵ １は、他の処理を実行することが可能
となる。
、ホストＭＰＵ １は、他の処理を実行することが可能
となる。
次に、文字列検索回路４は、５Ｃ８Ｉ６からＤＭＡ要求
ＤＲＩを受領すると、ＤＭＡ承認ＤＡＩを返答する。同
時に、ローカルＤＭＡコントローラ４６を起動して、文
字列検索を開始する。
ＤＲＩを受領すると、ＤＭＡ承認ＤＡＩを返答する。同
時に、ローカルＤＭＡコントローラ４６を起動して、文
字列検索を開始する。
次に、５Ｃ８Ｉ６からの検索対象の外部文字列は、ロー
カルＤＭＡコントローラ４６の制御により、データ転送
バッファ７に転送されるのに並行して、文字列検索回路
４にも入力される。
カルＤＭＡコントローラ４６の制御により、データ転送
バッファ７に転送されるのに並行して、文字列検索回路
４にも入力される。
すなわち、外部文字列は、ローカルバス９およびデータ
バス４４を介して、文字列検索回路４のバッファ４２に
入力される。
バス４４を介して、文字列検索回路４のバッファ４２に
入力される。
次に、文字列検索回路４は、バッファ４２に入力された
外部文字列とレジスタ４１の登録文字列とを比較回路４
３により比較照合し、登録文字列と同じ文字列を検出す
ると文字列一致信号Ｃを発生する。
外部文字列とレジスタ４１の登録文字列とを比較回路４
３により比較照合し、登録文字列と同じ文字列を検出す
ると文字列一致信号Ｃを発生する。
次に、割込コントローラ２は文字列一致信号Ｃを受ける
と、割込要求ＩＲをホストＭＰＵ１に出し、割込をかけ
る。
と、割込要求ＩＲをホストＭＰＵ１に出し、割込をかけ
る。
ホス）ＭＰＵ１は、割込処理を開始すると同時に、文字
列検索回路４を介して、双方向バッファ４５をエネーブ
ル（使用可）とする。
列検索回路４を介して、双方向バッファ４５をエネーブ
ル（使用可）とする。
通常処理の場合、すなわち、文字列検索を実行シテいな
い場合は、メインバス８と、ローカルバス９とは、双方
向バッファ４５により接続されている。したがって、ホ
ストＭＰＵＩおよびＤＭＡコントローラ５から、５ＣＩ
Ｃ６へのアクセスが可能である。
い場合は、メインバス８と、ローカルバス９とは、双方
向バッファ４５により接続されている。したがって、ホ
ストＭＰＵＩおよびＤＭＡコントローラ５から、５ＣＩ
Ｃ６へのアクセスが可能である。
５ＣＩＣＯのＤＭＡ要求ＤＲＩおよびＤＭＡ承認ＤＡＩ
は、それぞれ、文字列検索回路４のローカルＤＭＡコン
トローラ４６のＤＭＡ要求ＤＲ２およびＤＭＡ承認ＤＡ
２を介して、ＤＭＡコントローラ５に接続されている。
は、それぞれ、文字列検索回路４のローカルＤＭＡコン
トローラ４６のＤＭＡ要求ＤＲ２およびＤＭＡ承認ＤＡ
２を介して、ＤＭＡコントローラ５に接続されている。
以上、本発明の詳細な説明したが、本発明は上記実施例
に限られることなく種々の変形が可能である。
に限られることなく種々の変形が可能である。
たとえば、文字列検索回路４のローカルＤＭＡコントロ
ーラ４６を使用しないで、直接ＤＭＡコントローラ５を
ローカルバス９に接続することも、本発明の主旨を逸脱
しない限り適用できることは勿論である。
ーラ４６を使用しないで、直接ＤＭＡコントローラ５を
ローカルバス９に接続することも、本発明の主旨を逸脱
しない限り適用できることは勿論である。
以上説明したように、本発明の文字列検索回路は、登録
文字列を記憶する記憶回路と、外部文字列を記憶する外
部記憶装置とのインタフェース回路と、ホストプロセッ
サに接続する第一のバスと、前記記憶回路と前記インタ
フェース回路に接続する第二のバスとを有し、前記第一
および第二のバスをそれぞれ独立に接続できるので、文
字列検索の実行中はメインバスを占有することはないた
め、文字列検索システムのホス）ＭＰＵは他の処理を実
行できるという効果がある。
文字列を記憶する記憶回路と、外部文字列を記憶する外
部記憶装置とのインタフェース回路と、ホストプロセッ
サに接続する第一のバスと、前記記憶回路と前記インタ
フェース回路に接続する第二のバスとを有し、前記第一
および第二のバスをそれぞれ独立に接続できるので、文
字列検索の実行中はメインバスを占有することはないた
め、文字列検索システムのホス）ＭＰＵは他の処理を実
行できるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の文字列検索回路を用いた文字列検索システムの
一例を示すブロック図、第３図は従来の文字列検索回路
の一例を示すブロック図、第４図は従来の文字列検索回
路を用いた文字列検索システムの一例を示すブロック図
である。 １・・・ホストＭＰＵ１２・・・割込コントローラ、３
・・・メインメモリ、４・・・文字列検索回路、５・・
・ＤＭＡコントローラ、６・・・５Ｃ８Ｉ、７・・・デ
ータ転送バッファ、８・・・メインバス、９・・・ロー
カルバス、４１・・・レジスタ、４２・・・バッファ、
４３・・・比較回路、４４・・・データバス、４５・・
・双方向バッファ、４６・・・ローカルＤＭＡコントロ
ーラ。
第１図の文字列検索回路を用いた文字列検索システムの
一例を示すブロック図、第３図は従来の文字列検索回路
の一例を示すブロック図、第４図は従来の文字列検索回
路を用いた文字列検索システムの一例を示すブロック図
である。 １・・・ホストＭＰＵ１２・・・割込コントローラ、３
・・・メインメモリ、４・・・文字列検索回路、５・・
・ＤＭＡコントローラ、６・・・５Ｃ８Ｉ、７・・・デ
ータ転送バッファ、８・・・メインバス、９・・・ロー
カルバス、４１・・・レジスタ、４２・・・バッファ、
４３・・・比較回路、４４・・・データバス、４５・・
・双方向バッファ、４６・・・ローカルＤＭＡコントロ
ーラ。
Claims (1)
- 【特許請求の範囲】 １、ホストプロセッサの制御により予め登録した登録文
字列と外部から入力した外部文字列とを比較し、前記登
録文字列と同一の文字列を前記外部文字列内に検出した
とき文字列一致信号を発生する文字列検索回路において
、 前記登録文字列を記憶する記憶回路と、 前記外部文字列を記憶する外部記憶装置とのインタフェ
ース回路と、 前記ホストプロセッサに接続する第一のバスと、 前記記憶回路と前記インタフェース回路に接続する第二
のバスとを有し、 前記第一および第二のバスをそれぞれ独立に接続できる
ことを特徴とする文字列検索回路。 ２、前記第一のバスと第二のバスとを相互に接続または
切離しをするスイッチ機能を有する双方向バッファを有
することを特徴とする請求項１記載の文字列検索回路。 ３、前記第二のバス上のデータ転送を制御する専用の直
接メモリアクセスコントローラを有することを特徴とす
る請求項１記載の文字列検索回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2282274A JPH04156670A (ja) | 1990-10-19 | 1990-10-19 | 文字列検索回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2282274A JPH04156670A (ja) | 1990-10-19 | 1990-10-19 | 文字列検索回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04156670A true JPH04156670A (ja) | 1992-05-29 |
Family
ID=17650312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2282274A Pending JPH04156670A (ja) | 1990-10-19 | 1990-10-19 | 文字列検索回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04156670A (ja) |
-
1990
- 1990-10-19 JP JP2282274A patent/JPH04156670A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02267634A (ja) | 割込み処理装置 | |
| US6718405B2 (en) | Hardware chain pull | |
| JPH04156670A (ja) | 文字列検索回路 | |
| JP2723970B2 (ja) | データ転送制御装置 | |
| JPH11184799A (ja) | メモリデータ転送方法ならびに装置 | |
| JP2990960B2 (ja) | 直接メモリアクセス制御装置 | |
| JPH01292451A (ja) | 情報処理装置 | |
| JPH06348644A (ja) | Ｄｍａ回路 | |
| JP2002229929A (ja) | メモリアクセスコントロール方法及びメモリアクセスコントロール装置 | |
| JPH02166548A (ja) | 共通バス制御方式 | |
| JPS6362064A (ja) | バス変換装置 | |
| JPH03154139A (ja) | キャッシュメモリ | |
| JPH09319698A (ja) | ダイレクト・メモリ・アクセス転送方式 | |
| JP2003316717A (ja) | 情報処理装置 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPH05173936A (ja) | データ転送処理装置 | |
| JPH11327798A (ja) | データ転送制御装置 | |
| JPH05233525A (ja) | Ｉ／ｏ処理装置 | |
| JPH07146839A (ja) | Ｄｍａ回路 | |
| JPS6337453A (ja) | バススイツチ装置 | |
| JPH0212351A (ja) | 仮想メモリシステム | |
| JPS6140658A (ja) | デ−タ処理装置 | |
| JPS62293365A (ja) | デ−タ転送方式 | |
| JPS61269545A (ja) | 計算機システム | |
| JPH05298239A (ja) | ダイレクト・メモリー・アクセス制御回路 |