JPH02166548A - 共通バス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 プロセッサシステムに各種の入出力装置を接続するため
に共通バスアダプタ装置を介して接続される共通バスの
制御方式に関し、 共通バスの性能に依存することなく、共通バスを用いる
システムの処理速度を向上させることを目的とし、 共通バスアダプタ装置にベクタ先行読出し制御手段とベ
クタ記憶手段とを設け、入出力装置Ｔからの共通バスを
介した割込み要求をこの共通バスアダプタ装置が検出し
たとき、上記ベクタ先行読出し制御手段によって上記割
込み要求をした入出力装置から割込みベクタを読出して
上記ベクタ記憶手段に記憶し、この記憶されたベクタを
中央処理装置に転送するように構成した。

〔産業上の利用分野〕

ミニコンピユータなどのプロセッサシステムに各種の入
出力装置を接続するために共通バスアダプタ装置を介し
て接続される共通バスの制御方式に関する。

〔従来の技術〕

第４図は本発明が適用されるプロセッサシステムの構成
の一例を示すもので、このプロセッサシステムの本体装
置Ｓの内部バスＢｉには中央処理装置Ｐ１主記憶装置Ｍ
が接続されるとともにチャネル装置ＣＨを介して外部記
憶装置ｔなどの入出力装置が接続されている。

さらに、ユーザがデイスプレィおよびキーボード、端末
あるいは工業用インタフェースなどの適宜の入出力装置
を接続するためにユーザに解放された共通バスが設けら
れることがあり、この共通バスＢｃは上記内部バスＢｉ
に接続された共通バスアダプタ装置Ａから導出される。

この共通バスＢｃに接続された入出力インタフェース制
御装置１＋　、ｌｘ　、Ｉｓ　、’−−−−−−−に上
記したような多数の入出力装置Ｔ１．Ｔｔ　、Ｔ３　。

・−・−・を接続して上記中央処理装置からそれぞれこ
れら入出力装置を直接に制御するようにする。

この共通バスＢｃに接続されている入出力装置からの割
込みに対しては高速な応答が要求されるためにこの割込
みは上記中央処理装置に即座に通知されなければならな
いが、従来の共通バスアダプタ装置においてはプロセッ
サ内の内部バスＢｉとこの共通バス５とを接続するだけ
の機能しか備えておらず、その動作の一例としては、ソ
フトウェアによるポーリング処理を避けるために共通バ
スに接続されている入出力装置から割込みが発生した場
合に中央処理装置が特殊なバスアクセスを行なって割込
みを要求している入出力装置を特定するための情報であ
る割込みベクタ（以下単に、ベクタ、という）を読出す
ようにしている。

第５図は上記のようなプロセッサシステムにおける従来
の共通バスアダプタ装置Ａの構成例を機能的なブロック
として示したものであって、第６図のタイムチャートを
参照しながら説明すると、入出力装置Ｔからの割込みが
発生すると、この割込み要求は共通バスＢｃから共通バ
スインタフェースＩＦｂを経て割込み要求検出機構Ｗｄ
に供給され、この割込み要求検出機構によって割込み要
求があることが検出される。

この割込み要求は次いで割込み要求送出機構ＷＳから本
体装置インタフェースｔＦｐ、内部バスＢｉを経て中央
処理装置に転送され、この中央処理装置は命令などの処
理中であればその終了を待ってこの割込み要求に対する
割込み発生処理を開始し、共通バスアダプタ装置Ａに対
して割込み情報読出し処理指令を送出する。

この指令を受信すると、共通バスアダプタ装置Ａの割込
み情報続出指示機構Ｗｒは共通バスインタフェースＩＦ
ｂを介してベクタ読出機構Ｖｒから割込み要求をした入
出力装置Ｔに対してベクタの読出しを指示し、これに応
答した入出力装置Ｔからのベクタをベクタ送出機構Ｖｓ
、本体装置インタフェースＩＦｐ、内部バスＢｉを介し
て中央処理装置Ｐに返送する。

このベクタを用いて中央処理装置はこの割込み要求に対
する処理を行い、この処理が完了すると次の命令の処理
を行う。

〔発明が解決しようとする課題〕

上記のような処理は第６図からも明らかなようにシーケ
ンシャルに行われるために所要時間が長く、その高速化
を図るためには共通バス自体あるいは共通バス上の装置
の高速化に委ねられているが、従前からの共通バスとの
互換性が重視されることから共通バスについての大きな
仕様の変更を行うことはできない。

本発明の目的は、共通バスの性能に依存することなく、
共通バスを用いるシステムの処理速度を向上させること
にある。

〔課題を解決するための手段〕

第１図は本発明による共通バスアダプタ装置の原理的な
実施例を機能的なブロックによって示したものであって
、共通バスアダプタ装置Ａにベクタ先行読出し制御手段
Ｖｃとベクタ記憶手段Ｖｍとを設け、入出力装置Ｔから
の共通バスＢｃを介した割込み要求をこの共通バスアダ
プタ装置が検出したとき、上記ベクタ先行読出し制御手
段Ｖｃによって上記割込み要求をした入出力装置から割
込みベクタを読出して上記ベクタ記憶手段Ｖｍに記憶し
、この記憶したベクタを中央処理装置に転送するように
した。

なお、この第１図には上記割込み要求を検出するための
割込み要求検出手段Ｗｄ、入出力装置からのベクタの読
出しを行うベクタ読出機構Ｖｒ、中央処理装置に内部バ
スＢｉを介してベクタを送出するベクタ送出機構ＶＳ、
上記内部バスＢｉに接続するための本体装置インタフェ
ースＩＦｐ、共通バスに接続するための共通バスインタ
フェースＩＦｂとを示しである。

〔作　用〕

共通バスインタフェースＩＦｂを介して共通バスＢｃに
接続されているＩ１０インタフェース装置を介する入出
力装置Ｔなどからの割込み要求があると、割込み要求検
出機構Ｗｄはこの割込み要求に応答してベクタ先行読出
し制御手段Ｖｃからベクタ読出機構Ｖｒを介して割込み
要求を行った入出力装置Ｔからベクタを読出してベクタ
記憶機構Ｖｍに記憶する。

そして、この記憶が終了したときに図示しない伝送経路
を経て中央処理装置にこの割込みの処理を要求し、ベク
タ送出機構からのベクタに基づく割込み処理を実行させ
る。

第２図（ａ）、　（ｂ）、　（Ｃ）は本発明による割込
み処理のタイミングを示すタイムチャートであって、こ
の図によってさらに具体的にその機能を説明する。

同図（ａ）は共通バスアダプタ装置が割込み要求を検出
したとき直ちに中央処理装置Ｐにアクセスすることなく
、入出力装置からのベクタを記憶した後に中央処理装置
アクセスするようにした動作態様を示すタイムチャート
である。

共通バスＢｅに接続されている装置Ｔが共通バス上に割
込み要求を送出すると、共通バスアダプタ装置Ａは共通
バスインタフェースＩＦｂの出力側から割込み検出機構
Ｗｄによってこの割込み要求を検出し、ベクタ先行読出
し制御手段Ｖｃによってベクタ読出機構Ｖｒから共通バ
スインクフェースＩＦｂを介して共通バス上に上記装置
Ｔに対してベクタを読出すように指示を送出する。

この指示を受信した装置Ｔはベクタを共通バスＢｃを介
して共通バスアダプタＡに転送し、共通バスアダプタ装
置Ａは共通バスインタフェース■Ｆｂからベクタ読出機
構を介してこのベクタをベクタ記憶機構Ｖｍに記憶する
。

この記憶が完了すると共通バスアダプタＡは中央処理装
置Ｐに対して割込み要求を通知し、処理中の命令が終了
した中央処理装置Ｐはこの割込みに対する処理を開始し
、共通バスアダプタ装置に対してベクタを含む割込み情
報の読出しを指令するが、このベクタは既に共通バスア
ダプタ装置の記憶機構Ｖｍに既に記憶されているので、
このベクタを含む割込み情報は実質上即時に本体装置イ
ンタフェースＴＦｐから中央処理装置Ｐに伝達されるの
で、この割込みに対する中央処理装置Ｐの処理は迅速に
行われる。

第２図（ｂ）、　（Ｃ１は共通バスアダプタ装置が割込
み要求を検出したときに中央処理装置Ｐへ割込み要求を
通知すると同時に上側同様に入出力装置にベクタの転送
を指示するようにした場合の動作態様を示すタイムチャ
ートである。

同図（ｂ）は共通バスアダプタ装置が割込み要求を検出
したときに中央処理装置Ｐに直ちにアクセスできた場合
のタイムチャートである。

この場合には中央処理装置は直ちにこの割込み要求に対
する処理を開始するが、入出力装置Ｔのベクタが未だ共
通バスアダプタ装置Ａ内のベクタ記憶機構Ｖｍに記憶さ
れていないので、このベクタが上記ベクタ記憶機構に記
憶されて中央処理装置に転送されるのを待って処理を行
う。なお、この際の共通バスアダプタ装置Ａにおける入
出力装置Ｔのベクタ続出しは前述の第２図（ａ）の場合
と同様である。

同図（Ｃ）は共通バスアダプタ装置が割込み要求を検出
したときに中央処理装置Ｐが命令処理の実行中で中央処
理装置Ｐへの割込みが不可能な場合のタイムチャートで
ある。

この場合には中央処理装置がこの割込みに対する割込み
発生処理を実行開始するまでに待ち合わせ時間が必要に
なるが、共通バスアダプタ装置Ａにおける入出力装置Ｔ
のベクタ続出しは前述の第２図（ａ）の場合と同様であ
り、この期間内にベクタの読出しとベクタ記憶機構Ｖｍ
での記憶が行われるため、全体としての処理時間は短縮
される。

〔実施例〕

第３図は本発明を適用した共通バスアダプタ装置の実施
例を示すもので、この共通バスアダプタ装置は本体装置
インタフェース［Ｆｐから内部バスＢｉを介して第４図
に示した中央処理装置Ｐおよび主記憶装置Ｍを含む本体
装置Ｓに接続されており、また、共通バスインタフェー
スＩＦｂを介して共通バスＢｃに接続されている。

本体装置Ｓから共通バスＢＣへ、あるいは共通バスＢｅ
から本体装置Ｓへのデータ転送は、データ転送制御ユニ
ッ）Ｄによって制御されながら本体装置インタフェース
ＩＦｐと共通バスインタフェースＩＦｂとを介して行わ
れる。

先行読出し指示レジスタＲは中央処理装置Ｐから共通バ
ス上の装置から割込み要求が通知された際に本発明によ
ってベクタの先行読出しを行うかあるいは第６図に示し
た従来技術によって先行読出しを行わないかを指示する
フラグ、および本体装置への割込み要求の通知を第２図
（ａ）について説明したようにベクタ読出完了後に行う
かあるいは第２図（ｂ）、　（Ｃ）について説明したよ
うに割込み要求検出機構Ｗｄが割込み要求を検出した直
後に行うかを指示するフラグが格納される。

なお、共通バスの割込みには優先度の異なる複数の割込
みレベルが存在するので、上記のフラグはこれら複数の
割込みレベルごとに独立して設定できるようにしておく
。

ベクタ記憶機構Ｖｍはベクタ読出機構Ｎｒによって読出
されたベクタを上記割込みレベルごとに格納するもので
あるが、このベクタ記憶機構Ｖｍは例えばファースト・
イン・ファースト・アウト方式によって管理されており
、この記憶機構Ｖｍからベクタが読出されたときにはこ
のベクタが消去されるように構成される。

割込み要求検出機構Ｗｄは共通バス上の入出力装置から
の割込み要求を検出するとその検出結果をベクタ先行読
出し制御ユニットＶｃに供給し、この制御ユニットＶｃ
は先行読出し指示レジスタＲの上記フラグを確認すると
ともにベクタ記憶機構Ｖｍにおける記憶内容を参照して
次のように処理を行う。

ベクタ先行読出しが指定されていない場合には第６図に
示したように割込み要求送出機構Ｗｓから中央処理装置
Ｐに対して割込み要求の発生を通知するが、本発明によ
るベクタ先行読出しが指定されている場合にはベクタ記
憶機構Ｖｍに空きがあればベクタ続出し機構Ｖｒを起動
してベクタを読出すが、このベクタ記憶機構Ｖｍに空き
がない場合には空きができるまでベクタ続出し機構Ｖｒ
の起動を保留する。

中央処理装置Ｐへのこの割込み要求の通知は、本体装置
への割込み要求の通知をベクタ読出完了後に行うように
先行読出し指示レジスタＲのフラグがセットされている
場合にはベクタが上記のベクタ読出機構Ｖｒからベクタ
記憶機構Ｖｍに格納された後に行われるが、割込み要求
検出機構Ｗｄが割込み要求を検出した直後に行うことを
指示するフラグが上記指示レジスタＲにセットされてい
る場合には上記の割込み要求検出機構Ｗｄでの入出力装
置からの割込み要求の検出と同時に行われる。

上記のようにして割込み要求の通知を受けた中央処理装
置Ｐがこの割込み要求に対する処理を開始して割込み情
報続出指示を送出し、共通バスアダプタ装置Ａ内の割込
み情報続出指示機構Ｗｒがこの指示を検出すると、この
指示はベクタ先行読出制御ユニッ１−Ｖｃに送られる。

この制御ユニットＶｃは先行続出指示レジスタＲのフラ
グを確認するとともにベクタ記憶機構Ｖｍをチエツクし
、この記憶機構Ｖｍにベクタが格納されていればベクタ
送出機構Ｖｓを起動してこのベクタを中央処理装置に向
けて送出する。もし前述のようにベクタ記憶機構Ｖｍに
空きがなくてベクタ続出し機構Ｖｒの起動を保留してい
た場合には入出力装置からベクタを読込むためにこの保
留を解除する。

この制御ユニットＶＣが上記のようにベクタ記憶機構Ｖ
ｍをチエツクしたときこの記憶機構Ｖｍにベクタが格納
されていなければ、ベクタ読出機構Ｖｒを起動して共通
バスＢｃを介して入出力装置からベクタを読出してベク
タ記憶機構Ｖｍにこのベクタを格納し、次いでベクタ送
出機構Ｖｓを起動してこの格納されたベクタを中央処理
装置Ｐへ送出させる。

〔発明の効果〕

本発明によれば、共通バスアダプタ装置からの入出力装
置のベクタの読出しが中央処理装置へのアクセスと独立
して割込み要求の検出後直ちに行われるので、従来の方
式に比して処理時間が著しく短縮されるという格別の効
果が達成される。

第１図は本発明を適用した共通バスアダプタ装置の原理
を示すブロック図、 第２図は本発明による共通バス制御方式の動作を示すタ
イムチャート、 第３図は本発明を適用して構成した共通バスアダプタ装
置の実施例を示すプロ・７り図、第４図は本発明が適用
されるプロセッサシステムの例を示すブロック図、 第５図は従来の共通バスアダプタ装置の例を示すブロッ
ク図、 第６図は従来の共通バス制御方式の動作を示すタイムチ
ャートである。

Ａ　　： Ｂ　Ｃ： Ｔ　　： ■Ｃ： ■ｍ　： 共通バスアダプタ装置 共通バス 入出力装置 ベクタ先行読出し制御手段 ベクタ記憶手段

【図面の簡単な説明】

内部バス 共通バス 原理図 第１図 区へ 【ｈ 四本 ′＃ト 区１ ′＜瀉 暇Ｇ ＃川 第４ 図 抹ト ＃ ：ｌｌｌＫ−Ｌｌ

Claims (1)

1. 【特許請求の範囲】 プロセッサシステムに各種の入出力装置を接続するため
   に共通バスアダプタ装置を介して接続される共通バスの
   制御方式において、 共通バスアダプタ装置（Ａ）にベクタ先行読出し制御手
   段（Ｖｃ）とベクタ記憶手段（Ｖｍ）とを設け、入出力
   装置（Ｔ）からの共通バス（Ｂｃ）を介した割込み要求
   をこの共通バスアダプタ装置が検出したとき、上記ベク
   タ先行読出し制御手段（Ｖｃ）によって上記割込み要求
   をした入出力装置から割込みベクタを読出して上記ベク
   タ記憶手段（Ｖｍ）に記憶し、この記憶したベクタを中
   央処理装置に転送するようにしたことを特徴とする共通
   バス制御方式。