CN105190582B

CN105190582B - 总线中继装置

Info

Publication number: CN105190582B
Application number: CN201380076319.6A
Authority: CN
Inventors: 饭田博之
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2013-05-16
Filing date: 2013-05-16
Publication date: 2018-01-16
Anticipated expiration: 2033-05-16
Also published as: US9684617B2; EP2998872B1; JP6053921B2; US20160055109A1; EP2998872A4; CN105190582A; JPWO2014184935A1; WO2014184935A1; EP2998872A1

Abstract

中继装置在从I/O装置接收到中断通知(151)时，基于地址信息存储表(1041)，不等待CPU的响应而将中断因素的读出请求(159(1))发送到I/O装置，并且，将接收到的中断通知(151)发送到CPU。此外，中继装置在接收到中断因素(160(1))时，基于I/O装置内数据读出地址存储表(1081)，不等待CPU的响应而将I/O装置内数据读出请求(159(2))发送到I/O装置。

Description

总线中继装置

技术领域

本发明涉及I/O装置的中断，涉及对经由I/O装置与CPU之间的总线的通信进行中继的总线中继装置。

背景技术

存在周期地反复执行S/W处理的系统及其结构。在该系统中，CPU进行S/W处理，在固定的周期内完成S/W处理，在下一周期再次进行S/W处理。作为上述系统的结构，多个I/O装置经由总线中继装置(桥接器)与CPU连接。在为I/O装置与总线中继装置的连接或以一对一(点对点)方式连接的总线的情况下，进行以下(1)、(2)的处理。

(1)I/O装置经由总线中继装置将中断通知给CPU。

(2)CPU发出“中断因素”的读出请求。CPU发出的“中断因素”的读出请求经由总线中继装置到达I/O装置。

在该情况下，在从I/O装置读出“中断因素”时，从CPU发出“中断因素”的读出请求起到接受“中断因素”为止，CPU处理处于“中断因素”读出等待状态。

在下述的专利文献1(日本特开平5-257863)中记载有：CPU不读出中断因素而读出总线中继装置相应部分，缩短直到CPU取得中断因素为止的时间。在专利文献1中，在从I/O装置接收到中断通知时，处理单元内的总线中继装置相应部分(ISR读取序列部41)读出中断因素。

由此，CPU不读出中断因素而读出总线中继装置相应部分，缩短直到CPU取得中断因素为止的时间。

但是，在CPU读出中断因素之前，总线中继装置相应部分(ISR读取序列部41)需要知道读出地址，需要预先对总线中继装置相应部分设定该地址。如果中断因素的读出地址是固定的，则在该地址以外的系统中不能应对。在中断因素的地址因系统而不同的情况下，需要预先对总线中继装置相应部分(ISR读取序列部41)分别进行对应的地址设定，在该专利的结构中，需要在初始化时进行基于S/W的设定。此外，在读取到中断因素内容的CPU需要根据该内容读出I/O装置内的数据的情况下，不能削减I/O装置内的数据读出的等待时间。此外，在专利文献1中，I/O装置和总线中继装置相应部分通过装置内总线连接，不能应对总线的多级结构。

现有技术文献

专利文献

专利文献1：日本特开平5-257863号公报

发明内容

发明要解决的问题

现有的缩短读出“中断因素”所需的时间的方法存在以下的课题。

(1)需要预先进行表示“中断因素”的保存场所的地址设定，需要在初始化时进行基于S/W的设定。

(2)此外，不能削减与CPU进行的基于中断因素的处理关联地读出I/O装置内的数据时的I/O装置内的数据读出时间。

(3)此外，不能应对将总线中继装置多级连接而成的总线多级结构。

本发明正是为了解决上述问题而完成的，其目的在于，

(1)不需要预先进行表示“中断因素”的保存场所的地址设定，不需要变更在现有的缩短读出“中断因素”所需的时间的方法之前使用的S/W处理，

(2)关于在中断因素读出后的处理中产生的I/O装置内的数据读出，也进行时间削减，

(3)即使在为了连接更多的I/O装置而将总线中继装置多级连接的情况下的总线多级结构时，也能够应对上述情况，

由此，缩短与中断因素相关的处理，增加周期性的S/W处理所需的时间。

用于解决问题的手段

本发明的总线中继装置对在CPU(Central Processing Unit：中央处理单元)与I/O(Input/Output：输入输出)装置之间进行通信的中断信息进行中继，所述CPU和其它中继装置中的任意装置与上位侧连接，I/O装置和上位侧之外的其它中继装置中的至少所述I/O装置与下位侧连接，其特征在于，所述总线中继装置具有：

中断通知接收部，其从下位侧的端口接收I/O装置为发送方的中断通知，输出所述端口的端口号；

中断因素地址存储部，其保存中断因素地址信息，该中断因素地址信息包含端口号与在中断因素的读出中使用的地址即中断因素地址的多个组；

地址选择部，其输入所述中断通知接收部输出的所述端口号，基于所输入的所述端口号，从所述中断因素地址存储部的所述中断因素地址信息中取得中断因素地址，并且，基于预先保有的连接信息判断与所输入的所述端口号的端口连接的装置是否是I/O装置，在判断为与所述端口连接的装置是所述I/O装置时，输出从所述中断因素地址存储部取得的中断因素地址；以及

下位侧发送部，其向与所述端口连接的所述I/O装置发送包含所述地址选择部输出的中断因素地址在内的中断因素的因素读出请求。

发明效果

根据本发明，能够提供不需要预先进行表示中断因素的保存场所的地址设定的中断手段。

附图说明

图1是示出实施方式1的总线中继装置1的一级连接的系统2的图。

图2是示出实施方式1的总线中继装置1的多级(二级)连接的系统3的图。

图3是实施方式1的总线中继装置1的模块结构图。

图4是对作为实施方式1的前提的I/O装置与CPU的信息交换进行说明的图。

图5是示出实施方式1的中断因素地址存储部104具有的地址信息存储表1041的图。

图6是示出实施方式1的I/O装置内数据读出地址存储部108具有的I/O装置内数据读出地址存储表1081的图。

图7是示出实施方式1的系统2的动作概要的图。

图8是示出实施方式1的“(A)中断通知的接收时动作”中的数据、控制流与构成要素之间的关系的UML时序图。

图9是示出实施方式1的“(B)中断因素的接收时动作”中的数据、控制流与构成要素之间的关系的UML时序图。

图10是示出实施方式1的“(C)中断因素的读出请求的接收时动作”中的数据、控制流与构成要素之间的关系的UML时序图。

图11是示出实施方式1的“(D)I/O装置内数据的读出请求的接收时动作”中的数据、控制流与构成要素的关系的UML时序图。

图12是示出实施方式1的“(E)I/O装置内数据的接收时动作”中的数据、控制流与构成要素之间的关系的UML时序图。

图13是示出实施方式1的中断因素地址存储部104的动作的流程图。

图14是实施方式1的地址信息存储表1041的初始化处理的流程图。

图15是实施方式1的连接端口号的登记处理的流程图。

图16是实施方式1的无效记录的检索处理的流程图。

图17是实施方式1的发送地址的登记处理的流程图。

图18是实施方式1的“登记中记录”的检索处理的流程图。

图19是实施方式1的“登记中记录”的有效化判定处理的流程图。

图20是实施方式1的地址信息存储表1041的访问历史、访问次数的更新处理的流程图。

图21是实施方式1的I/O装置内数据读出地址存储部108的动作的流程图。

图22是实施方式1的I/O装置内数据读出地址存储表1081的初始化处理的流程图。

图23是实施方式1的向I/O装置内数据读出地址存储表1081登记发送地址的登记处理的流程图。

图24是实施方式1的I/O装置内数据读出地址存储表1081的中断因素的内容登记、I/O装置内数据读出地址的输出的流程图。

图25是实施方式1的有效记录登记完成的检索处理的流程图。

图26是实施方式1的I/O装置内数据读出地址的保存处理和更新处理的流程图。

具体实施方式

实施方式1

图1和图2示出使用总线中继装置1的系统2、系统3的结构。

图1示出总线中继装置1的一级连接的系统2。

图2示出总线中继装置1的多级(二级)连接的系统3。如图1、图2所示，系统2、系统3具有总线中继装置1、CPU(Central Processing Unit：中央处理单元)10、I/O(Input/Output：输入输出)装置12、总线11。图1的系统2具有一个CPU 10、一个总线中继装置1和多个I/O装置12。图2的系统3具有一个CPU 10、两个总线中继装置1和多个I/O装置12。

总线中继装置对在CPU装置与I/O装置之间进行通信的中断信息进行中继。

如图1、图2所示，在总线中继装置中，CPU和其它中继装置中的任意装置与上位侧连接，I/O装置和上位侧之外的其它中继装置中的至少I/O装置与下位侧连接。

图3是总线中继装置1的结构图。总线中继装置1具有中断通知接收部101、中断通知发送部102、CPU侧事件接收部103(上位侧接收部)、中断因素地址存储部104、地址选择部105、读取/事件发行部106(下位侧发送部)、I/O侧事件接收部107(下位侧接收部)、I/O装置内数据读出地址存储部108、中断因素内容存储部109(中断因素存储部)、事件发送部110(上位侧发送部)、I/O装置内数据存储部111(内部数据存储部)。

此外，在总线中继装置1中，如图3所示，对中断通知151、中断通知接收标志152、连接端口号153、地址参照指示154、地址信息155、发送地址156、中断因素读出指示157、I/O装置内数据读出地址158(数据读出地址)、读出请求159、读出数据160、中断因素内容161、I/O装置内数据读出地址162、I/O装置内数据163(内部数据)等进行交换。

图4是示出作为实施方式1的前提的与I/O装置和CPU的中断相关的信息交换的图。

(ST1)I/O装置发送中断通知151。

(ST2)CPU向I/O装置发送中断因素的读出请求159(1)(因素读出请求)作为中断通知151的响应。读出请求159(1)包含用于读出中断因素的地址(以下，有时记作ADR(1))。在以下的实施方式中出现2种读出请求。

2种读出请求是中断因素的读出请求和I/O装置内数据的读出请求。有时将前者记作读出请求159(1)，将后者记作读出请求159(2)。此外，针对读出请求159(1)、159(2)的响应分别是中断因素和I/O装置内数据。有时将它们记作中断因素160(1)、I/O装置内数据160(2)。中断因素160(1)和I/O装置内数据160(2)均为读出数据160。

(ST3)I/O装置发送中断因素160(1)作为中断因素的读出请求159(1)的响应。

(ST4)CPU在接收到中断因素160(1)时，发送请求读出I/O装置的数据的读出请求159(2)(数据读出请求)。读出请求159(2)包含表示I/O装置的数据所在的I/O装置内数据读出地址(以下，有时记作ADR(2))。

(ST5)I/O装置在接收到读出请求159(2)时，发送I/O装置内数据160(2)。

在以下的实施方式中出现地址信息、发送地址、I/O装置内数据读出地址等。这些地址是上述ADR(1)和ADR(2)中的任意地址。中断因素的读出请求159(1)中包含的地址为ADR(1)，请求读出I/O装置的数据的读出请求159(2)中包含的地址为ADR(2)。在以下的实施方式中有时记作发送地址(ADR(1))、I/O装置内数据读出地址(ADR(2))等。

图5示出中断因素地址存储部104具有的地址信息存储表1041(中断因素地址信息)。如图5所示，地址信息存储表1041具有识别记录(由行构成的记录)的记录编号保存区1041-1、表示该记录是有效还是无效的状态保存区1041-2、保存连接端口号的连接端口号保存区1041-3、保存发送地址的发送地址保存区1041-4、保存访问历史的访问历史保存区1041-5以及保存访问次数的访问次数保存区1041-6。访问历史或访问次数表示端口号的连接端口被使用的使用状况。

图6示出I/O装置内数据读出地址存储部108具有的I/O装置内数据读出地址存储表1081。如图6所示，I/O装置内数据读出地址存储表1081具有识别记录的记录编号保存区1081-1、表示该记录是有效还是无效的状态保存区1081-2、保存发送地址的发送地址保存区1081-3、保存中断因素内容的中断因素内容保存区1081-4以及保存I/O装置内数据读出地址的I/O装置内数据读出地址保存区1081-5。

(动作说明)

本实施方式的系统动作包含以下的动作。

(A)中断通知的接收时动作，

(B)中断因素的接收时动作，

(C)中断因素的读出请求的接收时动作(从CPU/上位桥接器发送)，

(D)I/O装置内数据的读出请求的接收时动作(从CPU/上位桥接器发送)，

(E)I/O装置内数据的接收时动作。

本实施方式的系统的动作通过以下“(A)中断通知的接收时动作(a2)”所示的中断通知接收标志152变为有效而开始，通过发送“(E)I/O装置内数据的接收时动作(e5)”的I/O装置内数据而结束。

如以下说明的那样，地址选择部105(后述的a10)、中断因素内容存储部109(后述的b3-2)、数据存储部111(后述的d6、e4)等能够判定与上位或下位连接的装置。这是因为地址选择部105等预先保有与上位侧、下位侧连接的装置的连接信息。

图7是示出图1的一级连接的动作概要的图。图7的A～E与上述(A)～(E)对应。详细情况将在后面叙述，在实施方式1中，在中继装置接收到中断通知151时，基于地址信息存储表1041，发送中断因素的读出请求159(1)而不等待CPU的响应。此外，在中继装置接收到中断因素160(1)时，基于I/O装置内数据读出地址存储表1081，发送I/O装置内数据读出请求159(2)而不等待CPU的响应。

以下，对详细情况进行说明。

＜动作详细情况＞

以下，对上述各动作进行说明。

＜(A)中断通知的接收时动作＞

对于“(A)中断通知的接收时动作”，总线中继装置1内的以下构成要素与动作有关。即，中断通知接收部101、中断通知发送部102、CPU侧事件接收部103(以下，称作CPU侧接收部)、中断因素地址存储部104(以下，称作地址存储部104)、地址选择部105、读取/事件发行部106(以下，称作I/O侧发送部)、I/O装置内数据读出地址存储部108(以下，称作地址存储部108)与动作有关。

图8是示出“(A)中断通知的接收时动作”中的数据、控制流与上述构成要素之间的关系的UML时序图。图中，时间从上向下流动，横向的箭头表示数据、控制流。位于与各构成要素连接的虚线上的矩形部分表示由连接有虚线的构成要素进行处理。

在接收中断通知时进行以下的处理。

(a1)总线中继装置1内的中断通知接收部101接收由I/O装置12或“下位总线中继装置”(后述(a4)的情况)发行的中断通知151。

(a2)中断通知接收部101向CPU侧接收部103和地址选择部105送出表示已接收到中断通知151的中断通知接收标志152。

(a3)中断通知接收部101在接收到从I/O装置12或下位总线中继装置发行的中断通知151时，与送出标志的上述(a2)同时地向中断通知发送部102送出中断通知151。

(a4)在从中断通知接收部101接收到中断通知151时，中断通知发送部102向CPU10或上位总线中继装置1发送中断通知151。

(a5)当在送出标志的上述(a2)中接收到中断通知接收标志152时，在接收到从CPU10或上位总线中继装置1送出的中断因素的读出请求159(1)时(后述(c3)、(c6))，CPU侧接收部103将“地址信息155、中断因素读出指示157”输出到总线中继装置内的相关构成要素。

(a6)中断通知接收部101与送出标志的上述(a2)同时地，将接收到中断通知151的总线中继装置的连接端口号153送出到地址存储部104和地址选择部105。送出连接端口号153是为了识别通知中断通知151的I/O装置12或转送中断通知151的下位总线中继装置。

(a7)地址存储部104具有图5的地址信息存储表1041。地址信息存储表1041以下称作表1041。在从中断通知接收部101接收到连接端口号153时，地址存储部104在表1041的未使用(无效)记录(将编号、状态、连接端口号、发送地址、访问历史、访问次数作为一系列信息来管理的单位(行))的连接端口号保存区1041-3中保存接收到的连接端口号153(后述的图13的S113、S114)。

(a8)当在送出标志的(a2)中接收到中断通知接收标志152时，地址选择部105基于从中断通知接收部101通过送出连接端口号的(a6)接收到的连接端口号153，取得地址存储部104中保存的地址信息155(ADR(1))。地址选择部105向地址存储部104输出地址参照指示154，由此取得地址信息155。

(a9)地址选择部105在取得(a8)中的地址信息155时，以表1041中的有效(使用中)记录的连接端口号保存区1041-3中保存的编号与从中断通知接收部101接收到的连接端口号153一致的编号的记录为对象，取得作为对象的记录的“发送地址”。即，地址选择部105取得具有从中断通知接收部101接收到的连接端口号153且“有效”(保存有相同端口号的发送地址的记录)的记录的“发送地址”，作为地址信息155。此时，地址选择部105也可以按照访问历史，选择最新访问的记录(访问历史的数字较小的记录)的发送地址。此外，地址选择部105也可以选择访问次数最多的记录的发送地址。

例如，在图5的情况下，在从中断通知接收部101接收到的连接端口号153为“0”时，地址选择部105在基于访问历史选择发送地址的情况下，选择编号3的发送地址“1020”作为地址信息。地址选择部105在基于访问次数选择发送地址的情况下，选择编号1的发送地址“1000”作为地址信息。

(a10)地址选择部105根据通过送出连接端口号的(a6)从中断通知接收部101接收到的连接端口号153，判断与相应端口的下位连接的装置。地址选择部105在判断为相应端口的下位连接有I/O装置12时，将通过上述(a8)取得的地址信息155作为发送地址156输出到I/O侧发送部106。在连接到与接收到的连接端口号153相应的端口的下位但是下位总线中继装置的情况下，地址选择部105不将通过上述(a8)取得的地址信息155输出到I/O侧发送部106。由此，总线中继装置不等待CPU的中断因素的读出请求，发行中断因素的读出请求的仅是与I/O装置相连的总线中继装置。

(a11)地址选择部105在通过上述(a10)将发送地址156输出到I/O侧发送部106的情况下(下位的连接为I/O装置的情况下)，与其同时地将发送地址156输出到地址存储部108。

(a12)地址存储部108具有I/O装置内数据读出地址存储表1081。以下，将I/O装置内数据读出地址存储表1081称作表1081。CPU 10在读出中断因素后，从I/O装置读出I/O装置内数据，表1081是将CPU 10读出I/O装置内数据时的“读出地址”与“发送地址156”关联起来的表。地址存储部108在(a11)中从地址选择部105接收到发送地址156时，在表1081的未使用(无效)记录(将编号、状态、发送地址、中断因素内容、I/O装置内数据读出地址(以下，称作数据读出地址)作为一系列信息来管理的单位)的发送地址保存区1081-3中保存接收到的发送地址156(后述的图21的S193、S194)。不过，仅是进行发送地址156的保存，状态为登记中状态。

(a13)I/O侧发送部106基于通过(a10)取得的发送地址156，向I/O装置12发行中断因素的读出请求159(1)。

＜(B)中断因素的接收时动作＞

对于中断因素的接收时动作，总线中继装置1内的以下构成要素与动作有关。即，I/O侧发送部106、I/O侧事件接收部107(以下，称作I/O侧接收部)、地址存储部108、中断因素内容存储部109、事件发送部110与动作有关。

图9是示出接收中断因素时的数据、控制流与上述构成要素之间的关系的UML时序图。

“(B)接收中断因素时”进行如下处理。

(b1)根据通过上述“(A)中断通知的接收时动作”的(a13)而向I/O装置12发行的中断因素的读出请求159(1)，总线中继装置1从I/O装置12读出中断因素。总线中继装置1在读出中断因素160(1)时，利用I/O侧接收部107接收该中断因素160(1)(读出数据160)。

(b2)I/O侧接收部107从中断因素(读出数据160)中提取中断因素内容161，并送出到中断因素内容存储部109。

(b3-1)中断因素内容存储部109在接收到中断因素内容161时，在上位侧的连接目的地为CPU 10的情况下，保存、存储到中断因素内容存储部109内的存储区。

(b3-2)中断因素内容存储部109在本总线中继装置的上位侧的连接目的地为上位总线中继装置的情况下，将中断因素内容161送出到事件发送部110。

(b4)事件发送部110在从中断因素内容存储部109接收到中断因素内容161时，将其发送到上位总线中继装置(读出数据160)。

(b5)I/O侧接收部107与上述(b2)同时地，将中断因素内容161送出到地址存储部108。

(b6)地址存储部108在表1081中保存的有效状态的记录中，检索在下位连接为I/O装置的情况下地址选择部105通过(a11)输出的发送地址156和通过(b5)接收到的中断因素内容61与发送地址区1081-3的值和中断因素内容区1081-4的值一致的记录。地址存储部108将检索结果为一致的记录的I/O装置内数据读出地址保存区1081-5的值作为数据读出地址162发送到I/O侧发送部106。地址存储部108在上述记录的检索不一致的情况下，等待从CPU侧接收部103发送的数据读出地址158(后述(d3))。地址存储部108在从CPU侧接收部103接收到数据读出地址158时，将数据读出地址158送出到I/O侧发送部106。

(b7)I/O侧发送部106基于(b6)的数据读出地址162，向I/O装置12发行用于I/O装置内数据读出的读出请求159(2)。

＜(C)中断因素的读出请求的接收时动作＞

对于从CPU 10或上位总线中继装置发送的中断因素的“(C)中断因素的读出请求的接收时动作”，总线中继装置1内的以下构成要素与动作有关。即，CPU侧接收部103、地址存储部104、地址选择部105、I/O侧发送部106、中断因素内容存储部109、事件发送部110与动作有关。

图10是示出“(C)中断因素的读出请求的接收时动作”中的数据、控制流与上述构成要素之间的关系的UML时序图。

“(C)中断因素的读出请求时”进行如下处理。

(c1)通过上述(a4)，向CPU 10或上位总线中继装置送出中断通知151。由此，中断通知151到达CPU 10。CPU 10发行中断因素的读出请求159(1)。

(c2)CPU侧接收部103接收从CPU 10或上位总线中继装置送出的中断因素的读出请求159。

(c3)CPU侧接收部103从中断因素的读出请求159中提取地址信息155，将地址信息155送出到地址选择部105。

(c4-1)地址选择部105在从CPU侧接收部103接收到地址信息155时，向地址存储部104送出接收到的地址信息155。地址存储部104按照后述的“F.3发送地址/访问历史/访问次数的登记”，在表1041的发送地址保存区1041-4中保存地址信息155所示的发送地址。

(c4-2)在发生发送地址的登记时，地址选择部105为了向I/O装置12或下位总线中继装置发送中断因素的读出请求159(1)，将从地址选择部105接收到的发送地址156(ADR(1))送出到I/O侧发送部106。

(c5)通过上述(c4-2)，I/O侧发送部106在接收到发送地址156时，向I/O装置12或下位总线中继装置发送中断因素的读出请求159。

(c6)与上述(c3)同时地，在上位的连接目的地为CPU 10的情况下，CPU侧接收部103将中断因素读出指示157输出给中断因素内容存储部109。

另外，在上位的连接目的地为上位总线中继装置的情况下，CPU侧接收部103不输出中断因素读出指示157。

(c7)中断因素内容存储部109在接收到中断因素读出指示157时，将中断因素内容存储部109的内部存储的中断因素的内容送出到事件发送部110。中断因素内容存储部109在接收到中断因素读出指示157时(上位连接为CPU)，在尚未从I/O侧接收部107接收到中断因素内容161的情况下，等待从I/O侧接收部107接收到中断因素内容161(b2)，在接收到时，将中断因素内容161送出到事件发送部110。

(c8)事件发送部110在接收到中断因素内容161时，向CPU 10发送中断因素内容161作为读出数据160。

＜(D)I/O装置内数据的读出请求的接收时动作＞

对于从CPU 10或上位总线中继装置发送的“(D)I/O装置内数据的读出请求159的接收时动作”，总线中继装置1内的以下构成要素与动作有关。即，CPU侧接收部103、I/O侧发送部106、地址存储部108、事件发送部110、I/O装置内数据存储部111(以下，称作数据存储部111)与动作有关。

图11是示出接收I/O装置内数据的读出请求时的数据、控制流与上述构成要素之间的关系的UML时序图。

在I/O装置内数据的读出请求时进行如下处理。

(d1)CPU 10在通过上述(c8)从事件发送部110接收到读出数据160(1)(中断因素内容161)时，向总线中继装置1输出I/O装置内数据的读出请求159(2)。

(d2)CPU侧接收部103从CPU 10“或上位总线中继装置”接收I/O装置内数据的读出请求159(2)。

(d3)CPU侧接收部103在接收到I/O装置内数据的读出请求159(2)时，从读出请求159(2)中提取数据读出地址158(ADR(2))。CPU侧接收部103向地址存储部108和数据存储部111送出提取出的数据读出地址158。

(d4)地址存储部108在接收到数据读出地址158时，将其登记到表1081的数据读出地址保存区1081-5，或者，对已经登记完成的记录进行更新(参照后述的“G.3数据读出地址的保存和更新”)。

(d5)地址存储部108如后述的“G.2中断因素内容的登记和数据读出地址的输出(3)”所示，在表1081中不存在相应地址的情况下，将从CPU侧接收部103接收到的数据读出地址158(ADR(2))登记到表1081。同时，地址存储部108将从CPU侧接收部103接收到的数据读出地址162(ADR(2))送出到I/O侧发送部106。I/O侧发送部106向I/O装置12或下位总线中继装置输出I/O装置内数据的读出请求159(2)。

(d6)通过上述(d3)接收到数据读出地址158(ADR(2))的数据存储部111在上位连接为CPU 10时，如果I/O装置内数据自身已经保存，则向事件发送部110送出已存储的I/O装置内数据163。

(d7)接收到I/O装置内数据163的事件发送部110将I/O装置内数据163作为读出数据160(2)发送到CPU 10或上位总线中继装置。

＜(E)I/O装置内数据的接收时动作＞

对于从I/O装置12或下位总线中继装置接收I/O装置内数据(读出数据160(2))时的动作，总线中继装置1内的以下构成要素与动作有关。即，I/O侧接收部107、事件发送部110、数据存储部111与动作有关。

图12是示出接收I/O装置内数据时的数据、控制流与上述构成要素之间的关系的UML时序图。

接收I/O装置内数据时进行如下处理。

(e1)针对通过上述“B.中断因素的接收时动作”的(b7)或“D.I/O装置内数据的读出请求的接收时动作”的(d5)发送的I/O装置内数据的读出请求159(2)，I/O侧接收部107接收I/O装置12或下位总线中继装置送出的I/O装置内数据163(读出数据160(2))。

(e2)I/O侧接收部107在接收到I/O装置内数据163(读出数据160(2))时，将其送出到数据存储部111。

(e3)数据存储部111在接收到I/O装置内数据163时，在上位连接为CPU 10时保存I/O装置内数据163。不过，在已经通过CPU侧接收部103接收到I/O装置内数据的读出地址158(ADR(2))的情况下，不保存I/O装置内数据163而向事件发送部110送出I/O装置内数据163。

(e4)数据存储部111在接收到I/O装置内数据163时，在本总线中继装置的上位连接为上位总线中继装置1时，不保存I/O装置内数据163而向事件发送部110送出I/O装置内数据163。

(e5)事件发送部110在接收到I/O装置内数据163时，将I/O装置内数据作为读出数据160发送到CPU 10或上位总线中继装置1。

＜F.地址存储部104的动作＞

将地址存储部104的动作总结如下。

图13～图20是示出地址存储部104的动作的流程图。

图13示出地址存储部104的整体动作，图14～图20示出图13的子过程处理。图13的动作主体为地址存储部104。

图14是表1041的初始化处理的流程图。

图15是连接端口号的登记处理的流程图。

图16是无效记录的检索处理的流程图。

图17是发送地址的登记处理的流程图。

图18是“登记中记录”的检索处理的流程图。

图19是“登记中记录”的有效化判定处理的流程图。

图20是表1041的访问历史、访问次数的更新处理的流程图。

＜F.1表1041的初始化(S112)＞

(1)如图13所示，在系统复位解除(S111)之后，地址存储部104在系统刚起动之后，通过表1041的初始化，将表的状态设为无效(S112)。

图14示出S112的内容。在S121～S123中，地址存储部104将表1041的记录i的状态设为无效。如果根据图5说明，则地址存储部104将表1041的各记录(各行)的状态设为无效。

＜F.2连接端口号的登记(S114)＞

(1)在S113中，地址存储部104等待连接端口号的接收。地址存储部104在从中断通知接收部101接收到连接端口号153时(S113：是，图8的(a7))，在表1041的未使用(无效)的记录的连接端口号保存区1041-3保存接收到的连接端口号(S114)。

(2)此时，写入有连接端口号的记录尚不是有效(使用中)而为登记中状态。将状态设为登记中。图15示出S114，图16示出图15的S131。在示出S131的图16中，地址存储部104检索表1041中的无效记录。如图16的S141～S144所示，地址存储部104在表1041中发现无效的记录时结束处理。地址存储部104将命中的无效记录的状态设为“登记中”(S132)，将在S113中接收到的端口号保存到“登记中”的记录的连接端口号保存区1041-3。

＜F.3发送地址/访问历史/访问次数的登记(S116)＞

在S115中，地址存储部104等待地址信息(ADR(1))的接收。其相当于图10的(c4-1)。

(1)＜发送地址的登记＞

在地址存储部104接收到从地址选择部105输出的地址信息155时(S115：是)，图13的处理进入S116。图17的S151～S153示出S116的内容。S151为登记中的记录的检索。图18示出S151的内容。图18的内容与在图16中记述的“无效记录”的检索相似，在地址存储部104从表1041中发现“登记中记录”时，维持最初发现的记录作为“登记中记录”(S161～S164)。在S152中，地址存储部104在S151中发现的“登记中记录”的发送地址保存区1041-4保存在S115中接收到的地址信息(发送地址)。在S153中，地址存储部104进行登记中记录的有效化判定。图19的S171～S179示出S153。在S171～S173、S174-2的循环中，地址存储部104从表1041中搜索“有效”的记录。当在S172中发现“有效”的记录时，地址存储部104对在S173中“有效”的记录与“登记中记录”的连接端口号进行比较(S173)。在一致的情况下进入S174-1，地址存储部104进而判断发送地址彼此是否一致。

(2)＜发送地址的相同记录已登记的情况＞

当在S174-1中一致的情况下，即在具有登记中状态的记录的连接端口号和上述“F.3(1)”的发送地址的记录已经存在的情况下，地址存储部104不保存发送地址，而将登记中状态设为“无效”(图19的S179)。当在S174-1中一致的情况下，处理朝向S178、S179、结束。这些处理将在后述的＜F.4访问历史、访问次数的更新＞中进行记述。

(3)＜发送地址相同的记录未登记时的情况＞

当在S174-1中不一致的情况下，处理朝向S175、S176、S177、结束。在S174-1中不一致的情况下的处理为连接端口号相同、发送地址不同的记录的新登记。当在上述“F.3(1)”、“F.3(2)”中保存发送地址时，地址存储部104将登记中记录的访问历史设定成“0”(S175)。访问历史为0以上的整数，数值越小则表示越新的访问。访问历史表示该记录的连接端口与发送地址的组被使用的新旧程度，数值越小则越新。

(4)＜发送地址未登记时的访问次数＞

当在上述“F.3(1)”、“F.3(2)”中保存发送地址时，地址存储部104将登记中记录的访问次数设定成“0”(S177)。访问次数为0以上的整数，数值越大则表示发生越多访问。

＜F.4访问历史、访问次数的更新＞

(1)在上述“F.3(2)”的情况下，地址存储部104更新已经存在的记录的访问次数。处理为S174-1、S178，S179的顺序。S178的内容为图20。

(2)针对与有效状态的记录的连接端口号中的、登记中状态的记录的连接端口号一致的全部有效状态的记录进行访问历史的更新。关于该内容，以后将在图20的说明中进行记述。

(3)如图20所示，地址存储部104针对作为访问历史更新对象的记录j，使值比在上述“F.3(2)”的S178中发送地址一致的记录i的访问历史的值tmp小的记录j的访问历史“+1”，将发送地址一致的记录i的访问历史更新成“0”。由此，能够保持访问历史的大小关系。

(4)如图20所示，关于已经存在的记录的访问次数的更新，更新成使当前的访问次数值+1的值。

对图20进行说明。

(1)在S181中，地址存储部104在变量tmp中保存记录i的访问历史值。访问历史值为表1041的访问历史保存区1041-5中的记录i的值。在图19中，记录i为连接端口号、发送地址与“登记中记录”相同的特定记录。

(2)在S182中，地址存储部104从表1041选择一个记录(j＝1)。

(3)在S183中，地址存储部104判定记录j是否有效。在不是有效时，选择下一记录。在有效时，进入S184。

(4)在S184中，地址存储部104判定选择出的记录j与记录i的连接端口号是否相同。在不同的情况下，选择下一记录，重复自S183起的处理。在连接端口号相同的情况下(S184：是)，处理进入S185。

(5)在S185中，地址存储部104判定记录j的访问历史值是否小于tmp。在不小于tmp的情况下，处理返回到S182。在小于tmp的情况下，处理进入S186。

(6)在S186中，地址存储部104使记录j的访问历史值加1。然后，地址存储部104选择别的记录j，返回到S182。

(7)在S188中，地址存储部104将记录i的访问历史值设为“0”。

(8)在S189中，地址存储部104使记录i的访问次数加1。

＜G.地址存储部108的动作＞

将地址存储部108的动作总结如下。

图21是地址存储部108的整体动作的流程图。图21的动作主体为地址存储部108。图22～图26示出图21的子过程处理。

图22为表1081的初始化处理的流程图。

图23为向表1081登记发送地址的登记处理的流程图。

图24为表1081的中断因素的内容登记、数据读出地址的输出的流程图。

图25为有效记录登记完成的检索处理的流程图。

图26为数据读出地址的保存处理和更新处理的流程图。

如图21所示，在系统复位解除(S191)之后，地址存储部108在系统刚刚起动之后，通过表1081的初始化，将表的状态设为无效(S192)。图22示出S192的内容。图22与图14相同，因而省略说明。

＜G.1发送地址的登记：S194＞

(1)在S193中，地址存储部108等待发送地址的接收。地址存储部108在从地址选择部105接收到发送地址156时(图8的(a11))，在表1081的未使用(无效)记录的发送地址保存区保存接收到的发送地址。

(2)此时，写入有发送地址的记录尚不是有效(使用中)中而为登记中状态。将状态设为登记中。发送地址登记(S194)为图23。图23的S211为图16，由于已经说明，因而省略说明。此外，图23与图15相似，因而省略说明。

＜G.2中断因素内容的登记和数据读出地址的输出＞

(1)在S195中，地址存储部108等待中断因素内容的接收。地址存储部108在从I/O侧接收部107接收到中断因素内容161时(S195：是，图9的(b5))，进入S196。S196是图24的内容。图24的S221是图18的内容，S223是图25的内容。图18已经说明，因而省略S221的说明。在S222中，地址存储部108在表1081的“登记中”的记录的中断因素内容保存区1081-4保存接收到的中断因素内容161。处理进入S223。

(2)以下参照图25进行说明。地址存储部108将记录检索命中标志设为无效(S231)，从表1081选择一个记录(S232)。如果选择出的记录i有效，则地址存储部108进入S234的处理，如果不是有效，则选择下一记录(S233)。在从I/O侧接收部107接收到中断因素内容161时(图9的(b5))，地址存储部108确认有效状态的记录中是否已经存在表1081的登记中的记录的发送地址与接收到的中断因素内容161的组合(S234、S235)。在存在该组合的情况下(S234：是，S235：是)，地址存储部108将记录检索命中标志设为有效(S236)。地址存储部108在“检索命中记录”中保存记录i的“i”(S237)。地址存储部108将该有效状态的记录i的数据读出地址保存区的值作为数据读出地址162输出到I/O侧发送部106(S238)。地址存储部108在记录检索命中标志不是无效的情况下(S240：否)，结束处理。

(3)当在图9的(b5)中从I/O侧接收部107接收到中断因素内容161时，在有效状态的记录中不存在表1081的登记中的记录的发送地址(S193：是)与接收到的中断因素内容161(S195：是)的组合的情况下(S235：否，S240：是))，进入S241。在S241中，地址存储部108等待CPU侧接收部103输出的数据读出地址158的接收。当在S241中地址存储部108接收到数据读出地址158时(图11的(d3))，作为数据读出地址162输出到I/O侧发送部106(S242、图11的(d5))。

＜G.3数据读出地址的保存和更新＞

如图21所示，S196进入S197。S197是图26的内容。

(1)地址存储部108在记录检索命中标志为有效的情况下(S251：是)，等待数据读出地址的接收(S252)。地址存储部108在接收到CPU侧接收部103输出的数据读出地址158时(S252：是，图11的(d3))，将数据读出地址158保存到表1081的登记中的记录的数据读出地址保存区1081-5(S253)，将登记中的记录的状态设为有效(S254)。

(2)不过，在上述“G.2中断因素内容的登记和数据读出地址的输出(2)”的情况下(S251：是，已经在记录中登记完成的情况下)，地址存储部108使发送地址和中断因素一致的有效记录i无效。由此，表1081被更新成最新的数据读出地址158。

根据以上的实施方式1，可得到以下的效果。

(1)具有如下效果：不需要预先进行表示“中断因素”的保存场所的地址设定，不需要变更在现有的缩短读出“中断因素”耗费的时间的方法之前使用的S/W处理，并且削减读出“中断因素”耗费的时间。

(2)此外，关于在中断因素读出后的处理中产生的I/O装置内的数据读出，也具有时间削减的效果。

(3)此外，在将总线中继装置多级连接的情况下的总线多级结构时，也具有上述时间削减的效果。

在以上的实施方式中，说明了在以下的(1)～(4)的系统结构中使用的总线中继装置。

(1)周期地反复执行S/W处理。

(2)CPU在固定的周期内完成S/W处理，在下一周期再次进行S/W处理。

(3)连接多个I/O装置，CPU与多个I/O装置经由总线中继装置连接。

(4)以一对一(点对点)方式进行I/O装置与总线中继装置的连接。

此外，在以上的实施方式中说明总线中继装置具有以下的构成要素。中断通知接收部101、中断通知发送部102、CPU侧接收部103、地址存储部104、地址选择部105、I/O侧发送部106、I/O侧接收部107、地址存储部108、中断因素内容存储部109、事件发送部110、数据存储部111。

此外，在以上的实施方式中说明总线中继装置具有以下的结构。

(1)从I/O装置接收中断通知，并将其转送到CPU。

(2)不等待来自CPU的中断因素的读出请求而自发地向I/O装置发行中断因素读出。

(3)不需要通过S/W进行向I/O装置的中断因素读出时的地址设定，而是存储动作中的地址并使用该地址。

(4)能够存储多个地址，能够对I/O装置选择符合中断因素读出时的状态的地址。

(5)存储自发地发行的发往I/O装置的基于中断因素读出的中断因素。

(6)在接收到来自CPU的中断因素的读出请求时，将本总线中继装置内中存储的中断因素送出到CPU。

(7)根据来自CPU的中断因素的读出请求提取地址，作为下次的自发中断因素读出的地址候选进行存储，生成并存储统计信息。

此外，在以上的实施方式中说明的总线中继装置具有以下的特征。即，在上述记述的总线中继装置中，根据从I/O装置接收到的中断因素，能够不等待从CPU读出I/O装置内数据，而是自发地从I/O装置读出CPU在中断因素读出后进行读出的I/O装置内数据。

此外，在以上的实施方式中说明的总线中继装置具有以下的特征。即，上述的总线中继装置能够不连接I/O装置而连接总线中继装置，能够进行总线中继装置的多级连接。

标号说明

1总线中继装置；2、3系统；10CPU；11总线；12I/O装置；101中断通知接收部；102中断通知发送部；103CPU侧接收部；104地址存储部；1041表；105地址选择部；106I/O侧发送部；107I/O侧接收部；108地址存储部；1081表；109中断因素内容存储部；110事件发送部；111数据存储部；151中断通知；152中断通知接收标志；153连接端口号；154地址参照指示；155地址信息；156发送地址；157中断因素读出指示；158数据读出地址；159读出请求(中断因素的读出请求、I/O装置内数据的读出请求)；160读出数据；161中断因素内容；162数据读出地址；163I/O装置内数据。

Claims

1.一种总线中继装置，其对在CPU与输入输出装置之间进行通信的中断信息进行中继，所述总线中继装置的上位侧与所述CPU和其它中继装置中的任意装置连接，所述总线中继装置的下位侧与所述总线中继装置的上位侧之外的其它中继装置和输入输出装置中的至少所述输入输出装置连接，其特征在于，所述总线中继装置具有：

中断通知接收部，其从下位侧的端口接收输入输出装置为发送方的中断通知，输出所述端口的端口号；

第1地址存储部，其保存中断因素地址信息，该中断因素地址信息包含端口号与在中断因素的读出中使用的地址即中断因素地址的多个组；

地址选择部，其接收所述中断通知接收部输出的所述端口号，基于接收到的所述端口号，从所述第1地址存储部的所述中断因素地址信息中取得中断因素地址，并且，基于预先保有的连接信息判断与接收到的所述端口号的端口连接的装置是否是输入输出装置，在判断为与所述端口连接的装置是所述输入输出装置时，输出从所述第1地址存储部取得的中断因素地址；

下位侧发送部，其向与所述端口连接的所述输入输出装置发送包含所述地址选择部输出的中断因素地址在内的中断因素的因素读出请求；

下位侧接收部，其从与所述端口连接的所述输入输出装置接收对所述下位侧发送部发送的所述中断因素的因素读出请求进行响应的中断因素，输出接收到的所述中断因素；以及

第2地址存储部，其保存中断因素地址、中断因素、在输入输出装置的内部数据的读出中使用的地址即数据读出地址的多个组，接收所述地址选择部输出的中断因素地址和所述下位侧接收部输出的所述中断因素，判断在待保存的多个所述组中是否存在包含接收到的所述中断因素地址和所述中断因素的组，在判断为存在包含接收到的所述中断因素地址和所述中断因素的组时，输出所述组中包含的所述数据读出地址，

所述下位侧发送部基于所述第2地址存储部输出的所述数据读出地址，生成请求读出输入输出装置的内部数据的数据读出请求，向与所述端口连接的所述输入输出装置发送所生成的所述数据读出请求。

2.根据权利要求1所述的总线中继装置，其特征在于，

所述总线中继装置还具有：

上位侧接收部，其从与所述上位侧连接的所述装置接收包含中断因素地址在内的中断因素的因素读出请求，在接收到所述因素读出请求时，基于预先保有的连接信息判断与所述上位侧连接的所述装置是否是CPU，在判断为所述CPU与所述上位侧连接时，输出中断因素的读出指示；

中断因素存储部，其接收所述上位侧接收部输出的中断因素的读出指示且接收所述下位侧接收部输出的所述中断因素并保存，在保存有所述中断因素且接收到所述中断因素的读出指示时，输出所述中断因素；以及

上位侧发送部，其接收所述中断因素存储部输出的所述中断因素，将接收到的所述中断因素发送到与所述上位侧连接的所述CPU。

3.根据权利要求2所述的总线中继装置，其特征在于，

所述总线中继装置还具有存储输入输出装置的内部数据的内部数据存储部，

所述上位侧接收部从与所述上位侧连接的所述装置接收包含数据读出地址且请求读出输入输出装置的内部数据的数据读出请求，从接收到的所述数据读出请求中提取所述数据读出地址，输出提取出的所述数据读出地址，

所述内部数据存储部接收所述上位侧接收部输出的所述数据读出地址，在从所述上位侧接收部接收到所述数据读出地址时，基于预先保有的连接信息判断与所述上位侧连接的所述装置是否是所述CPU，在判断为所述CPU与所述上位侧连接时，在存储有输入输出装置的所述内部数据的情况下，将所述内部数据输出到所述上位侧发送部，

所述上位侧发送部从所述内部数据存储部接收所述内部数据，将所述内部数据发送到与所述上位侧连接的所述CPU。

4.根据权利要求3所述的总线中继装置，其特征在于，

所述下位侧接收部从与所述下位侧连接的装置接收输入输出装置的内部数据，将接收到的所述内部数据输出到所述内部数据存储部，

所述内部数据存储部在从所述下位侧接收部接收到内部数据时，基于预先保有的所述连接信息判断与所述上位侧连接的所述装置是否是所述CPU，在判断为所述CPU与所述上位侧连接时，当已经接收到所述上位侧接收部输出的所述数据读出地址时，将所述内部数据发送到所述上位侧发送部，在未接收到所述数据读出地址时，等待所述数据读出地址的接收，在接收到所述数据读出地址时，将所述内部数据发送到所述上位侧发送部。

5.根据权利要求2～4中的任意一项所述的总线中继装置，其特征在于，

所述第1地址存储部保存的所述中断因素地址信息具有访问信息，该访问信息按照每个所述组示出所述端口号被作为所述组使用的过去的使用状况，

所述上位侧接收部在从与所述上位侧连接的所述装置接收到包含中断因素地址在内的中断因素的因素读出请求时，从所述因素读出请求中提取所述中断因素地址，输出提取出的所述中断因素地址，

所述第1地址存储部接收所述中断通知接收部输出的所述端口号和所述上位侧接收部输出的所述中断因素地址，针对包含与接收到的所述端口号和所述中断因素地址相同的所述端口号和所述中断因素地址的所述组，更新所述访问信息，

所述地址选择部从所述访问信息更新后的所述中断因素地址信息中取得所述中断因素。

6.根据权利要求5所述的总线中继装置，其特征在于，

所述第1地址存储部保存的所述中断因素地址信息包含表示所述组被使用的新旧程度的访问历史和表示所述组被使用的次数的访问次数，作为每个所述组的所述访问信息，

所述地址选择部基于所述访问历史和所述访问次数中的任意信息，取得所述中断因素地址。

7.根据权利要求5所述的总线中继装置，其特征在于，

所述第1地址存储部在接收到所述中断通知接收部输出的所述端口号和所述上位侧接收部输出的所述中断因素地址时，在不存在包含与接收到的所述端口号和所述中断因素地址相同的所述端口号和所述中断因素地址的所述组时，保存包含接收到的所述端口号和所述中断因素地址的组作为新的组。

8.根据权利要求3或4所述的总线中继装置，其特征在于，

所述第2地址存储部接收所述地址选择部输出的所述中断因素地址、所述下位侧接收部输出的所述中断因素和所述上位侧接收部输出的所述数据读出地址，判断是否保存有接收到的所述中断因素地址、所述中断因素和所述数据读出地址的组，在判断为没有保存时，新保存所述组。