JPH05257863A - 処理装置の割込みステータス認識方法 - Google Patents
処理装置の割込みステータス認識方法Info
- Publication number
- JPH05257863A JPH05257863A JP5786192A JP5786192A JPH05257863A JP H05257863 A JPH05257863 A JP H05257863A JP 5786192 A JP5786192 A JP 5786192A JP 5786192 A JP5786192 A JP 5786192A JP H05257863 A JPH05257863 A JP H05257863A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- isr
- processing unit
- processing
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 割込み要求を受けた際のステータス情報の認
識方式に関し、処理部の処理効率の高い割込みステータ
ス認識方式を提供することを目的とする。 【構成】 処理ユニット３と複数の入出力ユニット1-1
〜1-n が装置内バス２によって接続された処理装置にお
いて、前記複数の入出力ユニット1-1 〜1-n のいずれか
に割込み要求が発生した際のステータス情報を、前記処
理ユニット３内の割込みステータス認識部４が装置内バ
ス２を使用してＩＳＲリードシーケンス部41に取り込
み、前記装置内バス２の使用権獲得後に前記ＩＳＲリー
ドシーケンス部41に格納されているステータス情報を第
１ＩＳＲ42a 〜第ｎＩＳＲ42n の何れかに移行し、この
移行完了後に前記処理ユニット３内の処理部８に前記第
１ＩＳＲ42a 〜第ｎＩＳＲ42n より割込み要求を通知す
るように構成する。
識方式に関し、処理部の処理効率の高い割込みステータ
ス認識方式を提供することを目的とする。 【構成】 処理ユニット３と複数の入出力ユニット1-1
〜1-n が装置内バス２によって接続された処理装置にお
いて、前記複数の入出力ユニット1-1 〜1-n のいずれか
に割込み要求が発生した際のステータス情報を、前記処
理ユニット３内の割込みステータス認識部４が装置内バ
ス２を使用してＩＳＲリードシーケンス部41に取り込
み、前記装置内バス２の使用権獲得後に前記ＩＳＲリー
ドシーケンス部41に格納されているステータス情報を第
１ＩＳＲ42a 〜第ｎＩＳＲ42n の何れかに移行し、この
移行完了後に前記処理ユニット３内の処理部８に前記第
１ＩＳＲ42a 〜第ｎＩＳＲ42n より割込み要求を通知す
るように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、処理装置内の処理ユニ
ットが入出力ユニットからの割込み要求を受け、このス
テータス情報の認識方法に関するものである。
ットが入出力ユニットからの割込み要求を受け、このス
テータス情報の認識方法に関するものである。
【０００２】近年の処理装置は大規模化および処理速度
の高速化が要求されている。このため、割込み機能を有
する入出力ユニットに対する処理ユニットの割込み処理
を高速かつ高効率に行い、その負荷を軽減する必要があ
る。
の高速化が要求されている。このため、割込み機能を有
する入出力ユニットに対する処理ユニットの割込み処理
を高速かつ高効率に行い、その負荷を軽減する必要があ
る。
【０００３】
【従来の技術】以下、図３に示す従来の一実施例の回路
構成を示す図をもちいて、従来の割込みステータス認識
方法を説明する。
構成を示す図をもちいて、従来の割込みステータス認識
方法を説明する。
【０００４】図において、１は割込みが有るとき割込み
通知を送出する割込み発生部1aと該割込み通知をラッチ
する割込みステータスレジスタ（以下、ＩＳＲと称す）
1bと処理対象装置のアドレスを復号するデコーダ1cを備
えた入出力ユニットである。また、2aはアドレスバス、
2bはデータバスである。
通知を送出する割込み発生部1aと該割込み通知をラッチ
する割込みステータスレジスタ（以下、ＩＳＲと称す）
1bと処理対象装置のアドレスを復号するデコーダ1cを備
えた入出力ユニットである。また、2aはアドレスバス、
2bはデータバスである。
【０００５】３は処理ユニットであり、データのバッフ
ァ５とプログラムを内蔵するメモリ７と割込み通知を受
けてメモリ７からのプログラムに従ってデータバス2bか
ら送られてくるデータの処理を行う処理部およびメモリ
７と処理部８を結ぶ内部バス９を備える。
ァ５とプログラムを内蔵するメモリ７と割込み通知を受
けてメモリ７からのプログラムに従ってデータバス2bか
ら送られてくるデータの処理を行う処理部およびメモリ
７と処理部８を結ぶ内部バス９を備える。
【０００６】また、10はバス使用権の調停を行うバス使
用権調停部である。図３に示すように、入出力ユニット
１に割込みがあると、割込み発生部1aは認識された割込
み情報をＩＳＲ1bにラッチすると共に、割込み通知を処
理部８に送出する。常時、処理部８はメモリ７のプログ
ラムにより動作しており、この割込み通知を受けとると
処理ユニット３内の内部バス９を獲得して割込み処理プ
ログラムに移行すると共に、バス要求をバス使用権調停
部10に送出し、該バス使用権調停部10はバス使用権の調
停が完了するとバス譲渡をアドレスバス2aと処理部８へ
送出し、同時に処理部８はアドレスバス2aへＩＳＲ1bか
らのアドレス情報を送出する。
用権調停部である。図３に示すように、入出力ユニット
１に割込みがあると、割込み発生部1aは認識された割込
み情報をＩＳＲ1bにラッチすると共に、割込み通知を処
理部８に送出する。常時、処理部８はメモリ７のプログ
ラムにより動作しており、この割込み通知を受けとると
処理ユニット３内の内部バス９を獲得して割込み処理プ
ログラムに移行すると共に、バス要求をバス使用権調停
部10に送出し、該バス使用権調停部10はバス使用権の調
停が完了するとバス譲渡をアドレスバス2aと処理部８へ
送出し、同時に処理部８はアドレスバス2aへＩＳＲ1bか
らのアドレス情報を送出する。
【０００７】バス譲渡が処理部８に入力されると処理部
８の動作はデータ処理に移行し、バッファ５、６を介し
てデコーダ1cが解読した処理対象装置のアドレスに対応
して出力するＩＳＲ1bのラッチ内容を読み出しに行き、
該ラッチ内容の読み出しによりメモリ７のプログラムに
従って処理部８はその処理を行う。
８の動作はデータ処理に移行し、バッファ５、６を介し
てデコーダ1cが解読した処理対象装置のアドレスに対応
して出力するＩＳＲ1bのラッチ内容を読み出しに行き、
該ラッチ内容の読み出しによりメモリ７のプログラムに
従って処理部８はその処理を行う。
【０００８】このため、処理部ユニット３における割込
み処理では、アドレスバス2aとデータバス2bの獲得およ
びＩＳＲ1bの割込みステータス情報の読み出し時間が必
要になる。
み処理では、アドレスバス2aとデータバス2bの獲得およ
びＩＳＲ1bの割込みステータス情報の読み出し時間が必
要になる。
【０００９】
【発明が解決しようとする課題】従って、処理装置の規
模の拡大に伴って、装置内バスの獲得時間が増大しかつ
割込み処理時間が増大するという課題がある。
模の拡大に伴って、装置内バスの獲得時間が増大しかつ
割込み処理時間が増大するという課題がある。
【００１０】本発明は、処理部が割込み処理を行う際に
おいて、装置内バス獲得および割込みステータス情報の
読み出し時間を削減し、処理部の処理効率の高い割込み
ステータス認識方法を提供することを目的とする。
おいて、装置内バス獲得および割込みステータス情報の
読み出し時間を削減し、処理部の処理効率の高い割込み
ステータス認識方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、処理ユニット３と複数の入出力ユニット
1-1 〜1-n が装置内バス２によって接続された処理装置
において、前記複数の入出力ユニット1-1 〜1-n のいず
れかに割込み要求が発生した際のステータス情報を、前
記処理ユニット３内の割込みステータス認識部４が装置
内バス２を使用してＩＳＲリードシーケンス部41に取り
込み、前記装置内バス２の使用権獲得後に前記ＩＳＲリ
ードシーケンス部41に格納されているステータス情報を
第１ＩＳＲ42a 〜第ｎＩＳＲ42n の何れかに移行し、こ
の移行完了後に前記処理ユニット３内の処理部８に前記
第１ＩＳＲ42a 〜第ｎＩＳＲ42n より割込み要求を通知
するように構成する。
め本発明では、処理ユニット３と複数の入出力ユニット
1-1 〜1-n が装置内バス２によって接続された処理装置
において、前記複数の入出力ユニット1-1 〜1-n のいず
れかに割込み要求が発生した際のステータス情報を、前
記処理ユニット３内の割込みステータス認識部４が装置
内バス２を使用してＩＳＲリードシーケンス部41に取り
込み、前記装置内バス２の使用権獲得後に前記ＩＳＲリ
ードシーケンス部41に格納されているステータス情報を
第１ＩＳＲ42a 〜第ｎＩＳＲ42n の何れかに移行し、こ
の移行完了後に前記処理ユニット３内の処理部８に前記
第１ＩＳＲ42a 〜第ｎＩＳＲ42n より割込み要求を通知
するように構成する。
【００１２】また、前記割込みステータス認識部４が、
ステータス情報を前記処理ユニット３内に設けたメモリ
７に書き込み後に、該処理ユニット３に割込み要求を通
知するように構成する。
ステータス情報を前記処理ユニット３内に設けたメモリ
７に書き込み後に、該処理ユニット３に割込み要求を通
知するように構成する。
【００１３】更に、前記割込みステータス認識部４が、
ステータス情報を前記処理ユニット３内に設けたメモリ
の代わりにＦＩＦＯメモリを使用して書き込み後に、前
記処理ユニット３に割込み要求を通知するように構成す
る。
ステータス情報を前記処理ユニット３内に設けたメモリ
の代わりにＦＩＦＯメモリを使用して書き込み後に、前
記処理ユニット３に割込み要求を通知するように構成す
る。
【００１４】
【作用】本発明は図１に示すごとく、例えば入出力ユニ
ット1-1 内の割込み発生部1aで割込み要求が発生する
と、該割込み通知はＩＳＲ1bにセットされ、同時に割込
み発生部1aが出力する割込み通知でＩＳＲリードシーケ
ンス部41に入出力ユニット1-1 に割込み要求があること
が通知される。
ット1-1 内の割込み発生部1aで割込み要求が発生する
と、該割込み通知はＩＳＲ1bにセットされ、同時に割込
み発生部1aが出力する割込み通知でＩＳＲリードシーケ
ンス部41に入出力ユニット1-1 に割込み要求があること
が通知される。
【００１５】この割込み要求動作により、ＩＳＲリード
シーケンス部41は装置内バス２の使用要求を行い、使用
権獲得後に装置内バス２を使用してＩＳＲ1bに格納され
ているステータス情報を例えば第１ＩＳＲ42a に取り込
み、その後に割込みステータス認識部４は処理部８へ割
込み処理要求を通知する。
シーケンス部41は装置内バス２の使用要求を行い、使用
権獲得後に装置内バス２を使用してＩＳＲ1bに格納され
ているステータス情報を例えば第１ＩＳＲ42a に取り込
み、その後に割込みステータス認識部４は処理部８へ割
込み処理要求を通知する。
【００１６】従って、この割込み処理要求を受けた処理
部８は、第１ＩＳＲ42a を取り込むことで第１ＩＳＲ42
a のステータス情報に応じた割込み処理を開始するよう
になる。
部８は、第１ＩＳＲ42a を取り込むことで第１ＩＳＲ42
a のステータス情報に応じた割込み処理を開始するよう
になる。
【００１７】
【実施例】以下、図２をもちいて本発明の内容を説明す
る。図２は本発明の一実施例の回路構成を示す図であ
り、１例として入出力ユニットが一つの場合を示す。
る。図２は本発明の一実施例の回路構成を示す図であ
り、１例として入出力ユニットが一つの場合を示す。
【００１８】図２において、１は従来例と同一構成の割
込み発生部1aとＩＳＲ1bおよびデコーダ1cを備えた入出
力ユニットであり、また同様に、2aと2bは装置内バス２
に対応しており、2aはアドレスバス、2bはデータバスで
ある。
込み発生部1aとＩＳＲ1bおよびデコーダ1cを備えた入出
力ユニットであり、また同様に、2aと2bは装置内バス２
に対応しており、2aはアドレスバス、2bはデータバスで
ある。
【００１９】３は処理ユニットであり、本発明のＩＳＲ
リードシーケンス部41と第１ＩＳＲ42a,第２ＩＳＲ42b
・・・第ｎＩＳＲ42n を備えた割込みステータス認識部
４、および従来例と同一構成のバッファ５、バッファ６
とメモリ７と処理部８と内部バス９により構成される。
そして、10は従来例のバス使用権調停部である。
リードシーケンス部41と第１ＩＳＲ42a,第２ＩＳＲ42b
・・・第ｎＩＳＲ42n を備えた割込みステータス認識部
４、および従来例と同一構成のバッファ５、バッファ６
とメモリ７と処理部８と内部バス９により構成される。
そして、10は従来例のバス使用権調停部である。
【００２０】図２に示すように、入出力ユニット１内の
割込み発生部1aより割込み要求が発生してＩＳＲ1bにセ
ットされると、割込み発生部1aからの割込み通知により
処理ユニット３内の割込みステータス認識部４のＩＳＲ
リードシーケンス部41へ入出力ユニット１に割込みが発
生していることが通知される。
割込み発生部1aより割込み要求が発生してＩＳＲ1bにセ
ットされると、割込み発生部1aからの割込み通知により
処理ユニット３内の割込みステータス認識部４のＩＳＲ
リードシーケンス部41へ入出力ユニット１に割込みが発
生していることが通知される。
【００２１】前記の割込み発生の通知により、ＩＳＲリ
ードシーケンス部41はバス使用権調停部10へバス要求を
送出し、バス使用権調停部10からバス譲渡がＩＳＲリー
ドシーケンス部41に来ることにより、アドレスバス2aへ
ＩＳＲ1bからのアドレス情報を送出する。
ードシーケンス部41はバス使用権調停部10へバス要求を
送出し、バス使用権調停部10からバス譲渡がＩＳＲリー
ドシーケンス部41に来ることにより、アドレスバス2aへ
ＩＳＲ1bからのアドレス情報を送出する。
【００２２】前記アドレス情報を受信した入出力ユニッ
ト１内のデコーダ1cは、ＩＳＲ1bにセットされているス
テータス情報をデータバス2bに送出するように動作し、
該データバス2bに送出されたステータス情報はバッファ
５を介して第１ＩＳＲ42a に取り込む。
ト１内のデコーダ1cは、ＩＳＲ1bにセットされているス
テータス情報をデータバス2bに送出するように動作し、
該データバス2bに送出されたステータス情報はバッファ
５を介して第１ＩＳＲ42a に取り込む。
【００２３】前記ステータス情報の取り込み動作が完了
した後、ＩＳＲリードシーケンス部41は割込み処理要求
により処理部８へ割込み処理要求を行う。前記処理要求
を受けた処理部８は、内部バス９を使用して第１ＩＳＲ
42a からステータス情報を得て、その割込み処理を実行
する。
した後、ＩＳＲリードシーケンス部41は割込み処理要求
により処理部８へ割込み処理要求を行う。前記処理要求
を受けた処理部８は、内部バス９を使用して第１ＩＳＲ
42a からステータス情報を得て、その割込み処理を実行
する。
【００２４】なお、レジスタより形成される第１ＩＳＲ
42a 〜第ｎＩＳＲ42n の代わりに書き込み読み出しの任
意なメモリを設け、同一のハードウエアに対して柔軟に
対応できる割込みステータス認識方法を構成してもよ
い。
42a 〜第ｎＩＳＲ42n の代わりに書き込み読み出しの任
意なメモリを設け、同一のハードウエアに対して柔軟に
対応できる割込みステータス認識方法を構成してもよ
い。
【００２５】更に、レジスタである第１ＩＳＲ42a 〜第
ｎＩＳＲ42n の代わりに、先入れ先出し動作を行うＦＩ
ＦＯメモリを設けることにより、同様の機能を果たすこ
とが可能である。
ｎＩＳＲ42n の代わりに、先入れ先出し動作を行うＦＩ
ＦＯメモリを設けることにより、同様の機能を果たすこ
とが可能である。
【００２６】
【発明の効果】以上の説明から明らかなように本発明に
よれば、処理部が割込み要求を受けてから処理を実行す
るまでの間、装置内バス獲得動作および処理部による装
置内バスを使っての割込みステータス情報の取り込み動
作が不要であるため、処理の割込み処理に対する負荷が
軽減されるという効果を奏する。
よれば、処理部が割込み要求を受けてから処理を実行す
るまでの間、装置内バス獲得動作および処理部による装
置内バスを使っての割込みステータス情報の取り込み動
作が不要であるため、処理の割込み処理に対する負荷が
軽減されるという効果を奏する。
【図１】 本発明の原理構成を示す図である。
【図２】 本発明の一実施例の回路構成を示す図であ
る。
る。
【図３】 従来の一実施例の回路構成を示す図である。
1-1 〜1-n は入出力ユニット 1aは割込み発生部 1bは割込みステータスレジスタ（ＩＳＲ） ２は装置内バス ３は処理ユニット ４は割込みステータス認識部 ５、６はバッファ ７はメモリ ８は処理部 ９は内部バス 10はバス使用権調停部 41はＩＳＲリードシーケンス部 42a は第１割込みステータスレジスタ（第１ＩＳＲ） 42b は第２割込みステータスレジスタ（第２ＩＳＲ） ・ ・ 42n は第ｎ割込みステータスレジスタ（第ｎＩＳＲ）
Claims (3)
- 【請求項１】 処理ユニット(3) と複数の入出力ユニッ
ト(1-1〜1-n)が装置内バス(2) によって接続された処理
装置において、 前記複数の入出力ユニット(1-1〜1-n)のいずれかに割込
み要求が発生した際のステータス情報を、前記処理ユニ
ット(3) 内の割込みステータス認識部(4) が装置内バス
(2) を使用してＩＳＲリードシーケンス部(41)に取り込
み、前記装置内バス(2) の使用権獲得後に前記ＩＳＲリ
ードシーケンス部(41)に格納されているステータス情報
を第１ＩＳＲ(42a) 〜第ｎＩＳＲ(42n) の何れかに移行
し、この移行完了後に前記処理ユニット(3) 内の処理部
(8) に前記第１ＩＳＲ(42a) 〜第ｎＩＳＲ(42n) より割
込み要求を通知することを特徴とした処理装置の割込み
ステータス認識方法。 - 【請求項２】 前記割込みステータス認識部(4) が、ス
テータス情報を前記処理ユニット(3) 内に設けたメモリ
に書き込み後に、該処理ユニット(3) に割込み要求を通
知することを特徴とした請求項１記載の処理装置の割込
みステータス認識方法。 - 【請求項３】 前記割込みステータス認識部(4) が、ス
テータス情報を前記処理ユニット(3) 内に設けたメモリ
の代わりにＦＩＦＯメモリを使用して書き込み後に、前
記処理ユニット(3) に割込み要求を通知することを特徴
とした請求項１記載の処理装置の割込みステータス認識
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5786192A JPH05257863A (ja) | 1992-03-16 | 1992-03-16 | 処理装置の割込みステータス認識方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5786192A JPH05257863A (ja) | 1992-03-16 | 1992-03-16 | 処理装置の割込みステータス認識方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05257863A true JPH05257863A (ja) | 1993-10-08 |
Family
ID=13067779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5786192A Pending JPH05257863A (ja) | 1992-03-16 | 1992-03-16 | 処理装置の割込みステータス認識方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05257863A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014184935A1 (ja) | 2013-05-16 | 2014-11-20 | 三菱電機株式会社 | バス中継装置 |
-
1992
- 1992-03-16 JP JP5786192A patent/JPH05257863A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014184935A1 (ja) | 2013-05-16 | 2014-11-20 | 三菱電機株式会社 | バス中継装置 |
| EP2998872A4 (en) * | 2013-05-16 | 2017-01-11 | Mitsubishi Electric Corporation | Bus repeater |
| US9684617B2 (en) | 2013-05-16 | 2017-06-20 | Mitsubishi Electric Corporation | Bus relay device for relaying communication through bus of I/O apparatus and CPU wherein relay device has lower side transmission unit to transmit interrupt factor address |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050210221A1 (en) | Microcomputer and microcomputer system | |
| IL134870A (en) | Data transfer system for use in an information processing system | |
| US6263395B1 (en) | System and method for serial interrupt scanning | |
| JPH04306748A (ja) | 情報処理装置 | |
| US6766386B2 (en) | Method and interface for improved efficiency in performing bus-to-bus read data transfers | |
| US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
| US6874049B1 (en) | Semaphores with interrupt mechanism | |
| US7660924B2 (en) | Semiconductor integrated circuit device which executes data transfer between a plurality of devices connected over network, and data transfer method | |
| US7181559B2 (en) | Message based transport mechanism for level sensitive interrupts | |
| US7774513B2 (en) | DMA circuit and computer system | |
| EP0969384A2 (en) | Method and apparatus for processing information, and providing medium | |
| US6647450B1 (en) | Multiprocessor computer systems with command FIFO buffer at each target device | |
| US5687329A (en) | Information handling system including a data bus management unit, an address management unit for isolating processor buses from I/O and memory | |
| JPH05257863A (ja) | 処理装置の割込みステータス認識方法 | |
| JPH08314854A (ja) | データ転送システムおよびこれに関連する装置 | |
| US5513367A (en) | Multiprocessor system having respective bus interfaces that transfer data at the same time | |
| JP2990800B2 (ja) | 割込み処理装置 | |
| JPS6391756A (ja) | 記憶装置の部分書き込み命令処理方式 | |
| WO2023229616A1 (en) | Distributed firmware interfacing processors and intergrated circuits | |
| KR920010971B1 (ko) | 데이타 버퍼램을 이용한 입출력 처리기 | |
| JPH03241442A (ja) | ストアバッファ制御方式 | |
| JPH0434629A (ja) | メモリアクセス制御装置のビジーチェック方式 | |
| JP2001022710A (ja) | 複数のバス制御装置を有するシステム | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPH0432922A (ja) | インタフェース制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020910 |