JPS63231669A - デ−タの伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要） 本発明は、メインプロセッサとサブプロセッサとを有し
、メインメモリと共有メモリとを設けてなるデータの伝
送システムのデータの伝送方式において、データの伝送
時間の短縮を図るため、アドレスバスと共有メモリとの
間にアドレスバス上に出力されるメインメモリのアドレ
スを共有メモリのアドレスに変換するアドレス変換部を
設けるようにしたものである。

〔産業上の利用分野〕

本発明はデータの伝送方式に係り、特にメインプロセッ
サと、メインメモリと、外部装置に連結した入出力制御
部と、サブプロセッサ及び上記メインプロセッサからア
クセス可能な共有メモリと、上記入出力制御部と上記メ
インメモリ及び共有メモリ間のＤＭＡ伝送を制御すＤＭ
Ａ制御部とを有しこれらをアドレスバス及びデータバス
に連結してなるデータの伝送システムに適用するデータ
の伝送方式に関する。

（従来の枝術） 一般に、上述のようなデータ伝送システムとして次のよ
うなものがある。これは第４図に示すように、メインプ
ロセッサ１とサブプロセッサ２とを有し、メインプロセ
ッサ１に接続したアドレスバス３及びデータバス４にメ
インメモリ５と、外部装置６に連結した入出力制御部７
と、サブプロセッサ２及び上記メインプロセッサ１から
アクセス可能な共有メモリ８と、上記入出力制御部７と
上記メインメモリ５及び共有メモリ８間のＤＭＡ伝送を
制御するＤＭＡ制御部９とを接続したものである。この
ようなデータ伝送システムにおいて、外部装置６から入
出力制御部７を介して入力し、データをメインメモリ５
及び共有メモリ８の両方に格納する必要がある場合があ
る。

従来このようなデータ伝送システムにおいて、このよう
なデータの伝送を実行するには次のような方式を採用し
ている。このデータの伝送方式は、先ずメインプロセッ
サ１はＤＭＡ制御部９に指示を与え、入出力制御部７か
らメインメモリ５にＤＭＡ伝送を行なう（第４図中■の
破線で示す）。この際共有メモリ８のアドレスの割り付
けはメインメモリ５とは異なるものとしているため、デ
ータはメインメモリ５にのみ格納され、共有メモリ８に
は格納されない。この伝送が完了したのち、メインプロ
セッサ１はメインメモリ５から共有メモリ８にデータを
複写する（第４図中■の破線で示す）ものである。

〔発明が解決しようとする問題点〕

ところで、上述のようなデータの伝送システムにおいて
上述の方式を採用するとデータ伝送を、入出力制御部７
からメインメモリ５へ、メインメモリ５から共有メモリ
８へ、というように２回実行しなければならず、データ
の伝送に時間がかかるという問題がある。この問題はイ
メージデータのようにデータ量が多い場合には顕著なも
のとなる。

Ｃ問題点を解決するための手段） 本発明において、上記の問題点を解決するための手段は
、第１図に示すように、メインプロセッサ１０とサブプ
ロセッサ１１とを有し、メインメモリ１２と、外部装置
２３に連結した入出力制御部１４と、サブプロセッサ１
１及び上記メインプロセッサ１０からアクセス可能な共
有メモリ１３と、上記入出力制御部１４と上記メインメ
モリ１２及び共有メモリ１３間のＤＭＡ伝送を制御すＤ
ＭＡ制御部１５とをメインプロセッサ１０からのアドレ
スバス１６及びデータバス１７に連結してなるデータの
伝送システムにおいて、アドレスバス１６と共有メモリ
１３との間にアドレスバス１６上に出力されるメインメ
モリ１２のアドレスを共有メモリ１３のアドレスに変換
するアドレス変換部１８を設け、入出力制御部１４から
メインメモリ１２へのデータのＤＭＡ伝送と同時に共有
メモリ１３へのデータ伝送を行なうデータの伝送方式を
採用したことである。

（作用） 本発明によれば入出力制御部１４からメインメモリ１２
へのデータのＤＭＡ伝送を行なうと、アドレスバス１６
と共有メモリ１３との間に設けたアドレス変換部１８が
アドレスバス１６上に出力されるメインメモリ１２のア
ドレスを共有メモリ１３のアドレスに変換するから共有
メモリ１３はデータを格納することができ、メインメモ
リ１２へのデータ伝送と同時に共有メモリ１３へのデー
タ伝送を行なうことができる。

〔実施例〕

以下本発明に係るデータ伝送方式の実施例を図面に基づ
いて説明する。第２図は本発明に係るデータの伝送方式
を示すものである。本実施例において、データ伝送シス
テムは、第２図に示すように、従来と同様に、メインプ
ロセッサ１ｏとサブプロセッサ１１と有し、メインプロ
セッサ１１に接続したアドレスバス１６及びデータバス
１７にメインメモリ１２と、外部装置２３に連結した入
出力制御部１４と、サブプロセッサ１１及び上記メイン
プロセッサ１０からアクセス可能な共有メモリ１３と、
上記入出力制御部１４と上記メインメモリ１２及び共有
メモリ間１３のＤＭＡ伝送を制御するＤＭＡ制御部１５
とを接続したもので、アドレスバス１６と共有メモリ１
３との間にアドレス変換部１８を設けたものである。

このアドレス変換部１８は、アドレスバス１６及びデー
タバス１７に接続し、メインプロセッサ１０が設定した
メインメモリ１２のアドレスを記憶するソースアドレス
レジスタ１９と、同様にメインプロセッサ１０が指定し
た共有メモリ１３のアドレスを記憶するターゲットアド
レスレジスタ２０と、ＤＭＡサイクル信号に同期してＤ
ＭＡ伝送中のアドレスバス１６上のアドレスと上記ソー
スアドレスレジスタ１９が記憶しているアドレスとを比
較し、一致していればセレクト信号を発生する比較回路
２１と、上記ターゲットアドレスレジスタ２０が記憶す
る共有メモリ１３のアドレスを入力し、上記比較回路２
１からセレクト信号を受けた時、上記共有メモリ１３の
アドレスを共有メモリ１３に出力するセレクト回路２１
とからなる。

従って、本実施例によれば、外部装置２３から入出力制
御部１４を介してのデータの伝送は次の手順で進行され
る。

１）メインプロセッサ１０によりソースアドレスレジス
タ１９にデータのメインメモリ１２における格納先頭ア
ドレスを設定する。

２）メインプロセッサ１０によりターゲットアドレスレ
ジスタ２０に共有メモリ１３における格納先頭アドレス
を設定する。

３）メインプロセッサ１０はＤＭＡ制御部１５にＤＭＡ
伝送開始の指示をする。

４）　　ＤＭＡ制御部１５は入出力制御部１４にデータ
出力指示をし、入出力制御部１４はデータを出力する。

同時にＤＭＡ制御部１５はアドレスバス１６にメインメ
モリ１２における格納先頭アドレスを出力して、メイン
メモリ１２に対してデータ格納を指示する。

５）メインメモリ１２はアドレスバス１６上のアドレス
にデータ格納する。

６）比較回路２１はＤＭＡサイクル信号を受はアドレス
バス１６上のアドレスとソースアドレスレジスタ１９に
記憶しているアドレスとを比較して一致していればセレ
クト信号を出力する。

７）セレクト回路２２は比較回路２１からのセレクト信
号を受け、共有メモリ１３に対してターゲットアドレス
レジスタ２０の記憶している共有メモリ１３の先頭アド
レスを出力する。共有メモリ１３はターゲットアドレス
レジスタ２０が出力したアドレスにデータを格納する。

８）　ソースアドレスレジスタ１９及びターゲットアド
レスレジスタ２０はアドレス１っぷんカウントアツプし
、入出力制御部１４がメインメモリ１４の次のデータを
出力し、ＤＭＡ制御部１５がメインメモリ１２の次のア
ドレスを指定して、データがメインメモリ１２の次のア
ドレスに格納されるとき、比較回路２１及びセレクト回
路２２は上記６）、７）と同様に作動して共有メモリの
次のアドレス指定して、共有メモリはデータを次のアド
レスに格納する。

９）上記の動作４）〜８）を順次繰り返し、データをメ
インメモリ１２及び共有メモリ１３に書込む。

尚、上記のデータ伝送中に順位が使先する処理の割込が
あったとしても、アドレス変換部１８において比較回路
２１でアドレスバス１６上のアドレスと、ソースアドレ
スレジスタ１９の記憶しているアドレスとを比較してい
るから、不必要なデータが共有メモリ１３に格納される
ことはない。

従って、本実施例によれば、メインメモリ１２と共有メ
モリ１３に同一のデータを同時に格納することができる
ため、データ格納に要する時間を従来の局と大幅に短縮
することができる。

第３図は本発明に係るデータの伝送方式の第２の実施例
を示すものである。本実施例においてデータ伝送システ
ムとしてイメージデータを伝送してメモリに取り入れ、
処理するシステムを例として説明する。この実施例にお
いては、外部装置として、画像をイメージデータとして
取り入れるイメージスキャナ装置２５を採用し、イメー
ジデータを入出力制御部としてのイメージデータ入力部
２６を介してメインメモリ２７と共有メモリ２８の両メ
モリに格納してメインプロセッサ２９及びサブプロセッ
サとしてのイメージ処理プロセッサ３０で画像処理を実
行しＣＲＴ制御部３１を介してＣＲＴ上に画像を表示す
るものである。

なお、本実施例においては、上述した部分以外のＤＭＡ
制御部１５、アドレス変換部１゛８等の構成及び、デー
タ伝送の手順は上述した第１の実施例と同一であるので
詳細な説明は省略する。

従って、本実施例によれば、イメージデータという膨大
なデータを迅速にメインメモリと共有メモリに格納する
ことができるから、特に有効である。

〔発明の効果〕

以上説明したように本発明によれば、メインプロセッサ
とサブプロセッサとを有し、メインメモリと共有メモリ
とを設けてなるデータの伝送システムのデータの伝送方
式において、データの伝送時間の短縮を図るため、アド
レスバスと共有メモリとの間にアドレスバス上に出力さ
れるメインメモリのアドレスを共有メモリのアドレスに
変換するアドレス変換部を設けるようにし、メインメモ
リと共有メモリの両メモリに同時にデータを格納できる
ようにしたから、データ伝送の時間を短縮できるという
効果を奏し、特に大量のデータを取り扱う場合には特に
有効である。

【図面の簡単な説明】

−第１図は本発明の原理図、第２図は本発明に係るデー
タの伝送方式の第１の実施例を示すブロック図、第３図
は本発明に係るデータの伝送方式の第２の実施例を示す
ブロック図、第４図は従来のデータの伝送方式を示すブ
ロック図である。 １０・・・メインプロセッサ １１・・・サブプロセッサ １２・・・メインメモリ １３・・・共有メモリ １４・・・入出力制御部 １５・・・ＤＭＡ制御部 １６・・・アドレスバス １７・・・データバス １８・・・アドレス変換部 本Ａミ明り涌咽Ｉ園 ｌｌ１１図 本発８月の表セジ例

Claims (1)

【特許請求の範囲】
1. メインプロセッサとサブプロセッサとを有し、メインメ
   モリと、外部装置に連結した入出力制御部と、サブプロ
   セッサ及び上記メインプロセッサからアクセス可能な共
   有メモリと、上記入出力制御部と上記メインメモリ及び
   共有メモリ間のＤＭＡ伝送を制御するＤＭＡ制御部とを
   メインプロセッサからのアドレスバス及びデータバスに
   連結してなるデータの伝送システムにおいて、上記アド
   レスバスと上記共有メモリとの間にアドレスバス上に出
   力されるメインメモリのアドレスを共有メモリのアドレ
   スに変換するアドレス変換部を設け、入出力制御部から
   メインメモリへのデータのＤＭＡ伝送と同時に共有メモ
   リへのデータ伝送を行なうことを特徴とするデータの伝
   送方式。