JPH03188521A - イメージデータ出力装置の出力制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第５図、第６図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例（第２図〜第４図） 発明の効果 〔概要〕 イメージデータ出力装置の出力制御方式に関し、大きな
サイズのイメージデータを、小容量のメモリを用いて、
高速で出力できるようにすることを目的とし、 ホストによって割り当てられたイメージデータの展開処
理等を行う複数の出力制御部と、出力制御部の内の１つ
の出力制御部に接続した１つの出力装置を備えると共に
、各出力制御部には、それぞれ、イメージ展開メモリを
設け、更に、１つの出力制御Ｂ部には、アドレス管理部
を設け、他の出力制御部には、バス結合制御部を設け、
１つの出力装置の出力データのイメージ展開処理を、複
数の出力制御部で分担して並列処理により行い、出力時
には、バス結合を行い、各イメージ展開メモリのイメー
ジデータを順次読み出して、１つの出力装置に出力する
ように構成する。

〔産業上の利用分野〕 本発明はイメージデータ出力装置の出力制御方式に関し
、更に詳しくいえば、大きなサイズ（例えば新聞紙入）
のイメージデータを紙、あるし）はフィルム等に出力す
るイメージデータ出力装置に用いられ、特に、出力の高
速化を図ったイメージデータ出力装置の出力制御方式に
関する。

〔従来の技術〕

従来、例えばＡ２サイズのような、大きなサイズのイメ
ージデータ（例えば、写真のイメージデータ）を紙、あ
るいはフィルム等に出力するイメージデータ出力装置が
知られていた。

前記従来の装置には、大容量のメモリと、専用の出力制
御装置とを備えた大容量メモリによる一括処理方式と、
小容量のメモリを備え、大きなサイズのイメージデータ
を分割して順次処理する小容量メモリによる分割処理方
式とが知られてし）た。

第５図は、大容量メモリによる一括処理方式の説明図で
あり、図中、１は大容量メモリ、２．３はイメージデー
タを示す。

この処理方式では、大きなサイズの用紙等に出力するた
めに、１サイズ分の大容量メモリ１と、この大容量メモ
リｌにイメージデータ２．３を展開する制御回路が必要
であり、大きなサイズ専用の出力装置となっている。

第６図は、小容量メモリによる分割処理方式の説明図で
あり、図中、第５図と同符号は同一のものを示す、また
、４は小容量メモリを示す。

この処理方式では、１サイズを分割して展開し、展開し
た部分を出力し、この出力が終了したら次の部分を展開
し、出力を繰り返して１サイズ分の出力を行う。

例えば、図示のように、１回目の処理では、小容量メモ
リ４に格納可能な量のイメージデータ２を展開した後、
出力し、２回目の処理では、同じメモリ４に、イメージ
データ２の残りと、次のイメージデータ３を展開した後
、出力し、３回目の処理では、同じメモリ４に、イメー
ジデータ３の残りを展開した後、出力する。

（発明が解決しようとする課題〕 上記のような従来のものにおいては次のような欠点があ
った。

（１）　　大容量メモリによる一括処理方式では、大き
なサイズ専用の装置となっており、装置が高価である。

（２）小容量メモリによる分割処理方式では、処理時間
が長くなる。

本発明は、このような従来の欠点を解消し、大きなサイ
ズのイメージデータを、小容量のメモリを用いて、高速
で出力できるようにすることを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理図であり、図中、１０はホスト、
１１−１〜１１−Ｎは出力制御部、１２はホスト接続部
、１３はイメージ展開メモリ、１４はアドレス管理部、
１５は大型出力装置を示す。

本発明は、上記の目的を達成するため、ホスト１と、前
記ホスト１に接続され、それぞれホスト１によって割り
当てられたイメージデータの展開処理等を行う複数の出
力制御部１１−１〜１１−Ｎと、前記出力制御部１１−
１〜１１−Ｎの内の１つの出力制御部１１−Ｎに接続さ
れた大型出力装置１５とを備えると共に、 上記各出力制御部１１−１〜１１−Ｎには、ホスト１と
の接続処理を行うホスト接続部１２と、イメージデータ
を展開するイメージ展開メモリ１３とを設け、 更に、大型出力装置１５と接続した出力制御装置１１−
Ｎには、各出力制御部１１−１〜１１Ｎにおけるイメー
ジ展開メモリのアドレスを管理するアドレス管理部１４
を設け、他の出力制御部１１−１〜１１−（Ｎ−１）に
は、バス結合の制御を行うバス結合制御部１４を設けた
ものである。

そして、１台の大型出力装置１５の出力データのイメー
ジ展開処理を、複数の出力制御部１１−１〜１１−Ｎで
分担して並列処理を実行し、出力時には、大型出力装置
１５と接続した出力制御部１１−Ｎのアドレス管理部１
４からの情報に基づいて、各出力制御部で展開したイメ
ージデータを順次読み出して出力する。

〔作用〕

本発明は上記のように構成したので、次のような作用が
ある。

イメージ展開をする際は、ホストｌから各出力制御部１
１−１−１１−Ｎに対して処理すべきデータを割り当て
る。また、各イメージデータの格納されたアドレス情報
は、ホストｌからアドレス管理部１４にセットされる。

このようにして、各出力制御部では、イメージ展開メモ
リ１３に、それぞれ割り当てられたイメージデータを展
開する。

その後、イメージデータの出力時には、アドレス管理部
１４からのアドレス情報に基づいて、順次、各出力制御
部内で展開したイメージデータを読み出し、出力する。

このようにすると、各出力制御部のイメージ展開メモリ
１３は、小容量のものでもよく、これらの各イメージデ
ータ展開メモリ１３への展開処理は、並列処理で行われ
るから高速処理が可能となる。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。

第２図は、本発明の１実施例のブロック図であり、図中
、第１図と同符号は同一のものを示す。

また、１５Ａは大型プリンタ、１６は小型プリンタ、１
７はプリンタ制御部、１８はＣＰＵ、１９はバスを示す
。

この例は、出力制御部を２つ使用し、出力装置としてプ
リンタを用いたものである。

２つの出力制御部１１−１．１１−２には、それぞれ、
ＣＰＵ１８、イメージ展開メモリ１３、ホスト接続部１
２、プリンタ制御部１７を設ける。

また、一方の出力制御部１１−１には、バス結合制御部
１４を設けると共に、小型プリンタ１６を接続し、他方
の出力制御部１１−２には、大型プリンタ１５Ａを接続
する。

これら２つの出力制御部１１−１．１１−２は、ホスト
接続部１２を介してホストｌＯと接続する。

第３図は、第２図の一部詳細ブロック図であり、図中第
２図と同符号は同一のものを示す。また、２０はバッフ
ァ、２１はアドレス変換回路を示す。

図示のように、バス結合制御部１４には、アドレス変換
回路２１を設けると共に、大型プリンタ１５Ａを接続し
た出力制御部１１−２のプリンタ制御部１７には、バッ
ファ２０と、アドレス管理部１４を設ける。

また、出力制御部１１−２のプリンタ制御部１７には、
ＤＭＡコントローラ（図示省略）が設けられており、Ｄ
ＭＡ転送制御を行う。

第４図は、上記実施例における出力制御の説明図であり
、以下この図を用いて上記実施例の処理を説明する。

ホスト１より、出力制御部１１−１．１１−２に対して
イメージ展開処理が指示されると、それぞれ独立してイ
メージ展開メモリ１３へのイメージデータの展開処理を
行う。

この時、ホスト１から、アドレス管理部１４に対して、
自系、他系の切り替えアドレス値がセットされる。

例えば、自系である出力制御部１１−２は、Ｙアドレス
が００〜９９で、他系である出力制御部１１−１がＹア
ドレス１００−１９９としてセントする。

出力制御部１１−１．１１−２では、それぞれ、イメー
ジデータの展開を、イメージ展開メモリ１３に行うが、
このイメージ展開メモリ１３のアドレスは、それぞれＸ
アドレスが００〜９９で、Ｙアドレスが００〜９９であ
る。

出力制御部１１−２内のプリンタ制御部１７は、自系、
及び他系のイメージ展開メモリ１３から順次データを読
み出して大型プリンタ１５Ａへイメージデータを出力す
る。

その際、アドレス管理部１４でメモリアドレスにより判
断し、自系のイメージ展開メモリ１３から読み出すか、
他系のイメージ展開メモリ１３から読み出すかを指示す
る。

バス結合制御部１４では、上記アドレス管理部１４から
、他系メモリからの読み出し指示信号（他系バス要求）
を受けると、相手側のイメージ展開メモリのアドレス変
換を行い、イメージバスに対して転送要求を出す。

そして、イメージ展開メモリ１３からデータを読み出し
、出力制御部１１−２のプリンタ制御部１７に対して転
送制御信号を送出し、データの転送を行う。

この場合、大型プリンタ１５Ａへ出力されるデータは、
−旦バッファ２０に格納される。

例えば、第４図に示すように、出力制御部１１−２のイ
メージ展開メモリ１３には、イに示したイメージデータ
「あ」が展開されており、出力制御部１１−１のイメー
ジ展開メモリ１３には、口に示したイメージデータ「い
」が展開されていると、出力時の処理データとしては、
ＹアドレスＯ０〜９９が「あ」で、Ｙアドレス１００〜
１９９が「い」となり、これらのデータが連続して出力
される。

なお、イメージデータが小さい時は、上記小型プリンタ
１６を用いてデータの出力を行う。

〔発明の効果〕

以上説明したように、本発明によれば次のような効果が
ある。

（１）　　各出力制御部に設けられたイメージ展開メモ
リは、小容量のメモリでよい。

しかも小さいサイズのイメージデータの場合には、１つ
の出力制御部だけで出力できるから、従来のような専用
の出力装置としなくてよい。

したがって、安価で小型の装置となる。

（２）大きいサイズのイメージデータは、複数の出力制
御部で分担し、並列処理をするから、高速で出力できる
。

【図面の簡単な説明】

第１図は本発明に係るイメージ出力装置の出力制御方式
の原理図、 第２図は本発明の１実施例のブロック図、第３図は上記
実施例の一部詳細ブロック図、第４図は出力制御の説明
図、 第５図は従来の大容量メモリによる一括処理方式の説明
図、 第６図は従来の小容量メモリによる分割処理方式の説明
図である。 ０−ホスト １−１〜１１−　Ｎ−出力制御部 ２・−・・ホスト接続部 ３−・イメージ展開メモリ ４−・アドレス管理部

Claims (1)

1. 【特許請求の範囲】 ホスト（１）によって割り当てられたイメージデータの
   展開処理等を行う複数の出力制御部（１１−１〜１１−
   Ｎ）と、 前記出力制御部（１１−１〜１１−Ｎ）の内の１つの出
   力制御部（１１−Ｎ）に接続した１つの出力装置（１５
   ）を備えると共に、 上記各出力制御部（１１−１〜１１−Ｎ）には、それぞ
   れ、イメージデータを展開するイメージ展開メモリ（１
   ３）を設け、 更に、上記１つの出力制御部（１１−Ｎ）には、各出力
   制御部におけるイメージ展開メモリ（１３）のアドレス
   を管理するアドレス管理部（１４）を設け、他の出力制
   御部には、上記１つの出力制御部（１１−Ｎ）とのバス
   結合の制御をするバス結合制御部（１４）を設け、 上記１つの出力装置（１５）の出力データのイメージ展
   開処理を、複数の出力制御部（１１−１〜１１−Ｎ）で
   分担して並列処理により行い、出力時には、アドレス管
   理部（１４）からのアドレス情報に基づく各バス結合制
   御部（１４）の制御でバス結合を行い、 各イメージ展開メモリ（１３）のイメージデータを順次
   読み出して、上記１つの出力装置（１５）に出力するこ
   とを特徴とするイメージデータ出力装置の出力制御方式
   。